JP2014230108A - High frequency power divider - Google Patents
High frequency power divider Download PDFInfo
- Publication number
- JP2014230108A JP2014230108A JP2013108461A JP2013108461A JP2014230108A JP 2014230108 A JP2014230108 A JP 2014230108A JP 2013108461 A JP2013108461 A JP 2013108461A JP 2013108461 A JP2013108461 A JP 2013108461A JP 2014230108 A JP2014230108 A JP 2014230108A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- field effect
- switch circuit
- effect transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、高周波電力信号を分配する高周波電力分配器に係り、特に、テレビジョン放送受信機等において用いられる高周波電力分配器の高集積化、低電力化、低歪化等を図ったものに関する。 The present invention relates to a high-frequency power distributor that distributes a high-frequency power signal, and more particularly, to a high-frequency power distributor used in a television broadcast receiver or the like that achieves high integration, low power, low distortion, and the like. .
テレビジョン放送受信機等に用いられる高周波電力分配器であって、2つ以上の出力端子を備えるものには、一般的に、受動素子のみで構成されるものと、受動素子と能動素子とを組み合わせて構成され、電力増幅機能を有するものとがある。
これら2種類の高周波電力分配器の内、電力増幅機能を有するものは、通常、電源電圧が供給されない状態、すなわち電源オフの場合には、電力増幅機能は作用せず、信号が遮断されるようになっている。
A high-frequency power distributor used for a television broadcast receiver or the like and having two or more output terminals generally includes a passive element and a passive element and an active element. Some are configured in combination and have a power amplification function.
Of these two types of high-frequency power distributors, those having a power amplification function usually do not operate the power amplification function when the power supply voltage is not supplied, that is, when the power is off, so that the signal is cut off. It has become.
ところで、いわゆるセットトップボックスや録画機能を有するレコーダなどのテレビジョン放送受信機は、他のテレビジョン放送受信機へ信号を通過せしめるための出力端子を備えるいわゆるループスルー機能を有するものが一般的である。ところが、近年の省電力化を所望する市場の期待に応えるべく、セットトップボックスや録画機能を有するレコーダなどのテレビジョン放送受信機は、電源オフの際にも入力信号が遮断されないようなループスルー機能が求められている。 By the way, a television broadcast receiver such as a so-called set-top box or a recorder having a recording function generally has a so-called loop-through function including an output terminal for passing a signal to another television broadcast receiver. is there. However, television broadcast receivers such as set-top boxes and recorders with a recording function are designed to meet the market expectations for power savings in recent years, so that the input signal is not interrupted even when the power is turned off. Function is required.
そのため、このような電源オフの場合にあってもループスルー機能を維持するための方策が種々提案されている(例えば、特許文献1等参照)。
例えば、図4には、複数の半導体素子の組み合わせにより電源オフの場合にもループスルー機能を維持可能にした一構成例が示されており、以下、同図を参照しつつ、この従来回路について説明することとする。
For this reason, various measures for maintaining the loop-through function even when the power is turned off have been proposed (see, for example, Patent Document 1).
For example, FIG. 4 shows an example of a configuration in which a loop-through function can be maintained even when the power is turned off by a combination of a plurality of semiconductor elements. Hereinafter, the conventional circuit will be described with reference to FIG. I will explain.
この従来回路は、2つの増幅回路330,360と、信号分配回路340と、スイッチ回路310とを主たる構成要素として構成されてなるものである。
かかる構成において、最初に、電源電圧が供給されている場合の動作について説明する。
まず、スイッチ回路310は電源電圧が供給されている場合には、非動作状態、すなわち、遮断(オフ)となる一方、電源電圧が供給されていない場合には、導通(オン)となるよう構成されたものとなっている。
This conventional circuit includes two
In such a configuration, first, an operation when a power supply voltage is supplied will be described.
First, the
電源電圧が供給された状態にあって、信号入力端子301に印加された高周波信号は、増幅回路330により電力増幅され、信号分配回路340に入力される。信号分配回路340に入力された高周波信号は、等しく2分配され、その一方は、第1の信号出力端子302に出力され、他方は、増幅回路360を介して第2の信号出力端子303より出力されることとなる。なお、この際、スイッチ回路310は、遮断状態(オフ状態)であるため、信号入力端子301と第2の信号出力端子303との間は、非導通状態とされている。
The high frequency signal applied to the
次に、電源電圧の供給が断たれている場合の動作について説明する。
信号入力端子301に印加された高周波信号は、導通状態にあるスイッチ回路310を介して、第2の信号出力端子303に出力される。一方、この場合、2つの増幅回路330,360は、いずれも遮断状態(非動作状態)にあり、そのため、第1の信号出力端子302に信号が出力されることはない。
このように、複数の半導体素子を組み合わせた構成とすることで、電源オフにおけるループスルー機能が確保できるものとなっている。
なお、このような従来回路において、増幅回路とスイッチ回路を集積回路した例としては、利得可変増幅器において実現した例などがある(例えば、特許文献2等参照)。
Next, the operation when the supply of power supply voltage is cut will be described.
The high-frequency signal applied to the
As described above, by combining a plurality of semiconductor elements, a loop-through function when the power is turned off can be secured.
In such a conventional circuit, an example in which an amplifier circuit and a switch circuit are integrated includes an example realized in a variable gain amplifier (see, for example, Patent Document 2).
図5には、増幅回路とスイッチ回路を集積回路した第2の従来回路例が示されており、以下、同図を参照しつつ、この第2の従来回路について説明する。
なお、図5においては、理解を容易とするため、エンハンスメント型の電界効果型トランジスタを白抜き記号で表記する一方、ディプレッション型の電界効果型トランジスタを通常の記号で表記したものとしている。
この第2の従来回路は、増幅回路430と、スイッチ回路410とに大別されて構成されたものとなっており、増幅回路430とスイッチ回路410が集積回路化された例である
FIG. 5 shows a second conventional circuit example in which an amplifier circuit and a switch circuit are integrated. The second conventional circuit will be described below with reference to FIG.
In FIG. 5, for easy understanding, an enhancement type field effect transistor is represented by a white symbol, while a depletion type field effect transistor is represented by a normal symbol.
This second conventional circuit is roughly divided into an
増幅回路430は、エンハンスメント型の電界効果型トランジスタ431,435を主たる構成要素として、いわゆるカスコードアンプが構成されたものとなっている。
スイッチ回路410は、ディプレッション型の電界効果型トランジスタ411を主たる構成要素として構成され、制御端子460に印加される制御信号に応じて、導通と非導通が切り替えられるように構成されたものとなっている。
The
The
この第2の従来回路は、電源電圧が供給された際に動作することを前提とした回路構成であり、制御端子460,461に印加する制御信号を適宜設定することにより、動作状態を利得最大状態と利得最小状態とに切り替え可能に構成された利得可変増幅器である。
次に、かかる構成において、電源オフの場合における動作について説明する。
電源オフ、すなわち、電源電圧印加端子450、制御端子460,461のいずれにも電圧が印加されず、0Vの状態にあっては、この利得可変増幅器を構成する全ての箇所が0Vとなる。
The second conventional circuit has a circuit configuration on the premise that the circuit operates when a power supply voltage is supplied. By appropriately setting a control signal applied to the
Next, the operation when the power is turned off in this configuration will be described.
When the power is turned off, that is, no voltage is applied to any of the power supply
かかる状態にあって、ディプレッション型の電界効果型トランジスタ411は、ドレイン、ソース、及び、ゲートのそれぞれの電圧が0Vの場合は、導通状態となる。したがって、増幅回路430はバイパス状態とされ、信号増幅動作は行われず、信号入力端子401に印加された高周波信号は、入力整合回路471を介して、スイッチ回路410を通過し、出力整合回路472を介して信号出力端子402に出力されることとなる。
このように、第2の従来回路の構成であれば、電源電圧が供給されたない場合にスイッチ回路410が導通状態となるため、分配回路を適宜組み合わせることで、電源オフにおいて所望のループスルー機能が実現可能なものとなっている。
In this state, the depletion type
Thus, with the configuration of the second conventional circuit, the
ところで、近年、テレビジョン放送受信機は、薄型化、低コスト化、省電力化の市場要求が高まっており、受信機本体のみならず、受信機に使用する各部品の省スペース化、低コスト化が要求されてきている。
一方、ループスルー機能には、ケーブルテレビジョンの放送用途などにおいて、100波前後の多数の信号波を歪み無く通過せしめる低歪及び低挿入損失の要求がある。
このような要求に対応した高周波電力分配器としては、第1の課題として、省スペース、低コスト化のための高集積回路化を図り、さらにまた、第2の課題として、低歪のための高線形性及び低挿入損失特性を有する必要がある。
By the way, in recent years, the market demand for television broadcast receivers is becoming thinner, lower cost, and lower power consumption. Not only the receiver itself, but also the parts used for the receiver are reduced in space and cost. There is a need to make it easier.
On the other hand, the loop-through function is required to have a low distortion and a low insertion loss that allow a large number of signal waves of around 100 waves to pass through without distortion in cable television broadcasting applications and the like.
As a first problem, a high-frequency power distributor corresponding to such a demand is to achieve a high-integrated circuit for space saving and cost reduction, and further, as a second problem, to reduce distortion. It must have high linearity and low insertion loss characteristics.
しかしながら、先に図4、図5に示された従来回路にあっては、次述するように、上述の課題に対して十分対処できるものではないという問題がある。
すなわち、まず、図4に示された第1の従来回路は、複数の半導体素子を組み合わせた構成であるため、部品実装においては、各素子同士が干渉しないよう適宜配置を定める必要があり、そのため、実装面積が拡大してしまい、省スペース、低コスト化という要請に十分応えた回路を提供することができないという問題がある。
However, the conventional circuits shown in FIGS. 4 and 5 have a problem that they cannot sufficiently cope with the above-described problems as described below.
That is, first, the first conventional circuit shown in FIG. 4 has a configuration in which a plurality of semiconductor elements are combined. Therefore, in component mounting, it is necessary to appropriately determine the arrangement so that the elements do not interfere with each other. As a result, the mounting area is increased, and there is a problem in that it is impossible to provide a circuit that sufficiently meets the demands for space saving and cost reduction.
一方、図5に示された第2の従来回路は、先に述べたように、分配回路を適宜組み合わせることで、電源オフにおけるループスルー機能が実現可能となっているため、省スペース化、低コスト化の第1の課題を克服することはできるが、次述するように、低歪のための高線形性及び低挿入損失という第2の課題を克服することはできない。 On the other hand, the second conventional circuit shown in FIG. 5 can realize a loop-through function when the power is turned off by appropriately combining the distribution circuits as described above. Although the first problem of cost reduction can be overcome, as described below, the second problem of high linearity and low insertion loss for low distortion cannot be overcome.
図6には、第2の従来回路における入力電力と挿入損失の変化量の関係を示す特性線の一例が示されており、以下、同図を参照しつつ、第2の従来回路が第2の課題を克服できないことについて説明する。
まず、図6において、横軸は、第2の従来回路の入力電力を、縦軸は、第2の従来回路の挿入損失の変化量を、それぞれ表している。
同図によれば、入力された信号は、約−10dBm以下の範囲において、挿入損失が変化することなく伝達されているものとなっていることが確認できる。
しかし、−10dBmを超える入力電力に対しては、挿入損失が増加しはじめ、約0dBmにおいて1dBの変化量となることが確認できる。
FIG. 6 shows an example of a characteristic line indicating the relationship between the input power and the amount of change in insertion loss in the second conventional circuit. Hereinafter, the second conventional circuit is shown in FIG. Explain that the problem cannot be overcome.
First, in FIG. 6, the horizontal axis represents the input power of the second conventional circuit, and the vertical axis represents the amount of change in the insertion loss of the second conventional circuit.
According to the figure, it can be confirmed that the input signal is transmitted without changing the insertion loss in the range of about −10 dBm or less.
However, for input power exceeding −10 dBm, the insertion loss starts to increase, and it can be confirmed that the amount of change is 1 dB at about 0 dBm.
一般的に、ケーブルテレビジョン放送波の入力電力は、約−32dBmとされるが、通常、100波前後の多数の信号波が入力されるため、その合成電力は大凡−10dBm前後となる。
ところが、第2の従来回路にあっては、入力電力が−10dBm付近で十分な線形性を保持できておらず、求められる入力電力を歪みなく通過せしめることができない。因みに、この図6に示された特性例においては、入力電力−10dBmにおける挿入損失は約4dBmと大きい値となっている。
このように、第2の従来回路は、分配回路を適宜組み合わせることで電源オフにおけるループスルー機能を実現することはできるが、低歪のための高線形性及び低挿入損失という第2の課題を克服することができないという問題があった。
In general, the input power of a cable television broadcast wave is about −32 dBm, but usually a large number of signal waves of about 100 waves are input, so the combined power is about −10 dBm.
However, in the second conventional circuit, the input power cannot maintain sufficient linearity in the vicinity of −10 dBm, and the required input power cannot be passed without distortion. Incidentally, in the characteristic example shown in FIG. 6, the insertion loss at an input power of −10 dBm is a large value of about 4 dBm.
As described above, the second conventional circuit can realize the loop-through function when the power is turned off by appropriately combining the distribution circuits, but has the second problem of high linearity and low insertion loss for low distortion. There was a problem that it could not be overcome.
本発明は、上記実状に鑑みてなされたもので、電源オフにおけるループスルー機能を維持すると共に、低歪のための高線形性及び低挿入損失を実現しつつ、かつ、省スペース化、低コスト化の要求に応えることができる高周波電力分配器を提供するものである。 The present invention has been made in view of the above circumstances, and while maintaining the loop-through function when the power is turned off, achieves high linearity and low insertion loss for low distortion, and saves space and costs. It is an object of the present invention to provide a high-frequency power distributor that can meet the demands of making a system.
上記本発明の目的を達成するため、本発明に係る高周波電力分配器は、
高周波信号の増幅可能に構成されてなる増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記増幅回路から出力された高周波信号を2つに等しく分配可能に構成されてなる信号分配回路とを備え、
前記スイッチ回路は、第1及び第2の入力段と、第1及び第2の出力段とを有し、前記第1の入力段は外部から高周波信号が入力可能とされ、前記第1の出力段は前記増幅回路の入力段に接続され、前記増幅回路の出力段が前記信号分配回路の入力段に接続され、
前記信号分配回路は第1の出力段と第2の出力段を有し、前記第1の出力段に前記2つに分配された高周波信号の一方が、前記第2の出力段に前記2つに分配された高周波信号の他方が、それぞれ出力可能に構成され、
前記信号分配回路の前記第2の出力段は、前記スイッチ回路の第2の入力段に接続され、前記スイッチ回路は、前記第2の入力段に入力された高周波信号を前記第2の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第1乃至第3の電界効果型トランジスタを有し、
前記第1の電界効果型トランジスタのドレインと前記第2の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第1の入力段とされる一方、前記第2の電界効果型トランジスタのドレインが前記スイッチ回路の第1の出力段とされ、
前記第1の電界効果型トランジスタのソースと前記第3の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第2の出力段とされる一方、前記第3の電界効果型トランジスタのドレインが前記スイッチ回路の第2の入力段とされ、
前記第1の電界効果型トランジスタのゲートは第1のゲート抵抗器を介して接地され、前記2の電界効果型トランジスタのゲートは第2のゲート抵抗器の一端に接続され、前記第3の電界効果型トランジスタのゲートは第3のゲート抵抗器の一端に接続され、前記第2のゲート抵抗器と前記第3のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第1の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第2及び第3の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第1の入力段に入力された高周波信号が前記信号分配回路の第1の出力段と、前記スイッチ回路の第2の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第1の入力段に入力された高周波信号が、前記スイッチ回路の第2の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなることものである。
また、上記本発明の目的を達成するため、本発明に係る高周波電力分配器は、
高周波信号の増幅可能に構成されてなる第1及び第2の増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記スイッチ回路から出力された高周波信号を等しく分配可能に構成されてなる信号分配回路とを備え、
前記スイッチ回路は、第1及び第2の入力段と、第1及び第2の出力段とを有し、前記第1の入力段は外部から高周波信号が入力可能とされ、前記第1の出力段は前記信号分配回路の入力段に接続され、
前記信号分配回路は第1の出力段と第2の出力段を有し、前記第1の出力段に前記第1の増幅回路の入力段が、前記第2の出力段に前記第2の増幅回路の入力段が、それぞれ接続されてなり、
前記第2の増幅器の出力段は、前記スイッチ回路の第2の入力段に接続され、前記スイッチ回路は、前記第2の入力段に入力された高周波信号を前記第2の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第1乃至第3の電界効果型トランジスタを有し、
前記第1の電界効果型トランジスタのドレインと前記第2の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第1の入力段とされる一方、前記第2の電界効果型トランジスタのドレインが前記スイッチ回路の第1の出力段とされ、
前記第1の電界効果型トランジスタのソースと前記第3の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第2の出力段とされる一方、前記第3の電界効果型トランジスタのドレインが前記スイッチ回路の第2の入力段とされ、
前記第1の電界効果型トランジスタのゲートは第1のゲート抵抗器を介して接地され、前記2の電界効果型トランジスタのゲートは第2のゲート抵抗器の一端に接続され、前記第3の電界効果型トランジスタのゲートは第3のゲート抵抗器の一端に接続され、前記第2のゲート抵抗器と前記第3のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第1の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第2及び第3の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第1の入力段に入力された高周波信号が前記第1の増幅回路の出力段と、前記スイッチ回路の第2の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第1の入力段に入力された高周波信号が、前記スイッチ回路の第2の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなるものも好適である。
In order to achieve the above object of the present invention, a high frequency power distributor according to the present invention includes:
An amplifier circuit configured to be capable of amplifying a high-frequency signal, a switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and a high-frequency signal output from the amplifier circuit can be equally distributed to two. A signal distribution circuit configured,
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output A stage is connected to an input stage of the amplifier circuit, an output stage of the amplifier circuit is connected to an input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, and one of the two high-frequency signals distributed to the first output stage is supplied to the second output stage. The other of the high-frequency signals distributed to each can be output,
The second output stage of the signal distribution circuit is connected to a second input stage of the switch circuit, and the switch circuit receives a high-frequency signal input to the second input stage as the second output stage. A high-frequency signal distributor configured to be capable of outputting to
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. Power supply voltage can be applied via a power supply resistor,
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
For the second and third field effect transistors, enhancement type is used in which the drain and the source are cut off when the gate and the source are short-circuited,
When a power supply voltage is applied, the high frequency signal input to the first input stage of the switch circuit is externally output from the first output stage of the signal distribution circuit and the second output stage of the switch circuit, respectively. On the other hand, when the power supply voltage application is cut off and the voltage at the voltage application end of the power supply application resistor is zero potential and open potential, the first input stage of the switch circuit is enabled. The high-frequency signal input to is configured to be output to the outside from the second output stage of the switch circuit,
The amplifier circuit, the switch circuit, and the signal distribution circuit are formed as one semiconductor integrated circuit.
In order to achieve the above object of the present invention, a high frequency power distributor according to the present invention includes:
The first and second amplifier circuits configured to be capable of amplifying a high-frequency signal, the switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and the high-frequency signal output from the switch circuit are equal to each other. A signal distribution circuit configured to be distributable,
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output The stage is connected to the input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, the input stage of the first amplifier circuit is in the first output stage, and the second amplification stage is in the second output stage. The input stages of the circuit are connected to each other,
The output stage of the second amplifier is connected to a second input stage of the switch circuit, and the switch circuit can output a high-frequency signal input to the second input stage to the second output stage. A high-frequency signal distributor configured as follows:
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. Power supply voltage can be applied via a power supply resistor,
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
For the second and third field effect transistors, enhancement type is used in which the drain and the source are cut off when the gate and the source are short-circuited,
When a power supply voltage is applied, a high-frequency signal input to the first input stage of the switch circuit is output to the outside from the output stage of the first amplifier circuit and the second output stage of the switch circuit, respectively. On the other hand, when the application of the power supply voltage is cut off and the voltage at the voltage application side end of the power supply application resistor is a zero potential and an open potential, the first input stage of the switch circuit is connected. The input high-frequency signal is configured to be output to the outside from the second output stage of the switch circuit,
It is also preferable that the amplifier circuit, the switch circuit, and the signal distribution circuit are integrated into one semiconductor integrated circuit.
本発明によれば、増幅回路をエンハンスメント型の電界効果型トランジスタにより構成する一方、スイッチ回路をエンハンスメント型の電界効果型トランジスタとディプレッション型の電界効果型トランジスタにより構成することで、省スペース、低コスト化のための集積回路化を可能とすると共に、低歪みのための高線形性及び低挿入損失特性を有すると共に、電源オフ時のループスルー機能を備えた高周波電力分配器を提供することができるという効果を奏するものである。 According to the present invention, the amplifier circuit is configured by an enhancement type field effect transistor, while the switch circuit is configured by an enhancement type field effect transistor and a depletion type field effect transistor, thereby saving space and cost. It is possible to provide a high frequency power distributor that can be integrated into an integrated circuit, has high linearity and low insertion loss characteristics for low distortion, and has a loop-through function when the power is off. This is an effect.
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波電力分配器の第1の回路構成例について、図1を参照しつつ説明する。
この高周波電力分配器100は、増幅回路130と、スイッチ回路110と、信号分配回路140とに大別されて構成され、1チップに集積回路化されたものとなっている。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first circuit configuration example of the high-frequency power distributor according to the embodiment of the present invention will be described with reference to FIG.
The high-
増幅回路130は、エンハンスメント型の電界効果型トランジスタ131を主たる構成要素として、入力された高周波信号の増幅が行われるよう構成されてなるものである。なお、図1において、図面の理解を容易とするため、エンハンスメント型の電界効果型トランジスタを白抜き記号で表記する一方、ディプレッション型の電界効果型トランジスタを通常の記号で表記したものとしている。
The
以下、増幅回路130の構成について具体的に説明する。
まず、電界効果型トランジスタ131のゲートには、DCカット用入力コンデンサ135を介して後述するスイッチ回路110の出力信号が印加されるようになっている一方、ソースは、信号分配回路140の入力段に接続され、ドレインは、グランドに接続されたものとなっている。
Hereinafter, the configuration of the
First, an output signal of a switch circuit 110 (to be described later) is applied to the gate of the
また、電界効果型トランジスタ131のソースは、電源電圧供給端子104を介して電源用チョークコイル151の一端が接続され、この電源用チョークコイル151の他端には、外部から直流電源電圧が印加されるようになっている。
さらに、電界効果型トランジスタ131のゲートとソースとの間には、バイアス回路132が接続されて設けられている。
The source of the
Further, a
信号分配回路140は、その一方の出力段(第1の出力段)が第1の信号出力端子102に接続される一方、他方の出力段(第2の出力段)が減衰回路141の入力段に接続されたものとなっている。なお、信号分配回路140は、入力された高周波信号を、レベルの等しい2信号に分配して出力するよう構成されたもので、その回路構成は、本発明特有の構成のものでなく、従来から良く知られたものである。
そして、減衰回路141の出力段は、DCカット用コンデンサ108を介して次述するスイッチ回路110に接続されている。
なお、減衰回路141は、入力された高周波信号を所定の信号レベルに減衰させて出力するよう構成されたもので、その回路構成は、本発明特有の構成のものでなく、従来から良く知られたものである。
The
The output stage of the
The
スイッチ回路110は、ディプレッション型の第1の電界効果型トランジスタ111と、2つのエンハンスメント型の第2及び第3の電界効果型トランジスタ112,113とを主たる構成要素として構成されたものとなっている。
以下、その具体的な回路構成について説明する。
まず、第1の電界効果型トランジスタ111のドレインは第2の電界効果型トランジスタ112のソースと共に信号入力端子101に接続される一方、第1の電界効果型トランジスタ111のソースは第3の電界効果型トランジスタ113のソースと共に第2の信号出力端子103に接続されている。
The
Hereinafter, the specific circuit configuration will be described.
First, the drain of the first
そして、第1の電界効果型トランジスタ111のゲートは、第1のゲート抵抗器114を介してグランドに接続され、また、第3の電界効果型トランジスタ113のソースは、接地抵抗器118を介してグランドと接続されている。
また、第2の電界効果型トランジスタ112のゲートには、第2のゲート抵抗器115の一端が、第3の電界効果型トランジスタ113のゲートには、第3のゲート抵抗器116の一端が、それぞれ接続される一方、第2のゲート抵抗器115の他端と第3のゲート抵抗器116の他端は相互に接続され、電源印加用抵抗器117を介して電源電圧が印加されるようになっている。
The gate of the first
The gate of the second
一方、第2の電界効果型トランジスタ112のドレインは、増幅回路130の入力段、すなわち、DCカット用入力コンデンサ135の一端に接続されており、このDCカット用入力コンデンサ135を介して電界効果型トランジスタ131のゲートに接続されるようになっている。
また、第3の電界効果型トランジスタ113のドレインは、DCカット用コンデンサ108を介して減衰回路141の出力段に接続されている。
On the other hand, the drain of the second
The drain of the third
次に、かかる構成における動作について説明する。
なお、以下の説明において、電界効果型トランジスタのドレイン・ソース間の導通、非導通を切り替えるために必要とされるゲート・ソース間の電圧を「しきい値電圧」と称することとする。
増幅回路130を構成する電界効果型トランジスタ131と、スイッチ回路110を構成する第2及び第3の電界効果型トランジスタ112,113のしきい値電圧(以下「Vth1」と表記)は、これら電界効果型トランジスタがエンハンスメント型であることから、正の電圧である。
Next, the operation in this configuration will be described.
In the following description, the voltage between the gate and the source required for switching between conduction and non-conduction between the drain and source of the field effect transistor is referred to as “threshold voltage”.
The threshold voltage (hereinafter referred to as “Vth1”) of the
一方、スイッチ回路110を構成する電界効果型トランジスタ114のしきい値電圧(以下「Vth2」と表記)は、この電界効果型トランジスタがディプレッション型であることから、負の値である。
なお、電界効果型トランジタのゲートからドレイン、及び、ゲートからソースに対して、それぞれ正バイアスとなる場合、ドレイン及びソースに、ゲートから障壁電圧(以下、「Vbi」と表記)だけ降下した電圧が生ずるものとする。
On the other hand, the threshold voltage (hereinafter referred to as “Vth2”) of the
Note that when the field-effect transistor has a positive bias from the gate to the drain and from the gate to the source, a voltage dropped from the gate by a barrier voltage (hereinafter referred to as “Vbi”) is applied to the drain and the source. Shall occur.
しかして、まず、電源電圧が供給される電源オンの際に、電源電圧供給端子104には、直流電圧5Vが印加されるとし、しきい値電圧Vth1が0.3V、しきい値電圧Vth2が−0.6V、障壁電圧Vbiが0.6Vである場合の動作について以下説明する。
かかる前提の下、増幅回路130において、電界効果型トランジスタ131のゲートには、バイアス回路132によってVth1以上の電圧が印加され、信号増幅動作が行われる。
First, when the power supply is turned on when the power supply voltage is supplied, the DC voltage 5V is applied to the power supply
Under such a premise, in the
一方、スイッチ回路110において、第2及び第3の電界効果型トランジスタ112,113のゲートには、電源電圧供給端子104の電圧が抵抗器115、116、117を介することで、Vth1以上の電圧が印加され、いずれも導通状態となる。
ここで、電源印加用抵抗器117と接地抵抗器118が同程度の抵抗値であるとすると、その場合、第2及び第3の電界効果型トランジスタ112,113のゲートには、約2.5Vの電圧が生じ、第2及び第3の電界効果型トランジスタ112,113のドレイン及びソースには、ゲートから電圧Vbi分だけ降下した約1.9Vの電圧が生じる。
On the other hand, in the
Here, assuming that the
また、第1の電界効果型トランジスタ111は、ゲートが第1のゲート抵抗器114を介して接地されているため約0Vとなり、ドレイン及びソースは、第2及び第3の電界効果型トランジスタ112,113のドレイン及びソースと同電位の約1.9Vとなる。したがって、第1の電界効果型トランジスタ111は、ゲートがドレイン及びソースに対してVth2以下の電圧となることにより遮断状態(非導通状態)となる。
The first
かかる状態において、信号入力端子101に入力された高周波信号は、スイッチ回路110を介して増幅回路130に入力され、増幅回路130において増幅されて、信号分配回路140を介して第1の信号出力端子102へ出力されると共に、減衰回路141へも出力される。そして、減衰回路141において減衰された高周波信号は、スイッチ回路110を介して第2の信号出力端子103へ出力される。
ここで、第1の信号出力端子102から出力される高周波信号の電力は、信号入力端子101に入力された電力に増幅回路130の電力利得を加えた電力から、スイッチ回路110による挿入損失と信号分配回路140の通過損失の加算値を差し引いた大きさとなる。
In this state, the high frequency signal input to the
Here, the power of the high-frequency signal output from the first
すなわち、スイッチ回路110による挿入損失は、信号入力端子101から第1の出力段に至るまで、すなわち、信号入力端子101から第2の電界効果型トランジスタ112のドレインに至るまでに生ずる電力損失である。
また、信号分配回路140の通過損失は、信号分配回路140の入力段における電力から信号分配回路140の出力段における電力との差として表されるものである。
That is, the insertion loss due to the
Further, the passage loss of the
次に、電源電圧が供給されない電源オフの際に、電源電圧供給端子104の電圧は0Vとされるとし、しきい値電圧Vth1が0.3V、しきい値電圧Vth2が−0.6V、障壁電圧Vbiが0.6Vである場合の動作について以下説明する。
まず、増幅回路130においては、電源電圧供給端子104に電源電圧が印加されないことで、電界効果型トランジスタ131のゲート電圧が、Vth1以下の0Vとなるため、信号増幅動作は停止されることとなる。
Next, when the power supply voltage is not supplied and the power supply is turned off, the voltage of the power supply
First, in the
一方、スイッチ回路110において、第2及び第3の電界効果型トランジスタ112,113は、電源電圧供給端子104に電源電圧が印加されないことで、ゲート電圧が、Vht1以下の0Vとなるため遮断状態(非動作状態)となる。
また、第1の電界効果型トランジスタ111は、ゲートが第1のゲート抵抗器114を介して接地されているため0Vであるが、ドレイン及びソースは、第2及び第3の電界効果型トランジスタ112,113のドレイン及びソースと同電位の約0Vとなる。したがって、第1の電界効果型トランジスタ111は、ゲートがドレイン及びソースに対してVth2以上の電圧となることにより導通状態となる。
On the other hand, in the
The first
かかる状態において、第1の信号出力端子102には、信号入力端子101に接続されたスイッチ回路110の入力段から第1の出力段(第2の電界効果型トランジスタ112のドレイン)に至る経路が遮断状態のため、信号はほぼ出力されない。
一方、第2の信号出力端子103には、信号入力端子101から入力された信号の電力から、スイッチ回路110の挿入損失分の電力を差し引いた電力の信号が出力されることとなる。ここで、スイッチ回路110の挿入損失は、信号入力端子101から第2の出力段に至るまで、すなわち、信号入力端子101から電界効果型トランジスタ113のソースに至るまでに生ずる電力損失である。
In such a state, the first
On the other hand, the second
減衰回路141は、電源オンの場合に、第2の信号出力端子103に出力される電力と、電源オフの場合に、第2の信号出力端子103に出力される電力とを等しくするよう構成すると好適である。
このように、図1に示された第1の回路構成例においては、第2の信号出力端子103に、電源のオン、オフに関わらず一定の信号が出力されるループスルー機能を有した高周波電力分配器100が1チップに集積回路化されることで、小スペース化、低コスト化が実現されるものとなっている。
When the
As described above, in the first circuit configuration example shown in FIG. 1, the second
図2には、上述した第1の回路構成例における入力電力と挿入損失の変化量の関係を示す特性線が示されており、以下、同図を参照しつつ、第1の回路構成例の高線形性及び低挿入損失について説明する。
まず、図2において、横軸は、高周波電力分配回路100の入力電力を、縦軸は、高周波電力分配回路100の挿入損失の変化量を、それぞれ示している。
同図によれば、入力された信号は約+7dBmまでは挿入損失が変化すること無く伝達されており、ケーブルテレビジョン放送波の入力電力の合成である−10dBmにおいて、従来と異なり、十分な線形性を有していることが確認できる。そして、このときの挿入損失は約0.4Vと低い値が確保されている。
このように、第1の回路構成例においては、電源オフにおけるループスルー機能を確保しつつ、低歪みのための高線形機能及び低挿入損失が実現できるものとなっている。
FIG. 2 shows a characteristic line indicating the relationship between the input power and the amount of change in insertion loss in the first circuit configuration example described above. Hereinafter, the first circuit configuration example will be described with reference to FIG. High linearity and low insertion loss will be described.
First, in FIG. 2, the horizontal axis represents the input power of the high-frequency
According to the figure, the input signal is transmitted up to about +7 dBm without changing the insertion loss, and at −10 dBm, which is a combination of the input power of the cable television broadcast wave, unlike the conventional case, it is sufficiently linear. Can be confirmed. The insertion loss at this time is as low as about 0.4V.
As described above, in the first circuit configuration example, a high linear function and low insertion loss for low distortion can be realized while ensuring a loop-through function when the power is turned off.
次に、第2の回路構成例について、図3を参照しつつ説明する。
なお、図1に示された第1の回路構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の回路構成例における高周波電力分配器100Aは、第1の増幅器130と、第2の増幅器220と、スイッチ回路110と、信号分配回路140とに大別されて構成され、1チップに集積回路化されたものとなっている。
この第2の回路構成例は、第1及び第2の増幅器130,230を有する点と、スイッチ回路110の出力段と第1及び第2の増幅器130,230の入力段との間に信号分配器140が設けられた点が、第1の回路構成例と異なっている。
Next, a second circuit configuration example will be described with reference to FIG.
The same components as those in the first circuit configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof is omitted, and different points are mainly described below.
The high
In this second circuit configuration example, signal distribution is performed between the point having the first and
以下、具体的に説明すれば、まず、第1の増幅器130と第2の増幅器230は、基本的に同一の構成を有してなるもので、その構成、動作は、基本的に先に図1で説明した通りである。
第2の増幅器230の回路構成について説明すれば、エンハンスメント型の電界効果型トランジスタ231のゲートは、DCカット用入力コンデンサ235を介して信号分配回路140の第2の出力段に接続される一方、ソースは、電源電圧供給端子205を介して電源用チョークコイル252の一端が接続され、この電源用チョークコイル252の他端には、外部から直流電源電圧が印加されるようになっており、ドレインは、グランドに接続されたものとなっている。
Specifically, first, the
The circuit configuration of the
また、電界効果型トランジスタ231のゲートとソースとの間には、バイアス回路232が接続されて設けられている。
さらに、電界効果型トランジスタ231のソースは、減衰回路141の入力段に接続されると共に、電源印加用抵抗器117を介して、第2及び第3のゲート抵抗器115,116の相互の接続点に接続されたものとなっている。
A
Further, the source of the
次に、かかる構成における動作について説明すれば、この第2の回路構成例にあっては、信号分配回路140で2分配された高周波信号が、増幅回路130,230により増幅される点を除けば、基本的な動作は、第1の回路構成例と同様であるので、ここでの再度の詳細な説明は省略する。
この第2の回路構成例も、電源オフにおけるループスルー機能を維持しつつ、低歪のための高線形性及び低挿入損失が実現できる点は、第1の回路構成例と同様である。
Next, the operation in this configuration will be described. In this second circuit configuration example, except that the high-frequency signal distributed in two by the
This second circuit configuration example is similar to the first circuit configuration example in that high linearity and low insertion loss for low distortion can be realized while maintaining a loop-through function when the power is turned off.
なお、本発明は、上述した第1及び第2の回路構成例に限定される必要はなく、例えば、集積回路化された高周波電力分配器100,100Aの一部を半導体集積回路の外部に構成しても良く、また、高周波電力分配器100,100Aの出力を3つ以上として好適である。
The present invention need not be limited to the above-described first and second circuit configuration examples. For example, a part of the integrated high-
電源オフにおけるループスルー機能を維持しつつ、高線形性及び低挿入損失が所望される高周波電力分配器に適用できる。 The present invention can be applied to a high-frequency power distributor where high linearity and low insertion loss are desired while maintaining a loop-through function when the power is turned off.
110…スイッチ回路
111…第1の電界効果型トランジスタ
112…第2の電界効果型トランジスタ
113…第3の電界効果型トランジスタ
130…増幅回路
140…信号分配回路
141…減衰回路
110 ...
Claims (2)
前記スイッチ回路は、第1及び第2の入力段と、第1及び第2の出力段とを有し、前記第1の入力段は外部から高周波信号が入力可能とされ、前記第1の出力段は前記増幅回路の入力段に接続され、前記増幅回路の出力段が前記信号分配回路の入力段に接続され、
前記信号分配回路は第1の出力段と第2の出力段を有し、前記第1の出力段に前記2つに分配された高周波信号の一方が、前記第2の出力段に前記2つに分配された高周波信号の他方が、それぞれ出力可能に構成され、
前記信号分配回路の前記第2の出力段は、前記スイッチ回路の第2の入力段に接続され、前記スイッチ回路は、前記第2の入力段に入力された高周波信号を前記第2の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第1乃至第3の電界効果型トランジスタを有し、
前記第1の電界効果型トランジスタのドレインと前記第2の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第1の入力段とされる一方、前記第2の電界効果型トランジスタのドレインが前記スイッチ回路の第1の出力段とされ、
前記第1の電界効果型トランジスタのソースと前記第3の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第2の出力段とされる一方、前記第3の電界効果型トランジスタのドレインが前記スイッチ回路の第2の入力段とされ、
前記第1の電界効果型トランジスタのゲートは第1のゲート抵抗器を介して接地され、前記2の電界効果型トランジスタのゲートは第2のゲート抵抗器の一端に接続され、前記第3の電界効果型トランジスタのゲートは第3のゲート抵抗器の一端に接続され、前記第2のゲート抵抗器と前記第3のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第1の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第2及び第3の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第1の入力段に入力された高周波信号が前記信号分配回路の第1の出力段と、前記スイッチ回路の第2の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第1の入力段に入力された高周波信号が、前記スイッチ回路の第2の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなることを特徴とする高周波電力分配器。 An amplifier circuit configured to be capable of amplifying a high-frequency signal, a switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and a high-frequency signal output from the amplifier circuit can be equally distributed to two. A signal distribution circuit configured,
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output A stage is connected to an input stage of the amplifier circuit, an output stage of the amplifier circuit is connected to an input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, and one of the two high-frequency signals distributed to the first output stage is supplied to the second output stage. The other of the high-frequency signals distributed to each can be output,
The second output stage of the signal distribution circuit is connected to a second input stage of the switch circuit, and the switch circuit receives a high-frequency signal input to the second input stage as the second output stage. A high-frequency signal distributor configured to be capable of outputting to
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. Power supply voltage can be applied via a power supply resistor,
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
For the second and third field effect transistors, enhancement type is used in which the drain and the source are cut off when the gate and the source are short-circuited,
When a power supply voltage is applied, the high frequency signal input to the first input stage of the switch circuit is externally output from the first output stage of the signal distribution circuit and the second output stage of the switch circuit, respectively. On the other hand, when the power supply voltage application is cut off and the voltage at the voltage application end of the power supply application resistor is zero potential and open potential, the first input stage of the switch circuit is enabled. The high-frequency signal input to is configured to be output to the outside from the second output stage of the switch circuit,
A high-frequency power distributor, wherein the amplifier circuit, the switch circuit, and the signal distribution circuit are integrated into one semiconductor integrated circuit.
前記スイッチ回路は、第1及び第2の入力段と、第1及び第2の出力段とを有し、前記第1の入力段は外部から高周波信号が入力可能とされ、前記第1の出力段は前記信号分配回路の入力段に接続され、
前記信号分配回路は第1の出力段と第2の出力段を有し、前記第1の出力段に前記第1の増幅回路の入力段が、前記第2の出力段に前記第2の増幅回路の入力段が、それぞれ接続されてなり、
前記第2の増幅器の出力段は、前記スイッチ回路の第2の入力段に接続され、前記スイッチ回路は、前記第2の入力段に入力された高周波信号を前記第2の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第1乃至第3の電界効果型トランジスタを有し、
前記第1の電界効果型トランジスタのドレインと前記第2の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第1の入力段とされる一方、前記第2の電界効果型トランジスタのドレインが前記スイッチ回路の第1の出力段とされ、
前記第1の電界効果型トランジスタのソースと前記第3の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第2の出力段とされる一方、前記第3の電界効果型トランジスタのドレインが前記スイッチ回路の第2の入力段とされ、
前記第1の電界効果型トランジスタのゲートは第1のゲート抵抗器を介して接地され、前記2の電界効果型トランジスタのゲートは第2のゲート抵抗器の一端に接続され、前記第3の電界効果型トランジスタのゲートは第3のゲート抵抗器の一端に接続され、前記第2のゲート抵抗器と前記第3のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第1の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第2及び第3の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第1の入力段に入力された高周波信号が前記第1の増幅回路の出力段と、前記スイッチ回路の第2の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第1の入力段に入力された高周波信号が、前記スイッチ回路の第2の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなることを特徴とする高周波電力分配器。 The first and second amplifier circuits configured to be capable of amplifying a high-frequency signal, the switch circuit configured to be able to switch between passing and blocking of the high-frequency signal, and the high-frequency signal output from the switch circuit are equal to each other. A signal distribution circuit configured to be distributable,
The switch circuit includes first and second input stages and first and second output stages. The first input stage can receive a high-frequency signal from the outside, and the first output The stage is connected to the input stage of the signal distribution circuit;
The signal distribution circuit has a first output stage and a second output stage, the input stage of the first amplifier circuit is in the first output stage, and the second amplification stage is in the second output stage. The input stages of the circuit are connected to each other,
The output stage of the second amplifier is connected to a second input stage of the switch circuit, and the switch circuit can output a high-frequency signal input to the second input stage to the second output stage. A high-frequency signal distributor configured as follows:
The switch circuit includes first to third field effect transistors,
The drain of the first field effect transistor and the source of the second field effect transistor are connected to each other to serve as a first input stage of the switch circuit, while the second field effect transistor Is the first output stage of the switch circuit,
While the source of the first field effect transistor and the source of the third field effect transistor are connected to each other to form a second output stage of the switch circuit, the third field effect transistor Is the second input stage of the switch circuit,
The gate of the first field effect transistor is grounded via a first gate resistor, the gate of the second field effect transistor is connected to one end of a second gate resistor, and the third field effect transistor The gate of the effect transistor is connected to one end of a third gate resistor, and the second gate resistor and the third gate resistor are connected to each other at the other end, and at the connection point. Power supply voltage can be applied via a power supply resistor,
The first field effect transistor uses a depletion type in which the drain and the source are electrically connected when the gate and the source are short-circuited,
For the second and third field effect transistors, enhancement type is used in which the drain and the source are cut off when the gate and the source are short-circuited,
When a power supply voltage is applied, a high-frequency signal input to the first input stage of the switch circuit is output to the outside from the output stage of the first amplifier circuit and the second output stage of the switch circuit, respectively. On the other hand, when the application of the power supply voltage is cut off and the voltage at the voltage application side end of the power supply application resistor is a zero potential and an open potential, the first input stage of the switch circuit is connected. The input high-frequency signal is configured to be output to the outside from the second output stage of the switch circuit,
A high-frequency power distributor, wherein the amplifier circuit, the switch circuit, and the signal distribution circuit are integrated into one semiconductor integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013108461A JP6219598B2 (en) | 2013-05-23 | 2013-05-23 | High frequency power distributor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013108461A JP6219598B2 (en) | 2013-05-23 | 2013-05-23 | High frequency power distributor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014230108A true JP2014230108A (en) | 2014-12-08 |
JP6219598B2 JP6219598B2 (en) | 2017-10-25 |
Family
ID=52129580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013108461A Active JP6219598B2 (en) | 2013-05-23 | 2013-05-23 | High frequency power distributor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6219598B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110739933A (en) * | 2019-09-24 | 2020-01-31 | 天津大学 | ultra-wideband compact active power divider with controllable error |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288882A (en) * | 1995-02-13 | 1996-11-01 | Hitachi Ltd | High frequency circuit for digital mobile communication equipment |
JP2000228749A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Rf modulator |
JP2008118613A (en) * | 2006-10-12 | 2008-05-22 | Toshiba Corp | Off-through circuit and tuner module |
JP2009010805A (en) * | 2007-06-29 | 2009-01-15 | New Japan Radio Co Ltd | Gain variable amplifier |
US20100134219A1 (en) * | 2007-06-29 | 2010-06-03 | Zhi Qing Luo | Tuner circuit with loop through function |
JP2011259236A (en) * | 2010-06-09 | 2011-12-22 | New Japan Radio Co Ltd | Semiconductor switch circuit |
JP2012004777A (en) * | 2010-06-16 | 2012-01-05 | New Japan Radio Co Ltd | High-frequency amplifier |
US20120140122A1 (en) * | 2010-12-03 | 2012-06-07 | Lai Chao-Min | Receiving apparatus and receiving method thereof |
JP2013009226A (en) * | 2011-06-27 | 2013-01-10 | Sharp Corp | Receiving device and receiving system |
-
2013
- 2013-05-23 JP JP2013108461A patent/JP6219598B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288882A (en) * | 1995-02-13 | 1996-11-01 | Hitachi Ltd | High frequency circuit for digital mobile communication equipment |
JP2000228749A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Rf modulator |
JP2008118613A (en) * | 2006-10-12 | 2008-05-22 | Toshiba Corp | Off-through circuit and tuner module |
JP2009010805A (en) * | 2007-06-29 | 2009-01-15 | New Japan Radio Co Ltd | Gain variable amplifier |
US20100134219A1 (en) * | 2007-06-29 | 2010-06-03 | Zhi Qing Luo | Tuner circuit with loop through function |
JP2011259236A (en) * | 2010-06-09 | 2011-12-22 | New Japan Radio Co Ltd | Semiconductor switch circuit |
JP2012004777A (en) * | 2010-06-16 | 2012-01-05 | New Japan Radio Co Ltd | High-frequency amplifier |
US20120140122A1 (en) * | 2010-12-03 | 2012-06-07 | Lai Chao-Min | Receiving apparatus and receiving method thereof |
JP2013009226A (en) * | 2011-06-27 | 2013-01-10 | Sharp Corp | Receiving device and receiving system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110739933A (en) * | 2019-09-24 | 2020-01-31 | 天津大学 | ultra-wideband compact active power divider with controllable error |
CN110739933B (en) * | 2019-09-24 | 2023-05-30 | 天津大学 | Error-controllable ultra-wideband compact active power distributor |
Also Published As
Publication number | Publication date |
---|---|
JP6219598B2 (en) | 2017-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7400195B2 (en) | Variable-gain differential amplifier | |
US9203368B2 (en) | Power amplifier | |
US8378747B2 (en) | Differential amplifier circuit, operational amplifier including difference amplifier circuit, and voltage regulator circuit | |
US7479830B2 (en) | Differential amplifier using body-source cross coupling | |
US20060198176A1 (en) | Low noise amplifier | |
US10680555B2 (en) | Bias circuit | |
US9837973B2 (en) | High voltage input circuit for a differential amplifier | |
US9374046B2 (en) | Current amplifier and transmitter using the same | |
JP6219598B2 (en) | High frequency power distributor | |
US9319001B2 (en) | Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus | |
KR102304514B1 (en) | Amplifier circuit | |
US10187024B2 (en) | Input feed-forward technique for class AB amplifier | |
US7071772B2 (en) | Differential amplifier | |
JP6336775B2 (en) | Variable gain amplifier | |
WO2016097709A1 (en) | Differential comparator | |
JP2009010805A (en) | Gain variable amplifier | |
US20080111587A1 (en) | Input receiver with negative voltage generator and related method | |
US10601383B2 (en) | Amplifier circuit and transimpedance amplifier circuit | |
US20230055295A1 (en) | Low-noise amplifier (lna) with high power supply rejection ratio (psrr) | |
JP2010109710A (en) | Variable gain amplifier | |
KR101433027B1 (en) | Splitter | |
US10819289B1 (en) | Signal processing circuit | |
US20190386645A1 (en) | Switching circuit with improved linearity | |
US20210167738A1 (en) | Amplifier circuit | |
KR20150081606A (en) | Low noise amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6219598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |