JP2014229996A - 送信装置、伝送システム、受信装置、及び送信方法 - Google Patents
送信装置、伝送システム、受信装置、及び送信方法 Download PDFInfo
- Publication number
- JP2014229996A JP2014229996A JP2013106509A JP2013106509A JP2014229996A JP 2014229996 A JP2014229996 A JP 2014229996A JP 2013106509 A JP2013106509 A JP 2013106509A JP 2013106509 A JP2013106509 A JP 2013106509A JP 2014229996 A JP2014229996 A JP 2014229996A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- lanes
- frame structure
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
【解決手段】クライアント信号を受けてフレーム構造を有する信号を出力するクライアント信号受信部と、前記信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づいて前記信号を分割して同じ大きさの複数のブロックを生成し、生成した前記ブロックのうち前記オーバーヘッド要素を含むブロックが各々に含まれるように前記ブロックを複数のレーンに分配する分配部と、前記分配部により分配された前記複数のレーンの各々の信号に含まれる前記オーバーヘッド要素に基づいて、前記フレーム構造を検出し、前記複数のレーンの各々の信号に対して信号処理を行う信号処理部と、前記複数のレーンに含まれる信号を送信する送信部と、を備えることを特徴とする送信装置。
【選択図】図1
Description
「論理レーン0にFAS OH byte 6=“0”」を付与し、同様に、
「論理レーン1にFAS OH byte 6=“1”」を付与し、
「論理レーン2にFAS OH byte 6=“2”」を付与し、
・・・
「論理レーン19にFAS OH byte 6=“19”」を付与していく。
その次は、再び論理レーン0に戻り、
「論理レーン0にFAS OH byte 6=“20”」を付与し、
「論理レーン1にFAS OH byte 6=“21”」を付与し、
「論理レーン2にFAS OH byte 6=“22”」を付与し、
・・・
「論理レーン19にFAS OH byte 6=“239”」を付与していく。239まで番号を付与すると、その次は、再び0に戻って番号を付与する。受信側では、各論理レーンごとに受け取ったFAS OH Byte 6の値を論理レーン数20で割り算した余りの値が、各論理レーンを識別する番号となる。付与する番号の個数が論理レーン数20の倍数である240個(付与する番号としては0〜239)としているため、上述の例では例えば論理レーン0は余りが常に0となり、論理レーン1は余りが常に1となり、これにより、論理レーンの検出が可能となる。
OTUkフレームを複数の論理レーンに分配した後には、実際に使用する物理レーン数に一致させるために複数の論理レーンを必要に応じてビット多重してマルチレーン伝送を行う。例えば、OTU4を4物理レーンで伝送する場合、OTU4は20論理レーンを有するため、図23に示すように20論理レーンを5論理レーンずつビット多重することで4物理レーンを生成してマルチレーン伝送が行われる。
以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の第1実施形態によるマルチキャリア光伝送システム1の構成を示す概略ブロック図である。マルチキャリア光伝送システム1は、送信装置10と、受信装置20と、送信装置10と受信装置20を接続する光伝送路40とを備える。送信装置10において、クライアント信号受信部11は、外部に接続される装置から100GbEやOTU4などのクライアント信号を受信する。また、クライアント信号受信部11は、受信したクライアント信号が、OTU4フレームの場合、そのまま出力し、100GbEの場合、OTU4フレームにマッピングして出力する。第一の分配部12は、クライアント信号受信部11が出力するOTU4フレームの信号をブロックに分割する。ここで、第一の分配部12は、信号をブロックに分割する際、OTU4フレームのサイズの約数の値であって、分配後の信号を参照して信号処理を行う機能部がOTU4フレームのフレーム構造の検出に必要とするオーバーヘッド要素のバイトのバイト数以上の値を分割するブロックのサイズとして選択する。例えば、OTU4フレーム場合、フレームサイズは、16320バイトである。16320の約数は1,2,3,4,5,6,8,10,12,15,16,17,20,・・・,4080,5440,8160,16320であり、これらの値がブロックサイズの候補となる。分配後の信号を参照して信号処理を行う機能部の処理の一例として、図1に示す誤り訂正符号化部13a及び13bによる誤り訂正符号化の処理があり、当該処理においてFASバイトのみを用いてフレーム構造を検出する場合、FASバイトの長さである6バイト以上の値をブロックサイズとして選択する。第一の分配部12は、ブロックサイズとして選択した値に基づいてOTU4フレームの信号をブロックに分割する。
また、第二の分配部16a及び16bにおいては、第一の分配部12がブロックの分割に用いたブロックサイズを超える値を選択したとしても、選択した値に対応するオーバーヘッド要素を用いたフレーム構造の検出はできない。例えば、第一の分配部12が、FASバイトである6バイトをブロックサイズとした選択した場合、第二の分配部16a及び16bにおいてFAS+MFASバイトの7バイトをブロックサイズとして選択したとしても、第一の分配部12において、MFASバイトの情報を維持するように分割していないため、第二の分配部16a及び16bの分配後の信号についてMFASバイトのパターンは維持されていない。したがって、第二の分配部16a及び16bにおいて選択できるブロックサイズの値は、第一の分配部12において選択されたブロックサイズ以下の値となる。そのため、第一の分配部12において選択するブロックサイズは、第二の分配部16a及び16bによって分配された信号を参照して信号処理を行う機能部の処理が要求するフレーム構造を検出するのに必要なオーバーヘッド要素のバイト数も考慮して選択する必要がある。
また、上記の第1実施形態の構成において、信号のフレームとして標準のフレームサイズが16320バイトのOTU4について説明したが、本発明の構成は、当該実施形態の構成に限られるものではなく、例えば、フレームサイズがOTU4とは異なるOTU4V信号などを適用してもよく、その場合も同様に、フレームサイズの約数の値であって、分配後の信号を参照して信号処理を行う機能部の処理が要求するフレーム構造を検出するのに必要なオーバーヘッド要素のバイト数以上の値がブロックサイズとして選択されることになる。
図3の構成では、第一の誤り訂正符号化部14a及び14bが、約7%の冗長度のHD−FEC(Hard Decision-Forward Error Correction)を行い、第二の誤り訂正符号化部15a及び15bが、約13%の冗長度のSD−FEC(Soft Decision Forward Error Correction)を行う。これにより、合計で約20%の冗長度の誤り訂正符号化を行うことができる。具体的には、例えば、図4に示すようなコラム数が4592コラムのフレームを構成する処理となる。まず、第一の誤り訂正符号化部14a及び14bが、約7%の冗長度の誤り訂正符号をフレームの3825コラムから4080コラムの領域に付加する。そして、第二の誤り訂正符号化部15a及び15bが、約13%の冗長度の誤り訂正符号をフレームの4081コラムから4592コラムの領域に付加する。なお、この例における正確な冗長度を算出すると、約7%の冗長度のFECについては、4×3824バイトのデータに対して4×(4080−3824)バイトの誤り訂正符号を付加するので冗長度は、4×(4080−3824)/(4×3824)=6.7%となる。また、約13%の冗長度のFECは、4×3824バイトのデータに対して、4×(4592−4080)バイトの誤り訂正符号を付加するので冗長度は、4×(4592−4080)/(4×3824)=13.4%となる。両者を合計すると、20.1%の冗長度となる。また、このときのフレーム全体のサイズは、4×4592=18368バイトとなる。そのため、第二の分配部16a及び16bは、デジタル変調部・送信部・合波部19がフレーム構造の検出を行うことを考慮しつつ、18368の約数、すなわち1, 2, 4, 7, 8, 14, 16, 28, 32, ・・・4592, 9184, 18368の中からブロックサイズを選択することになる。
上記の第1実施形態の変形例のように誤り訂正処理を複数段にして誤り訂正符号化を連接させることにより、図1に示した第1実施形態の構成により得られる効果に加えて、合計で約20%の高い冗長度の誤り訂正の性能を実現することが可能となる。また、誤り訂正符号化の機能部を2つに分けていることから、回路素子の配置において更に自由度を高めることが可能となる。
次に、本発明の第2実施形態について説明する。図5は、本発明の第2実施形態によるマルチキャリア光伝送システム2を示す概略ブロック図である。マルチキャリア光伝送システム2も、第1実施形態のマルチキャリア光伝送システムと同様に2SC−DP−BPSK方式により100Gbit/sの伝送を行う。図5において、第1実施形態と同じ構成については同じ符号を付し、以下、第1実施形態の変形例である図3に示したマルチキャリア光伝送システム1aと異なる構成について説明する。マルチキャリア光伝送システム2では、マルチキャリア光伝送システム1aと同じく第一と第二の2つの誤り訂正符号化部及び誤り訂正復号部を備えているが、第一の誤り訂正符号化部14が、第一の分配部12の前に備えられ、第一の誤り訂正復号部24が、第一の結合部22の後に備えられている点で異なる。また、マルチキャリア光伝送システム2においても、マルチキャリア光伝送システム1aと同様に、例えば、第一の誤り訂正符号化部14が、約7%の冗長度のHD−FECを行い、第二の誤り訂正符号化部15a及び15bが、約13%の冗長度のSD−FECを行う。
また、上記の第2実施形態の構成では、第一の分配部12の前に第一の誤り訂正符号化部14を配置し、第一の分配部12の後に第二の誤り訂正符号化部15a及び15bを配置する。そして、第一の誤り訂正符号化部14に約7%の冗長度のHD−FECを行わせ、第二の誤り訂正符号化部15a及び15bに約13%の冗長度のSD−FECを行わせる。このように2つの誤り訂正符号化の処理を連接させることにより、合計で約20%の高い冗長度の性能を実現することが可能となる。
また、上記の第2実施形態の構成では、受信装置20bにおいて、第一の誤り訂正復号部24は、信号全体に対して(上記の例の場合、100Gbit/sの信号全体に対して)誤り訂正処理を行う。これに対して、第二の誤り訂正復号部25a及び25bは、2つに分岐された信号に対して(上記の例の場合、50Gbit/sの信号に対して)それぞれ誤り訂正処理を行う。したがって、2つある50G信号のうち一方のビットエラーレートが劣化しても、その後段において第一の誤り訂正復号部24において100Gbit/sの信号にまとめてさらに誤り訂正を行うので、より一層の高い誤り訂正能力を提供でき、信号品質を改善することが可能となる。
次に、本発明の第3実施形態について説明する。図8は、本発明の第3実施形態によるマルチキャリア光伝送システム3を示す概略ブロック図である。マルチキャリア光伝送システム3も、第1及び第2実施形態のマルチキャリア光伝送システムと同様に2SC−DP−BPSK方式により100Gbit/sの伝送を行う。図8において、第1及び第2実施形態と同じ構成については同じ符号を付し、以下、第1実施形態の変形例である図3に示したマルチキャリア光伝送システム1aと異なる構成について説明する。マルチキャリア光伝送システム3においても、マルチキャリア光伝送システム1aと同じく第一と第二の2つの誤り訂正符号化部及び誤り訂正復号部を備えているが、第二の誤り訂正符号化部15−1、15−2及び第二の誤り訂正符号化部15−3、15−4がそれぞれ第二の分配部16a及び16bの後に配置されている点で異なる。また、送信装置10cの構成に対応するように受信装置20cにおいても、第二の誤り訂正復号部25−1、25−2及び第二の誤り訂正復号部25−3、25−4が、それぞれ第二の結合部26a及び26bの前に配置されている点で異なる。第3実施形態の構成においても、マルチキャリア光伝送システム1aと同様に、例えば、第一の誤り訂正符号化部14a及び14bが、約7%の冗長度のHD−FECを行い、第二の誤り訂正符号化部15−1、15−2、15−3、15−4が、約13%の冗長度のSD−FECを行う。
また、上記の第3実施形態の構成では、第一の分配部12の後に第一の誤り訂正符号化部14a及び14bを配置し、第二の分配部16a及び16bの後に第二の誤り訂正符号化部15−1、15−2及び第二の誤り訂正符号化部15−3、15−4を配置する。そして、第一の誤り訂正符号化部14a及び14bに約7%の冗長度のHD−FECを行わせ、第二の誤り訂正符号化部15−1、15−2、15−3、15−4に約13%の冗長度のSD−FECを行わせる。このように2つの誤り訂正符号化の処理を連接させることにより、合計で約20%の高い冗長度の性能を実現することが可能となる。
次に、本発明の第4実施形態について説明する。図9は、本発明の第4実施形態によるマルチキャリア光伝送システム4を示す概略ブロック図である。マルチキャリア光伝送システム4も、第1、第2及び第3実施形態のマルチキャリア光伝送システムと同様に2SC−DP−BPSK方式により100Gbit/sの伝送を行う。図9において、第1、第2、及び第3実施形態と同じ構成については同じ符号を付し、以下、図1に示した第1実施形態のマルチキャリア光伝送システム1と異なる構成について説明する。マルチキャリア光伝送システム1は、第一の分配部12と、第一の分配部12によって分配された2つのレーンに2つの誤り訂正符号化部13a及び13bと、誤り訂正符号が付加された信号を更に分配する第二の分配部16a及び16bとを備える構成としていた。これに対してマルチキャリア光伝送システム4は、マルチキャリア光伝送システム1の第一の分配部12、誤り訂正符号化部13a及び13b、第二の分配部16a及び16bの並びを、第一の分配部12、第二の分配部16a及び16b、誤り訂正符号化部13a及び13bの並びに変更し、さらに、第一の分配部12と第二の分配部16a及び16bを一つにまとめ、4つの誤り訂正符号化部13−1、13−2、13−3、13−4を配置した構成となっている。受信装置20dの構成についても、送信装置10dの構成に対応して分波部・受信部・デジタル復調部29の後に4つの誤り訂正復号部23−1、23−2、23−3、23−4を備え、4つに分かれた信号を結合する結合部27を備える構成となっている。
これにより、分配部17が出力する分配後の信号においてもフレーム構造を検出することができる。したがって、誤り訂正符号化処理などのフレーム構造を利用する信号処理を信号の分配後に行うことが可能となり、当該信号処理を行う回路素子を分配後に分割して配置できる。第3実施形態では、誤り訂正符号化部を4つに分けていることからマルチキャリア光伝送システム1に比べてより柔軟な配置を行うことが可能となる。このように配置の自由度が高まることで、回路規模の制約により単一のデバイスで実現できない機能を複数に分割して実現することが可能となる。
なお、上記の第1から第4実施形態において示した誤り訂正符号の冗長度や符号化のアルゴリズムは、一例として説明したものであり、他の冗長度や他のアルゴリズムを適用してもよい。
また、上記の第1から第4実施形態において、規定されたフレーム、例えば、OTU4フレームなどを適用するという前提で説明したが、本発明の構成は、当該実施形態に限られるものではない。任意のフレーム長のフレームに適用してもよく、フレーム長の約数として都合の良い約数がない場合、第一の分配部12、第二の分配部16a及び16b、及び分配部17が、特開2011−223454号公報に示されるようなダミーバイトをフレームに加える手法を適用し、フレーム長を長くして都合の良い約数を選択するような構成としてもよい。この場合、受信側の第一の結合部22、第二の結合部26a及び26b、及び結合部27において、フレームを再生した後にダミーバイトを削除する処理が行われることになる。
次に、本発明の第5実施形態として、図12から図18を参照しつつ、上述した第1から第4実施形態で示した構成における各機能部のチップへの分割例について説明する。第1から第4実施形態において分配部の後に複数の誤り訂正符号化部、及び結合部の前に複数の誤り訂正復号部を備える構成を示した。上述したように、一般に、誤り訂正処理の回路規模は大規模であり、高性能なものほど、また、処理するデータレートが高いほど、規模が大きくなる。そのため、単一のLSI、またはFPGAにおいて回路規模による制約から誤り訂正符号処理を実現することが困難な場合がある。これに対して、例えば、図12に示すように、第1実施形態によるマルチキャリア光伝送システム1において、第一の分配部12の後に誤り訂正符号化の処理を行えるようにしたことにより、第一の分配部12の後に2つに分けて誤り訂正符号化部13a及び13bを配置することが可能となる。誤り訂正符号化の機能部を2つ分けたことで、1つの機能部で処理するビットレートを下げることができ、それに伴い、誤り訂正の性能を維持しつつ、誤り訂正符号化の回路規模を小さくすることができる。そのため、送信装置10を構成する際に、適切な回路規模とした誤り訂正符号化の機能部を1つずつ有する2つのチップc1、c2の形態として高性能な誤り訂正符号化の処理を実現することが可能となる。これは、受信装置20の誤り訂正復号部23a及び23bについても同様であり、2つのチップc3、c4の形態として実現することが可能となる。
なお、図12から図18に示したチップの分割例は、一例であり、回路規模などに応じて任意に分割してもよいものとする。
また、図16、17、18のクライアント信号受信部11、分配部17、クライアント信号送信部21、結合部27、及び図18の第一の誤り訂正符号化部14、第一の誤り訂正復号部24については、分割したチップのいずれかに含まれていてもよいし、別のチップとして分割されてもよく、適切な配置となるよう、任意に組み合わせて各々のチップに分割されるようにしてもよい。
10 送信装置
11 クライアント信号受信部
12 第一の分配部
13a 誤り訂正符号化部
13b 誤り訂正符号化部
16a 第二の分配部
16b 第二の分配部
19 デジタル変調部・送信部・合波部
20 受信装置
21 クライアント信号送信部
22 第一の結合部
23a 誤り訂正復号部
23b 誤り訂正復号部
26a 第二の結合部
26b 第二の結合部
29 分波部・受信部・デジタル復調部
40 光伝送路
Claims (8)
- クライアント信号を受けてフレーム構造を有する信号を出力するクライアント信号受信部と、
前記信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づいて前記信号を分割して同じ大きさの複数のブロックを生成し、生成した前記ブロックのうち前記オーバーヘッド要素を含むブロックが各々に含まれるように前記ブロックを複数のレーンに分配する分配部と、
前記分配部により分配された前記複数のレーンの各々の信号に含まれる前記オーバーヘッド要素に基づいて、前記フレーム構造を検出し、前記複数のレーンの各々の信号に対して信号処理を行う信号処理部と、
前記複数のレーンに含まれる信号を送信する送信部と、
を備えることを特徴とする送信装置。 - 前記信号処理部は、第一の誤り訂正符号化部と第二の誤り訂正符号化部とを含み、
少なくとも前記第二の誤り訂正符号化部は、前記分配部によって前記信号が分配される前記複数のレーン上に配置され、
前記第一の誤り訂正符号化部と、前記第二の誤り訂正符号化部とは、それぞれに与えられる信号に対して異なる冗長度の誤り訂正符号の付加を行う
ことを特徴とする請求項1に記載の送信装置。 - 前記分配部は、第一の分配部と、前記第一の分配部によって前記信号が分配される前記複数のレーンごとに配置される複数の第二の分配部とから構成され、
前記第一の分配部は、前記クライアント信号受信部が出力する前記信号に対して当該信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づくブロックの生成と前記複数のレーンへの分配を行い、
前記複数の第二の分配部は、前記複数のレーンに含まれる信号に対して当該信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づくブロックの生成と複数のレーンへの分配を行い、
前記信号処理部は、前記第一の分配部と前記第二の分配部との間の複数のレーンのそれぞれに複数配置されるか、または、前記第二の分配部と前記送信部との間の複数のレーンのそれぞれに複数配置され、前記第一の分配部、または、前記第二の分配部により分配された前記複数のレーンの各々に対して、前記複数のレーンごとの信号に含まれる前記オーバーヘッド要素に基づいて前記フレーム構造を検出し、前記複数のレーンの各々の信号に対して信号処理を行い、
前記送信部は、前記第二の分配部、または前記信号処理部から出力される前記複数のレーンに含まれる信号を送信する
ことを特徴とする請求項1または2に記載の送信装置。 - 前記信号処理部は、更に、前記クライアント信号受信部と前記第一の分配部との間に配置され、前記クライアント信号受信部から出力される信号に含まれる前記オーバーヘッド要素に基づいて前記フレーム構造を検出して前記信号に対して信号処理を行い、
前記第一の分配部は、前記クライアント信号受信部が出力する前記信号に替えて、前記信号処理部が出力する前記信号に対して当該信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づくブロックの分割と前記複数のレーンへの分配を行う
ことを特徴とする請求項3に記載の送信装置。 - 前記分配部は、前記信号を分割して同じ大きさの複数のブロックを生成する際に、前記フレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値であって前記信号のフレームのサイズの約数の値を選択し、前記約数が存在しない、または、適切な大きさに分割する約数が選択できない場合、前記信号のフレームに対してデータを付加し、前記データが付加された前記信号のフレームのサイズの約数の値を選択する
ことを特徴とする請求項1から4のいずれか1つに記載の送信装置。 - クライアント信号を受けてフレーム構造を有する信号を出力するクライアント信号受信部と、
前記信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づいて前記信号を分割して同じ大きさの複数のブロックを生成し、生成した前記ブロックのうち前記オーバーヘッド要素を含むブロックが各々に含まれるように前記ブロックを複数のレーンに分配する分配部と、
前記分配部により分配された前記複数のレーンの各々の信号に含まれる前記オーバーヘッド要素に基づいて、前記フレーム構造を検出し、前記複数のレーンの各々の信号に対して送信側信号処理を行う送信側信号処理部と、
前記複数のレーンに含まれる信号を送信する送信部と、
を備える送信装置と、
前記送信装置から送信される信号を受信する受信部と、
前記信号に対して前記送信側信号処理部が行った送信側信号処理に対応する受信側信号処理を行い、前記受信側信号処理した信号をレーンごとに出力する受信側信号処理部と、
複数のレーンに分かれた前記信号に含まれるオーバーヘッド要素に基づいて、前記フレーム構造を検出し、前記複数のレーンに分かれた信号を結合する結合部と、
前記結合部が結合する信号を受けて、クライアント信号を出力するクライアント信号送信部と、
を備える受信装置と、
を有することを特徴とする伝送システム。 - クライアント信号を受けてフレーム構造を有する信号を出力するクライアント信号受信部と、前記信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づいて前記信号を分割して同じ大きさの複数のブロックを生成し、生成した前記ブロックのうち前記オーバーヘッド要素を含むブロックが各々に含まれるように前記ブロックを複数のレーンに分配する分配部と、前記分配部により分配された前記複数のレーンの各々の信号に含まれる前記オーバーヘッド要素に基づいて、前記フレーム構造を検出し、前記複数のレーンの各々の信号に対して送信側信号処理を行う送信側信号処理部と、前記複数のレーンに含まれる信号を送信する送信部と、を備える送信装置と、受信装置とを有する伝送システムにおける受信装置であって、
前記送信装置から送信される信号を受信する受信部と、
前記信号に対して前記送信側信号処理部が行った送信側信号処理に対応する受信側信号処理を行い、前記受信側信号処理した信号をレーンごとに出力する受信側信号処理部と、
複数のレーンに分かれた前記信号に含まれるオーバーヘッド要素に基づいて、前記フレーム構造を検出し、前記複数のレーンに分かれた信号を結合する結合部と、
前記結合部が結合する信号を受けて、クライアント信号を出力するクライアント信号送信部と、
を備えることを特徴とする受信装置。 - クライアント信号を受けてフレーム構造を有する信号を出力し、
前記信号のフレーム構造の検出に用いられるオーバーヘッド要素のバイト数以上の値に基づいて前記信号を分割して同じ大きさの複数のブロックを生成し、
生成した前記ブロックのうち前記オーバーヘッド要素を含むブロックが各々に含まれるように前記ブロックを複数のレーンに分配し、
分配された前記複数のレーンの各々の信号に含まれる前記オーバーヘッド要素に基づいて、前記フレーム構造を検出し、
前記複数のレーンの各々の信号に対して信号処理を行い、
前記複数のレーンに含まれる信号を送信する
ことを含むことを特徴とする送信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013106509A JP5986036B2 (ja) | 2013-05-20 | 2013-05-20 | 送信装置、伝送システム、受信装置、及び送信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013106509A JP5986036B2 (ja) | 2013-05-20 | 2013-05-20 | 送信装置、伝送システム、受信装置、及び送信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014229996A true JP2014229996A (ja) | 2014-12-08 |
JP5986036B2 JP5986036B2 (ja) | 2016-09-06 |
Family
ID=52129498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013106509A Active JP5986036B2 (ja) | 2013-05-20 | 2013-05-20 | 送信装置、伝送システム、受信装置、及び送信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5986036B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100142525A1 (en) * | 2008-12-08 | 2010-06-10 | Electronics And Telecommunications Research Institute | Virtual lane identification method and apparatus for applying virtual lane scheme to optical transport network |
US20100281343A1 (en) * | 2009-04-29 | 2010-11-04 | Francesco Caggioni | Virtual Lane Forward Error Correction in Multilane Distribution |
JP2010263555A (ja) * | 2009-05-11 | 2010-11-18 | Mitsubishi Electric Corp | Fecフレーム構成装置および方法 |
WO2011030423A1 (ja) * | 2009-09-10 | 2011-03-17 | 富士通株式会社 | 光伝送システムおよび光伝送方法 |
-
2013
- 2013-05-20 JP JP2013106509A patent/JP5986036B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100142525A1 (en) * | 2008-12-08 | 2010-06-10 | Electronics And Telecommunications Research Institute | Virtual lane identification method and apparatus for applying virtual lane scheme to optical transport network |
US20100281343A1 (en) * | 2009-04-29 | 2010-11-04 | Francesco Caggioni | Virtual Lane Forward Error Correction in Multilane Distribution |
JP2010263555A (ja) * | 2009-05-11 | 2010-11-18 | Mitsubishi Electric Corp | Fecフレーム構成装置および方法 |
WO2011030423A1 (ja) * | 2009-09-10 | 2011-03-17 | 富士通株式会社 | 光伝送システムおよび光伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5986036B2 (ja) | 2016-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5153815B2 (ja) | マルチレーン伝送方法及びシステム | |
JP6114464B2 (ja) | 伝送装置及び伝送方法 | |
JP5196023B2 (ja) | 光伝送システムおよび光伝送方法 | |
CN103797742B (zh) | 以太网中处理数据的方法、物理层芯片和以太网设备 | |
CN208956063U (zh) | 数据发送装置 | |
US20160070615A1 (en) | Fec coding/decoding data processing method and related apparatus | |
ES2670224T3 (es) | Método y dispositivo para la recuperación de una trama de la unidad de transporte de canal óptico K, y sistema para la transmisión de una trama de la unidad de transporte de canal óptico K | |
US10164733B2 (en) | Integrated physical coding sublayer and forward error correction in networking applications | |
WO2019090696A1 (zh) | 光传输单元信号的传输方法和装置 | |
WO2017121158A1 (zh) | 处理弹性以太网信号的方法和装置 | |
US20140003814A1 (en) | Processing three-quadrature amplitude modulation (3qam) traffic using a four-bit phase modulation scheme | |
JP5986036B2 (ja) | 送信装置、伝送システム、受信装置、及び送信方法 | |
CN112291030A (zh) | 一种数据接收、数据发送方法和装置 | |
JP5945244B2 (ja) | 多重伝送システム及び多重伝送方法 | |
WO2015120631A1 (zh) | 光传送网中信号传输的方法、装置及*** | |
CN109818705B (zh) | 传送、接收子速率信号方法及装置、设备 | |
US10044468B2 (en) | Optical transceiver and data mapping method using thereof | |
JP2005328264A (ja) | 送信装置及び受信装置並びに送信方法及び受信方法並びに送信プログラム及び受信プログラム | |
JP5740020B1 (ja) | マルチレーン伝送システム、マルチレーン伝送装置、及びマルチレーン伝送方法 | |
KR101233825B1 (ko) | 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법 | |
US11272270B1 (en) | Networking switching devices and methods thereof | |
US20200169324A1 (en) | Optical transmission system and apparatus and transmission method | |
JP2017143369A (ja) | フレーム生成方法、光伝送装置および光伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5986036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |