JP2014229780A - 積層半導体装置及びその製造方法 - Google Patents
積層半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2014229780A JP2014229780A JP2013109029A JP2013109029A JP2014229780A JP 2014229780 A JP2014229780 A JP 2014229780A JP 2013109029 A JP2013109029 A JP 2013109029A JP 2013109029 A JP2013109029 A JP 2013109029A JP 2014229780 A JP2014229780 A JP 2014229780A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- buffer layer
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】安定した特性を得ることができる積層半導体装置及びその製造方法を提供する。【解決手段】積層半導体装置の一態様には、チップ11と、チップ11上に設けられたチップ21と、チップ21の周囲に設けられた充填樹脂層34と、が設けられている。更に、一部が充填樹脂層34を貫通し、チップ11とチップ21とを接続する再配線31と、チップ21と充填樹脂層34との間に設けられた緩衝層33と、が設けられている。【選択図】図1
Description
本発明は、積層半導体装置及びその製造方法に関する。
半導体装置のパッケージング技術の一つとして、複数の半導体装置が形成された半導体ウェハ上にバンプ等を介して、予め個片化してある複数の半導体装置を実装し、この半導体ウェハをダイシングするという技術が知られている。この技術は、COW(chip on wafer)技術とよばれることがある。COW技術の一つに、個片化した複数の半導体装置を仮基板に仮接着し、これら複数の半導体装置の周囲に充填樹脂層を設け、これを複数の半導体装置が設けられた半導体ウェハに貼り合わせ、仮基板を取り外すというものがある。このCOW技術では、複数の半導体装置が仮基板を用いて半導体ウェハに一括して実装される。このCOW技術によれば、個片化した半導体装置の研磨による薄化を仮基板に固定した後に行うことができるため、複数の半導体装置を個々に実装する方法と比較して、歩留まりの向上等が見込まれる。
しかしながら、一括した実装を採用するCOW技術には、製造された積層半導体装置の特性が安定しにくいという問題がある。
本発明の目的は、安定した特性を得ることができる積層半導体装置及びその製造方法を提供することにある。
積層半導体装置の一態様には、第1の半導体装置と、前記第1の半導体装置上に設けられた第2の半導体装置と、前記第2の半導体装置の周囲に設けられた樹脂層と、が設けられている。更に、一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線と、前記第2の半導体装置と前記樹脂層との間に設けられた緩衝層と、が設けられている。
積層半導体装置の製造方法の製造方法の一態様では、サポート基板上に複数の第2の半導体装置を設け、少なくとも複数の前記第2の半導体装置の側面を覆う緩衝層を形成し、前記サポート基板上における前記複数の第2の半導体装置間の隙間を埋める樹脂層を形成する。更に、複数の第1の半導体装置を含むウェハに前記複数の第2の半導体装置を接着し、前記サポート基板を前記複数の第2の半導体装置から取り外し、一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線を形成する。
上記の積層半導体装置等によれば、樹脂層からの第2の半導体装置への作用を緩衝層により緩和して、安定した特性を得ることができる。
本願発明者は、一括した実装を採用するCOW技術によって製造された半導体装置の特性が安定しにくい原因について検討を行った。この結果、このCOW技術では、実装された半導体装置の周囲に存在する充填樹脂層が一因となっていることが判明した。半導体装置と充填樹脂層との間に熱膨張係数の大きな相違が存在し、この熱膨張係数の大きな相違により、半導体装置に予期しない応力が作用することがある。また、半導体装置と充填樹脂層との密着性が不足して、故障が生じる懸念もある。これは、特に充填樹脂層の弾性率が高く、半導体装置と充填樹脂層との間に弾性率の大きな相違が存在する場合に顕著となりやすい。本願発明者は、これらの知見に基づいて、実装される半導体装置と充填樹脂層との間に緩衝層を設けることに想到した。
以下、実施形態について添付の図面を参照しながら具体的に説明する。各実施形態に係る積層半導体装置は電子部品でもある。
(第1の実施形態)
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る積層半導体装置の構造を示す断面図である。
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る積層半導体装置の構造を示す断面図である。
第1の実施形態では、図1に示すように、チップ11上にチップ21が設けられている。チップ11には、基部12及び活性部13が含まれている。基部12には、シリコン基板、化合物半導体基板等の基板が含まれる。活性部13には、トランジスタ、キャパシタ、抵抗体、多層配線、層間絶縁膜等が含まれる。基板に不純物拡散層が形成されていることもあり、基部12及び活性部13を明確に区別する必要はない。チップ21には、基部22及び活性部23が含まれている。基部22には、シリコン基板、化合物半導体基板等の基板が含まれる。活性部23には、トランジスタ、キャパシタ、抵抗体、多層配線、層間絶縁膜等が含まれる。基板に不純物拡散層が形成されていることもあり、基部22及び活性部23を明確に区別する必要はない。チップ11は第1の半導体装置の一例であり、チップ21は第2の半導体装置の一例である。
チップ11とチップ21との間に接着層32及び緩衝層33が設けられている。緩衝層33はチップ21の下面(裏面)を覆っており、チップ21の側面も覆っている。平面視で、チップ21はチップ11よりも小さく、チップ21の周囲に充填樹脂層34が設けられている。つまり、緩衝層33のチップ21の側面も覆っている部分はチップ21と充填樹脂層34との間に位置している。充填樹脂層34は接着層32上に設けられており、緩衝層33は充填樹脂層34の上面も覆っている。例えば、チップ21の厚さ方向に関し、互いに積層されたチップ21及び緩衝層33の総厚は、互いに積層された充填樹脂層34及び緩衝層33の総厚と実質的に一致している。チップ21の上面を覆う充填樹脂層35が設けられている。充填樹脂層35は、緩衝層33の充填樹脂層34上の部分の上面も覆っている。充填樹脂層35に活性部23まで達するビアホール51が形成されており、充填樹脂層35、緩衝層33、充填樹脂層34及び接着層32に活性部13まで達するビアホール52が形成されている。そして、ビアホール51及び52を介してチップ11とチップ21とを接続する再配線31が設けられている。つまり、再配線31の一部が充填樹脂層34を貫通している。
次に、第1の実施形態に係る積層半導体装置の製造方法について説明する。図2A乃至図2Cは、第1の実施形態に係る積層半導体装置の製造方法を工程順に示す断面図である。
先ず、図2A(a)に示すように、サポート基板41上に仮接着層42を設けて、その上に複数のチップ21を活性部23が仮接着層42と接するようにして接着する。サポート基板41としては、例えばガラス基板を用いる。この時点でのチップ21の厚さは、積層半導体装置(完成品)に含まれるチップ21の厚さよりも厚い。
次いで、図2A(b)に示すように、サポート基板41に固定された複数のチップ21の基部22側の面を一括して研磨して、チップ21を薄化する。
その後、図2A(c)に示すように、チップ21の露出している面及び仮接着層42の露出している面を覆う緩衝層33を形成する。緩衝層33を形成する方法は特に限定されないが、良好な厚さの均一性を得るために化学気相成長(CVD:chemical vapor deposition)法により緩衝層33を形成することが好ましい。
続いて、図2A(d)に示すように、緩衝層33上に充填樹脂層34を、隣り合うチップ21間の隙間を埋めるようにして形成する。
次いで、図2B(e)に示すように、緩衝層33が露出するまで充填樹脂層34を薄化する。この結果、チップ21の厚さ方向に関し、互いに積層されたチップ21及び緩衝層33の総厚は、互いに積層された充填樹脂層34及び緩衝層33の総厚と実質的に一致する。
その後、図2B(f)に示すように、基部12a及び活性部13aを含むウェハ11a上に接着層32を設け、サポート基板41に固定された複数のチップ21を、緩衝層33を介して接着層32に接着する。基部12aは、複数のチップ11の各基部12を含み、活性部13aは、複数のチップ11の各活性部13を含む。つまり、ウェハ11aには、複数のチップ11が含まれている。そして、複数のチップ21は、ウェハ11aに含まれる複数のチップ11と平面視で重なるようにして接着層32に接着される。
次いで、図2B(g)に示すように、サポート基板41を仮接着層42と共にチップ21等から取り外す。
その後、図2B(h)に示すように、チップ21の上面及び緩衝層33の充填樹脂層34上の部分の上面を覆う充填樹脂層35を形成する。
続いて、図2C(i)に示すように、ビアホール51用の開口部及びビアホール52用の開口部を有するレジストパターン43を充填樹脂層35上に形成する。
次いで、図2C(j)に示すように、レジストパターン43をエッチングマスクとしたエッチングを行って、ビアホール51及びビアホール52を形成する。
その後、図2C(k)に示すように、各チップ21に再配線31を形成する。再配線31としては、例えば銅を主材料とする配線を形成する。
続いて、図2C(l)に示すように、ウェハ11aの個片化を行って、チップ11及びチップ21を含む複数の積層半導体装置を得る。
第1の実施形態によれば、サポート基板41を用いて複数のチップ21を一括してウェハ11a上に接着しているため、チップ21を個々にウェハ11a上に接着する方法と比較して歩留まりの向上等が見込まれる。また、チップ21と充填樹脂層34との間に緩衝層33が設けられているため、充填樹脂層34の弾性率及び/又は熱膨張係数がチップ21のそれ又はそれらと相違する場合であっても、充填樹脂層34の影響を緩和することができる。更に、緩衝層33の介在によってチップ21と充填樹脂層34との間の密着性の向上も見込まれる。
充填樹脂層34及び35の材料としては、例えばベンゾシクロブテン(BCB)系樹脂及びエポキシ系樹脂が挙げられる。緩衝層33の材料としては、チップ21の弾性率と充填樹脂層34の弾性率との間の弾性率を有するもの、又は、チップ21の熱膨張係数と充填樹脂層34の熱膨張係数との間の熱膨張係数を有するもの等を用いることができる。例えば、シリコン酸化物、シリコン酸窒化物、炭素添加シリコン酸化物等が挙げられる。チップ21の主材料の例であるシリコン、充填樹脂層34の材料の例であるBCB系樹脂及びエポキシ系樹脂、並びに緩衝層33の材料の例であるシリコン酸窒化物の各弾性率及び各熱膨張係数を表1に示す。
表1に示すように、シリコン酸窒化物はシリコンとBCB系樹脂又はエポキシ系樹脂との間の物性値(弾性率、熱膨張係数)を有している。シリコン酸化物及び炭素添加シリコン酸化物も同様である。また、表1に示すシリコン酸窒化物の物性値は、CVD法によりある条件下で形成された場合の値であり、条件が異なれば物性値も変化し得る。従って、成長温度及び雰囲気ガス等の条件を調整することにより、緩衝層の物性値を変化させることができる。緩衝層の厚さは特に限定されず、緩衝層自身の材料並びに樹脂層の厚さ及び材料等に応じて調整することが好ましい。緩衝層の厚さの一例は、10nm程度〜500nm程度である。
(第2の実施形態及び第3の実施形態)
次に、第2の実施形態及び第3の実施形態について説明する。図3(a)は、第2の実施形態に係る積層半導体装置の構造を示す断面図であり、図3(b)は、第3の実施形態に係る積層半導体装置の構造を示す断面図である。
次に、第2の実施形態及び第3の実施形態について説明する。図3(a)は、第2の実施形態に係る積層半導体装置の構造を示す断面図であり、図3(b)は、第3の実施形態に係る積層半導体装置の構造を示す断面図である。
第2の実施形態では、図3(a)に示すように、緩衝層33のチップ21の下面を覆う部分と接着層32との間にも充填樹脂層34が設けられている。他の構成は第1の実施形態と同様である。
第3の実施形態では、図3(b)に示すように、緩衝層33にチップ21の下面(裏面)を覆う部分が設けられておらず、チップ21の基部22側の面が接着層32に接している。他の構成は第1の実施形態と同様である。
第2の実施形態及び第3の実施形態のいずれによっても第1の実施形態と同様の効果を得ることができる。
第2の実施形態の積層半導体装置を製造するには、例えば、充填樹脂層34の形成(図2A(d))後に行う充填樹脂層34の薄化を、緩衝層33が露出する前に停止すればよい。また、第3の実施形態の積層半導体装置を製造するには、例えば、充填樹脂層34の形成(図2A(d))後に行う充填樹脂層34の薄化を、基部22が露出するまで行えばよい。この処理によって、チップ21の裏面を覆う部分を除去することができる。また、第3の実施形態の積層半導体装置を製造する場合には、緩衝層33の形成(図2A(c))前のチップ21の薄化(図2A(b))を省略し、充填樹脂層34の薄化と共にチップ21の薄化を行ってもよい。
(第4の実施形態)
次に、第4の実施形態について説明する。図4は、第4の実施形態に係る積層半導体装置の構造を示す断面図である。
次に、第4の実施形態について説明する。図4は、第4の実施形態に係る積層半導体装置の構造を示す断面図である。
第4の実施形態では、図4に示すように、緩衝層33に充填樹脂層34の上面を覆う部分が設けられておらず、その分だけ充填樹脂層35が厚く形成されており、充填樹脂層35が充填樹脂層34に接している。他の構成は第1の実施形態と同様である。
第4の実施形態によっても第1の実施形態と同様の効果を得ることができる。
次に、第4の実施形態に係る積層半導体装置の製造方法について説明する。図5は、第4の実施形態に係る積層半導体装置の製造方法を工程順に示す断面図である。
先ず、図5(a)に示すように、第1の実施形態と同様にして、サポート基板41のチップ21等からの取り外し(図2B(g))までの処理を行う。
次いで、図5(b)に示すように、緩衝層33の充填樹脂層34の上面を覆う部分を除去する。この処理では、例えば、チップ21及び緩衝層33の残存させる部分をレジストパターン等のエッチングマスクで覆い、緩衝層33のこのエッチングマスクから露出している部分をエッチングする。
その後、図5(c)に示すように、チップ21の上面、充填樹脂層34の上面、及び緩衝層33の露出している面を覆う充填樹脂層35を形成する。
続いて、図5(d)に示すように、第1の実施形態と同様にして、ビアホール51及び52を形成し、再配線31を形成する。そして、第1の実施形態と同様にして、ウェハ11aの個片化を行って、チップ11及びチップ21を含む複数の積層半導体装置を得る。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
第1の半導体装置と、
前記第1の半導体装置上に設けられた第2の半導体装置と、
前記第2の半導体装置の周囲に設けられた樹脂層と、
一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線と、
前記第2の半導体装置と前記樹脂層との間に設けられた緩衝層と、
を有することを特徴とする積層半導体装置。
第1の半導体装置と、
前記第1の半導体装置上に設けられた第2の半導体装置と、
前記第2の半導体装置の周囲に設けられた樹脂層と、
一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線と、
前記第2の半導体装置と前記樹脂層との間に設けられた緩衝層と、
を有することを特徴とする積層半導体装置。
(付記2)
前記緩衝層は、シリコン酸化物、シリコン酸窒化物及び炭素添加シリコン酸化物からなる群から選択された少なくとも一種を含有することを特徴とする付記1に記載の積層半導体装置。
前記緩衝層は、シリコン酸化物、シリコン酸窒化物及び炭素添加シリコン酸化物からなる群から選択された少なくとも一種を含有することを特徴とする付記1に記載の積層半導体装置。
(付記3)
前記緩衝層の熱膨張係数は、前記第2の半導体装置の熱膨張係数と前記樹脂層の熱膨張係数との間の値を示すことを特徴とする付記1又は2に記載の積層半導体装置。
前記緩衝層の熱膨張係数は、前記第2の半導体装置の熱膨張係数と前記樹脂層の熱膨張係数との間の値を示すことを特徴とする付記1又は2に記載の積層半導体装置。
(付記4)
前記緩衝層の弾性率は、前記第2の半導体装置の弾性率と前記樹脂層の弾性率との間の値を示すことを特徴とする付記1乃至3のいずれか1項に記載の積層半導体装置。
前記緩衝層の弾性率は、前記第2の半導体装置の弾性率と前記樹脂層の弾性率との間の値を示すことを特徴とする付記1乃至3のいずれか1項に記載の積層半導体装置。
(付記5)
サポート基板上に複数の第2の半導体装置を設ける工程と、
少なくとも複数の前記第2の半導体装置の側面を覆う緩衝層を形成する工程と、
前記サポート基板上における前記複数の第2の半導体装置間の隙間を埋める樹脂層を形成する工程と、
複数の第1の半導体装置を含むウェハに前記複数の第2の半導体装置を接着する工程と、
前記サポート基板を前記複数の第2の半導体装置から取り外す工程と、
一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線を形成する工程と、
を有することを特徴とする積層半導体装置の製造方法。
サポート基板上に複数の第2の半導体装置を設ける工程と、
少なくとも複数の前記第2の半導体装置の側面を覆う緩衝層を形成する工程と、
前記サポート基板上における前記複数の第2の半導体装置間の隙間を埋める樹脂層を形成する工程と、
複数の第1の半導体装置を含むウェハに前記複数の第2の半導体装置を接着する工程と、
前記サポート基板を前記複数の第2の半導体装置から取り外す工程と、
一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線を形成する工程と、
を有することを特徴とする積層半導体装置の製造方法。
(付記6)
前記緩衝層は、シリコン酸化物、シリコン酸窒化物及び炭素添加シリコン酸化物からなる群から選択された少なくとも一種を含有することを特徴とする付記5に記載の積層半導体装置の製造方法。
前記緩衝層は、シリコン酸化物、シリコン酸窒化物及び炭素添加シリコン酸化物からなる群から選択された少なくとも一種を含有することを特徴とする付記5に記載の積層半導体装置の製造方法。
(付記7)
前記緩衝層の熱膨張係数は、前記第2の半導体装置の熱膨張係数と前記樹脂層の熱膨張係数との間の値を示すことを特徴とする付記5又は6に記載の積層半導体装置の製造方法。
前記緩衝層の熱膨張係数は、前記第2の半導体装置の熱膨張係数と前記樹脂層の熱膨張係数との間の値を示すことを特徴とする付記5又は6に記載の積層半導体装置の製造方法。
(付記8)
前記緩衝層の弾性率は、前記第2の半導体装置の弾性率と前記樹脂層の弾性率との間の値を示すことを特徴とする付記5乃至7のいずれか1項に記載の積層半導体装置の製造方法。
前記緩衝層の弾性率は、前記第2の半導体装置の弾性率と前記樹脂層の弾性率との間の値を示すことを特徴とする付記5乃至7のいずれか1項に記載の積層半導体装置の製造方法。
(付記9)
前記緩衝層を化学気相成長法により形成することを特徴とする付記5乃至8のいずれか1項に記載の積層半導体装置の製造方法。
前記緩衝層を化学気相成長法により形成することを特徴とする付記5乃至8のいずれか1項に記載の積層半導体装置の製造方法。
(付記10)
前記樹脂層を形成する工程と前記複数の第2の半導体装置を接着する工程との間に、前記緩衝層の前記第2の半導体装置の裏面を覆う部分を除去する工程を有することを特徴とする付記5乃至9のいずれか1項に記載の積層半導体装置の製造方法。
前記樹脂層を形成する工程と前記複数の第2の半導体装置を接着する工程との間に、前記緩衝層の前記第2の半導体装置の裏面を覆う部分を除去する工程を有することを特徴とする付記5乃至9のいずれか1項に記載の積層半導体装置の製造方法。
11、21:チップ
31:再配線
33:緩衝層
34、35:充填樹脂層
31:再配線
33:緩衝層
34、35:充填樹脂層
Claims (8)
- 第1の半導体装置と、
前記第1の半導体装置上に設けられた第2の半導体装置と、
前記第2の半導体装置の周囲に設けられた樹脂層と、
一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線と、
前記第2の半導体装置と前記樹脂層との間に設けられた緩衝層と、
を有することを特徴とする積層半導体装置。 - 前記緩衝層は、シリコン酸化物、シリコン酸窒化物及び炭素添加シリコン酸化物からなる群から選択された少なくとも一種を含有することを特徴とする請求項1に記載の積層半導体装置。
- 前記緩衝層の熱膨張係数は、前記第2の半導体装置の熱膨張係数と前記樹脂層の熱膨張係数との間の値を示すことを特徴とする請求項1又は2に記載の積層半導体装置。
- 前記緩衝層の弾性率は、前記第2の半導体装置の弾性率と前記樹脂層の弾性率との間の値を示すことを特徴とする請求項1乃至3のいずれか1項に記載の積層半導体装置。
- サポート基板上に複数の第2の半導体装置を設ける工程と、
少なくとも複数の前記第2の半導体装置の側面を覆う緩衝層を形成する工程と、
前記サポート基板上における前記複数の第2の半導体装置間の隙間を埋める樹脂層を形成する工程と、
複数の第1の半導体装置を含むウェハに前記複数の第2の半導体装置を接着する工程と、
前記サポート基板を前記複数の第2の半導体装置から取り外す工程と、
一部が前記樹脂層を貫通し、前記第1の半導体装置と前記第2の半導体装置とを接続する再配線を形成する工程と、
を有することを特徴とする積層半導体装置の製造方法。 - 前記緩衝層は、シリコン酸化物、シリコン酸窒化物及び炭素添加シリコン酸化物からなる群から選択された少なくとも一種を含有することを特徴とする請求項5に記載の積層半導体装置の製造方法。
- 前記緩衝層の熱膨張係数は、前記第2の半導体装置の熱膨張係数と前記樹脂層の熱膨張係数との間の値を示すことを特徴とする請求項5又は6に記載の積層半導体装置の製造方法。
- 前記緩衝層の弾性率は、前記第2の半導体装置の弾性率と前記樹脂層の弾性率との間の値を示すことを特徴とする請求項5乃至7のいずれか1項に記載の積層半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109029A JP2014229780A (ja) | 2013-05-23 | 2013-05-23 | 積層半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109029A JP2014229780A (ja) | 2013-05-23 | 2013-05-23 | 積層半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014229780A true JP2014229780A (ja) | 2014-12-08 |
Family
ID=52129357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013109029A Pending JP2014229780A (ja) | 2013-05-23 | 2013-05-23 | 積層半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014229780A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115799A (ja) * | 2014-12-15 | 2016-06-23 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003504849A (ja) * | 1999-07-01 | 2003-02-04 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | マルチチップモジュール及びマルチチップモジュールの製造方法 |
JP2012023251A (ja) * | 2010-07-15 | 2012-02-02 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法、電子機器 |
JP2012134231A (ja) * | 2010-12-20 | 2012-07-12 | Disco Abrasive Syst Ltd | 積層デバイスの製造方法及び積層デバイス |
JP2013038300A (ja) * | 2011-08-10 | 2013-02-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
-
2013
- 2013-05-23 JP JP2013109029A patent/JP2014229780A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003504849A (ja) * | 1999-07-01 | 2003-02-04 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | マルチチップモジュール及びマルチチップモジュールの製造方法 |
JP2012023251A (ja) * | 2010-07-15 | 2012-02-02 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法、電子機器 |
JP2012134231A (ja) * | 2010-12-20 | 2012-07-12 | Disco Abrasive Syst Ltd | 積層デバイスの製造方法及び積層デバイス |
JP2013038300A (ja) * | 2011-08-10 | 2013-02-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115799A (ja) * | 2014-12-15 | 2016-06-23 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10304794B2 (en) | Manufacturing method of integrated circuit package | |
US20200168584A1 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
TWI556349B (zh) | 半導體裝置的結構及其製造方法 | |
TWI751530B (zh) | 半導體裝置之製造方法 | |
US10249574B2 (en) | Method for manufacturing a seal ring structure to avoid delamination defect | |
US9006030B1 (en) | Warpage management for fan-out mold packaged integrated circuit | |
US9520304B2 (en) | Semiconductor package and fabrication method thereof | |
KR101497808B1 (ko) | 몰딩 컴파운드 구조물 | |
US9150404B2 (en) | Semiconductor device with through molding vias | |
TW201110222A (en) | A process of making semiconductor package | |
JP6317475B2 (ja) | ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ | |
US20160351462A1 (en) | Fan-out wafer level package and fabrication method thereof | |
US10043764B2 (en) | Through silicon via device having low stress, thin film gaps and methods for forming the same | |
JP2017041638A (ja) | プレカットされウェハに塗布されるアンダーフィル膜 | |
US10224243B2 (en) | Method of fabricating electronic package | |
US20140127864A1 (en) | Method of fabricating a semiconductor package | |
CN106960869B (zh) | 晶圆及其形成方法 | |
CN116998004A (zh) | 半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法 | |
US9648741B2 (en) | Electronic device and method for manufacturing electronic device | |
JP2014229780A (ja) | 積層半導体装置及びその製造方法 | |
US20150243597A1 (en) | Semiconductor device capable of suppressing warping | |
US20160260644A1 (en) | Electronic package and fabrication method thereof | |
US20240170447A1 (en) | Semiconductor device manufacturing method, semiconductor device, integrated circuit element, and integrated circuit element manufacturing method | |
JP2023533320A (ja) | インターポーザーレスマルチチップモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171017 |