JP2014229646A - Laminated photoelectric conversion device - Google Patents

Laminated photoelectric conversion device Download PDF

Info

Publication number
JP2014229646A
JP2014229646A JP2013105821A JP2013105821A JP2014229646A JP 2014229646 A JP2014229646 A JP 2014229646A JP 2013105821 A JP2013105821 A JP 2013105821A JP 2013105821 A JP2013105821 A JP 2013105821A JP 2014229646 A JP2014229646 A JP 2014229646A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
type semiconductor
semiconductor layer
conversion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013105821A
Other languages
Japanese (ja)
Inventor
真也 本多
Shinya Honda
真也 本多
武田　徹
Toru Takeda
徹 武田
善之 奈須野
Yoshiyuki Nasuno
善之 奈須野
和仁 西村
Kazuhito Nishimura
和仁 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013105821A priority Critical patent/JP2014229646A/en
Priority to PCT/JP2014/059932 priority patent/WO2014188801A1/en
Publication of JP2014229646A publication Critical patent/JP2014229646A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated photoelectric conversion device which allows a reduction in photodegradation and an improvement in productivity.SOLUTION: A laminated photoelectric conversion device 10 includes a substrate 1, transparent conductive films 2 and 7, photoelectric conversion layers 3-6, and a back electrode 8. The transparent conductive film 2 is disposed on the substrate 1, and the photoelectric conversion layers 3-6 are sequentially laminated on the transparent conductive film 2. The transparent conductive film 7 and the back electrode 8 are sequentially laminated on the photoelectric conversion layer 6. The photoelectric conversion layer 3 includes a p-type semiconductor layer 31, an i-type semiconductor layer 32, and an n-type semiconductor layer 33. The photoelectric conversion layer 4 includes a p-type semiconductor layer 41, an i-type semiconductor layer 42, and an n-type semiconductor layer 43. The photoelectric conversion layer 5 includes a p-type semiconductor layer 51, an i-type semiconductor layer 52, and an n-type semiconductor layer 53. The photoelectric conversion layer 6 includes a p-type semiconductor layer 61, an i-type semiconductor layer 62, and an n-type semiconductor layer 63. Sunlight is made incident from the substrate 1 side, and the short-circuit photocurrent density of the photoelectric conversion layer 4 is higher than that of the photoelectric conversion layer 3.

Description

この発明は、積層型光電変換装置に関するものである。   The present invention relates to a stacked photoelectric conversion device.

従来、光劣化を低減する光電変換装置として積層型光電変換装置が知られている（特許文献１）。   Conventionally, a stacked photoelectric conversion device is known as a photoelectric conversion device that reduces light degradation (Patent Document 1).

この積層型光電変換装置は、それぞれがｐｉｎ接合を有し、且つ、シリコン系半導体からなる第１光電変換層、第２光電変換層および第３光電変換層を光入射側からこの順に積層した構造を備える。   This stacked photoelectric conversion device has a structure in which a first photoelectric conversion layer, a second photoelectric conversion layer, and a third photoelectric conversion layer, each having a pin junction, are stacked in this order from the light incident side. Is provided.

第１および第２光電変換層のｉ型半導体層は、それぞれ、非晶質層であり、第３光電変換層のｉ型半導体層は、微結晶層である。そして、光源：キセノンランプ、放射照度：１００ｍＷ／ｃｍ２、ＡＭ：１．５、温度：２５℃という条件下において、第１光電変換層の短絡光電流は、第２光電変換層の短絡光電流および第３光電変換層の短絡光電流の何れよりも大きく、第１光電変換層の短絡光電流は、第２光電変換層の短絡光電流の１．０１倍以上である。 The i-type semiconductor layers of the first and second photoelectric conversion layers are each an amorphous layer, and the i-type semiconductor layer of the third photoelectric conversion layer is a microcrystalline layer. And under the conditions of light source: xenon lamp, irradiance: 100 mW / cm 2 , AM: 1.5, temperature: 25 ° C., the short-circuit photocurrent of the first photoelectric conversion layer is the short-circuit photocurrent of the second photoelectric conversion layer. And the short-circuit photocurrent of the first photoelectric conversion layer is 1.01 or more times the short-circuit photocurrent of the second photoelectric conversion layer.

特許４４１１３３７号公報Japanese Patent No. 4411337

しかし、積層型の薄膜太陽電池においては、積層数を増加すればするほど入射光の波長帯域全体に亘る光吸収係数が向上し、変換効率を向上させることができるが、積層数が増加した場合には、次の課題を解決する必要がある。   However, in the stacked thin film solar cell, the light absorption coefficient over the entire wavelength band of incident light can be improved and the conversion efficiency can be improved as the number of stacked layers is increased. It is necessary to solve the following problems.

例えば、三接合構造の太陽電池では、二接合構造の太陽電池（ａ−Ｓｉ／μｃ−Ｓｉ）に対して光劣化の低減と生産性の向上がトレードオフの関係となる。より詳しくは、ａ−Ｓｉ／ａ−Ｓｉ／μｃ−Ｓｉ構造では、光劣化するアモルファス層の膜厚比率が大きいため、総合的な劣化率が大きくなるというデメリットが生じる。ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉ構造では、光吸収係数の低い微結晶層の比率が大きいため、総膜厚が厚くなって成膜時間が長くなるため、生産性（スループット）が低くなるというデメリットが生じる。   For example, in a solar cell with a three-junction structure, a reduction in light degradation and an improvement in productivity are in a trade-off relationship with a solar cell with a two-junction structure (a-Si / μc-Si). More specifically, in the a-Si / a-Si / [mu] c-Si structure, the film thickness ratio of the photo-degraded amorphous layer is large, so that there is a demerit that the overall degradation rate is increased. In the a-Si / μc-Si / μc-Si structure, since the ratio of the microcrystalline layer having a low light absorption coefficient is large, the total film thickness is increased and the film formation time is increased. Therefore, productivity (throughput) is low. The demerit that becomes.

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、光劣化の低減および生産性の向上が可能な積層型光電変換装置を提供することである。   Accordingly, the present invention has been made to solve such a problem, and an object thereof is to provide a stacked photoelectric conversion device capable of reducing photodegradation and improving productivity.

この発明の実施の形態によれば、積層型光電変換装置は、第１の光電変換層、第２の光電変換層、第３の光電変換層および第４の光電変換層を備える。第１の光電変換層および第２の光電変換層の各々は、ｐｉｎ接合を有し、且つ、非晶質シリコン系半導体からなる。第３の光電変換層および第４の光電変換層の各々は、ｐｉｎ接合を有し、且つ、微結晶シリコン系半導体からなる。第１の光電変換層、第２の光電変換層、第３の光電変換層および第４の光電変換層は、光入射側から第１の光電変換層、第２の光電変換層、第３の光電変換層および第４の光電変換層の順で積層される。そして、第２の光電変換層の短絡光電流密度は、第１の光電変換層の短絡光電流密度よりも大きい。   According to the embodiment of the present invention, the stacked photoelectric conversion device includes a first photoelectric conversion layer, a second photoelectric conversion layer, a third photoelectric conversion layer, and a fourth photoelectric conversion layer. Each of the first photoelectric conversion layer and the second photoelectric conversion layer has a pin junction and is made of an amorphous silicon-based semiconductor. Each of the third photoelectric conversion layer and the fourth photoelectric conversion layer has a pin junction and is made of a microcrystalline silicon-based semiconductor. The first photoelectric conversion layer, the second photoelectric conversion layer, the third photoelectric conversion layer, and the fourth photoelectric conversion layer are formed of the first photoelectric conversion layer, the second photoelectric conversion layer, and the third photoelectric conversion layer from the light incident side. The photoelectric conversion layer and the fourth photoelectric conversion layer are stacked in this order. And the short circuit photocurrent density of the 2nd photoelectric conversion layer is larger than the short circuit photocurrent density of the 1st photoelectric conversion layer.

好ましくは、第１および第２の光電変換層のｉ型半導体層は、非晶質シリコンからなり、第３および第４の光電変換層のｉ型半導体層は、微結晶シリコンからなる。   Preferably, the i-type semiconductor layers of the first and second photoelectric conversion layers are made of amorphous silicon, and the i-type semiconductor layers of the third and fourth photoelectric conversion layers are made of microcrystalline silicon.

より好ましくは、第１および第２の光電変換層の短絡光電流密度は、第３および第４の光電変換層のいずれの短絡光電流密度よりも大きい。   More preferably, the short circuit photocurrent density of the first and second photoelectric conversion layers is larger than the short circuit photocurrent density of any of the third and fourth photoelectric conversion layers.

更に好ましくは、第１の光電変換層の短絡光電流密度に対する第２の光電変換層の短絡光電流密度の比は、１．０１〜１．３０である。   More preferably, the ratio of the short circuit photocurrent density of the second photoelectric conversion layer to the short circuit photocurrent density of the first photoelectric conversion layer is 1.01 to 1.30.

更に好ましくは、第１の光電変換層の短絡光電流密度に対する第２の光電変換層の短絡光電流密度の比は、１．０１〜１．１５である。   More preferably, the ratio of the short circuit photocurrent density of the second photoelectric conversion layer to the short circuit photocurrent density of the first photoelectric conversion layer is 1.01 to 1.15.

この発明の実施の形態による積層型光電変換装置においては、第２の光電変換層の短絡光電流密度を第１の光電変換層の短絡光電流密度よりも大きくする。すなわち、光劣化の小さい第１の光電変換層を短絡光電流密度の律速層とする。その結果、第２の光電変換層の短絡光電流密度が光劣化後に低下した場合であっても、第２の光電変換層の短絡光電流密度が第１の光電変換層の短絡光電流密度以下に低下するまでは、第１の光電変換層と第２の光電変換層とを合成した短絡光電流密度は、変化しない。第１および第２の光電変換層を合わせた安定化率は、短絡光電流密度の律速層の安定化率により律速されるので、安定化率が高い第１の光電変換層を短絡光電流密度の律速層とすることにより積層型光電変換装置全体としての安定化率を向上することができる。   In the stacked photoelectric conversion device according to the embodiment of the present invention, the short-circuit photocurrent density of the second photoelectric conversion layer is made larger than the short-circuit photocurrent density of the first photoelectric conversion layer. That is, the first photoelectric conversion layer with small photodegradation is a rate-determining layer with a short-circuit photocurrent density. As a result, even if the short-circuit photocurrent density of the second photoelectric conversion layer decreases after photodegradation, the short-circuit photocurrent density of the second photoelectric conversion layer is equal to or less than the short-circuit photocurrent density of the first photoelectric conversion layer. The short-circuit photocurrent density obtained by synthesizing the first photoelectric conversion layer and the second photoelectric conversion layer does not change until the value decreases. Since the stabilization rate combining the first and second photoelectric conversion layers is limited by the stabilization rate of the rate limiting layer of the short-circuit photocurrent density, the first photoelectric conversion layer having a high stabilization rate is connected to the short-circuit photocurrent density. By using the rate-limiting layer, it is possible to improve the stabilization rate of the stacked photoelectric conversion device as a whole.

また、第３および第４の光電変換層の合計膜厚は、３接合構造の光電変換装置において最も長波長側の光を吸収する光電変換層の膜厚よりも薄い。その結果、第３および第４の光電変換層を作製する時間を短縮できる。   The total film thickness of the third and fourth photoelectric conversion layers is thinner than the film thickness of the photoelectric conversion layer that absorbs light on the longest wavelength side in the photoelectric conversion device having a three-junction structure. As a result, the time for producing the third and fourth photoelectric conversion layers can be shortened.

従って、光劣化の低減および生産性の向上を両立できる。   Therefore, it is possible to achieve both reduction in light degradation and improvement in productivity.

この発明の実施の形態による積層型光電変換装置の構成を示す断面図である。It is sectional drawing which shows the structure of the laminated photoelectric conversion apparatus by embodiment of this invention. 太陽電池モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of a solar cell module. 太陽電池モジュールの分解斜視図である。It is a disassembled perspective view of a solar cell module. この発明の実施の形態による積層型光電変換装置を製造するプラズマ装置の構成を示す概略図である。It is the schematic which shows the structure of the plasma apparatus which manufactures the lamination type photoelectric conversion apparatus by embodiment of this invention. この発明の実施の形態による積層型光電変換装置を製造する別のプラズマ装置の構成を示す概略図である。It is the schematic which shows the structure of another plasma apparatus which manufactures the lamination type photoelectric conversion apparatus by embodiment of this invention. 図２に示す太陽電池モジュールを製造する製造方法を示す第１の工程図である。It is a 1st process drawing which shows the manufacturing method which manufactures the solar cell module shown in FIG. 図２に示す太陽電池モジュールを製造する製造方法を示す第２の工程図である。It is a 2nd process figure which shows the manufacturing method which manufactures the solar cell module shown in FIG. 図６に示す工程（ｃ）の詳細な工程を示す第１の工程図である。It is a 1st process drawing which shows the detailed process of the process (c) shown in FIG. 図６に示す工程（ｃ）の詳細な工程を示す第２の工程図である。It is a 2nd process drawing which shows the detailed process of the process (c) shown in FIG. 図６に示す工程（ｃ）の詳細な工程を示す第３の工程図である。It is a 3rd process drawing which shows the detailed process of the process (c) shown in FIG. 図６に示す工程（ｃ）の詳細な工程を示す第４の工程図である。It is a 4th process drawing which shows the detailed process of the process (c) shown in FIG. この発明の実施の形態による別の積層型光電変換装置の構成を示す概略図である。It is the schematic which shows the structure of another laminated photoelectric conversion apparatus by embodiment of this invention. 別の太陽電池モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of another solar cell module. 安定化率および安定化後変換効率と短絡光電流密度比との関係を示す図である。It is a figure which shows the relationship between a stabilization rate and the conversion efficiency after stabilization, and a short circuit photoelectric current density ratio.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、「微結晶相」とは、Ｓｉ原子等のランダムなネットワークの中に粒径が１０〜１００ｎｍ程度であるＳｉ等の結晶粒が存在する状態を言う。更に、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）、アモルファスゲルマニウム（ａ−Ｇｅ）、微結晶シリコンカーバイド（μｃ−ＳｉＣ）、微結晶シリコンナイトライド（μｃ−ＳｉＮ）、微結晶シリコン（μｃ−Ｓｉ）、微結晶シリコンゲルマニウム（μｃ−ＳｉＧｅ）、および微結晶ゲルマニウム（μｃ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。   In this specification, the “amorphous phase” refers to a state in which silicon (Si) atoms and the like are randomly arranged. The “microcrystalline phase” refers to a state in which crystal grains such as Si having a grain diameter of about 10 to 100 nm exist in a random network such as Si atoms. Furthermore, although amorphous silicon is described as “a-Si”, this notation actually means that hydrogen (H) atoms are included. Amorphous silicon carbide (a-SiC), amorphous silicon nitride (a-SiN), amorphous silicon germanium (a-SiGe), amorphous germanium (a-Ge), microcrystalline silicon carbide (μc-SiC), microcrystalline silicon nitrite Similarly, the ride (μc-SiN), microcrystalline silicon (μc-Si), microcrystalline silicon germanium (μc-SiGe), and microcrystalline germanium (μc-Ge) also contain H atoms. means.

図１は、この発明の実施の形態による積層型光電変換装置の構成を示す断面図である。図１を参照して、この発明の実施の形態による積層型光電変換装置１０は、基板１と、透明導電膜２，７と、光電変換層３〜６と、裏面電極８とを備える。積層型光電変換装置１０は、基板１側から光が入射するスーパーストレート型の光電変換装置である。   FIG. 1 is a cross-sectional view showing a configuration of a stacked photoelectric conversion device according to an embodiment of the present invention. Referring to FIG. 1, a stacked photoelectric conversion device 10 according to an embodiment of the present invention includes a substrate 1, transparent conductive films 2 and 7, photoelectric conversion layers 3 to 6, and a back electrode 8. The stacked photoelectric conversion device 10 is a super straight photoelectric conversion device in which light enters from the substrate 1 side.

透明導電膜２は、基板１に接して配置される。   The transparent conductive film 2 is disposed in contact with the substrate 1.

光電変換層３は、透明導電膜２に接して配置される。光電変換層４は、光電変換層３に接して配置される。光電変換層５は、光電変換層４に接して配置される。光電変換層６は、光電変換層５に接して配置される。   The photoelectric conversion layer 3 is disposed in contact with the transparent conductive film 2. The photoelectric conversion layer 4 is disposed in contact with the photoelectric conversion layer 3. The photoelectric conversion layer 5 is disposed in contact with the photoelectric conversion layer 4. The photoelectric conversion layer 6 is disposed in contact with the photoelectric conversion layer 5.

透明導電膜７は、光電変換層６に接して配置される。裏面電極８は、透明導電膜７に接して配置される。   The transparent conductive film 7 is disposed in contact with the photoelectric conversion layer 6. The back electrode 8 is disposed in contact with the transparent conductive film 7.

基板１は、絶縁性のガラス、または可撓性を持たせる場合にはポリイミド等の樹脂からなる。また、基板１のサイズは、例えば、１０００ｍｍ×１４００ｍｍであり、厚さは、例えば、３．９ｍｍである。   The board | substrate 1 consists of resin, such as an insulating glass or a polyimide, when giving flexibility. Further, the size of the substrate 1 is, for example, 1000 mm × 1400 mm, and the thickness is, for example, 3.9 mm.

透明導電膜２，７の各々は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ２およびＺｎＯ等からなる。 Each of the transparent conductive films 2 and 7 is made of, for example, ITO (Indium Tin Oxide), SnO 2, ZnO, or the like.

光電変換層３は、ｐ型半導体層３１と、ｉ型半導体層３２と、ｎ型半導体層３３とを含む。そして、光電変換層３は、ｐ型半導体層３１、ｉ型半導体層３２およびｎ型半導体層３３が透明導電膜２上に順次積層された構造からなる。   The photoelectric conversion layer 3 includes a p-type semiconductor layer 31, an i-type semiconductor layer 32, and an n-type semiconductor layer 33. The photoelectric conversion layer 3 has a structure in which a p-type semiconductor layer 31, an i-type semiconductor layer 32, and an n-type semiconductor layer 33 are sequentially stacked on the transparent conductive film 2.

ｐ型半導体層３１は、ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＮ，ｐ型μｃ−Ｓi等からなる。そして、ｐ型半導体層３１のドーパントは、例えば、ボロン（Ｂ）である。また、ｐ型半導体層３１のドーパント濃度は、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である。更に、ｐ型半導体層３１の膜厚は、５〜２０ｎｍである。 The p-type semiconductor layer 31 is made of p-type a-Si, p-type a-SiC, p-type a-SiN, p-type μc-Si, or the like. The dopant of the p-type semiconductor layer 31 is, for example, boron (B). In addition, the dopant concentration of the p-type semiconductor layer 31 is 1 × 10 18 cm −3 to 1 × 10 19 cm −3 . Furthermore, the film thickness of the p-type semiconductor layer 31 is 5 to 20 nm.

ｉ型半導体層３２は、波長３５０ｎｍ〜５５０ｎｍの光を吸収するものであり、ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ等からなる。そして、ｉ型半導体層３２の膜厚は、３５〜６０ｎｍである。   The i-type semiconductor layer 32 absorbs light having a wavelength of 350 nm to 550 nm, and is made of i-type a-Si, i-type a-SiC, i-type a-SiN, or the like. The film thickness of the i-type semiconductor layer 32 is 35 to 60 nm.

ｎ型半導体層３３は、ｎ型ａ−Ｓｉまたはｎ型μｃ−Ｓｉからなる。そして、ｎ型半導体層３３のドーパントは、例えば、リン（Ｐ）である。また、ｎ型半導体層３３のドーパント濃度は、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である。更に、ｎ型半導体層３３の膜厚は、５〜３０ｎｍである。 The n-type semiconductor layer 33 is made of n-type a-Si or n-type μc-Si. The dopant of the n-type semiconductor layer 33 is, for example, phosphorus (P). The dopant concentration of the n-type semiconductor layer 33 is 1 × 10 18 cm −3 to 1 × 10 19 cm −3 . Furthermore, the film thickness of the n-type semiconductor layer 33 is 5 to 30 nm.

光電変換層４は、ｐ型半導体層４１と、ｉ型半導体層４２と、ｎ型半導体層４３とを含む。そして、光電変換層４は、ｐ型半導体層４１、ｉ型半導体層４２およびｎ型半導体層４３が光電変換層３のｎ型半導体層３３上に順次積層された構造からなる。   The photoelectric conversion layer 4 includes a p-type semiconductor layer 41, an i-type semiconductor layer 42, and an n-type semiconductor layer 43. The photoelectric conversion layer 4 has a structure in which a p-type semiconductor layer 41, an i-type semiconductor layer 42, and an n-type semiconductor layer 43 are sequentially stacked on the n-type semiconductor layer 33 of the photoelectric conversion layer 3.

ｐ型半導体層４１は、光電変換層３のｐ型半導体層３１と同じである。ｉ型半導体層４２は、波長５００ｎｍ〜７００ｎｍの光を吸収するものであり、ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＮ等からなる。そして、ｉ型半導体層４２の膜厚は、２００〜４００ｎｍである。ｎ型半導体層４３は、光電変換層３のｎ型半導体層３３と同じである。   The p-type semiconductor layer 41 is the same as the p-type semiconductor layer 31 of the photoelectric conversion layer 3. The i-type semiconductor layer 42 absorbs light having a wavelength of 500 nm to 700 nm and is made of i-type a-Si, i-type a-SiC, i-type a-SiN, or the like. The film thickness of the i-type semiconductor layer 42 is 200 to 400 nm. The n-type semiconductor layer 43 is the same as the n-type semiconductor layer 33 of the photoelectric conversion layer 3.

光電変換層５は、ｐ型半導体層５１と、ｉ型半導体層５２と、ｎ型半導体層５３とを含む。そして、光電変換層５は、ｐ型半導体層５１、ｉ型半導体層５２およびｎ型半導体層５３が光電変換層４のｎ型半導体層４３上に順次積層された構造からなる。   The photoelectric conversion layer 5 includes a p-type semiconductor layer 51, an i-type semiconductor layer 52, and an n-type semiconductor layer 53. The photoelectric conversion layer 5 has a structure in which a p-type semiconductor layer 51, an i-type semiconductor layer 52, and an n-type semiconductor layer 53 are sequentially stacked on the n-type semiconductor layer 43 of the photoelectric conversion layer 4.

ｐ型半導体層５１は、ｐ１層５１１とｐ２層５１２とを含む。ｐ１層５１１は、光電変換層４のｎ型半導体層４３に接して配置される。ｐ２層５１２は、ｐ１層５１１に接して配置される。   The p-type semiconductor layer 51 includes a p1 layer 511 and a p2 layer 512. The p1 layer 511 is disposed in contact with the n-type semiconductor layer 43 of the photoelectric conversion layer 4. The p2 layer 512 is disposed in contact with the p1 layer 511.

ｐ１層５１１は、ｐ型μｃ−Ｓｉ，ｐ型ａ−Ｓｉ，ｐ型μｃ−ＳｉＮ，ｐ型ａ−ＳｉＮ等からなる。そして、ｐ１層５１１のドーパントは、例えば、Ｂである。また、ｐ１層５１１の膜厚は、５〜２０ｎｍである。   The p1 layer 511 is made of p-type μc-Si, p-type a-Si, p-type μc-SiN, p-type a-SiN, or the like. The dopant of the p1 layer 511 is, for example, B. The thickness of the p1 layer 511 is 5 to 20 nm.

ｐ２層５１２は、ｐ型μｃ−Ｓｉ，ｐ型ａ−Ｓｉ等からなる。そして、ｐ２層５１２のドーパントは、例えば、Ｂである。また、ｐ２層５１２の膜厚は、５〜１５ｎｍである。   The p2 layer 512 is made of p-type μc-Si, p-type a-Si, or the like. The dopant of the p2 layer 512 is, for example, B. The film thickness of the p2 layer 512 is 5 to 15 nm.

そして、ｐ型半導体層５１のドーパント濃度は、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３であり、光電変換層４のｎ型半導体層４３からｉ型半導体層５２に向かうに従ってドーパント濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲で徐々に減少するようにしてもよい。 The dopant concentration of the p-type semiconductor layer 51 is 1 × 10 18 cm −3 to 1 × 10 19 cm −3 , and the dopant increases from the n-type semiconductor layer 43 to the i-type semiconductor layer 52 of the photoelectric conversion layer 4. The concentration may be gradually decreased in the range of 1 × 10 18 cm −3 to 1 × 10 19 cm −3 .

ｉ型半導体層５２は、波長６００ｎｍ〜９００ｎｍの光を吸収するものであり、ｉ型μｃ−Ｓｉからなる。そして、ｉ型半導体層５２の膜厚は、７００〜９００ｎｍである。   The i-type semiconductor layer 52 absorbs light having a wavelength of 600 nm to 900 nm and is made of i-type μc-Si. The film thickness of the i-type semiconductor layer 52 is 700 to 900 nm.

ｎ型半導体層５３は、ｎ型ａ−Ｓｉ，ｎ型μｃ−Ｓｉ等からなる。そして、ｎ型半導体層５３のドーパントは、例えば、Ｐである。また、ｎ型半導体層５３のドーパント濃度は、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である。更に、ｎ型半導体層５３の膜厚は、１０〜３０ｎｍである。 The n-type semiconductor layer 53 is made of n-type a-Si, n-type μc-Si, or the like. The dopant of the n-type semiconductor layer 53 is, for example, P. Further, the dopant concentration of the n-type semiconductor layer 53 is 1 × 10 18 cm −3 to 1 × 10 19 cm −3 . Furthermore, the film thickness of the n-type semiconductor layer 53 is 10 to 30 nm.

光電変換層６は、ｐ型半導体層６１と、ｉ型半導体層６２と、ｎ型半導体層６３とを含む。そして、光電変換層６は、ｐ型半導体層６１、ｉ型半導体層６２およびｎ型半導体層６３が光電変換層５のｎ型半導体層５３上に順次積層された構造からなる。   The photoelectric conversion layer 6 includes a p-type semiconductor layer 61, an i-type semiconductor layer 62, and an n-type semiconductor layer 63. The photoelectric conversion layer 6 has a structure in which a p-type semiconductor layer 61, an i-type semiconductor layer 62, and an n-type semiconductor layer 63 are sequentially stacked on the n-type semiconductor layer 53 of the photoelectric conversion layer 5.

ｐ型半導体層６１は、ｐ１層６１１とｐ２層６１２とを含む。ｐ１層６１１は、光電変換層５のｎ型半導体層５３に接して配置される。ｐ２層６１２は、ｐ１層６１１に接して配置される。   The p-type semiconductor layer 61 includes a p1 layer 611 and a p2 layer 612. The p1 layer 611 is disposed in contact with the n-type semiconductor layer 53 of the photoelectric conversion layer 5. The p2 layer 612 is disposed in contact with the p1 layer 611.

ｐ１層６１１は、上述したｐ１層５１１と同じであり、ｐ２層６１２は、上述したｐ２層５１２と同じである。   The p1 layer 611 is the same as the above-described p1 layer 511, and the p2 layer 612 is the same as the above-described p2 layer 512.

ｉ型半導体層６２は、波長６００〜１１００ｎｍの光を吸収するものであり、ｉ型μｃ−Ｓｉ，ｉ型μｃ−ＳｉＧｅからなる。   The i-type semiconductor layer 62 absorbs light having a wavelength of 600 to 1100 nm, and is made of i-type μc-Si and i-type μc-SiGe.

ｎ型半導体層６３は、光電変換層５のｎ型半導体層５３と同じである。   The n-type semiconductor layer 63 is the same as the n-type semiconductor layer 53 of the photoelectric conversion layer 5.

透明導電膜７は、光電変換層６のｎ型半導体層６３に接して配置される。そして、透明導電膜７の膜厚は、４０〜１００ｎｍである。   The transparent conductive film 7 is disposed in contact with the n-type semiconductor layer 63 of the photoelectric conversion layer 6. And the film thickness of the transparent conductive film 7 is 40-100 nm.

裏面電極８は、銀（Ａｇ）およびアルミニウム（Ａｌ）等の高反射率の金属または白色で反射率が高いＴｉＯ２からなる。そして、裏面電極８の膜厚は、５０〜２００ｎｍである。 The back electrode 8 is made of a highly reflective metal such as silver (Ag) and aluminum (Al) or TiO 2 which is white and has a high reflectance. And the film thickness of the back surface electrode 8 is 50-200 nm.

このように、光電変換層３〜６の各々は、ｐｉｎ接合を有する。そして、光電変換層４の短絡光電流密度は、光電変換層３の短絡光電流密度よりも大きい。短絡光電流密度は、キセノンランプを光源として用い、照射強度：１００ｍＷ／ｃｍ２，ＡＭ：１．５、温度：２５℃の条件下において測定されたものである。 Thus, each of the photoelectric conversion layers 3 to 6 has a pin junction. The short-circuit photocurrent density of the photoelectric conversion layer 4 is larger than the short-circuit photocurrent density of the photoelectric conversion layer 3. The short-circuit photocurrent density was measured under the conditions of irradiation intensity: 100 mW / cm 2 , AM: 1.5, temperature: 25 ° C. using a xenon lamp as a light source.

光電変換層３は、四接合のうち最も光入射側に配置されて入射光のうち最も短波長の帯域を吸収すればよい。それに対して、光電変換層４は、光電変換層３の次に光入射側に配置されて光電変換層３より長波長側の帯域を吸収する必要があるため、光電変換層３よりも光吸収のために要する光活性層の膜厚が厚くなる。四つの接合のうち短波長側に吸収端を有する光電変換層３，４は、光活性層の膜厚が大きくなるほど光劣化が大きくなる性質を有する。その結果、光電変換層３よりも膜厚が厚い光電変換層４は、光劣化が大きくなる。   The photoelectric conversion layer 3 may be disposed on the light incident side of the four junctions and absorb the shortest wavelength band of the incident light. On the other hand, the photoelectric conversion layer 4 is arranged on the light incident side next to the photoelectric conversion layer 3 and needs to absorb a band on the longer wavelength side than the photoelectric conversion layer 3. Therefore, the photoelectric conversion layer 4 absorbs light more than the photoelectric conversion layer 3. The film thickness of the photoactive layer required for this is increased. Among the four junctions, the photoelectric conversion layers 3 and 4 having the absorption edge on the short wavelength side have a property that the photodegradation increases as the film thickness of the photoactive layer increases. As a result, the photoelectric conversion layer 4 having a larger film thickness than the photoelectric conversion layer 3 is greatly deteriorated in light.

上述したように、積層型光電変換装置１０においては、光電変換層４の短絡光電流密度Ｊｓｃ２を光電変換層３の短絡光電流密度Ｊｓｃ１よりも大きくする（Ｊｓｃ２＞Ｊｓｃ１）。すなわち、光劣化の小さい光電変換層３を短絡光電流密度の律速層とする。このような設計にすると、光電変換層４の短絡光電流密度が光劣化後に低下した場合であっても、光電変換層４の短絡光電流密度が光電変換層３の短絡光電流密度以下に低下するまでは、光電変換層３と光電変換層４とを合成した短絡光電流密度は、変化しない。光電変換層３，４を合わせた安定化率は、短絡光電流密度の律速層の安定化率により律速されるので、安定化率が高い光電変換層３を短絡光電流密度の律速層とすることにより積層型光電変換装置全体としての安定化率を向上することができる。   As described above, in the stacked photoelectric conversion device 10, the short-circuit photocurrent density Jsc2 of the photoelectric conversion layer 4 is made larger than the short-circuit photocurrent density Jsc1 of the photoelectric conversion layer 3 (Jsc2> Jsc1). That is, the photoelectric conversion layer 3 with small photodegradation is a rate-determining layer with a short-circuit photocurrent density. With such a design, even if the short-circuit photocurrent density of the photoelectric conversion layer 4 decreases after photodegradation, the short-circuit photocurrent density of the photoelectric conversion layer 4 decreases below the short-circuit photocurrent density of the photoelectric conversion layer 3. Until this is done, the short-circuit photocurrent density obtained by synthesizing the photoelectric conversion layer 3 and the photoelectric conversion layer 4 does not change. The total stabilization rate of the photoelectric conversion layers 3 and 4 is limited by the stabilization rate of the rate-determining layer having the short-circuit photocurrent density. Therefore, the photoelectric conversion layer 3 having a high stabilization rate is used as the rate-limiting layer having the short-circuit photocurrent density. As a result, the stabilization rate of the stacked photoelectric conversion device as a whole can be improved.

また、四接合構造では、従来の三接合以下の構造と比較して積層型光電変換装置全体としての短絡光電流密度が小さくなるという特徴を有する。従って、従来の三接合以下の構造の場合に対して各接合の光活性層の膜厚を薄くすることが可能になる。上述したＪｓｃ２＞Ｊｓｃ１を満たそうとすると、光電変換層４の光活性層の膜厚を相対的に厚くする必要があるが、四接合構造においては、従来構造に対して各光活性層の膜厚が薄いので、光電変換層４の膜厚調整による光劣化の増大を抑制することができる。   In addition, the four-junction structure has a feature that the short-circuit photocurrent density of the entire stacked photoelectric conversion device is smaller than that of a conventional three-junction structure or less. Therefore, it is possible to reduce the film thickness of the photoactive layer of each junction as compared with the conventional structure of three junctions or less. In order to satisfy the above-described Jsc2> Jsc1, it is necessary to relatively increase the thickness of the photoactive layer of the photoelectric conversion layer 4, but in the four-junction structure, the film of each photoactive layer is different from the conventional structure. Since the thickness is small, it is possible to suppress an increase in light deterioration due to the film thickness adjustment of the photoelectric conversion layer 4.

好ましくは、短絡光電流密度Ｊｓｃ１，Ｊｓｃ２の両方は、光電変換層５および光電変換層６のいずれの短絡光電流密度よりも大きい。即ち、光電変換層５，６の短絡光電流密度をそれぞれＪｓｃ３，Ｊｓｃ４とすると、Ｊｓｃ１＞Ｍａｘ（Ｊｓｃ３，Ｊｓｃ４）およびＪｓｃ２＞Ｍａｘ（Ｊｓｃ３，Ｊｓｃ４）が成立する。   Preferably, both of the short-circuit photocurrent densities Jsc1 and Jsc2 are larger than any of the short-circuit photocurrent densities of the photoelectric conversion layer 5 and the photoelectric conversion layer 6. That is, assuming that the short-circuit photocurrent densities of the photoelectric conversion layers 5 and 6 are Jsc3 and Jsc4, respectively, Jsc1> Max (Jsc3, Jsc4) and Jsc2> Max (Jsc3, Jsc4) are established.

光劣化が生じない微結晶相からなる光電変換層５，６に対して、光劣化が生じる非晶質相からなる光電変換層３，４の短絡光電流密度Ｊｓｃ１，Ｊｓｃ２の両方を大きくする。その結果、微結晶相からなる光電変換層５，６が短絡光電流密度の律速層となり、短絡光電流密度Ｊｓｃ１，Ｊｓｃ２のうちの小さい方の短絡光電流密度が短絡光電流密度Ｊｓｃ３，Ｊｓｃ４のうちの小さい方の短絡光電流密度よりも小さくなるまで、積層型光電変換装置１０の安定化率は、殆ど低下しない。   Both the short-circuit photocurrent densities Jsc1 and Jsc2 of the photoelectric conversion layers 3 and 4 made of an amorphous phase in which photodegradation is made larger than the photoelectric conversion layers 5 and 6 made of a microcrystalline phase in which photodegradation does not occur. As a result, the photoelectric conversion layers 5 and 6 made of a microcrystalline phase become rate-determining layers of the short-circuit photocurrent density, and the smaller one of the short-circuit photocurrent densities Jsc1 and Jsc2 is the short-circuit photocurrent density Jsc3 or Jsc4. Until the smaller short-circuit photocurrent density is reduced, the stabilization rate of the stacked photoelectric conversion device 10 hardly decreases.

従って、積層型光電変換装置１０の光劣化を抑制できる。   Therefore, the optical deterioration of the stacked photoelectric conversion device 10 can be suppressed.

更に、四接合構造において、光入射側の２層（光電変換層３，４）は、短波長側の光を吸収し、裏面側の２層（光電変換層５，６）は、長波長側の光を吸収する必要があるため、バンドギャップの広いｉ型ａ−Ｓｉを光入射側の光電変換層３，４の光活性層（ｉ型半導体層３２およびｉ型半導体層４２）とし、バンドギャップが狭いｉ型μｃ−Ｓｉを裏面側の光電変換層５，６の光活性層（ｉ型半導体層５２およびｉ型半導体層６２）とする。これによって、積層型光電変換装置１０の光吸収特性を向上できる。   Furthermore, in the four-junction structure, the two layers on the light incident side (photoelectric conversion layers 3 and 4) absorb light on the short wavelength side, and the two layers on the back side (photoelectric conversion layers 5 and 6) are on the long wavelength side. Therefore, i-type a-Si having a wide band gap is used as the photoactive layer (i-type semiconductor layer 32 and i-type semiconductor layer 42) of the photoelectric conversion layers 3 and 4 on the light incident side, and the band The i-type μc-Si having a narrow gap is used as the photoactive layer (i-type semiconductor layer 52 and i-type semiconductor layer 62) of the photoelectric conversion layers 5 and 6 on the back surface side. As a result, the light absorption characteristics of the stacked photoelectric conversion device 10 can be improved.

図２は、太陽電池モジュールの構成を示す断面図である。図２を参照して、太陽電池モジュール８０は、基板８１と、透明導電膜８２，８４と、光電変換層８３と、裏面電極８５と、電極８９とを備える。   FIG. 2 is a cross-sectional view showing the configuration of the solar cell module. With reference to FIG. 2, the solar cell module 80 includes a substrate 81, transparent conductive films 82 and 84, a photoelectric conversion layer 83, a back electrode 85, and an electrode 89.

基板８１は、上述した基板１と同じ材料からなる。   The substrate 81 is made of the same material as the substrate 1 described above.

透明導電膜８２は、基板８１の面内方向において分離溝８６を隔てて基板８１上に配置され、上述した透明導電膜２と同じ材料からなる。   The transparent conductive film 82 is disposed on the substrate 81 with a separation groove 86 in the in-plane direction of the substrate 81, and is made of the same material as the transparent conductive film 2 described above.

光電変換層８３は、分離溝８６を埋めるように透明導電膜８２上に配置される。この場合、光電変換層８３は、基板８１の面内方向においてコンタクトライン８７を介して配置される。そして、光電変換層８３は、図１に示す光電変換層３〜６が透明導電膜８２上に順次積層された構造からなる。   The photoelectric conversion layer 83 is disposed on the transparent conductive film 82 so as to fill the separation groove 86. In this case, the photoelectric conversion layer 83 is disposed via the contact line 87 in the in-plane direction of the substrate 81. The photoelectric conversion layer 83 has a structure in which the photoelectric conversion layers 3 to 6 illustrated in FIG. 1 are sequentially stacked on the transparent conductive film 82.

透明導電膜８４は、コンタクトライン８７を埋めるように光電変換層８３上に配置される。そして、透明導電膜８４は、上述した透明導電膜７と同じ材料からなる。   The transparent conductive film 84 is disposed on the photoelectric conversion layer 83 so as to fill the contact line 87. And the transparent conductive film 84 consists of the same material as the transparent conductive film 7 mentioned above.

裏面電極８５は、コンタクトライン８７を埋めるように透明導電膜８４上に配置される。そして、裏面電極８５は、上述した裏面電極８と同じ材料からなる。   The back electrode 85 is disposed on the transparent conductive film 84 so as to fill the contact line 87. And the back surface electrode 85 consists of the same material as the back surface electrode 8 mentioned above.

この場合、透明導電膜８４および裏面電極８５は、基板８１の面内方向において分離溝８８を隔てて配置される。   In this case, the transparent conductive film 84 and the back electrode 85 are arranged with the separation groove 88 in the in-plane direction of the substrate 81.

電極８９は、基板８１の面内方向における両端部の裏面電極８５上に配置される。   The electrodes 89 are disposed on the back surface electrodes 85 at both ends in the in-plane direction of the substrate 81.

太陽電池モジュール８０においては、１つの光電変換層８３は、透明導電膜８２と、透明導電膜８４および裏面電極８５とによって挟み込まれ、透明導電膜８４および裏面電極８５が隣の光電変換層８３に接する透明導電膜８２に接続される。その結果、太陽電池モジュール８０は、複数の光電変換層８３が基板８１の面内方向において直列に接続された構造からなり、所謂、集積型の太陽電池と呼ばれる。そして、太陽電池モジュール８０において光生成された光電流は、２つの電極８９から取り出される。このように、太陽電池モジュール８０においては、透明導電膜８２、光電変換層８３、透明導電膜８４および裏面電極８５の１組が図１に示す積層型光電変換装置１０からなる。   In the solar cell module 80, one photoelectric conversion layer 83 is sandwiched between the transparent conductive film 82, the transparent conductive film 84, and the back electrode 85, and the transparent conductive film 84 and the back electrode 85 are adjacent to the adjacent photoelectric conversion layer 83. It is connected to the transparent conductive film 82 in contact therewith. As a result, the solar cell module 80 has a structure in which a plurality of photoelectric conversion layers 83 are connected in series in the in-plane direction of the substrate 81, and is called a so-called integrated solar cell. Then, the photocurrent generated in the solar cell module 80 is extracted from the two electrodes 89. Thus, in the solar cell module 80, one set of the transparent conductive film 82, the photoelectric conversion layer 83, the transparent conductive film 84, and the back electrode 85 includes the stacked photoelectric conversion device 10 illustrated in FIG.

図３は、太陽電池モジュールの分解斜視図である。図３を参照して、太陽電池モジュール８０は、バスバー１５１，１５２、リード線１５３，１５４、封止材１５７、裏面シート１５８および端子ボックス１５９を更に備える。   FIG. 3 is an exploded perspective view of the solar cell module. Referring to FIG. 3, solar cell module 80 further includes bus bars 151, 152, lead wires 153, 154, a sealing material 157, a back sheet 158, and a terminal box 159.

バスバー１５１は、一方の電極８９に電気的に接続され、バスバー１５２は、他方の電極８９に電気的に接続される。   The bus bar 151 is electrically connected to one electrode 89, and the bus bar 152 is electrically connected to the other electrode 89.

リード線１５３は、バスバー１５１に電気的に接続され、リード線１５４は、バスバー１５２に電気的に接続される。   Lead wire 153 is electrically connected to bus bar 151, and lead wire 154 is electrically connected to bus bar 152.

封止材１５７は、裏面シート１５８に形成された貫通孔１５８Ａと同じ貫通孔を有する。そして、封止材１５７および裏面シート１５８は、透明導電膜８２、光電変換層８３、透明導電膜８４、裏面電極８５、電極８９、バスバー１５１，１５２およびリード線１５３，１５４上に積層され、加熱圧着される。端子ボックス１５９は、貫通孔１５８Ａを介してリード線１５３，１５４の一方端に電気的に接続される。   The sealing material 157 has the same through hole as the through hole 158 </ b> A formed in the back sheet 158. And the sealing material 157 and the back surface sheet 158 are laminated | stacked on the transparent conductive film 82, the photoelectric converting layer 83, the transparent conductive film 84, the back surface electrode 85, the electrode 89, the bus-bar 151,152, and the lead wire 153,154, and are heated. Crimped. The terminal box 159 is electrically connected to one end of the lead wires 153 and 154 through the through hole 158A.

図４は、この発明の実施の形態による積層型光電変換装置を製造するプラズマ装置の構成を示す概略図である。   FIG. 4 is a schematic diagram showing the configuration of a plasma device for manufacturing a stacked photoelectric conversion device according to an embodiment of the present invention.

図４を参照して、プラズマ装置１００は、チャンバ１０１と、アノード電極１０２と、カソード電極１０３と、配管１０４と、ガス供給装置１０５と、排気管１０６と、ゲートバルブ１０７と、ポンプ１０８と、インピーダンス整合回路１０９と、電源１１０とを備える。   Referring to FIG. 4, plasma apparatus 100 includes chamber 101, anode electrode 102, cathode electrode 103, pipe 104, gas supply apparatus 105, exhaust pipe 106, gate valve 107, pump 108, An impedance matching circuit 109 and a power source 110 are provided.

チャンバ１０１は、電気的に接地電位ＧＮＤに接続される。アノード電極１０２およびカソード電極１０３は、平板形状を有し、略平行にチャンバ１０１内に配置される。そして、アノード電極１０２は、電気的に接地電位ＧＮＤに接続され、カソード電極１０３は、インピーダンス整合回路１０９に接続される。また、アノード電極１０２は、ヒータを内蔵しており、基板１２０を支持する。更に、カソード電極１０３は、アノード電極１０２とカソード電極１０３との間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１０２側の表面に有する。更に、アノード電極１０２およびカソード電極１０３の面積は、例えば、１．６５ｍ２である。 The chamber 101 is electrically connected to the ground potential GND. The anode electrode 102 and the cathode electrode 103 have a flat plate shape and are disposed in the chamber 101 substantially in parallel. The anode electrode 102 is electrically connected to the ground potential GND, and the cathode electrode 103 is connected to the impedance matching circuit 109. The anode electrode 102 has a built-in heater and supports the substrate 120. Further, the cathode electrode 103 has a plurality of holes (not shown) for supplying the source gas to the discharge region between the anode electrode 102 and the cathode electrode 103 on the surface on the anode electrode 102 side. Furthermore, the areas of the anode electrode 102 and the cathode electrode 103 are, for example, 1.65 m 2 .

配管１０４は、その一方端がガス供給装置１０５に接続され、他方端がカソード電極１０３に接続される。   The pipe 104 has one end connected to the gas supply device 105 and the other end connected to the cathode electrode 103.

ガス供給装置１０５は、配管１０４に接続される。そして、ガス供給装置１０５は、ＳｉＨ４ガス、窒素（Ｎ２）ガス、水素（Ｈ２）ガス、メタン（ＣＨ４）ガス、ジボラン（Ｂ２Ｈ６）ガスおよびフォスフィン（ＰＨ３）ガスを配管１０４を介してカソード電極１０３の内部に供給する。 The gas supply device 105 is connected to the pipe 104. The gas supply device 105, SiH 4 gas, nitrogen (N 2) gas, hydrogen (H 2) gas, methane (CH 4) gas, diborane (B 2 H 6) gas and phosphine (PH 3) gas pipe It is supplied to the inside of the cathode electrode 103 through 104.

排気管１０６は、一方端がチャンバ１０１に連結される。ゲートバルブ１０７は、チャンバ１０１側において排気管１０６中に配置される。ポンプ１０８は、ゲートバルブ１０７よりも下流側において排気管１０６中に配置される。そして、ポンプ１０８は、例えば、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが最もゲートバルブ１０７側に位置するように直列に連結される。   One end of the exhaust pipe 106 is connected to the chamber 101. The gate valve 107 is disposed in the exhaust pipe 106 on the chamber 101 side. The pump 108 is disposed in the exhaust pipe 106 on the downstream side of the gate valve 107. The pump 108 includes, for example, a turbo molecular pump, a mechanical booster pump, and a rotary pump. The turbo molecular pump, the mechanical booster pump, and the rotary pump are connected in series so that the turbo molecular pump is located closest to the gate valve 107 side.

ゲートバルブ１０７は、チャンバ１０１内の圧力を所望の圧力に設定する。ポンプ１０８は、ゲートバルブ１０７を介してチャンバ１０１内のガスを排気する。   The gate valve 107 sets the pressure in the chamber 101 to a desired pressure. The pump 108 exhausts the gas in the chamber 101 through the gate valve 107.

インピーダンス整合回路１０９は、カソード電極１０３と電源１１０との間に接続される。そして、インピーダンス整合回路１０９は、電源１１０から供給されたＲＦ電力の反射波を抑制してＲＦ電力をカソード電極１０３に供給する。   The impedance matching circuit 109 is connected between the cathode electrode 103 and the power source 110. The impedance matching circuit 109 suppresses the reflected wave of the RF power supplied from the power source 110 and supplies the RF power to the cathode electrode 103.

電源１１０は、周波数が１０ＭＨｚ〜１４ＭＨｚであるＲＦ電力をインピーダンス整合回路１０９へ供給する。なお、電源１１０は、パルス電力を重畳したＲＦ電力をインピーダンス整合回路１０９へ供給するようにしてもよい。   The power supply 110 supplies RF power having a frequency of 10 MHz to 14 MHz to the impedance matching circuit 109. The power source 110 may supply the RF power superimposed with the pulse power to the impedance matching circuit 109.

図５は、この発明の実施の形態による積層型光電変換装置を製造する別のプラズマ装置の構成を示す概略図である。   FIG. 5 is a schematic view showing the configuration of another plasma apparatus for manufacturing the stacked photoelectric conversion device according to the embodiment of the present invention.

図５を参照して、プラズマ装置１００Ａは、チャンバ１３１と、アノード電極１３２Ａ〜１３２Ｄと、カソード電極１３３Ａ〜１３３Ｄと、配管１３４Ａ〜１３４Ｄと、ガス供給装置１３５と、排気管１３６と、ゲートバルブ１３７と、ポンプ１３８と、インピーダンス整合回路１３９と、電源１４０とを備える。   Referring to FIG. 5, plasma apparatus 100A includes chamber 131, anode electrodes 132A to 132D, cathode electrodes 133A to 133D, pipes 134A to 134D, gas supply device 135, exhaust pipe 136, and gate valve 137. A pump 138, an impedance matching circuit 139, and a power source 140.

チャンバ１３１は、電気的に接地電位ＧＮＤに接続される。アノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄは、平板形状を有する。アノード電極１３２Ａおよびカソード電極１３３Ａは、略平行にチャンバ１３１内に配置される。アノード電極１３２Ｂおよびカソード電極１３３Ｂは、略平行にチャンバ１３１内に配置される。アノード電極１３２Ｃおよびカソード電極１３３Ｃは、略平行にチャンバ１３１内に配置される。アノード電極１３２Ｄおよびカソード電極１３３Ｄは、略平行にチャンバ１３１内に配置される。   The chamber 131 is electrically connected to the ground potential GND. The anode electrodes 132A to 132D and the cathode electrodes 133A to 133D have a flat plate shape. The anode electrode 132A and the cathode electrode 133A are disposed in the chamber 131 substantially in parallel. The anode electrode 132B and the cathode electrode 133B are disposed in the chamber 131 substantially in parallel. The anode electrode 132C and the cathode electrode 133C are disposed in the chamber 131 substantially in parallel. The anode electrode 132D and the cathode electrode 133D are disposed in the chamber 131 substantially in parallel.

そして、アノード電極１３２Ａ〜１３２Ｄは、電気的に接地電位ＧＮＤに接続され、カソード電極１３３Ａ〜１３３Ｄは、インピーダンス整合回路１３９に接続される。また、アノード電極１３２Ａ〜１３２Ｄは、ヒータを内蔵しており、それぞれ基板１２１〜１２４を支持する。更に、カソード電極１３３Ａは、アノード電極１３２Ａとカソード電極１３３Ａとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ａ側の表面に有する。カソード電極１３３Ｂは、アノード電極１３２Ｂとカソード電極１３３Ｂとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ｂ側の表面に有する。カソード電極１３３Ｃは、アノード電極１３２Ｃとカソード電極１３３Ｃとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ｃ側の表面に有する。カソード電極１３３Ｄは、アノード電極１３２Ｄとカソード電極１３３Ｄとの間の放電領域に原料ガスを供給するための複数の穴（図示せず）をアノード電極１３２Ｄ側の表面に有する。更に、アノード電極１３２Ａ〜１３２Ｄおよびカソード電極１３３Ａ〜１３３Ｄの面積は、例えば、１．６５ｍ２である。 The anode electrodes 132A to 132D are electrically connected to the ground potential GND, and the cathode electrodes 133A to 133D are connected to the impedance matching circuit 139. The anode electrodes 132A to 132D have built-in heaters and support the substrates 121 to 124, respectively. Further, the cathode electrode 133A has a plurality of holes (not shown) for supplying the source gas to the discharge region between the anode electrode 132A and the cathode electrode 133A on the surface on the anode electrode 132A side. The cathode electrode 133B has a plurality of holes (not shown) for supplying the source gas to the discharge region between the anode electrode 132B and the cathode electrode 133B on the surface on the anode electrode 132B side. The cathode electrode 133C has a plurality of holes (not shown) for supplying the source gas to the discharge region between the anode electrode 132C and the cathode electrode 133C on the surface on the anode electrode 132C side. The cathode electrode 133D has a plurality of holes (not shown) for supplying the source gas to the discharge region between the anode electrode 132D and the cathode electrode 133D on the surface on the anode electrode 132D side. Furthermore, the areas of the anode electrodes 132A to 132D and the cathode electrodes 133A to 133D are, for example, 1.65 m 2 .

配管１３４Ａは、ガス供給装置１３５とカソード電極１３３Ａとの間に接続される。配管１３４Ｂは、ガス供給装置１３５とカソード電極１３３Ｂとの間に接続される。配管１３４Ｃは、ガス供給装置１３５とカソード電極１３３Ｃとの間に接続される。配管１３４Ｄは、ガス供給装置１３５とカソード電極１３３Ｄとの間に接続される。   The pipe 134A is connected between the gas supply device 135 and the cathode electrode 133A. The pipe 134B is connected between the gas supply device 135 and the cathode electrode 133B. The pipe 134C is connected between the gas supply device 135 and the cathode electrode 133C. The pipe 134D is connected between the gas supply device 135 and the cathode electrode 133D.

ガス供給装置１３５は、配管１３４Ａ〜１３４Ｄに接続される。そして、ガス供給装置１３５は、ＳｉＨ４ガス、Ｎ２ガス、Ｈ２ガス、ＣＨ４ガス、Ｂ２Ｈ６ガスおよびＰＨ３ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部に供給する。 The gas supply device 135 is connected to the pipes 134A to 134D. The gas supply device 135 supplies SiH 4 gas, N 2 gas, H 2 gas, CH 4 gas, B 2 H 6 gas, and PH 3 gas into the cathode electrodes 133A to 133D through the pipes 134A to 134D, respectively. Supply.

排気管１３６は、一方端がチャンバ１３１に連結される。ゲートバルブ１３７は、チャンバ１３１側において排気管１３６中に配置される。ポンプ１３８は、ゲートバルブ１３７よりも下流側において排気管１３６中に配置される。そして、ポンプ１３８は、例えば、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが最もゲートバルブ１３７側に位置するように直列に連結される。   One end of the exhaust pipe 136 is connected to the chamber 131. The gate valve 137 is disposed in the exhaust pipe 136 on the chamber 131 side. The pump 138 is disposed in the exhaust pipe 136 on the downstream side of the gate valve 137. The pump 138 includes, for example, a turbo molecular pump, a mechanical booster pump, and a rotary pump. The turbo molecular pump, the mechanical booster pump, and the rotary pump are connected in series so that the turbo molecular pump is located closest to the gate valve 137 side.

ゲートバルブ１３７は、チャンバ１３１内の圧力を所望の圧力に設定する。ポンプ１３８は、ゲートバルブ１３７を介してチャンバ１３１内のガスを排気する。   The gate valve 137 sets the pressure in the chamber 131 to a desired pressure. The pump 138 exhausts the gas in the chamber 131 through the gate valve 137.

インピーダンス整合回路１３９は、カソード電極１３３Ａ〜１３３Ｄと電源１４０との間に接続される。そして、インピーダンス整合回路１３９は、電源１４０から供給されたＲＦ電力の反射波を抑制してＲＦ電力をカソード電極１３３Ａ〜１３３Ｄに供給する。   The impedance matching circuit 139 is connected between the cathode electrodes 133A to 133D and the power source 140. The impedance matching circuit 139 suppresses the reflected wave of the RF power supplied from the power supply 140 and supplies the RF power to the cathode electrodes 133A to 133D.

電源１４０は、周波数が１０ＭＨｚ〜１４ＭＨｚであるＲＦ電力をインピーダンス整合回路１３９へ供給する。なお、電源１４０は、パルス電力を重畳したＲＦ電力をインピーダンス整合回路１３９へ供給するようにしてもよい。   The power supply 140 supplies RF power having a frequency of 10 MHz to 14 MHz to the impedance matching circuit 139. Note that the power source 140 may supply the impedance matching circuit 139 with RF power on which pulse power is superimposed.

このように、プラズマ装置１００Ａは、１つの電源１４０によってＲＦ電力を４個のカソード電極１３３Ａ〜１３３Ｄに供給する。   As described above, the plasma apparatus 100A supplies the RF power to the four cathode electrodes 133A to 133D by the single power source 140.

図６および図７は、それぞれ、図２に示す太陽電池モジュール８０を製造する製造方法を示す第１および第２の工程図である。   6 and 7 are first and second process diagrams showing a manufacturing method for manufacturing the solar cell module 80 shown in FIG. 2, respectively.

なお、図６および図７においては、基板８１、透明導電膜８２、ｐ型半導体層３１、ｉ型半導体層３２、ｎ型半導体層３３、ｐ型半導体層４１、ｉ型半導体層４２、ｎ型半導体層４３、ｐ型半導体層５１、ｉ型半導体層５２、ｎ型半導体層５３、ｐ型半導体層６１、ｉ型半導体層６２、ｎ型半導体層６３、透明導電膜８４および裏面電極８５が以下の材料からなる場合を例にして太陽電池モジュール８０の製造方法を説明する。   6 and 7, the substrate 81, the transparent conductive film 82, the p-type semiconductor layer 31, the i-type semiconductor layer 32, the n-type semiconductor layer 33, the p-type semiconductor layer 41, the i-type semiconductor layer 42, and the n-type. The semiconductor layer 43, p-type semiconductor layer 51, i-type semiconductor layer 52, n-type semiconductor layer 53, p-type semiconductor layer 61, i-type semiconductor layer 62, n-type semiconductor layer 63, transparent conductive film 84, and back electrode 85 are as follows. A method for manufacturing the solar cell module 80 will be described by taking as an example the case of the above materials.

基板８１は、絶縁性のガラスからなり、透明導電膜８２は、ＳｎＯ２からなる。ｐ型半導体層３１は、ｐ型ａ−ＳｉＣからなり、ｉ型半導体層３２は、ｉ型ａ−Ｓｉからなり、ｎ型半導体層３３は、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなる。この場合、ｎ型半導体層３３のｎ型ａ−Ｓｉは、ｉ型半導体層３２のｉ型ａ−Ｓｉに接して配置される。 Substrate 81 is made of insulating glass, the transparent conductive film 82 is composed of SnO 2. The p-type semiconductor layer 31 is made of p-type a-SiC, the i-type semiconductor layer 32 is made of i-type a-Si, and the n-type semiconductor layer 33 is made of n-type a-Si / n-type μc-Si. . In this case, the n-type a-Si of the n-type semiconductor layer 33 is disposed in contact with the i-type a-Si of the i-type semiconductor layer 32.

ｐ型半導体層４１は、ｐ型ａ−ＳｉＣからなり、ｉ型半導体層４２は、ｉ型ａ−Ｓｉからなり、ｎ型半導体層４３は、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなる。この場合、ｎ型半導体層４３のｎ型ａ−Ｓｉは、ｉ型半導体層４２のｉ型ａ−Ｓｉに接して配置される。   The p-type semiconductor layer 41 is made of p-type a-SiC, the i-type semiconductor layer 42 is made of i-type a-Si, and the n-type semiconductor layer 43 is made of n-type a-Si / n-type μc-Si. . In this case, the n-type a-Si of the n-type semiconductor layer 43 is disposed in contact with the i-type a-Si of the i-type semiconductor layer 42.

ｐ型半導体層５１において、ｐ１層５１１は、ｐ型μｃ−ＳｉＮからなり、ｐ２層５１２は、ｐ型μｃ−Ｓｉからなる。ｉ型半導体層５２は、ｉ型μｃ−Ｓｉからなり、ｎ型半導体層５３は、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなる。この場合、ｎ型半導体層５３のｎ型ａ−Ｓｉは、ｉ型半導体層５２のｉ型μｃ−Ｓｉに接して配置される。   In the p-type semiconductor layer 51, the p1 layer 511 is made of p-type μc-SiN, and the p2 layer 512 is made of p-type μc-Si. The i-type semiconductor layer 52 is made of i-type μc-Si, and the n-type semiconductor layer 53 is made of n-type a-Si / n-type μc-Si. In this case, the n-type a-Si of the n-type semiconductor layer 53 is disposed in contact with the i-type μc-Si of the i-type semiconductor layer 52.

ｐ型半導体層６１において、ｐ１層６１１は、ｐ型μｃ−ＳｉＮからなり、ｐ２層６１２は、ｐ型μｃ−Ｓｉからなる。ｉ型半導体層６２は、ｉ型μｃ−Ｓｉからなり、ｎ型半導体層６３は、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉからなる。この場合、ｎ型半導体層６３のｎ型ａ−Ｓｉは、ｉ型半導体層６２のｉ型μｃ−Ｓｉに接して配置される。   In the p-type semiconductor layer 61, the p1 layer 611 is made of p-type μc-SiN, and the p2 layer 612 is made of p-type μc-Si. The i-type semiconductor layer 62 is made of i-type μc-Si, and the n-type semiconductor layer 63 is made of n-type a-Si / n-type μc-Si. In this case, the n-type a-Si of the n-type semiconductor layer 63 is disposed in contact with the i-type μc-Si of the i-type semiconductor layer 62.

透明導電膜８４は、ＺｎＯからなり、裏面電極８５は、Ａｇからなる。   The transparent conductive film 84 is made of ZnO, and the back electrode 85 is made of Ag.

太陽電池モジュール８０の製造が開始されると、ＳｎＯ２からなる透明導電膜８２を基板８１上に形成する（図６の工程（ａ）参照）。この場合、基板８１のサイズは、１０００ｍｍ×１４００ｍｍであり、厚さは、３．９ｍｍである。 When the production of the solar cell module 80 is started, a transparent conductive film 82 made of SnO 2 is formed on the substrate 81 (see step (a) in FIG. 6). In this case, the size of the substrate 81 is 1000 mm × 1400 mm, and the thickness is 3.9 mm.

そして、レーザ光を基板８１側から透明導電膜８２に照射し、透明導電膜８２に分離溝８６を形成する（図６の工程（ｂ）参照）。この場合、分離溝８６は、例えば、線幅が４０〜８０ｎｍであり、１０ｍｍのピッチで形成される。また、レーザ光は、ＹＡＧレーザの第２高調波（波長：５３２ｎｍ）またはＹＶＯ４（Ｙｔｔｒｉｕｍ Ｏｒｔｈｏｖａｎａｄａｔｅ）レーザの第２高調波（波長：５３２ｎｍ）からなる。 Then, the transparent conductive film 82 is irradiated with laser light from the substrate 81 side, and a separation groove 86 is formed in the transparent conductive film 82 (see step (b) in FIG. 6). In this case, for example, the separation grooves 86 have a line width of 40 to 80 nm and are formed at a pitch of 10 mm. The laser light is composed of the second harmonic (wavelength: 532 nm) of the YAG laser or the second harmonic (wavelength: 532 nm) of the YVO 4 (Yttrium Orthovanadate) laser.

工程（ｂ）の後、光電変換層３〜６がプラズマＣＶＤ法によって透明導電膜８２上に順次積層され、光電変換層８３が分離溝８６を埋めるように形成される（図６の工程（ｃ）参照）。   After the step (b), the photoelectric conversion layers 3 to 6 are sequentially stacked on the transparent conductive film 82 by the plasma CVD method, and the photoelectric conversion layer 83 is formed so as to fill the separation groove 86 (step (c in FIG. 6). )reference).

そして、レーザ光を基板８１側から光電変換層８３に照射し、光電変換層８３に分離溝９０を形成する（図６の工程（ｄ）参照）。この場合、分離溝９０は、例えば、線幅が４０〜８０ｎｍであり、１０ｍｍのピッチで形成される。また、レーザ光は、上述したレーザ光が用いられる。   Then, the photoelectric conversion layer 83 is irradiated with laser light from the substrate 81 side to form a separation groove 90 in the photoelectric conversion layer 83 (see step (d) in FIG. 6). In this case, for example, the separation grooves 90 have a line width of 40 to 80 nm and are formed at a pitch of 10 mm. Further, the laser beam described above is used as the laser beam.

工程（ｄ）の後、スパッタリング法によってＺｎＯからなる透明導電膜８４を光電変換層８３上に堆積し、引き続いて、スパッタリング法によってＡｇからなる裏面電極８５を透明導電膜８４上に分離溝９０を埋めるように形成する（図６の工程（ｅ）参照）。この場合、透明導電膜（＝ＺｎＯ）８４の膜厚は、例えば、４０〜１００ｎｍであり、裏面電極（＝Ａｇ）８５の膜厚は、例えば、５０〜２００ｎｍである。透明導電膜８４および裏面電極８５を形成することによって、分離溝９０は、コンタクトライン８７になる。   After the step (d), a transparent conductive film 84 made of ZnO is deposited on the photoelectric conversion layer 83 by a sputtering method, and subsequently, a back electrode 85 made of Ag is formed on the transparent conductive film 84 by a sputtering method. It is formed so as to fill (see step (e) in FIG. 6). In this case, the film thickness of the transparent conductive film (= ZnO) 84 is, for example, 40 to 100 nm, and the film thickness of the back electrode (= Ag) 85 is, for example, 50 to 200 nm. By forming the transparent conductive film 84 and the back electrode 85, the separation groove 90 becomes a contact line 87.

工程（ｅ）の後、基板８１側からレーザ光を光電変換層８３、透明導電膜８４および裏面電極８５に照射し、光電変換層８３、透明導電膜８４および裏面電極８５に分離溝８８を形成する（図７の工程（ｆ）参照）。この場合、分離溝８８は、例えば、線幅が４０〜８０ｎｍであり、１０ｍｍのピッチで形成される。   After the step (e), the photoelectric conversion layer 83, the transparent conductive film 84, and the back electrode 85 are irradiated with laser light from the substrate 81 side, and a separation groove 88 is formed in the photoelectric conversion layer 83, the transparent conductive film 84, and the back electrode 85. (See step (f) in FIG. 7). In this case, for example, the separation grooves 88 have a line width of 40 to 80 nm and are formed at a pitch of 10 mm.

その後、レーザ光を基板８１側から透明導電膜８２、光電変換層８３、透明導電膜８４および裏面電極８５に照射し、基板８１の周縁部における透明導電膜８２、光電変換層８３、透明導電膜８４および裏面電極８５を除去してトリミング領域を形成する（図７の工程（ｇ）参照）。この場合、トリミング領域は、基板８１の外縁から１０〜２０ｍｍの範囲、例えば、１２ｍｍの範囲に形成される。   Thereafter, the transparent conductive film 82, the photoelectric conversion layer 83, the transparent conductive film 84, and the back electrode 85 are irradiated with laser light from the substrate 81 side, and the transparent conductive film 82, the photoelectric conversion layer 83, and the transparent conductive film at the peripheral edge of the substrate 81 are irradiated. 84 and the back electrode 85 are removed to form a trimming region (see step (g) in FIG. 7). In this case, the trimming region is formed in a range of 10 to 20 mm from the outer edge of the substrate 81, for example, a range of 12 mm.

そして、基板８１の面内方向における両端部において、電極８９を裏面電極８５上に形成する（図７の工程（ｈ）参照）。その後、上述したように、バスバー１５１，１５２を電極８９に電気的に接続し、リード線１５３，１５４をそれぞれバスバー１５１，１５２に電気的に接続し、封止材１５７および裏面シート１５８を積層して加熱圧着し、端子ボックス１５９をリード線１５３，１５４に接続して太陽電池モジュール８０が完成する。   And the electrode 89 is formed on the back surface electrode 85 in the both ends in the in-plane direction of the board | substrate 81 (refer process (h) of FIG. 7). Thereafter, as described above, the bus bars 151 and 152 are electrically connected to the electrode 89, the lead wires 153 and 154 are electrically connected to the bus bars 151 and 152, respectively, and the sealing material 157 and the back sheet 158 are laminated. The solar cell module 80 is completed by thermocompression bonding and connecting the terminal box 159 to the lead wires 153 and 154.

太陽電池モジュール８０における集積段数（＝コンタクトライン８７によって分離された光電変換層８３の直列接続数）は、例えば、４５段である。   The number of integrated stages in the solar cell module 80 (= the number of serially connected photoelectric conversion layers 83 separated by the contact line 87) is, for example, 45 stages.

図８から図１１は、それぞれ、図６に示す工程（ｃ）の詳細な工程を示す第１から第４の工程図である。   8 to 11 are first to fourth process diagrams showing detailed processes of the process (c) shown in FIG. 6, respectively.

なお、図８から図１１は、１つの透明導電膜８２上に光電変換層８３を形成する工程図を示すが、実際には、光電変換層８３は、分離溝８６によって分離された複数の透明導電膜８２上に形成される。   8 to 11 show process diagrams for forming the photoelectric conversion layer 83 on one transparent conductive film 82. Actually, the photoelectric conversion layer 83 has a plurality of transparent layers separated by the separation grooves 86. It is formed on the conductive film 82.

図６に示す工程（ｂ）の後、透明導電膜８２が形成された基板８１を基板１２１〜１２４としてプラズマ装置１００Ａのアノード電極１３２Ａ〜１３２Ｄ上に設置する。   After the step (b) shown in FIG. 6, the substrate 81 on which the transparent conductive film 82 is formed is placed on the anode electrodes 132A to 132D of the plasma apparatus 100A as the substrates 121 to 124.

そして、ガス供給装置１３５は、ＳｉＨ４ガスと、Ｈ２ガスと、水素希釈されたＢ２Ｈ６ガスと、ＣＨ４ガスとを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。これによって、ＳｉＨ４ガス、Ｈ２ガス、Ｂ２Ｈ６ガスおよびＣＨ４ガスは、アノード電極１３２Ａとカソード電極１３３Ａとの間の放電領域、アノード電極１３２Ｂとカソード電極１３３Ｂとの間の放電領域、アノード電極１３２Ｃとカソード電極１３３Ｃとの間の放電領域、およびアノード電極１３２Ｄとカソード電極１３３Ｄとの間の放電領域に供給される。なお、水素希釈されたＢ２Ｈ６ガスの濃度は、例えば、０．１％である。 Then, the gas supply device 135 supplies SiH 4 gas, H 2 gas, hydrogen-diluted B 2 H 6 gas, and CH 4 gas to the inside of the cathode electrodes 133A to 133D via the pipes 134A to 134D, respectively. Supply. Thereby, SiH 4 gas, H 2 gas, B 2 H 6 gas, and CH 4 gas are discharged into a discharge region between the anode electrode 132A and the cathode electrode 133A, a discharge region between the anode electrode 132B and the cathode electrode 133B, It is supplied to the discharge region between the anode electrode 132C and the cathode electrode 133C and the discharge region between the anode electrode 132D and the cathode electrode 133D. The concentration of hydrogen diluted B 2 H 6 gas is, for example, 0.1%.

また、ゲートバルブ１３７を用いてチャンバ１３１内の圧力を４００〜１６００Ｐａに設定する。更に、アノード電極１３２Ａ〜１３２Ｄに内蔵されたヒータを用いて基板１２１〜１２４の温度を１４０〜２００℃に設定する。   Further, the pressure in the chamber 131 is set to 400 to 1600 Pa using the gate valve 137. Further, the temperature of the substrates 121 to 124 is set to 140 to 200 ° C. using a heater built in the anode electrodes 132A to 132D.

そうすると、電源１４０は、インピーダンス整合回路１３９を介してＲＦ電力をカソード電極１３３Ａ〜１３３Ｄに印加する。この場合、ＲＦ電力は、例えば、３０〜３００ｍＷ／ｃｍ２である。 Then, the power source 140 applies RF power to the cathode electrodes 133A to 133D via the impedance matching circuit 139. In this case, the RF power is, for example, 30 to 300 mW / cm 2 .

これによって、アノード電極１３２Ａとカソード電極１３３Ａとの間、アノード電極１３２Ｂとカソード電極１３３Ｂとの間、アノード電極１３２Ｃとカソード電極１３３Ｃとの間、およびアノード電極１３２Ｄとカソード電極１３３Ｄとの間で、プラズマが発生し、ｐ型ａ−ＳｉＣからなるｐ型半導体層３１が透明導電膜８２上に堆積される（図８の工程（ｃ−１）参照）。   Accordingly, plasma is generated between the anode electrode 132A and the cathode electrode 133A, between the anode electrode 132B and the cathode electrode 133B, between the anode electrode 132C and the cathode electrode 133C, and between the anode electrode 132D and the cathode electrode 133D. The p-type semiconductor layer 31 made of p-type a-SiC is deposited on the transparent conductive film 82 (see step (c-1) in FIG. 8).

ｐ型半導体層３１の膜厚が５〜２０ｎｍになると、ガス供給装置１３５は、Ｂ２Ｈ６ガスおよびＣＨ４ガスを停止し、ＳｉＨ４ガスおよびＨ２ガスの供給を継続する。これによって、ｉ型ａ−Ｓｉからなるｉ型半導体層３２がｐ型半導体層３１上に堆積される（図８の工程（ｃ−２）参照）。 When the film thickness of the p-type semiconductor layer 31 reaches 5 to 20 nm, the gas supply device 135 stops the B 2 H 6 gas and the CH 4 gas and continues the supply of the SiH 4 gas and the H 2 gas. Thereby, the i-type semiconductor layer 32 made of i-type a-Si is deposited on the p-type semiconductor layer 31 (see step (c-2) in FIG. 8).

そして、ｉ型半導体層３２の膜厚が３５〜６０ｎｍになると、ガス供給装置１３５は、ＳｉＨ４ガスおよびＨ２ガスに追加して、水素希釈されたＰＨ３ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給し、その後、Ｈ２ガスの流量を多くしてＨ２ガスによるＳｉＨ４ガスの希釈率［ＳｉＨ４ガス流量］／（［ＳｉＨ４ガス流量］＋［Ｈ２ガス流量］）を０．１以下に設定する。これによって、ｎ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉがｉ型半導体層３２上に堆積され、ｎ型半導体層３３が形成される（図８の工程（ｃ−３）参照）。なお、水素希釈されたＰＨ３ガスの濃度は、例えば、０．２％である。この場合、ｎ型ａ−Ｓｉの膜厚およびｎ型μｃ−Ｓｉの膜厚は、ｎ型半導体層３３の膜厚が５〜３０ｎｍになる範囲内において、任意の膜厚に設定される。 When the film thickness of the i-type semiconductor layer 32 becomes 35 to 60 nm, the gas supply device 135 adds the PH 3 gas diluted with hydrogen to the SiH 4 gas and the H 2 gas via the pipes 134A to 134D. each was supplied into the interior of the cathode electrode 133A～133D, then a dilution of SiH 4 gas by increasing the flow rate of H 2 gas by H 2 gas [SiH 4 gas flow rate] / ([SiH 4 gas flow rate] + [H 2 gas flow rate]) is set to 0.1 or less. As a result, n-type a-Si / n-type μc-Si is deposited on the i-type semiconductor layer 32 to form an n-type semiconductor layer 33 (see step (c-3) in FIG. 8). The concentration of PH 3 gas diluted with hydrogen is, for example, 0.2%. In this case, the film thickness of n-type a-Si and the film thickness of n-type μc-Si are set to arbitrary film thicknesses within the range where the film thickness of the n-type semiconductor layer 33 is 5 to 30 nm.

ｎ型半導体層３３の膜厚が５〜３０ｎｍになると、基板温度を１７０〜２００℃に設定する。ガス供給装置１３５は、ＰＨ３ガスを停止し、ＳｉＨ４ガスおよびＨ２ガスに追加してＢ２Ｈ６ガスおよびＣＨ４ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。そして、チャンバ１３１内の圧力を６００〜１０００Ｐａに設定する。これによって、ｐ型ａ−ＳｉＣからなるｐ型半導体層４１がｎ型半導体層３３上に堆積される（図８の工程（ｃ−４）参照）。 When the film thickness of the n-type semiconductor layer 33 is 5 to 30 nm, the substrate temperature is set to 170 to 200 ° C. The gas supply device 135 stops the PH 3 gas, and adds B 2 H 6 gas and CH 4 gas to the inside of the cathode electrodes 133A to 133D via the pipes 134A to 134D in addition to the SiH 4 gas and the H 2 gas, respectively. Supply. And the pressure in the chamber 131 is set to 600-1000 Pa. Thus, the p-type semiconductor layer 41 made of p-type a-SiC is deposited on the n-type semiconductor layer 33 (see step (c-4) in FIG. 8).

ｐ型半導体層４１の膜厚が５〜２０ｎｍになると、ガス供給装置１３５は、Ｂ２Ｈ６ガスおよびＣＨ４ガスを停止し、ＳｉＨ４ガスおよびＨ２ガスの供給を継続する。そして、チャンバ１３１内の圧力を６００〜１０００Ｐａに設定する。これによって、ｉ型ａ−Ｓｉからなるｉ型半導体層４２がｐ型半導体層４１上に堆積される（図８の工程（ｃ−５）参照）。 When the thickness of the p-type semiconductor layer 41 becomes 5 to 20 nm, the gas supply device 135 stops the B 2 H 6 gas and the CH 4 gas and continues the supply of the SiH 4 gas and the H 2 gas. And the pressure in the chamber 131 is set to 600-1000 Pa. Thereby, the i-type semiconductor layer 42 made of i-type a-Si is deposited on the p-type semiconductor layer 41 (see step (c-5) in FIG. 8).

そして、ｉ型半導体層４２の膜厚が２００〜４００ｎｍになると、工程（ｃ−３）と同じ工程を実行してｎ型半導体層４３をｉ型半導体層４２上に形成する（図９の工程（ｃ−６）参照）。この場合、チャンバ１３１内の圧力は、６００〜１０００Ｐａである。   Then, when the film thickness of the i-type semiconductor layer 42 becomes 200 to 400 nm, the same step as the step (c-3) is executed to form the n-type semiconductor layer 43 on the i-type semiconductor layer 42 (step of FIG. 9). (See (c-6)). In this case, the pressure in the chamber 131 is 600 to 1000 Pa.

ｎ型半導体層４３の膜厚が５〜３０ｎｍになると、基板温度を１４０〜１７０℃に設定する。ガス供給装置１３５は、ＰＨ３ガスを停止し、ＳｉＨ４ガスおよびＨ２ガスに追加してＢ２Ｈ６ガスおよびＮ２ガスを配管１３４Ａ〜１３４Ｄを介してそれぞれカソード電極１３３Ａ〜１３３Ｄの内部へ供給する。そして、チャンバ１３１内の圧力を３００〜６００Ｐａに設定する。これによって、ｐ型μｃ−ＳｉＮからなるｐ１層５１１がｎ型半導体層４３上に形成される（図９の工程（ｃ−７）参照）。 When the thickness of the n-type semiconductor layer 43 is 5 to 30 nm, the substrate temperature is set to 140 to 170 ° C. The gas supply device 135 stops the PH 3 gas, and adds B 2 H 6 gas and N 2 gas to the inside of the cathode electrodes 133A to 133D via the pipes 134A to 134D in addition to the SiH 4 gas and the H 2 gas, respectively. Supply. And the pressure in the chamber 131 is set to 300-600 Pa. Thereby, the p1 layer 511 made of p-type μc-SiN is formed on the n-type semiconductor layer 43 (see step (c-7) in FIG. 9).

ｐ１層５１１の膜厚が５〜２０ｎｍになると、ガス供給装置１３５は、Ｎ２ガスを停止する。そして、チャンバ１３１内の圧力を３００〜６００Ｐａに設定する。これによって、ｐ型μｃ−Ｓｉからなるｐ２層５１２がｐ１層５１１上に形成され、ｐ型半導体層５１がｎ型半導体層４３上に形成される（図９の工程（ｃ−８）参照）。 When the thickness of the p1 layer 511 reaches 5 to 20 nm, the gas supply device 135 stops the N 2 gas. And the pressure in the chamber 131 is set to 300-600 Pa. Thereby, the p2 layer 512 made of p-type μc-Si is formed on the p1 layer 511, and the p-type semiconductor layer 51 is formed on the n-type semiconductor layer 43 (see step (c-8) in FIG. 9). .

ｐ２層５１２の膜厚が５〜１５ｎｍになると、ガス供給装置１３５は、Ｂ２Ｈ６ガスを停止し、ＳｉＨ４ガスおよびＨ２ガスの供給を継続する。そして、チャンバ１３１内の圧力を１０００〜１５００Ｐａに設定する。 When the thickness of the p2 layer 512 reaches 5 to 15 nm, the gas supply device 135 stops the B 2 H 6 gas and continues to supply the SiH 4 gas and the H 2 gas. And the pressure in the chamber 131 is set to 1000-1500 Pa.

これによって、ｉ型μｃ−Ｓｉからなるｉ型半導体層５２がｐ型半導体層５１上に堆積され、ｉ型半導体層５２の膜厚が７００〜９００ｎｍになると、チャンバ１３１内の圧力を６００〜９００Ｐａに設定し、ｉ／ｎ界面層を形成する（図１０の工程（ｃ−９）参照）。   As a result, the i-type semiconductor layer 52 made of i-type μc-Si is deposited on the p-type semiconductor layer 51. When the film thickness of the i-type semiconductor layer 52 reaches 700 to 900 nm, the pressure in the chamber 131 is set to 600 to 900 Pa. And an i / n interface layer is formed (see step (c-9) in FIG. 10).

ｉ／ｎ界面層の膜厚が０．５〜１０ｎｍになると、工程（ｃ−６）と同じ工程を実行し、ｎ型半導体層５３をｉ型半導体層５２上に形成する（図１０の工程（ｃ−１０）参照）。   When the film thickness of the i / n interface layer is 0.5 to 10 nm, the same process as the process (c-6) is performed to form the n-type semiconductor layer 53 on the i-type semiconductor layer 52 (process of FIG. 10). (See (c-10)).

ｎ型半導体層５３の膜厚が１０〜３０ｎｍになると、工程（ｃ−７），（ｃ−８）と同じ工程を順次実行し、ｐ型半導体層６１をｎ型半導体層５３上に形成する（図１０の工程（ｃ−１１）参照）。   When the thickness of the n-type semiconductor layer 53 becomes 10 to 30 nm, the same steps as the steps (c-7) and (c-8) are sequentially performed to form the p-type semiconductor layer 61 on the n-type semiconductor layer 53. (See step (c-11) in FIG. 10).

ｐ２層６１２の膜厚が５〜１５ｎｍになると、工程（ｃ−９）と同じ工程を実行してｉ型半導体層６２をｐ型半導体層６１上に形成する（図１１の工程（ｃ−１２）参照）。   When the thickness of the p2 layer 612 becomes 5 to 15 nm, the same process as the process (c-9) is performed to form the i-type semiconductor layer 62 on the p-type semiconductor layer 61 (process (c-12 in FIG. 11). )reference).

その後、工程（ｃ−１０）と同じ工程を実行してｎ型半導体層６３をｉ型半導体層６２上に形成する（図１１の工程（ｃ−１３）参照）。これによって、図６の工程（ｃ）が終了する。   Thereafter, the same process as the process (c-10) is performed to form the n-type semiconductor layer 63 on the i-type semiconductor layer 62 (see process (c-13) in FIG. 11). Thereby, the step (c) in FIG. 6 is completed.

このように、光電変換層８３は、プラズマＣＶＤ法によって１つのチャンバ１３１内で形成される。その結果、光電変換層８３を構成する４つの光電変換層３〜６を別々のチャンバで形成する場合に比べ、光電変換層３を形成するためのチャンバから光電変換層４を形成するためのチャンバへ搬送する時間、光電変換層４を形成するためのチャンバから光電変換層５を形成するためのチャンバへ搬送する時間、および光電変換層５を形成するためのチャンバから光電変換層６を形成するためのチャンバへ搬送する時間をなくすことができ、光電変換層８３を作製する時間を短縮できる。従って、太陽電池モジュール８０の生産量を増加できる。   Thus, the photoelectric conversion layer 83 is formed in one chamber 131 by the plasma CVD method. As a result, compared with the case where the four photoelectric conversion layers 3 to 6 constituting the photoelectric conversion layer 83 are formed in separate chambers, the chamber for forming the photoelectric conversion layer 4 from the chamber for forming the photoelectric conversion layer 3. The time for transporting to the chamber for forming the photoelectric conversion layer 5 from the chamber for forming the photoelectric conversion layer 4 and the time for transporting from the chamber for forming the photoelectric conversion layer 5 to the photoelectric conversion layer 6 are formed. Therefore, it is possible to eliminate the time for transporting to the chamber and to shorten the time for manufacturing the photoelectric conversion layer 83. Therefore, the production amount of the solar cell module 80 can be increased.

また、光電変換層８３を構成する光電変換層５および光電変換層６の合計膜厚は、三接合構造（ａ−Ｓｉ／ａ−Ｓｉ／μｃ−Ｓｉ）の光電変換装置におけるμｃ−Ｓｉの膜厚よりも薄い。その結果、μｃ−Ｓｉからなる光電変換層５および光電変換層６を作製する時間を短縮できる。従って、太陽電池モジュール８０の生産量を増加できる。   The total film thickness of the photoelectric conversion layer 5 and the photoelectric conversion layer 6 constituting the photoelectric conversion layer 83 is a μc-Si film in a photoelectric conversion device having a three-junction structure (a-Si / a-Si / μc-Si). Thinner than thickness. As a result, the time for producing the photoelectric conversion layer 5 and the photoelectric conversion layer 6 made of μc-Si can be shortened. Therefore, the production amount of the solar cell module 80 can be increased.

更に、光電変換層８３は、１つの電源１４０がＲＦ電力を複数のカソード電極１３３Ａ〜１３３Ｄへ供給するプラズマ装置１００Ａを用いて形成される。したがって、複数の太陽電池モジュール８０を製造するためのプラズマ装置のコストを低減できる。   Further, the photoelectric conversion layer 83 is formed using a plasma device 100A in which one power source 140 supplies RF power to the plurality of cathode electrodes 133A to 133D. Therefore, the cost of the plasma apparatus for manufacturing the plurality of solar cell modules 80 can be reduced.

更に、上述したように、積層型光電変換装置１０（＝太陽電池モジュール８０）の光劣化を抑制できる。   Furthermore, as described above, light degradation of the stacked photoelectric conversion device 10 (= solar cell module 80) can be suppressed.

従って、光劣化の低減および生産性の向上を両立できる。   Therefore, it is possible to achieve both reduction in light degradation and improvement in productivity.

図１２は、この発明の実施の形態による別の積層型光電変換装置の構成を示す概略図である。   FIG. 12 is a schematic diagram showing the configuration of another stacked photoelectric conversion device according to the embodiment of the present invention.

この発明の実施の形態による積層型光電変換装置は、図１２に示す積層型光電変換装置１０Ａであってもよい。   The stacked photoelectric conversion device according to the embodiment of the present invention may be a stacked photoelectric conversion device 10A shown in FIG.

図１２を参照して、積層型光電変換装置１０Ａは、基板１と、反射電極層１２と、透明導電膜１３，１８と、光電変換層１４〜１７と、グリッド電極１９とを備える。積層型光電変換装置１０Ａにおいては、太陽光は、透明導電膜１８側から入射する。従って、積層型光電変換装置１０Ａは、基板１と反対側から太陽光が入射するサブストレート型の光電変換装置である。   Referring to FIG. 12, the stacked photoelectric conversion device 10 </ b> A includes a substrate 1, a reflective electrode layer 12, transparent conductive films 13 and 18, photoelectric conversion layers 14 to 17, and a grid electrode 19. In the stacked photoelectric conversion device 10A, sunlight is incident from the transparent conductive film 18 side. Therefore, the stacked photoelectric conversion device 10 </ b> A is a substrate type photoelectric conversion device in which sunlight enters from the side opposite to the substrate 1.

反射電極層１２は、基板１上に配置される。透明導電膜１３は、反射電極層１２上に配置される。光電変換層１４は、透明導電膜１３上に配置され、光電変換層１５は、光電変換層１４上に配置され、光電変換層１６は、光電変換層１５上に配置され、光電変換層１７は、光電変換層１６上に配置される。透明導電膜１８は、光電変換層１７上に配置される。グリッド電極１９は、透明導電膜１８上に配置される。   The reflective electrode layer 12 is disposed on the substrate 1. The transparent conductive film 13 is disposed on the reflective electrode layer 12. The photoelectric conversion layer 14 is disposed on the transparent conductive film 13, the photoelectric conversion layer 15 is disposed on the photoelectric conversion layer 14, the photoelectric conversion layer 16 is disposed on the photoelectric conversion layer 15, and the photoelectric conversion layer 17 is , Disposed on the photoelectric conversion layer 16. The transparent conductive film 18 is disposed on the photoelectric conversion layer 17. The grid electrode 19 is disposed on the transparent conductive film 18.

基板１については、上述したとおりである。反射電極層１２は、積層型光電変換装置１０の裏面電極８と同じである。透明導電膜１３は、積層型光電変換装置１０の透明導電膜７と同じである。   The substrate 1 is as described above. The reflective electrode layer 12 is the same as the back electrode 8 of the stacked photoelectric conversion device 10. The transparent conductive film 13 is the same as the transparent conductive film 7 of the stacked photoelectric conversion device 10.

光電変換層１４は、ｎ型半導体層１４１と、ｉ型半導体層１４２と、ｐ型半導体層１４３とを含む。そして、ｐ型半導体層１４３は、ｐ１層１４３１と、ｐ２層１４３２とを含む。   The photoelectric conversion layer 14 includes an n-type semiconductor layer 141, an i-type semiconductor layer 142, and a p-type semiconductor layer 143. The p-type semiconductor layer 143 includes a p1 layer 1431 and a p2 layer 1432.

光電変換層１４は、ｎ型半導体層１４１、ｉ型半導体層１４２およびｐ型半導体層１４３が透明導電膜１３上に順次積層された構造からなる。そして、ｎ型半導体層１４１、ｉ型半導体層１４２およびｐ型半導体層１４３は、それぞれ、光電変換層６のｎ型半導体層６３、ｉ型半導体層６２およびｐ型半導体層６１と同じである。また、１層１４３１およびｐ２層１４３２は、それぞれ、ｐ１層６１１およびｐ２層６１２と同じである。   The photoelectric conversion layer 14 has a structure in which an n-type semiconductor layer 141, an i-type semiconductor layer 142, and a p-type semiconductor layer 143 are sequentially stacked on the transparent conductive film 13. The n-type semiconductor layer 141, the i-type semiconductor layer 142, and the p-type semiconductor layer 143 are the same as the n-type semiconductor layer 63, the i-type semiconductor layer 62, and the p-type semiconductor layer 61 of the photoelectric conversion layer 6, respectively. The first layer 1431 and the p2 layer 1432 are the same as the p1 layer 611 and the p2 layer 612, respectively.

光電変換層１５は、ｎ型半導体層１５１と、ｉ型半導体層１５２と、ｐ型半導体層１５３とを含む。そして、ｐ型半導体層１５３は、ｐ１層１５３１と、ｐ２層１５３２とを含む。   The photoelectric conversion layer 15 includes an n-type semiconductor layer 151, an i-type semiconductor layer 152, and a p-type semiconductor layer 153. The p-type semiconductor layer 153 includes a p1 layer 1531 and a p2 layer 1532.

光電変換層１５は、ｎ型半導体層１５１、ｉ型半導体層１５２およびｐ型半導体層１５３が光電変換層１４上に順次積層された構造からなる。そして、ｎ型半導体層１５１、ｉ型半導体層１５２およびｐ型半導体層１５３は、それぞれ、光電変換層５のｎ型半導体層５３、ｉ型半導体層５２およびｐ型半導体層５１と同じである。また、１層１５３１およびｐ２層１５３２は、それぞれ、ｐ１層５１１およびｐ２層５１２と同じである。   The photoelectric conversion layer 15 has a structure in which an n-type semiconductor layer 151, an i-type semiconductor layer 152, and a p-type semiconductor layer 153 are sequentially stacked on the photoelectric conversion layer 14. The n-type semiconductor layer 151, the i-type semiconductor layer 152, and the p-type semiconductor layer 153 are the same as the n-type semiconductor layer 53, the i-type semiconductor layer 52, and the p-type semiconductor layer 51 of the photoelectric conversion layer 5, respectively. The first layer 1531 and the p2 layer 1532 are the same as the p1 layer 511 and the p2 layer 512, respectively.

光電変換層１６は、ｎ型半導体層１６１と、ｉ型半導体層１６２と、ｐ型半導体層１６３とを含む。   The photoelectric conversion layer 16 includes an n-type semiconductor layer 161, an i-type semiconductor layer 162, and a p-type semiconductor layer 163.

光電変換層１６は、ｎ型半導体層１６１、ｉ型半導体層１６２およびｐ型半導体層１６３が光電変換層１５上に順次積層された構造からなる。そして、ｎ型半導体層１６１、ｉ型半導体層１６２およびｐ型半導体層１６３は、それぞれ、光電変換層４のｎ型半導体層４３、ｉ型半導体層４２およびｐ型半導体層４１と同じである。   The photoelectric conversion layer 16 has a structure in which an n-type semiconductor layer 161, an i-type semiconductor layer 162, and a p-type semiconductor layer 163 are sequentially stacked on the photoelectric conversion layer 15. The n-type semiconductor layer 161, the i-type semiconductor layer 162, and the p-type semiconductor layer 163 are the same as the n-type semiconductor layer 43, the i-type semiconductor layer 42, and the p-type semiconductor layer 41 of the photoelectric conversion layer 4, respectively.

光電変換層１７は、ｎ型半導体層１７１と、ｉ型半導体層１７２と、ｐ型半導体層１７３とを含む。   The photoelectric conversion layer 17 includes an n-type semiconductor layer 171, an i-type semiconductor layer 172, and a p-type semiconductor layer 173.

光電変換層１７は、ｎ型半導体層１７１、ｉ型半導体層１７２およびｐ型半導体層１７３が光電変換層１６上に順次積層された構造からなる。そして、ｎ型半導体層１７１、ｉ型半導体層１７２およびｐ型半導体層１７３は、それぞれ、光電変換層３のｎ型半導体層３３、ｉ型半導体層３２およびｐ型半導体層３１と同じである。   The photoelectric conversion layer 17 has a structure in which an n-type semiconductor layer 171, an i-type semiconductor layer 172, and a p-type semiconductor layer 173 are sequentially stacked on the photoelectric conversion layer 16. The n-type semiconductor layer 171, the i-type semiconductor layer 172, and the p-type semiconductor layer 173 are the same as the n-type semiconductor layer 33, the i-type semiconductor layer 32, and the p-type semiconductor layer 31 of the photoelectric conversion layer 3, respectively.

このように、光電変換層１４，１５，１６，１７は、それぞれ、積層型光電変換装置１０の光電変換層６，５，４，３と同じである。そして、光電変換層１４〜１７の積層構造は、光電変換層３〜６の基板１上への積層順序を逆にした構造からなる。   As described above, the photoelectric conversion layers 14, 15, 16, and 17 are the same as the photoelectric conversion layers 6, 5, 4, and 3 of the stacked photoelectric conversion device 10, respectively. And the laminated structure of the photoelectric converting layers 14-17 consists of a structure which reversed the lamination | stacking order on the board | substrate 1 of the photoelectric converting layers 3-6.

透明導電膜１８は、積層型光電変換装置１０の透明導電膜２と同じである。グリッド電極１９は、透明導電膜１８上に所望の間隔で配置され、例えば、Ａｇからなる。   The transparent conductive film 18 is the same as the transparent conductive film 2 of the stacked photoelectric conversion device 10. The grid electrodes 19 are arranged on the transparent conductive film 18 at a desired interval, and are made of, for example, Ag.

積層型光電変換装置１０Ａにおいては、光入射側から２番目に配置される光電変換層１６の短絡光電流密度Ｊｓｃ２は、最も光入射側に配置される光電変換層１７の短絡光電流密度Ｊｓｃ１よりも大きい。   In the stacked photoelectric conversion device 10A, the short-circuit photocurrent density Jsc2 of the photoelectric conversion layer 16 arranged second from the light incident side is smaller than the short-circuit photocurrent density Jsc1 of the photoelectric conversion layer 17 arranged most on the light incident side. Is also big.

また、光電変換層１６，１７の短絡光電流密度Ｊｓｃ１，Ｊｓｃ２の両方は、光電変換層１５の短絡光電流密度Ｊｓｃ３および光電変換層１４の短絡光電流密度Ｊｓｃ４の両方よりも大きい。   Further, both the short-circuit photocurrent densities Jsc1 and Jsc2 of the photoelectric conversion layers 16 and 17 are larger than both the short-circuit photocurrent density Jsc3 of the photoelectric conversion layer 15 and the short-circuit photocurrent density Jsc4 of the photoelectric conversion layer 14.

従って、積層型光電変換装置１０と同様にして積層型光電変換装置１０Ａにおける光劣化の低減および生産性の向上を両立できる。   Therefore, in the same manner as the stacked photoelectric conversion device 10, it is possible to achieve both reduction of light degradation and improvement of productivity in the stacked photoelectric conversion device 10 </ b> A.

図１３は、別の太陽電池モジュールの構成を示す断面図である。図１３を参照して、太陽電池モジュール１８０は、基板１８１と、反射電極層１８２と、透明導電膜１８３，１８５と、光電変換層１８４と、電極１８９とを備える。   FIG. 13 is a cross-sectional view showing the configuration of another solar cell module. Referring to FIG. 13, solar cell module 180 includes substrate 181, reflective electrode layer 182, transparent conductive films 183 and 185, photoelectric conversion layer 184, and electrode 189.

基板１８１は、上述した基板１からなる。反射電極層１８２は、基板１８１の面内方向において分離溝１８６を隔てて基板１８１上に配置され、上述した反射電極層１２と同じ材料からなる。   The substrate 181 is made of the substrate 1 described above. The reflective electrode layer 182 is disposed on the substrate 181 with a separation groove 186 in the in-plane direction of the substrate 181, and is made of the same material as the reflective electrode layer 12 described above.

透明導電膜１８３は、基板１８１の面内方向において分離溝１８６を隔てて反射電極層１８２上に配置され、上述した透明導電膜１３と同じ材料からなる。   The transparent conductive film 183 is disposed on the reflective electrode layer 182 with a separation groove 186 in the in-plane direction of the substrate 181, and is made of the same material as the transparent conductive film 13 described above.

光電変換層１８４は、分離溝１８６を埋めるように透明導電膜１８３上に配置される。この場合、光電変換層１８４は、基板１８１の面内方向においてコンタクトライン１８７を介して配置される。そして、光電変換層１８４は、図１２に示す光電変換層１４〜１７が透明導電膜１８３上に順次積層された構造からなる。   The photoelectric conversion layer 184 is disposed on the transparent conductive film 183 so as to fill the separation groove 186. In this case, the photoelectric conversion layer 184 is disposed via the contact line 187 in the in-plane direction of the substrate 181. The photoelectric conversion layer 184 has a structure in which the photoelectric conversion layers 14 to 17 illustrated in FIG. 12 are sequentially stacked on the transparent conductive film 183.

透明導電膜１８５は、コンタクトライン１８７を埋めるように光電変換層１８４上に配置される。この場合、透明導電膜１８５は、基板１８１の面内方向において分離溝１８８を隔てて配置される。そして、透明導電膜１８５は、上述した透明導電膜１８と同じ材料からなる。   The transparent conductive film 185 is disposed on the photoelectric conversion layer 184 so as to fill the contact line 187. In this case, the transparent conductive film 185 is disposed across the separation groove 188 in the in-plane direction of the substrate 181. The transparent conductive film 185 is made of the same material as the transparent conductive film 18 described above.

電極１８９は、基板１８１の面内方向における両端部の透明導電膜１８５上に配置される。   The electrodes 189 are disposed on the transparent conductive films 185 at both ends in the in-plane direction of the substrate 181.

太陽電池モジュール１８０においては、１つの光電変換層１８４は、反射電極層１８２および透明導電膜１８３と、透明導電膜１８５とによって挟み込まれ、透明導電膜１８５が隣の光電変換層１８４に接する透明導電膜１８３に接続される。その結果、太陽電池モジュール１８０は、複数の光電変換層１８４が基板１８１の面内方向において直列に接続された構造からなり、所謂、集積型の太陽電池と呼ばれる。そして、太陽電池モジュール１８０において光生成された光電流は、２つの電極１８９から取り出される。このように、太陽電池モジュール１８０においては、反射電極層１８２、透明導電膜１８３、光電変換層１８４および透明導電膜１８５の１組が図１２に示す積層型光電変換装置１０Ａからなる。   In the solar cell module 180, one photoelectric conversion layer 184 is sandwiched between the reflective electrode layer 182, the transparent conductive film 183, and the transparent conductive film 185, and the transparent conductive film 185 is in contact with the adjacent photoelectric conversion layer 184. Connected to membrane 183. As a result, the solar cell module 180 has a structure in which a plurality of photoelectric conversion layers 184 are connected in series in the in-plane direction of the substrate 181, and is called a so-called integrated solar cell. The photocurrent generated in the solar cell module 180 is extracted from the two electrodes 189. As described above, in the solar cell module 180, one set of the reflective electrode layer 182, the transparent conductive film 183, the photoelectric conversion layer 184, and the transparent conductive film 185 includes the stacked photoelectric conversion device 10A illustrated in FIG.

太陽電池モジュール１８０は、その他、上述した太陽電池モジュール８０と同じ構造を有する（図３参照）。   Other than that, the solar cell module 180 has the same structure as the solar cell module 80 described above (see FIG. 3).

太陽電池モジュール１８０は、図６および図７に示す工程図に従って製造される。この場合、図６の工程（ａ）において、反射電極層１８２用の反射電極層および透明導電膜１８３用の透明導電膜が基板１８１上に順次堆積される。また、図６の工程（ｃ）において、光電変換層１８４（＝光電変換層１４〜１７）が透明導電膜１８３および分離溝１８６上に堆積される。更に、図６の工程（ｅ）において、透明導電膜１８５用の透明導電膜が光電変換層１８４および分離溝９０（＝後にコンタクトライン１８７になる）上に堆積される。   The solar cell module 180 is manufactured according to the process diagrams shown in FIGS. 6 and 7. In this case, in step (a) of FIG. 6, a reflective electrode layer for the reflective electrode layer 182 and a transparent conductive film for the transparent conductive film 183 are sequentially deposited on the substrate 181. 6, the photoelectric conversion layer 184 (= photoelectric conversion layers 14 to 17) is deposited on the transparent conductive film 183 and the separation groove 186. Further, in the step (e) of FIG. 6, a transparent conductive film for the transparent conductive film 185 is deposited on the photoelectric conversion layer 184 and the separation groove 90 (= will become the contact line 187 later).

そして、光電変換層１８４は、より詳細には、図８から図１１に示す工程（ｃ−１）〜工程（ｃ−１３）を工程（ｃ−１３），（ｃ−１２），・・・，（ｃ−２），（ｃ−１）の順序で実行することによって形成される。   In more detail, the photoelectric conversion layer 184 includes steps (c-1) to (c-13) shown in FIGS. 8 to 11 as steps (c-13), (c-12),... , (C-2), (c-1) in this order.

上述した方法によって製造された太陽電池モジュール８０の電気特性は、２５℃の温度でＡＭ１．５（強度：１００ｍＷ／ｃｍ２）の擬似太陽光を基板８１側から照射して測定された。そして、擬似太陽光を照射した直後の太陽電池モジュール８０の最大出力電力を太陽電池モジュール８０の面積で除算して変換効率を求めた。 The electrical characteristics of the solar cell module 80 manufactured by the above-described method were measured by irradiating simulated sunlight of AM1.5 (intensity: 100 mW / cm 2 ) from the substrate 81 side at a temperature of 25 ° C. Then, the conversion efficiency was obtained by dividing the maximum output power of the solar cell module 80 immediately after the irradiation with the pseudo-sunlight by the area of the solar cell module 80.

また、安定化率を次の方法によって求めた。２５℃の温度でＡＭ１．５（強度：１００ｍＷ／ｃｍ２）の擬似太陽光を照射し、擬似太陽光の照射開始直後の面積１ｃｍ２当たりの最大出力電力Ｗｉと、１０００時間照射後の面積１ｃｍ２当たりの最大出力電力Ｗｅとを求め、Ｗｅ／Ｗｉを安定化率とした。そして、初期の変換効率に安定化率を乗算して安定化後変換効率を求めた。 The stabilization rate was determined by the following method. Irradiated with AM1.5 (intensity: 100 mW / cm 2 ) simulated sunlight at a temperature of 25 ° C., the maximum output power Wi per 1 cm 2 area immediately after the start of irradiation of the simulated sunlight, and the area 1 cm after 1000 hours irradiation The maximum output power We per 2 was obtained, and We / Wi was taken as the stabilization rate. Then, the conversion efficiency after stabilization was obtained by multiplying the initial conversion efficiency by the stabilization rate.

また、太陽電池モジュール１８０の電気特性は、２５℃の温度でＡＭ１．５（強度：１００ｍＷ／ｃｍ２）の擬似太陽光を透明導電膜１８５側から照射して測定された。そして、太陽電池モジュール１８０の変換効率、安定化率および安定化後変換効率は、太陽電池モジュール８０と同様にして求められた。 Moreover, the electrical characteristics of the solar cell module 180 were measured by irradiating simulated sunlight of AM1.5 (intensity: 100 mW / cm 2 ) from the transparent conductive film 185 side at a temperature of 25 ° C. The conversion efficiency, stabilization rate, and post-stabilization conversion efficiency of the solar cell module 180 were obtained in the same manner as the solar cell module 80.

以下、実験結果について説明する。図１４は、安定化率および安定化後変換効率と短絡光電流密度比との関係を示す図である。   Hereinafter, experimental results will be described. FIG. 14 is a diagram showing the relationship between the stabilization rate, the post-stabilization conversion efficiency, and the short-circuit photocurrent density ratio.

図１４において、縦軸は、安定化率および安定化後変換効率を表わし、横軸は、短絡光電流密度比を表わす。また、曲線ｋ１は、安定化率と短絡光電流密度比との関係を示し、曲線ｋ２は、安定化後変換効率と短絡光電流密度比との関係を示す。更に、安定化後変換効率は、比較例２の安定化後変換効率を“１．００”としたときの相対値である。   In FIG. 14, the vertical axis represents the stabilization rate and post-stabilization conversion efficiency, and the horizontal axis represents the short-circuit photocurrent density ratio. Curve k1 shows the relationship between the stabilization rate and the short-circuit photocurrent density ratio, and curve k2 shows the relationship between the post-stabilization conversion efficiency and the short-circuit photocurrent density ratio. Further, the post-stabilization conversion efficiency is a relative value when the post-stabilization conversion efficiency of Comparative Example 2 is “1.00”.

積層型光電変換装置の各光電変換層における短絡電流値は、以下の方法で測定する事ができる。積層型光電変換装置１０において、光電変換層３，４，５，６のそれぞれについて３００〜１１００ｎｍの波長領域での分光感度を測定する。第１光電変換層３の分光感度を測定する場合、第２光電変換層４、第３光電変換層５および第４光電変換層６で吸収され、第１短絡光電流が第２短絡光電流、第３短絡光電流および第４短絡光電流よりも小さくなるようなカラーバイアス光を積層型光電変換装置１０に照射する。この時に、積層型光電変換装置１０対してダイオードの順方向に第１光電変換装置層３の両端電圧を０Ｖとするような電圧を印加してもよい。この状態で任意パワー(数十μＷ／ｃｍ２程度）の短波長のプローブ光を積層型光電変換装置１０に照射し、その時の積層型光電変換装置１０からの出力電流を測定することで照射された波長のプローブ光に対する分光感度を測定する事が可能となる。 The short-circuit current value in each photoelectric conversion layer of the stacked photoelectric conversion device can be measured by the following method. In the stacked photoelectric conversion device 10, the spectral sensitivity in the wavelength region of 300 to 1100 nm is measured for each of the photoelectric conversion layers 3, 4, 5, and 6. When measuring the spectral sensitivity of the 1st photoelectric converting layer 3, it absorbs by the 2nd photoelectric converting layer 4, the 3rd photoelectric converting layer 5, and the 4th photoelectric converting layer 6, and the 1st short circuit photocurrent is the 2nd short circuit photocurrent, The laminated photoelectric conversion device 10 is irradiated with color bias light that is smaller than the third short-circuit photocurrent and the fourth short-circuit photocurrent. At this time, a voltage such that the voltage across the first photoelectric conversion device layer 3 is 0 V may be applied to the stacked photoelectric conversion device 10 in the forward direction of the diode. In this state, the multi-layer photoelectric conversion device 10 is irradiated with a probe light having a short wavelength of arbitrary power (several tens of μW / cm 2 ), and the output current from the multi-layer photoelectric conversion device 10 at that time is measured. It is possible to measure the spectral sensitivity to probe light of different wavelengths.

また、プローブ光の波長を３００〜１１００ｎｍの範囲で測定する事で、第１光電変換層３の分光感度を波長領域３００〜１１００ｎｍの範囲で測定が可能となる。第２光電変換層４、第３光電変換層５および第４光電変換層６の分光感度を測定する場合も同様に、分光感度測定対象の光電変換層の出力電流が、分光感度非測定対象の光電変換層の出力電流よりも低くなるようなカラーバイアス光を照射する。この時に積層型光電変換装置１０に対してダイオードの順方向に測定対象の光電変換層の両端電圧を０Ｖとするような電圧を印加してもよい。この状態で任意パワー(数十μＷ／ｃｍ２程度）の短波長のプローブ光を積層型光電変換装置１０に照射し、その時の積層型光電変換装置１０からの出力電流を測定することで照射された波長のプローブ光に対する分光感度を測定する事が可能となる。 Further, by measuring the wavelength of the probe light in the range of 300 to 1100 nm, the spectral sensitivity of the first photoelectric conversion layer 3 can be measured in the wavelength range of 300 to 1100 nm. Similarly, when measuring the spectral sensitivities of the second photoelectric conversion layer 4, the third photoelectric conversion layer 5, and the fourth photoelectric conversion layer 6, the output current of the photoelectric conversion layer of the spectral sensitivity measurement target is the spectral sensitivity non-measurement target. Color bias light is applied so as to be lower than the output current of the photoelectric conversion layer. At this time, a voltage may be applied to the stacked photoelectric conversion device 10 so that the voltage across the photoelectric conversion layer to be measured is 0 V in the forward direction of the diode. In this state, the multi-layer photoelectric conversion device 10 is irradiated with a probe light having a short wavelength of arbitrary power (several tens of μW / cm 2 ), and the output current from the multi-layer photoelectric conversion device 10 at that time is measured. It is possible to measure the spectral sensitivity to probe light of different wavelengths.

光電変換層３の短絡光電流密度Ｊｓｃ１に対する光電変換層４の短絡光電流密度Ｊｓｃ２の比である短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１を変化させて四接合の積層型光電変換装置を作製した。なお、光電変換層４のｉ型半導体層４２の膜厚を変えることによって短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１を変えた。   A short junction photocurrent density ratio Jsc2 / Jsc1, which is the ratio of the short circuit photocurrent density Jsc2 of the photoelectric conversion layer 4 to the short circuit photocurrent density Jsc1 of the photoelectric conversion layer 3, was changed to produce a four-junction stacked photoelectric conversion device. Note that the short-circuit photocurrent density ratio Jsc2 / Jsc1 was changed by changing the film thickness of the i-type semiconductor layer 42 of the photoelectric conversion layer 4.

この積層型光電変換装置の安定化率および安定化後変換効率を表１および図１４に示す。   Table 1 and FIG. 14 show the stabilization rate and post-stabilization conversion efficiency of the stacked photoelectric conversion device.

安定化率の閾値を０．８７とした。その理由は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が“１”である安定化率が０．８７であり、従来構造である二接合の積層型光電変換装置における安定化率が０．８７であるからである。   The stabilization rate threshold was 0.87. This is because the short-circuit photocurrent density ratio Jsc2 / Jsc1 is “1”, the stabilization rate is 0.87, and the stabilization rate in the conventional two-junction stacked photoelectric conversion device is 0.87. Because.

表１および図１４に示すように、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０１よりも小さい場合、安定化率は、０．８７以下となる（曲線ｋ１参照）。これは、積層型光電変換装置の全体としての安定化率が光電変換層４の安定化率の影響を受け、光電変換層４は、上述したように、膜厚が厚く、光劣化が大きいためである。   As shown in Table 1 and FIG. 14, when the short-circuit photocurrent density ratio Jsc2 / Jsc1 is smaller than 1.01, the stabilization rate is 0.87 or less (see curve k1). This is because the overall stabilization rate of the stacked photoelectric conversion device is affected by the stabilization rate of the photoelectric conversion layer 4, and the photoelectric conversion layer 4 has a large film thickness and large photodegradation as described above. It is.

短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１を１．０１以上にすると、安定化率は、０．８７を超える。そして、安定化率は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０１〜１．０４の範囲において短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１の増加に伴って大きくなる。また、安定化率は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０４よりも大きくなると、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１の増加に伴って小さくなり、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．１５よりも大きくなると、閾値（＝０．８７）よりも低下する（曲線ｋ１参照）。   When the short-circuit photocurrent density ratio Jsc2 / Jsc1 is 1.01 or more, the stabilization rate exceeds 0.87. The stabilization rate increases as the short-circuit photocurrent density ratio Jsc2 / Jsc1 increases in the range of the short-circuit photocurrent density ratio Jsc2 / Jsc1 of 1.01 to 1.04. Further, when the short-circuit photocurrent density ratio Jsc2 / Jsc1 is greater than 1.04, the stabilization rate decreases as the short-circuit photocurrent density ratio Jsc2 / Jsc1 increases, and the short-circuit photocurrent density ratio Jsc2 / Jsc1 is 1. When it becomes larger than .15, it falls below the threshold (= 0.87) (see curve k1).

安定化率は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０１以上になると、積層型光電変換装置の全体の安定化率は、膜厚が薄く、かつ、光劣化が少ない光電変換層３の安定化率の影響を大きく受けるため向上し、閾値（＝０．８７）を超える。   When the short-circuit photocurrent density ratio Jsc2 / Jsc1 is 1.01 or more, the overall stabilization rate of the stacked photoelectric conversion device is that the photoelectric conversion layer 3 has a thin film thickness and little photodegradation. It is improved because it is greatly affected by the stabilization rate, and exceeds the threshold (= 0.87).

一方、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．１５を超えると、光電変換層４の膜厚が増加することにより、光電変換層４の曲線因子（ＦＦ）に起因する安定化率の低下が大きくなり、結果として、積層型光電変換装置全体の安定化率は、閾値（＝０．８７）よりも低下する。   On the other hand, when the short-circuit photocurrent density ratio Jsc2 / Jsc1 exceeds 1.15, the film thickness of the photoelectric conversion layer 4 increases, and thus the stabilization rate is reduced due to the fill factor (FF) of the photoelectric conversion layer 4. As a result, the stabilization rate of the entire stacked photoelectric conversion device is lower than the threshold value (= 0.87).

従って、安定化率の観点からは、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１は、１．０１≦Ｊｓｃ２／Ｊｓｃ１≦１．１５の範囲が好ましい。   Therefore, from the viewpoint of the stabilization rate, the short-circuit photocurrent density ratio Jsc2 / Jsc1 is preferably in the range of 1.01 ≦ Jsc2 / Jsc1 ≦ 1.15.

安定化後変換効率は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０１よりも小さい範囲では、比較例２の１．００よりも低くなる（曲線ｋ２参照）。これは、光電変換層４の短絡光電流密度Ｊｓｃ２が小さいためである。   The conversion efficiency after stabilization is lower than 1.00 of Comparative Example 2 in the range where the short-circuit photocurrent density ratio Jsc2 / Jsc1 is smaller than 1.01 (see curve k2). This is because the short-circuit photocurrent density Jsc2 of the photoelectric conversion layer 4 is small.

短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１を１．０１以上にすると、安定化後変換効率は、比較例２の１．００を超える。そして、安定化後変換効率は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０１〜１．０６の範囲において、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１の増加に伴って大きくなる。また、安定化後変換効率は、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．０６よりも大きくなると、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１の増加に伴って小さくなり、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．３０よりも大きくなると、比較例２の１．００よりも低下する（曲線ｋ２参照）。   When the short-circuit photocurrent density ratio Jsc2 / Jsc1 is set to 1.01 or more, the post-stabilization conversion efficiency exceeds 1.00 of Comparative Example 2. The post-stabilization conversion efficiency increases with an increase in the short-circuit photocurrent density ratio Jsc2 / Jsc1 when the short-circuit photocurrent density ratio Jsc2 / Jsc1 is in the range of 1.01 to 1.06. Further, when the short-circuit photocurrent density ratio Jsc2 / Jsc1 is greater than 1.06, the post-stabilization conversion efficiency decreases as the short-circuit photocurrent density ratio Jsc2 / Jsc1 increases, and the short-circuit photocurrent density ratio Jsc2 / Jsc1. When it becomes larger than 1.30, it will fall from 1.00 of the comparative example 2 (refer curve k2).

短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１を１．０１以上にすると、光電変換層４の変換効率の向上効果、および積層型光電変換装置全体としての安定化率の向上によって、積層型光電変換装置全体としての安定化後変換効率は、比較例２の１．００よりも高くなる。   When the short-circuit photocurrent density ratio Jsc2 / Jsc1 is set to 1.01 or more, the improvement effect of the conversion efficiency of the photoelectric conversion layer 4 and the improvement of the stabilization rate of the entire stacked photoelectric conversion device result in the entire stacked photoelectric conversion device. The conversion efficiency after stabilization is higher than 1.00 of Comparative Example 2.

また、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．１５を超えて安定化率が低下しても、光電変換層４は、高い開放電圧Ｖｏｃおよび曲線因子ＦＦを維持するので、積層型光電変換装置全体としての安定化後変換効率は、比較例２の１．００よりも高い水準を維持する。   In addition, even if the short-circuit photocurrent density ratio Jsc2 / Jsc1 exceeds 1.15 and the stabilization rate decreases, the photoelectric conversion layer 4 maintains a high open circuit voltage Voc and a fill factor FF, so that the stacked photoelectric conversion device The overall post-stabilized conversion efficiency is maintained at a level higher than 1.00 of Comparative Example 2.

しかし、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１が１．３０を超えると、光電変換層４の膜厚の増加によって、光電変換層５，６の光電流が小さくなり、短絡光電流密度が減少することによって、積層型光電変換装置全体としての安定化後変換効率は、比較例２の１．００よりも低くなる。   However, when the short-circuit photocurrent density ratio Jsc2 / Jsc1 exceeds 1.30, the photoelectric current of the photoelectric conversion layers 5 and 6 decreases due to the increase in the film thickness of the photoelectric conversion layer 4, and the short-circuit photocurrent density decreases. Therefore, the post-stabilization conversion efficiency of the stacked photoelectric conversion device as a whole is lower than 1.00 of Comparative Example 2.

従って、安定化後変換効率の観点からは、短絡光電流密度比Ｊｓｃ２／Ｊｓｃ１は、１．０１≦Ｊｓｃ２／Ｊｓｃ１≦１．３０の範囲が好ましい。   Therefore, from the viewpoint of conversion efficiency after stabilization, the short-circuit photocurrent density ratio Jsc2 / Jsc1 is preferably in the range of 1.01 ≦ Jsc2 / Jsc1 ≦ 1.30.

上記においては、基板１側から光が入射するスーパーストレート型の積層型光電変換装置１０と、基板１と反対側から光が入射するサブストレート型の積層型光電変換装置１０Ａとについて説明した。   In the above description, the super straight type stacked photoelectric conversion device 10 in which light enters from the substrate 1 side and the substrate type stacked photoelectric conversion device 10A in which light enters from the opposite side of the substrate 1 have been described.

そして、積層型光電変換装置１０において、光電変換層３，４の各々は、ｐｉｎ接合を有し、非晶質シリコン系半導体からなり、光電変換層５，６の各々は、ｐｉｎ接合を有し、微結晶シリコン系半導体からなり、光電変換層４の短絡光電流密度は、光電変換層３の短絡光電流密度よりも大きい。   In the stacked photoelectric conversion device 10, each of the photoelectric conversion layers 3 and 4 has a pin junction and is made of an amorphous silicon-based semiconductor, and each of the photoelectric conversion layers 5 and 6 has a pin junction. The short-circuit photocurrent density of the photoelectric conversion layer 4 is higher than the short-circuit photocurrent density of the photoelectric conversion layer 3.

また、積層型光電変換装置１０Ａにおいて、光電変換層１６，１７の各々は、ｐｉｎ接合を有し、非晶質シリコン系半導体からなり、光電変換層１４，１５の各々は、ｐｉｎ接合を有し、微結晶シリコン系半導体からなり、光電変換層１６の短絡光電流密度は、光電変換層１７の短絡光電流密度よりも大きい。   In the stacked photoelectric conversion device 10A, each of the photoelectric conversion layers 16 and 17 has a pin junction and is made of an amorphous silicon-based semiconductor, and each of the photoelectric conversion layers 14 and 15 has a pin junction. The short-circuit photocurrent density of the photoelectric conversion layer 16 is larger than the short-circuit photocurrent density of the photoelectric conversion layer 17.

従って、この発明の実施の形態による積層型光電変換装置は、各々がｐｉｎ接合を有し、且つ、非晶質シリコン系半導体からなる第１の光電変換層および第２の光電変換層と、各々がｐｉｎ接合を有し、且つ、微結晶シリコン系半導体からなる第３の光電変換層および第４の光電変換層とを備え、第１の光電変換層、第２の光電変換層、第３の光電変換層および第４の光電変換層は、光入射側から第１の光電変換層、第２の光電変換層、第３の光電変換層および第４の光電変換層の順で積層され、第２の光電変換層の短絡光電流密度は、第１の光電変換層の短絡光電流密度よりも大きければよい。   Therefore, the stacked photoelectric conversion device according to the embodiment of the present invention includes a first photoelectric conversion layer and a second photoelectric conversion layer each having a pin junction and made of an amorphous silicon-based semiconductor. Includes a third photoelectric conversion layer and a fourth photoelectric conversion layer each having a pin junction and made of a microcrystalline silicon-based semiconductor, and includes a first photoelectric conversion layer, a second photoelectric conversion layer, and a third photoelectric conversion layer. The photoelectric conversion layer and the fourth photoelectric conversion layer are laminated in the order of the first photoelectric conversion layer, the second photoelectric conversion layer, the third photoelectric conversion layer, and the fourth photoelectric conversion layer from the light incident side. The short-circuit photocurrent density of the second photoelectric conversion layer may be larger than the short-circuit photocurrent density of the first photoelectric conversion layer.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、積層型光電変換装置に適用される。   The present invention is applied to a stacked photoelectric conversion device.

１，８１，１８１ 基板、２，７，１３，１８，８２，８４，１８３，１８５ 透明導電膜、３〜６，１４〜１７，８３，１８４ 光電変換層、８，８５ 裏面電極、１０，１０Ａ 積層型光電変換装置、１１ 絶縁性基板、１２，１８２ 反射電極層、９ グリッド電極、３１，４１，５１，６１，１４３，１５３，１６３，１７３ ｐ型半導体層、３２，４２，５２，６２，１４２，１５２，１２，１７２ ｉ型半導体層、３３，４３，５３，６３，１４１，１５１，１６１，１７１ ｎ型半導体層、８０，１８０ 太陽電池モジュール、８６，８８，１８６，１８８ 分離溝、８７，１８７ コンタクトライン、８９，１８９ 電極、１００，１００Ａ プラズマ装置、１０１，１３１ チャンバ、１０２，１３２Ａ〜１３２Ｄ アノード電極、１０３，１３３Ａ〜１３３Ｄ カソード電極、１０４，１３４Ａ〜１３４Ｄ 配管、１０５，１３５ ガス供給装置、１０６，１３６ 排気管、１０７，１３７ ゲートバルブ、１０８，１３８ ポンプ、１０９，１３９ インピーダンス整合回路、１１０，１４０ 電源、１５１，１５２ バスバー、１５３，１５４ リード線、１５７ 封止材、１５８裏面シート、１５９ 端子ボックス、５１１，６１１ ｐ１層、５１２，６１２ ｐ２層。   1, 81, 181 Substrate, 2, 7, 13, 18, 82, 84, 183, 185 Transparent conductive film, 3-6, 14-17, 83, 184 Photoelectric conversion layer, 8, 85 Back electrode, 10, 10A Laminated photoelectric conversion device, 11 Insulating substrate, 12, 182 Reflective electrode layer, 9 Grid electrode, 31, 41, 51, 61, 143, 153, 163, 173 P-type semiconductor layer, 32, 42, 52, 62, 142, 152, 12, 172 i-type semiconductor layer, 33, 43, 53, 63, 141, 151, 161, 171 n-type semiconductor layer, 80, 180 solar cell module, 86, 88, 186, 188 separation groove, 87 187 contact line 89,189 electrode 100,100A plasma device 101,131 chamber 102,132A-132D anode electrode 1 3, 133A to 133D Cathode electrode, 104, 134A to 134D Piping, 105, 135 Gas supply device, 106, 136 Exhaust pipe, 107, 137 Gate valve, 108, 138 Pump, 109, 139 Impedance matching circuit, 110, 140 Power supply 151, 152 Bus bar, 153, 154 Lead wire, 157 sealing material, 158 back sheet, 159 terminal box, 511, 611 p1 layer, 512, 612 p2 layer.

Claims (4)

各々がｐｉｎ接合を有し、且つ、非晶質シリコン系半導体からなる第１の光電変換層および第２の光電変換層と、
各々がｐｉｎ接合を有し、且つ、微結晶シリコン系半導体からなる第３の光電変換層および第４の光電変換層とを備え、
前記第１の光電変換層、前記第２の光電変換層、前記第３の光電変換層および前記第４の光電変換層は、光入射側から前記第１の光電変換層、前記第２の光電変換層、前記第３の光電変換層および前記第４の光電変換層の順で積層され、
前記第２の光電変換層の短絡光電流密度は、前記第１の光電変換層の短絡光電流密度よりも大きい、積層型光電変換装置。 A first photoelectric conversion layer and a second photoelectric conversion layer each having a pin junction and made of an amorphous silicon-based semiconductor;
A third photoelectric conversion layer and a fourth photoelectric conversion layer each having a pin junction and made of a microcrystalline silicon-based semiconductor;
The first photoelectric conversion layer, the second photoelectric conversion layer, the third photoelectric conversion layer, and the fourth photoelectric conversion layer are formed of the first photoelectric conversion layer and the second photoelectric conversion layer from the light incident side. The conversion layer, the third photoelectric conversion layer and the fourth photoelectric conversion layer are stacked in this order,
The stacked photoelectric conversion device, wherein a short-circuit photocurrent density of the second photoelectric conversion layer is larger than a short-circuit photocurrent density of the first photoelectric conversion layer. 前記第１および第２の光電変換層のｉ型半導体層は、非晶質シリコンからなり、
前記第３および第４の光電変換層のｉ型半導体層は、微結晶シリコンからなる、請求項１に記載の積層型光電変換装置。 The i-type semiconductor layers of the first and second photoelectric conversion layers are made of amorphous silicon,
The stacked photoelectric conversion device according to claim 1, wherein the i-type semiconductor layers of the third and fourth photoelectric conversion layers are made of microcrystalline silicon. 前記第１および第２の光電変換層の短絡光電流密度は、前記第３および第４の光電変換層のいずれの短絡光電流密度よりも大きい、請求項１または請求項２に記載の積層型光電変換装置。   3. The stacked type according to claim 1, wherein a short-circuit photocurrent density of the first and second photoelectric conversion layers is larger than any one of the third and fourth photoelectric conversion layers. Photoelectric conversion device. 前記第１の光電変換層の短絡光電流密度に対する前記第２の光電変換層の短絡光電流密度の比は、１．０１〜１．３０である、請求項１から請求項３のいずれか１項に記載の積層型光電変換装置。   4. The ratio of the short-circuit photocurrent density of the second photoelectric conversion layer to the short-circuit photocurrent density of the first photoelectric conversion layer is 1.01 to 1.30. 5. The stacked photoelectric conversion device according to the item.
JP2013105821A 2013-05-20 2013-05-20 Laminated photoelectric conversion device Pending JP2014229646A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013105821A JP2014229646A (en) 2013-05-20 2013-05-20 Laminated photoelectric conversion device
PCT/JP2014/059932 WO2014188801A1 (en) 2013-05-20 2014-04-04 Laminated photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013105821A JP2014229646A (en) 2013-05-20 2013-05-20 Laminated photoelectric conversion device

Publications (1)

Publication Number Publication Date
JP2014229646A true JP2014229646A (en) 2014-12-08

Family

ID=51933367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013105821A Pending JP2014229646A (en) 2013-05-20 2013-05-20 Laminated photoelectric conversion device

Country Status (2)

Country Link
JP (1) JP2014229646A (en)
WO (1) WO2014188801A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02378A (en) * 1987-12-15 1990-01-05 Sharp Corp Amorphous solar cell
JP3768672B2 (en) * 1998-02-26 2006-04-19 キヤノン株式会社 Multilayer photovoltaic device
JP2002118273A (en) * 2000-10-05 2002-04-19 Kanegafuchi Chem Ind Co Ltd Integrated hybrid thin film photoelectric conversion device
JP2004165394A (en) * 2002-11-13 2004-06-10 Canon Inc Stacked photovoltaic element
JP2004335823A (en) * 2003-05-09 2004-11-25 Canon Inc Photovoltaic element and method for forming it

Also Published As

Publication number Publication date
WO2014188801A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN109004053B (en) Crystalline silicon/thin film silicon heterojunction solar cell with double-sided light receiving function and manufacturing method thereof
Lambertz et al. Microcrystalline silicon–oxygen alloys for application in silicon solar cells and modules
KR101024288B1 (en) Silicon based thin film solar cell
TWI438904B (en) Method for obtaining high performance thin film devices deposited on highly textured substrates
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
US6784361B2 (en) Amorphous silicon photovoltaic devices
JP2006319068A (en) Multi-junction silicone thin film photoelectric converter and its manufacturing method
JPH05243596A (en) Manufacture of laminated type solar cell
US20080174028A1 (en) Method and Apparatus For A Semiconductor Structure Forming At Least One Via
US20120145239A1 (en) Photoelectric converter and method for producing same
Söderström et al. ZnO Transparent conductive oxide for thin film silicon solar cells
WO2011105160A1 (en) Thin film photoelectric conversion device and process for production thereof
Multone et al. Triple-junction amorphous/microcrystalline silicon solar cells: Towards industrially viable thin film solar technology
JP2009094198A (en) Manufacturing method of hybrid thin film solar battery
US20110120534A1 (en) Thin film solar cell and manufacturing method thereof
JP6047494B2 (en) Thin film photoelectric conversion device and manufacturing method thereof
WO2013168515A1 (en) Photovoltaic device and method for producing same
WO2014188801A1 (en) Laminated photoelectric conversion device
Dikshit et al. SHJ solar cells on an adequately thin c-Si wafer with dome-like front and double-layer ITO nanoparticles as rear light trapping arrangements
JP2002134769A (en) Crystal system solar cell and its producing method
JP2007189266A (en) Stacked photovoltaic element
JP2010283162A (en) Solar cell and method for manufacturing the same
JP2006332162A (en) Silicone stacked thin film solar cell
US20040187915A1 (en) Stacked photovoltaic element and current balance adjustment method
JP2011181852A (en) Thin film photoelectric conversion device and method of manufacturing thin film photoelectric conversion device