JP2014222969A - 電圧変換装置 - Google Patents

Abstract

【課題】回路素子の電圧降下、回路素子の温度変化及びバラツキによる影響を受けず、降圧変換及び昇圧変換がシームレスに切替わる電圧変換装置の提供。【解決手段】入力電圧を降圧変換した出力電圧及び降圧目標電圧の差を検出し、検出した差に基づき、降圧用スイッチング素子２をＰＷＭ制御するＰＷＭ信号を作成する降圧用ＰＷＭ信号作成回路８と、入力電圧を昇圧変換した出力電圧及び昇圧目標電圧の差を検出し、検出した差に基づき、昇圧用スイッチング素子３をＰＷＭ制御するＰＷＭ信号を作成する昇圧用ＰＷＭ信号作成回路７と、降圧用ＰＷＭ信号作成回路８が制御目標とする降圧目標電圧を、昇圧用ＰＷＭ信号作成回路７が制御目標とする昇圧目標電圧より所定量高くする手段１０とを備える構成である。【選択図】図１

Description

本発明は、降圧する為に、入力電圧をＰＷＭ（Pulse Width Modulation）制御によりスイッチングする降圧用スイッチング素子と、昇圧する為に、入力電圧及び固定電位間をＰＷＭ制御によりスイッチングする昇圧用スイッチング素子とを備え、入力電圧を目標電圧に降圧変換又は昇圧変換して出力する電圧変換装置に関するものである。

図８は、従来の電圧変換装置の構成例を示す回路図である。
この電圧変換装置は、直流の入力電圧Ｖinが、Ｎチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）２のドレインに与えられ、ＦＥＴ２のソースは、コイル１の一方の端子、及びダイオード４のカソードに接続されている。ダイオード４のアノードは接地され、コイル１の他方の端子は、Ｎチャネル型ＭＯＳＦＥＴ３のドレイン、及びダイオード５のアノードに接続されている。

ＦＥＴ３のソースは接地され、ダイオード５のアノードは、平滑コンデンサＣ３の正極に接続され、平滑コンデンサＣ３の負極は接地されている。
ＦＥＴ２，３の各ゲートは、制御部６に個別に接続され、ＦＥＴ２，３は、制御部６により、それぞれＰＷＭ制御される。
平滑コンデンサＣ３の両端子間から、この電圧変換装置の出力電圧Ｖout が出力され、入力電圧Ｖin及び出力電圧Ｖout は、制御部６で検出され読込まれる。

このような構成の電圧変換装置では、制御部６は、所望の入出力電圧比Ｖout ／Ｖinによる出力電圧Ｖout を得る為に、図９に示すようなデューティ比の降圧用ＰＷＭ信号及び昇圧用ＰＷＭ信号をＦＥＴ２及び３のゲートに与える。
即ち、入出力電圧比がＶout ／Ｖin＜１であり、入力電圧Ｖinを降圧する場合、降圧用ＰＷＭ信号のデューティ比は、入出力電圧比Ｖout ／Ｖinに応じて定められ、入出力電圧比Ｖout ／Ｖinが１に近付けば、１００％に近付いて行く。この場合、昇圧用ＰＷＭ信号のデューティ比は０％であり、ＦＥＴ３はオフになっている。

入出力電圧比がＶout ／Ｖin＞１であり、入力電圧Ｖinを昇圧する場合、昇圧用ＰＷＭ信号のデューティ比は、入出力電圧比Ｖout ／Ｖinに応じて定められ、入出力電圧比Ｖout ／Ｖinが１より大きくなる程、０％より大きくなって行く。この場合、降圧用ＰＷＭ信号のデューティ比は１００％であり、ＦＥＴ２はオンになっている。

特許文献１には、入力電圧が出力電圧よりも大幅に高い期間、すなわち操作量が所定値ａ以下の期間では、第２の半導体スイッチ素子を常時オフ制御し、第１の半導体スイッチ素子を所定のオンデューティでオンオフ制御する降圧モードとする電源回路が記載されている。入力電圧が出力電圧よりも大幅に低い期間、すなわち操作量が所定値ｂ以上の期間では、第１の半導体スイッチ素子を常時オン制御し、第２の半導体スイッチ素子を所定のオンデューティでオンオフ制御する昇圧モードとする。入力電圧と出力電圧との電位差が小さい期間、すなわち操作量がａより大きくｂより小さい期間では、第１，第２の半導体スイッチ素子をそれぞれ適当なオンデューティで制御する昇降圧モードとする。これにより、簡易な制御方法により入力電圧と出力電圧との差に応じたスイッチング制御を行う。

特許文献２には、同一のチョークコイルにそれぞれ接続される降圧用チョッパトランジスタ及び昇圧用チョッパトランジスタと、入力電圧と所要出力電圧との大小を比較判別する入力電圧判別回路と、この入力電圧判別回路からの出力に応じて降圧用及び昇圧用チョッパトランジスタを択一的に動作させる切替回路とを備えた電源装置が開示されている。

特開２０１２−２９３６２号公報 特開昭６２−１８９７０号公報

上述した従来の電圧変換装置では、例えば、降圧変換から昇圧変換に切替わる際は、図１０Ａに示すように、降圧用ＰＷＭ信号のデューティ比が１００％に到達するのと同時に、昇圧用ＰＷＭ信号のデューティ比が０％から増加し始めるのが理想的である。また、そのとき、出力電圧Ｖout が、図１０Ｂに示すように滑らかに増加し、出力電流が、図１０Ｃに示すように切れ目変動無く（シームレスに）流れ続けるのが理想的である。

降圧変換から昇圧変換への切替えの判断は、入力電圧Ｖin及び出力電圧Ｖout を比較することにより可能であるが、出力電圧Ｖout の電圧変換装置内の回路素子による電圧降下（図１０Ａ）、回路素子の温度変化及びバラツキを考慮する必要があるという問題がある。
例えば、図１１Ａに示すように、降圧変換から昇圧変換への切替えが早過ぎる場合、いきなり昇圧されて、図１１Ｂに示すように、出力電圧が不連続的に高くなる部分ＰＡが発生する。
また、図１２Ａに示すように、降圧変換から昇圧変換への切替えが遅過ぎる場合、遅過ぎる分、昇圧されないので、図１２Ｂに示すように、出力電圧が高くならない部分ＰＢが発生する。

本発明は、上述したような事情に鑑みてなされたものであり、降圧変換及び昇圧変換を切替える際に、回路素子の電圧降下、回路素子の温度変化及びバラツキによる影響を受けず、降圧変換及び昇圧変換がシームレスに切替わる電圧変換装置を提供することを目的とする。

本発明に係る電圧変換装置は、それぞれ降圧及び昇圧する為に、入力電圧並びに入力電圧及び固定電位間をそれぞれＰＷＭ制御によりスイッチングする降圧用スイッチング素子及び昇圧用スイッチング素子を備え、入力電圧を目標電圧に降圧変換又は昇圧変換して出力する電圧変換装置において、入力電圧を降圧変換した出力電圧及び降圧目標電圧の差を検出し、検出した差に基づき、前記降圧用スイッチング素子をＰＷＭ制御するＰＷＭ信号を作成する降圧用ＰＷＭ信号作成回路と、入力電圧を昇圧変換した出力電圧及び昇圧目標電圧の差を検出し、検出した差に基づき、前記昇圧用スイッチング素子をＰＷＭ制御するＰＷＭ信号を作成する昇圧用ＰＷＭ信号作成回路と、前記降圧用ＰＷＭ信号作成回路が制御目標とする降圧目標電圧を、前記昇圧用ＰＷＭ信号作成回路が制御目標とする昇圧目標電圧より所定量高くする手段とを備えることを特徴とする。

この電圧変換装置では、スイッチングする降圧用スイッチング素子及び昇圧用スイッチング素子が、それぞれ降圧及び昇圧する為に、入力電圧並びに入力電圧及び固定電位間をそれぞれＰＷＭ制御によりスイッチングし、入力電圧を目標電圧に降圧変換又は昇圧変換して出力する。
降圧用ＰＷＭ信号作成回路が、入力電圧を降圧変換した出力電圧及び降圧目標電圧の差を検出し、検出した差に基づき、降圧用スイッチング素子をＰＷＭ制御するＰＷＭ信号を作成する。昇圧用ＰＷＭ信号作成回路が、入力電圧を昇圧変換した出力電圧及び昇圧目標電圧の差を検出し、検出した差に基づき、昇圧用スイッチング素子をＰＷＭ制御するＰＷＭ信号を作成する。高くする手段が、降圧用ＰＷＭ信号作成回路が制御目標とする降圧目標電圧を、昇圧用ＰＷＭ信号作成回路が制御目標とする昇圧目標電圧より所定量高くする。これにより、昇圧用ＰＷＭ信号作成回路が作成したＰＷＭ信号のデューティ比が下限値より大きい状態、及び降圧用ＰＷＭ信号作成回路が作成したＰＷＭ信号のデューティ比が上限値より小さい状態が同時的に生起する。

本発明に係る電圧変換装置によれば、降圧変換及び昇圧変換を切替える際に、回路素子の電圧降下、回路素子の温度変化及びバラツキによる影響を受けず、降圧変換及び昇圧変換がシームレスに切替わる電圧変換装置を実現することができる。

本発明に係る電圧変換装置の実施の形態の構成を示す回路図である。 本発明に係る電圧変換装置の目標電圧及びデューティ比を説明する為の特性図である。 電圧変換装置の動作を説明する為の説明図である。 本発明に係る電圧変換装置の動作を説明する為の説明図である。 本発明に係る電圧変換装置の動作を説明する為の説明図である。 本発明に係る電圧変換装置の動作を説明する為の説明図である。 本発明に係る電圧変換装置の実施の形態の制御部の内部構成を示す回路図である。 従来の電圧変換装置の構成例を示す回路図である。 従来の電圧変換装置のデューティ比を説明する為の特性図である。 従来の電圧変換装置の動作の例を説明する為の説明図である。 従来の電圧変換装置の動作の例を説明する為の説明図である。 従来の電圧変換装置の動作の例を説明する為の説明図である。

以下に、本発明をその実施の形態を示す図面に基づき説明する。
（実施の形態１）
図１は、本発明に係る電圧変換装置の実施の形態１の構成を示す回路図である。
この電圧変換装置は、直流の入力電圧Ｖinが、Ｎチャネル型ＭＯＳＦＥＴ２のドレインに与えられ、ＦＥＴ２のソースは、コイル１の一方の端子、及びダイオード４のカソードに接続されている。ダイオード４のアノードは接地され、コイル１の他方の端子は、Ｎチャネル型ＭＯＳＦＥＴ３のドレイン、及びダイオード５のアノードに接続されている。

ＦＥＴ３のソースは接地され、ダイオード５のアノードは、平滑コンデンサＣ３の正極に接続され、平滑コンデンサＣ３の負極は接地されている。
ＦＥＴ２のゲートは、降圧用ＰＷＭ信号作成回路８に、ＦＥＴ３のゲートは、昇圧用ＰＷＭ信号作成回路７に接続され、ＦＥＴ２，３は、降圧用ＰＷＭ信号作成回路８、昇圧用ＰＷＭ信号作成回路７によりそれぞれＰＷＭ制御される。
平滑コンデンサＣ３の両端子間から、この電圧変換装置の出力電圧Ｖout が出力され、入力電圧Ｖin及び出力電圧Ｖout は、マイクロコンピュータを備えた制御部１０で検出され読込まれる。また、出力電圧Ｖout は、降圧用ＰＷＭ信号作成回路８及び昇圧用ＰＷＭ信号作成回路７に与えられる。

昇圧用ＰＷＭ信号作成回路７は、反転入力端子に抵抗Ｒ１を通じて出力電圧Ｖout が与えられ、非反転入力端子に制御部１０から目標電圧ｒｅｆ１（昇圧目標電圧）が与えられるエラーアンプ１３と、三角波信号Ｗ１を発振作成する三角波作成回路１２とを備えている。また、反転入力端子に三角波作成回路１２から三角波信号Ｗ１を与えられ、非反転入力端子にエラーアンプ１３の出力信号が与えられ、出力信号をＦＥＴ３のゲートへ与えるコンパレータ１１を備えている。
エラーアンプ１３には、直列接続された抵抗Ｒ３及びコンデンサＣ１と抵抗Ｒ４とが並列接続された負帰還回路が外付けされ、エラーアンプ１３のゲインは小さい。

降圧用ＰＷＭ信号作成回路８は、反転入力端子に抵抗Ｒ２を通じて出力電圧Ｖout が与えられ、非反転入力端子に制御部１０から目標電圧ｒｅｆ２（降圧目標電圧）が与えられるエラーアンプ２３と、三角波信号Ｗ２を発振作成する三角波作成回路２２とを備えている。また、反転入力端子に三角波作成回路２２から三角波信号Ｗ２を与えられ、非反転入力端子にエラーアンプ２３の出力信号が与えられ、出力信号をＦＥＴ２のゲートへ与えるコンパレータ２１を備えている。
エラーアンプ２３には、直列接続された抵抗Ｒ５及びコンデンサＣ２と抵抗Ｒ６とが並列接続された負帰還回路が外付けされ、エラーアンプ２３のゲインは小さい。

制御部１０は、昇圧用ＰＷＭ信号作成回路７における目標電圧ｒｅｆ１、及び降圧用ＰＷＭ信号作成回路８における目標電圧ｒｅｆ２を、所定量の差を付加して、ｒｅｆ１＜ｒｅｆ２となるように制御する。但し、目標電圧ｒｅｆ１，ｒｅｆ２の差は、三角波信号Ｗ１、Ｗ２の波高値に比べて十分小さいものとする。
これにより、図２に示すように、昇圧用ＰＷＭ信号作成回路７が作成したＰＷＭ信号のデューティ比が下限値（０％）より大きい状態、及び降圧用ＰＷＭ信号作成回路８が作成したＰＷＭ信号のデューティ比が上限値（１００％）より小さい状態が同時的に生起し、この生起した状態で、昇圧変換及び降圧変換の切替えが行われる。

昇圧用ＰＷＭ信号作成回路７及び降圧用ＰＷＭ信号作成回路８が、それぞれ個別に作動する場合、目標電圧ｒｅｆが同じであれば、図３に示すように、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号の各デューティ比の増減が同調する為、両回路全体では、ゲイン増幅し、発振を起こす虞がある。目標電圧ｒｅｆ１，ｒｅｆ２を、所定量の差を付加して、ｒｅｆ１＜ｒｅｆ２となるように制御することにより、この発振を防止することができる。

このような構成の電圧変換装置では、出力電圧Ｖout の変化に対し、エラーアンプ１３，２３の出力信号の変化が時間遅れを伴って作動するようにすることで、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号の各デューティ比が少しずつ変化する。
出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２より高い場合、エラーアンプ１３，２３の出力が低下し、各デューティ比も低下するが、これに対して、出力電圧Ｖout が低下して行き、各デューティ比が増加する方向に反転する。（デューティ比が０％迄下ってしまう前に、出力電圧Ｖout が目標電圧を下回り、デューティ比が増加する方向に転じる。）

出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２より低い場合、昇圧用ＰＷＭ信号作成回路７及び降圧用ＰＷＭ信号作成回路８は、何れもデューティ比を増加させ、出力電圧Ｖout を上昇させる方向に作動する。
出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２より高い場合、昇圧用ＰＷＭ信号作成回路７及び降圧用ＰＷＭ信号作成回路８は、何れもデューティ比を減少させ、出力電圧Ｖout を下降させる方向に作動する。
出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２より低い場合も高い場合も、出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２へ向かうように作動し、いずれの場合も、出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２間に入る。

出力電圧Ｖout が、図４Ａに示すように、目標電圧ｒｅｆ１，ｒｅｆ２間にある場合、出力電圧Ｖout が目標電圧ｒｅｆ１近辺であれば、昇圧用ＰＷＭ信号作成回路７のエラーアンプ１３の出力変化が鈍るが、出力電圧Ｖout は目標電圧ｒｅｆ２より低い為、降圧用ＰＷＭ信号作成回路８はデューティ比を増加させる（図４Ｂ）。降圧用ＰＷＭ信号作成回路８がデューティ比を増加させると、出力電圧Ｖout が目標電圧ｒｅｆ１よりも更に高くなり、昇圧用ＰＷＭ信号作成回路７はデューティ比を減少させる（図４Ｃ）。

一方、出力電圧Ｖout が、図４Ａに示すように、目標電圧ｒｅｆ１，ｒｅｆ２間にある場合に、出力電圧Ｖout が目標電圧ｒｅｆ２近辺であれば、降圧用ＰＷＭ信号作成回路８のエラーアンプ２３の出力変化が鈍るが、出力電圧Ｖout は目標電圧ｒｅｆ１より高い為、昇圧用ＰＷＭ信号作成回路７はデューティ比を減少させる（図４Ｃ）。昇圧用ＰＷＭ信号作成回路７がデューティ比を減少させると、出力電圧Ｖout が目標電圧ｒｅｆ２よりも更に低くなり、降圧用ＰＷＭ信号作成回路８はデューティ比を増加させる（図４Ｂ）。

このように、出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２間にある場合、昇圧用ＰＷＭ信号作成回路７及び降圧用ＰＷＭ信号作成回路８のそれぞれのデューティ比は、増減が互いに逆方向になる。
エラーアンプ１３，２３のゲインが大きい場合、この動きを続けて行くと、昇圧用ＰＷＭ信号作成回路７のデューティ比が減少し切るか、降圧用ＰＷＭ信号作成回路８のデューティ比が増加し切るかが択一的に生じ、そのときの入力電圧Ｖin及び目標電圧ｒｅｆ１，ｒｅｆ２の大小関係に従い、昇圧動作又は降圧動作に収束する。

入力電圧Ｖinが目標電圧ｒｅｆ２より高い場合、昇圧用ＰＷＭ信号作成回路７のデューティ比が下限値（例えば０％）で、降圧用ＰＷＭ信号作成回路８のデューティ比がある値で、出力電圧Ｖout と目標電圧ｒｅｆ２とが平衡状態になる。電圧変換装置は降圧動作を実行している状態となる。
入力電圧Ｖinが目標電圧ｒｅｆ１より低い場合、降圧用ＰＷＭ信号作成回路８のデューティ比が上限値（例えば１００％）で、昇圧用ＰＷＭ信号作成回路７のデューティ比がある値で、出力電圧Ｖout と目標電圧ｒｅｆ１とが平衡状態になる。電圧変換装置は昇圧動作を実行している状態となる。

以上により、出力電圧Ｖout が目標電圧ｒｅｆ１，ｒｅｆ２間にあるとき、図５に示すように、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号の各デューティ比は、増減が互いに逆方向になり、また、出力電圧Ｖout の変化が遅くなる（ゲイン低減）ので、電圧変換装置が発振するのを防止することができる。
昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号のデューティ比の何れかが、上限値又は下限値に達したところで、その他方の目標値に準じた出力電圧Ｖout で動作が安定し、これにより、図６に示すように、降圧変換及び昇圧変換をシームレスに切替えることができる。

尚、昇圧用ＰＷＭ信号作成回路７及び降圧用ＰＷＭ信号作成回路８が個別に作動する場合、ある出力電圧Ｖout を得る為の昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号の各デューティ比の組合せは、無数に存在することになる。しかし、上記の方法で、昇圧用ＰＷＭ信号のデューティ比の下限値を０％，降圧用ＰＷＭ信号のデューティ比の上限値を１００％とすれば、この問題も解決できる。

昇圧用ＰＷＭ信号のデューティ比をＤboost、降圧用ＰＷＭ信号のデューティ比をＤdropとすると、入力電圧Ｖin及び出力電圧Ｖout の関係は、下式で表される。
Ｖout ＝Ｖin×Ｄdrop×１／（１−Ｄboost）
例えば、Ｄdrop＝１００％，Ｄboost＝５０％の場合でも、Ｄdrop＝５０％，Ｄboost＝７５％の場合でも、Ｖout ＝Ｖin×２を得ることができる。
デューティ比が１００％又は０％でない状態では、ＦＥＴ２，３はスイッチングを行っており、そのような場合（５０％、７５％等）は、無用なスイッチングロスが発生する為、デューティ比が１００％又は０％となっていることが望ましい。

（実施の形態２）
図７は、本発明に係る電圧変換装置の実施の形態２の制御部１０の内部構成を示す回路図である。
この制御部１０は、入力電圧Ｖin及び出力電圧Ｖout が個別に与えられ読込むマイクロコンピュータ（以下、マイコンと記載）２４を備えている。マイコン２４は、読込んだ入力電圧Ｖin及び出力電圧Ｖout に基づき、目標電圧を設定し、その目標電圧を得る為のＰＷＭ信号を作成し、作成したＰＷＭ信号によりＮＰＮ型トランジスタＴｒをスイッチングする。

トランジスタＴｒのエミッタは接地され、コレクタは抵抗Ｒ１４，Ｒ１１を通じて制御電源に接続されている。制御電源及び接地端子間には、抵抗Ｒ１１、Ｒ１２、Ｒ１３の分圧回路、抵抗Ｒ１１、Ｒ１２、Ｒ１６、コンデンサＣ４の分圧回路、抵抗Ｒ１１、Ｒ１５、コンデンサＣ５の分圧回路が構成されている。
目標電圧ｒｅｆ１は、コンデンサＣ４の正極から得られ、エラーアンプ１３の非反転入力端子に与えられる。目標電圧ｒｅｆ２は、コンデンサＣ５の正極から得られ、エラーアンプ２３の非反転入力端子に与えられる。

マイコン２４は、作成したＰＷＭ信号によりトランジスタＴｒをスイッチングして所要の電圧を分圧回路内で作成し、作成した電圧に基づき、所定量の差を有する目標電圧ｒｅｆ１，ｒｅｆ２が、それぞれの分圧回路で作成される。その他の構成及び動作は、上述した実施の形態１の構成及び動作と同様であるので、説明を省略する。

１ コイル
２，３ ＦＥＴ
４，５ ダイオード
７ 昇圧用ＰＷＭ信号作成回路
８ 降圧用ＰＷＭ信号作成回路
１０ 制御部（所定量高くする手段）
１１，２１ コンパレータ
１２，２２ 三角波作成回路
１３，２３ エラーアンプ
Ｃ３ 平滑コンデンサ

Claims (1)

1. それぞれ降圧及び昇圧する為に、入力電圧並びに入力電圧及び固定電位間をそれぞれＰＷＭ制御によりスイッチングする降圧用スイッチング素子及び昇圧用スイッチング素子を備え、入力電圧を目標電圧に降圧変換又は昇圧変換して出力する電圧変換装置において、
   入力電圧を降圧変換した出力電圧及び降圧目標電圧の差を検出し、検出した差に基づき、前記降圧用スイッチング素子をＰＷＭ制御するＰＷＭ信号を作成する降圧用ＰＷＭ信号作成回路と、入力電圧を昇圧変換した出力電圧及び昇圧目標電圧の差を検出し、検出した差に基づき、前記昇圧用スイッチング素子をＰＷＭ制御するＰＷＭ信号を作成する昇圧用ＰＷＭ信号作成回路と、前記降圧用ＰＷＭ信号作成回路が制御目標とする降圧目標電圧を、前記昇圧用ＰＷＭ信号作成回路が制御目標とする昇圧目標電圧より所定量高くする手段とを備えることを特徴とする電圧変換装置。

Images