JP2014220372A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2014220372A
JP2014220372A JP2013098482A JP2013098482A JP2014220372A JP 2014220372 A JP2014220372 A JP 2014220372A JP 2013098482 A JP2013098482 A JP 2013098482A JP 2013098482 A JP2013098482 A JP 2013098482A JP 2014220372 A JP2014220372 A JP 2014220372A
Authority
JP
Japan
Prior art keywords
curable composition
semiconductor chip
semiconductor device
composition layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013098482A
Other languages
Japanese (ja)
Inventor
上田　倫久
Tsunehisa Ueda
倫久 上田
貴志 渡邉
Takashi Watanabe
貴志 渡邉
秀 中村
Hide Nakamura
秀 中村
青山卓司
Takuji Aoyama
卓司 青山
孝徳 井上
Takanori Inoue
孝徳 井上
高橋　良輔
Ryosuke Takahashi
良輔 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2013098482A priority Critical patent/JP2014220372A/en
Publication of JP2014220372A publication Critical patent/JP2014220372A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device which allows for efficient production of a semiconductor device by shortening a tact time, while enhancing the thickness accuracy of a connection in the semiconductor device thus produced.SOLUTION: A method of manufacturing a semiconductor device 11 includes a step for forming a curable composition layer on a substrate or a second semiconductor chip 15 by ejecting a photocurable and heat-curable composition from an ink jet device, a step for forming a B stage curable composition layer by photocuring the curable composition layer, and a step for obtaining a semiconductor device 11 where the substrate or the second semiconductor chip 15 and a first semiconductor chip 22 are connected by a cured layer 21, by laminating the first semiconductor chip 22 on the B stage curable composition layer, and then heat-curing the B stage curable composition layer.

Description

本発明は、基板又は第２の半導体チップと、第１の半導体チップとが、硬化物層により接続されている半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which a substrate or a second semiconductor chip and a first semiconductor chip are connected by a cured product layer.

基板上に半導体チップが硬化物層を介して積層された半導体装置が知られている。また、複数の半導体チップが、硬化物層を介して積層された半導体装置が広く知られている。   A semiconductor device in which a semiconductor chip is laminated on a substrate via a cured product layer is known. A semiconductor device in which a plurality of semiconductor chips are stacked via a cured product layer is widely known.

上記半導体装置は、半導体チップの下面に硬化性組成物層を積層した状態で、基板又は半導体チップ上に、硬化性組成物層付き半導体チップを、硬化性組成物層側から積層し、かつ硬化性組成物層を硬化させることにより製造されている。このような半導体装置の製造方法の一例は、例えば、下記の特許文献１に開示されている。   In the semiconductor device, the semiconductor chip with the curable composition layer is laminated on the substrate or the semiconductor chip from the curable composition layer side in a state where the curable composition layer is laminated on the lower surface of the semiconductor chip and cured. It is manufactured by curing the composition layer. An example of a method for manufacturing such a semiconductor device is disclosed in Patent Document 1 below, for example.

また、半導体装置は、例えば、基板又は半導体チップ上に、ディスペンサー又はスクリーン印刷などにより硬化性組成物を塗布して硬化性組成物層を形成した後、硬化性組成物層上に半導体チップを積層し、かつ硬化性組成物層を硬化させることにより形成されることもある。   In addition, for example, the semiconductor device forms a curable composition layer by applying a curable composition on a substrate or a semiconductor chip by a dispenser or screen printing, and then stacks the semiconductor chip on the curable composition layer. In some cases, the curable composition layer is cured.

ＷＯ２０１１／０５８９９６Ａ１WO2011 / 058996A1

上述した従来の半導体装置の製造方法では、タクトタイムが長くなり、半導体装置を効率的に製造することができない。さらに、得られる半導体装置における各層間の接着信頼性が低くなることがある。   In the conventional method for manufacturing a semiconductor device described above, the tact time becomes long and the semiconductor device cannot be manufactured efficiently. Furthermore, the adhesion reliability between the layers in the obtained semiconductor device may be lowered.

特に、硬化性組成物層付き半導体チップを用いる製造方法では、一般的に硬化性組成物層を形成するためにダイアタッチドフィルム（ＤＡＦ）を用い、ＤＡＦを半導体ウエハに積層した状態で、ＤＡＦが積層された半導体ウエハを個々の半導体チップに個片化している。この場合に、半導体ウエハを個片化するには、ＤＡＦを切断する必要がある。この切断時に、ＤＡＦが、切断刃にまとわりつくことで、切断性が低下することがある。切断性が低下することで、半導体チップが欠けて、歩留まりが低下するという問題がある。また、ＤＡＦを作る際には、多くの工程と工程材料とが必要であり、材料の使用効率も悪いというという問題がある。   In particular, in a manufacturing method using a semiconductor chip with a curable composition layer, generally, a die attach film (DAF) is used to form a curable composition layer, and DAF is laminated on a semiconductor wafer. Are laminated into individual semiconductor chips. In this case, in order to separate the semiconductor wafer, it is necessary to cut the DAF. At the time of cutting, DAF clings to the cutting blade, so that the cutting performance may be lowered. As the cutting property is lowered, there is a problem that the semiconductor chip is chipped and the yield is lowered. Moreover, when producing DAF, there are problems that many processes and process materials are required, and the use efficiency of the materials is poor.

さらに、特に、ディスペンサー又はスクリーン印刷などにより硬化性組成物を塗布する製造方法では、均一な厚みで硬化剤組成物を塗布することが困難であるという問題がある。   Furthermore, in particular, in the production method in which the curable composition is applied by dispenser or screen printing, there is a problem that it is difficult to apply the curing agent composition with a uniform thickness.

本発明の目的は、タクトタイムを短くし、半導体装置を効率的に得ることができ、得られる半導体装置における接続部の厚み精度を高めることができる半導体装置の製造方法を提供することである。   An object of the present invention is to provide a method for manufacturing a semiconductor device, in which the tact time can be shortened, the semiconductor device can be efficiently obtained, and the thickness accuracy of the connecting portion in the obtained semiconductor device can be increased.

本発明の広い局面によれば、基板又は第２の半導体チップと、第１の半導体チップとが、硬化物層により接続されている半導体装置の製造方法であって、前記基板又は前記第２の半導体チップ上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置から吐出して、硬化性組成物層を形成する工程と、前記硬化性組成物層を光硬化させて、Ｂステージ化硬化性組成物層を形成する工程と、前記Ｂステージ化硬化性組成物層上に、前記第１の半導体チップを積層し、かつ前記Ｂステージ化硬化性組成物層を熱硬化させて、前記基板又は前記第２の半導体チップと前記第１の半導体チップとが前記硬化物層により接続されている半導体装置を得る工程とを備える、半導体装置の製造方法が提供される。   According to a wide aspect of the present invention, there is provided a method for manufacturing a semiconductor device in which a substrate or a second semiconductor chip and a first semiconductor chip are connected by a cured product layer, the substrate or the second semiconductor chip being A step of forming a curable composition layer by discharging a curable composition that can be photocured and heat-cured on a semiconductor chip from an inkjet apparatus, and photocuring the curable composition layer, A step of forming a staging curable composition layer; and laminating the first semiconductor chip on the B staging curable composition layer, and thermally curing the B staging curable composition layer. And a step of obtaining a semiconductor device in which the substrate or the second semiconductor chip and the first semiconductor chip are connected by the cured product layer.

本発明に係る半導体装置のある特定の局面では、前記第２の半導体チップを用いる場合に、前記硬化性組成物層を形成する前の前記第２の半導体チップが、硬化物層を介して他の基板又は他の半導体チップ上に積層されている。   In a specific aspect of the semiconductor device according to the present invention, when the second semiconductor chip is used, the second semiconductor chip before the formation of the curable composition layer is different from the other through the cured product layer. Are stacked on a substrate or other semiconductor chip.

本発明に係る半導体装置のある特定の局面では、光を照射するために、前記インクジェット装置と連動可能な光照射装置を用いる。   In a specific aspect of the semiconductor device according to the present invention, a light irradiation device that can be interlocked with the ink jet device is used to emit light.

本発明に係る半導体装置のある特定の局面では、前記硬化性組成物が導電性粒子を含まない。   On the specific situation with the semiconductor device which concerns on this invention, the said curable composition does not contain electroconductive particle.

本発明に係る半導体装置の製造方法は、基板又は第２の半導体チップ上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置から吐出して、硬化性組成物層を形成する工程と、上記硬化性組成物層を光硬化させて、Ｂステージ化硬化性組成物層を形成する工程と、上記Ｂステージ化硬化性組成物層上に、第１の半導体チップを積層し、かつ上記Ｂステージ化硬化性組成物層を熱硬化させて、上記基板又は上記第２の半導体チップと上記第１の半導体チップとが硬化物層により接続されている半導体装置を得る工程とを備えるので、タクトタイムを短くし、半導体装置を効率的に得ることができ、得られる半導体装置における接続部の厚み精度を高めることができる。   In the method for manufacturing a semiconductor device according to the present invention, a curable composition that can be photocured and thermally cured is ejected from an inkjet device onto a substrate or a second semiconductor chip to form a curable composition layer. A step of photocuring the curable composition layer to form a B-staged curable composition layer, laminating a first semiconductor chip on the B-staged curable composition layer, And heat curing the B-staged curable composition layer to obtain a semiconductor device in which the substrate or the second semiconductor chip and the first semiconductor chip are connected by a cured product layer. Therefore, the tact time can be shortened, the semiconductor device can be obtained efficiently, and the thickness accuracy of the connecting portion in the obtained semiconductor device can be increased.

図１は、本発明の第１の実施形態に係る半導体装置の製造方法により得られる半導体装置を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing a semiconductor device obtained by the method for manufacturing a semiconductor device according to the first embodiment of the present invention. 図２（ａ）〜（ｃ）は、図１に示す半導体装置の製造方法の各工程を説明するための断面図である。2A to 2C are cross-sectional views for explaining each step of the method for manufacturing the semiconductor device shown in FIG. 図３は、本発明の第２の実施形態に係る半導体装置の製造方法により得られる半導体装置を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a semiconductor device obtained by the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

以下、本発明の詳細を説明する。   Details of the present invention will be described below.

本発明に係る半導体装置の製造方法は、基板又は第２の半導体チップと、第１の半導体チップとが、硬化物層により接続されている半導体装置の製造方法である。本発明に係る半導体装置の製造方法は、上記基板又は上記第２の半導体チップ上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置から吐出して、硬化性組成物層を形成する工程と、上記硬化性組成物層を光硬化させて、Ｂステージ化硬化性組成物層を形成する工程と、上記Ｂステージ化硬化性組成物層上に、上記第１の半導体チップを積層し、かつ上記Ｂステージ化硬化性組成物層を熱硬化させて、上記基板又は上記第２の半導体チップと上記第１の半導体チップとが上記硬化物層により接続されている半導体装置を得る工程とを備える。   The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a substrate or a second semiconductor chip and a first semiconductor chip are connected by a cured product layer. In the method for manufacturing a semiconductor device according to the present invention, a curable composition that can be photocured and thermally cured is ejected from an inkjet device onto the substrate or the second semiconductor chip, and a curable composition layer is formed. A step of forming, a step of photocuring the curable composition layer to form a B-staged curable composition layer, and the first semiconductor chip on the B-staged curable composition layer. Laminating and thermosetting the B-staged curable composition layer to obtain a semiconductor device in which the substrate or the second semiconductor chip and the first semiconductor chip are connected by the cured product layer. A process.

本発明に係る半導体装置の製造方法では、上述した構成が備えられているので、タクトタイムを短くし、半導体装置を効率的に得ることができ、得られる半導体装置における接続部の厚み精度を高めることができる。さらに、得られる半導体装置における各層間の接着信頼性を高めることができる。   Since the semiconductor device manufacturing method according to the present invention has the above-described configuration, the tact time can be shortened, the semiconductor device can be obtained efficiently, and the thickness accuracy of the connecting portion in the obtained semiconductor device is increased. be able to. Furthermore, the adhesion reliability between each layer in the obtained semiconductor device can be improved.

上記半導体装置の製造方法では、特に、硬化性組成物層付き半導体チップを用いずに、基板又は第２の半導体チップ上に、硬化性組成物層が積層されていない第１の半導体チップを積層することができるので、硬化剤組成物層（ＤＡＦなど）を切断する必要がなく、硬化剤組成物層が切断刃にまとわりつくことに起因する切断時の半導体チップの欠けが起こらない。   In the semiconductor device manufacturing method, in particular, the first semiconductor chip on which the curable composition layer is not stacked is stacked on the substrate or the second semiconductor chip without using the semiconductor chip with the curable composition layer. Therefore, it is not necessary to cut the hardener composition layer (DAF or the like), and the chip of the semiconductor chip at the time of cutting due to the hardener composition layer clinging to the cutting blade does not occur.

さらに、上記半導体装置の製造方法では、特に、ディスペンサー又はスクリーン印刷などにより硬化性組成物を塗布せずに、インクジェット装置から硬化性組成物を塗布するので、均一な厚みの硬化性組成物層を形成でき、接続部の厚み精度を高めることができる。   Furthermore, in the method for manufacturing a semiconductor device, since the curable composition is applied from an inkjet device without applying the curable composition by a dispenser or screen printing, a curable composition layer having a uniform thickness is formed. It can form and can improve the thickness precision of a connection part.

上記半導体装置の製造方法において、上記第２の半導体チップを用いる場合に、上記硬化性組成物層を形成する前の上記第２の半導体チップが、硬化物層を介して他の基板又は他の半導体チップ上に積層されていることが好ましい。   In the method for manufacturing a semiconductor device, when the second semiconductor chip is used, the second semiconductor chip before the curable composition layer is formed is another substrate or other substrate via the cured product layer. It is preferable to be laminated on a semiconductor chip.

以下、図面を参照しつつ、本発明の具体的な実施形態及び実施例を説明することにより、本発明を明らかにする。   Hereinafter, the present invention will be clarified by describing specific embodiments and examples of the present invention with reference to the drawings.

図１は、本発明の第１の実施形態に係る半導体装置の製造方法により得られる半導体装置を模式的に示す断面図である。   FIG. 1 is a cross-sectional view schematically showing a semiconductor device obtained by the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

図１に示す半導体装置１１は、積層構造体１２を備える。積層構造体１２は、基板１３と、硬化物層１４と、基板１３上に硬化物層１４を介して積層された第２の半導体チップ１５とを有する。基板１３上に、第２の半導体チップ１５が配置されている。基板１３上に、第２の半導体チップ１５は間接に積層されている。平面視において、基板１３は、第２の半導体チップ１５よりも大きい。基板１３は、第２の半導体チップ１５よりも側方に張り出している領域を有する。   A semiconductor device 11 illustrated in FIG. 1 includes a laminated structure 12. The laminated structure 12 includes a substrate 13, a cured product layer 14, and a second semiconductor chip 15 laminated on the substrate 13 via the cured product layer 14. A second semiconductor chip 15 is disposed on the substrate 13. The second semiconductor chip 15 is indirectly stacked on the substrate 13. The substrate 13 is larger than the second semiconductor chip 15 in plan view. The substrate 13 has a region projecting laterally from the second semiconductor chip 15.

硬化物層１４は、例えば、硬化性組成物を硬化させることにより形成されている。硬化前の硬化性組成物を用いた硬化性組成物層は、粘着性を有していてもよい。硬化前の硬化性組成物層を形成するために、硬化性組成物シートを用いてもよい。   The cured product layer 14 is formed, for example, by curing a curable composition. The curable composition layer using the curable composition before hardening may have adhesiveness. In order to form the curable composition layer before curing, a curable composition sheet may be used.

基板１３は上面に、第１の接続端子１３ａを有する。第２の半導体チップ１５は上面に、接続端子１５ａを有する。接続端子１５ａから配線１６が引き出されている。配線１６の一端は、第２の半導体チップ１５上に設けられた接続端子１５ａに接続されている。配線１６の他端は、基板１３上に設けられた第１の接続端子１３ａに接続されている。配線１６により、接続端子１５ａと第１の接続端子１３ａとが電気的に接続されている。配線１６の他端は、第１の接続端子１３ａ以外の他の接続端子に接続されていてもよい。配線１６は、ボンディングワイヤーであることが好ましい。   The substrate 13 has a first connection terminal 13a on the upper surface. The second semiconductor chip 15 has a connection terminal 15a on the upper surface. A wiring 16 is drawn from the connection terminal 15a. One end of the wiring 16 is connected to a connection terminal 15 a provided on the second semiconductor chip 15. The other end of the wiring 16 is connected to a first connection terminal 13 a provided on the substrate 13. The connection terminal 15 a and the first connection terminal 13 a are electrically connected by the wiring 16. The other end of the wiring 16 may be connected to a connection terminal other than the first connection terminal 13a. The wiring 16 is preferably a bonding wire.

積層構造体１２における第２の半導体チップ１５上に、硬化物層２１を介して、第１の半導体チップ２２が積層されている。硬化物層２１は、光硬化及び熱硬化可能である硬化性組成物を光硬化及び熱硬化させることにより形成されている。   A first semiconductor chip 22 is laminated on the second semiconductor chip 15 in the laminated structure 12 via a cured product layer 21. The cured product layer 21 is formed by photocuring and thermosetting a curable composition that can be photocured and thermally cured.

基板１３は上面に、第２の接続端子１３ｂを有する。第１の半導体チップ２２は上面に、接続端子２２ａを有する。接続端子２２ａから配線２３が引き出されている。配線２３の一端は、第１の半導体チップ２２上に設けられた接続端子２２ａに接続されている。配線２３の他端は、基板１３上に設けられた第２の接続端子１３ｂに接続されている。配線２３により、接続端子２２ａと第２の接続端子１３ｂとが電気的に接続されている。配線２３の他端は、第２の接続端子１３ｂ以外の他の接続端子に接続されていてもよい。配線２３は、ボンディングワイヤーであることが好ましい。   The substrate 13 has a second connection terminal 13b on the upper surface. The first semiconductor chip 22 has a connection terminal 22a on the upper surface. A wiring 23 is drawn from the connection terminal 22a. One end of the wiring 23 is connected to a connection terminal 22 a provided on the first semiconductor chip 22. The other end of the wiring 23 is connected to a second connection terminal 13 b provided on the substrate 13. By the wiring 23, the connection terminal 22a and the second connection terminal 13b are electrically connected. The other end of the wiring 23 may be connected to a connection terminal other than the second connection terminal 13b. The wiring 23 is preferably a bonding wire.

半導体装置１１は、以下のようにして得ることができる。   The semiconductor device 11 can be obtained as follows.

図２（ａ）に示すように、積層構造体１２における第２の半導体チップ１５上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置５１から矢印Ｘで示す方向に吐出して、硬化性組成物層２１Ａを形成する。ここでは、インクジェット装置５１に光照射装置５２が接続されている複合装置を用いている。タクトタイムをより一層短くする観点、並びに液滴を即硬化することで解像度を高める観点から、光を照射するために、インクジェット装置５１と連動可能な光照射装置５２が用いられている。インクジェット装置５１は、上記硬化性組成物を加温するための加温部を備えることが好ましい。上記加温部は、上記硬化性組成物を５０℃以上に加温可能であることが好ましく、７０℃以上に加温可能であることがより好ましく、８０℃以上に加温可能であることが更に好ましい。   As shown in FIG. 2A, a curable composition that can be photocured and thermally cured is discharged from the inkjet device 51 in the direction indicated by the arrow X onto the second semiconductor chip 15 in the laminated structure 12. Thus, the curable composition layer 21A is formed. Here, a composite device in which the light irradiation device 52 is connected to the inkjet device 51 is used. In order to irradiate light from the viewpoint of further shortening the tact time and improving the resolution by quickly curing the droplets, a light irradiation apparatus 52 that can be interlocked with the inkjet apparatus 51 is used. The inkjet device 51 preferably includes a heating unit for heating the curable composition. The heating part is preferably capable of heating the curable composition to 50 ° C or higher, more preferably 70 ° C or higher, and 80 ° C or higher. Further preferred.

次に、インクジェット装置５１と光照射装置５２との複合装置を矢印Ｚで示す方向に移動させて、硬化性組成物層２１Ａに矢印Ｙで示す方向に光を照射して、硬化性組成物層２１Ａを光硬化させる。この結果、図２（ｂ）に示すように、Ｂステージ化硬化性組成物層２１Ｂを形成する。Ｂステージ化により、第２の半導体チップ１５とＢステージ化硬化性組成物層２１Ｂとが仮接着される。Ｂステージ化硬化性組成物層２１Ｂは、半硬化状態にある半硬化物である。Ｂステージ化硬化性組成物層２１Ｂは、完全に硬化しておらず、熱硬化がさらに進行され得る。なお、インクジェット装置５１のノズル付近の迷光によって、意図しない光硬化が進行して、ノズルの目詰まりが生じることを防止するために、別の光強度の高い別の照射機を用いてもよい。   Next, the composite device of the ink jet device 51 and the light irradiation device 52 is moved in the direction indicated by the arrow Z, and the curable composition layer 21A is irradiated with light in the direction indicated by the arrow Y, whereby the curable composition layer 21A is photocured. As a result, as shown in FIG. 2B, a B-staged curable composition layer 21B is formed. The second semiconductor chip 15 and the B-staged curable composition layer 21B are temporarily bonded by the B-stage. The B-staged curable composition layer 21B is a semi-cured product in a semi-cured state. The B-staged curable composition layer 21B is not completely cured, and thermal curing can be further advanced. In order to prevent unintentional photocuring from proceeding due to stray light in the vicinity of the nozzles of the inkjet device 51 and causing clogging of the nozzles, another irradiator with a different light intensity may be used.

光を照射する際に用いる光源は特に限定されない。該光源としては、例えば、波長４２０ｎｍ以下に充分な発光分布を有する光源や、波長４２０ｎｍ以下の特定波長に強い発光を有する光源等が挙げられる。波長４２０ｎｍ以下に充分な発光分布を有する光源の具体例としては、例えば、低圧水銀灯、中圧水銀灯、高圧水銀灯、超高圧水銀灯、ケミカルランプ、ブラックライトランプ、マイクロウェーブ励起水銀灯、及びメタルハライドランプ等が挙げられる。また、波長４２０ｎｍ以下の特定波長に強い発光を有する光源の具体例としては、ＬＥＤランプ等が挙げられる。なかでもＬＥＤランプが好ましい。ＬＥＤランプを用いた場合には、被照射物自身の発熱が非常に少なくなり、発熱による上記硬化性組成物層の過度の硬化を防ぐことができる。   The light source used when irradiating light is not specifically limited. Examples of the light source include a light source having a sufficient light emission distribution at a wavelength of 420 nm or less, a light source having strong light emission at a specific wavelength of 420 nm or less, and the like. Specific examples of the light source having a sufficient light emission distribution at a wavelength of 420 nm or less include, for example, a low-pressure mercury lamp, a medium-pressure mercury lamp, a high-pressure mercury lamp, an ultrahigh-pressure mercury lamp, a chemical lamp, a black light lamp, a microwave-excited mercury lamp, and a metal halide lamp. Can be mentioned. Moreover, an LED lamp etc. are mentioned as a specific example of the light source which has strong light emission in the specific wavelength of 420 nm or less. Among these, an LED lamp is preferable. When the LED lamp is used, the irradiation object itself generates very little heat, and excessive curing of the curable composition layer due to heat generation can be prevented.

光の照射により上記硬化性組成物層をＢステージ化させるために、上記硬化性組成物層の硬化を適度に進行させるための光照射強度は、例えば、波長３６５ｎｍにピークを持つＬＥＤランプ光源を用いる場合は、好ましくは１００〜３０００ｍＪ／ｃｍ２程度である。また、上記硬化性組成物層の硬化を適度に進行させるための光の照射エネルギーは、好ましくは５００ｍＪ／ｃｍ２以上、より好ましくは２０００ｍＪ／ｃｍ２以上、好ましくは１０００００ｍＪ／ｃｍ２以下、より好ましくは２００００ｍＪ／ｃｍ２以下である。 In order to B-stage the curable composition layer by light irradiation, the light irradiation intensity for appropriately proceeding the curing of the curable composition layer is, for example, an LED lamp light source having a peak at a wavelength of 365 nm. When used, it is preferably about 100 to 3000 mJ / cm 2 . Moreover, the light irradiation energy for advancing moderately curing of the curable composition layer is preferably 500 mJ / cm 2 or more, more preferably 2000 mJ / cm 2 or more, preferably 100000mJ / cm 2 or less, more preferably Is 20000 mJ / cm 2 or less.

なお、光の照射は、第１の半導体チップ２２の積層前、積層時又は積層後に行われ、積層前に行われてもよく、積層時に行われてもよく、積層後に行われてもよい。光の照射は、第１の半導体チップ２２の積層前に行われることが特に好ましい。   The light irradiation is performed before, during or after the first semiconductor chip 22 is stacked, may be performed before the stack, may be performed at the time of stacking, or may be performed after the stacking. It is particularly preferable that the light irradiation is performed before the first semiconductor chip 22 is stacked.

次に、図２（ｃ）に示すように、Ｂステージ化硬化性組成物層２１Ｂ上、すなわちＢステージ化硬化性組成物２１Ｂの第２の半導体チップ１５側とは反対の表面上に、第１の半導体チップ２２を積層する。さらに、第１の半導体チップ２２の積層時に、Ｂステージ化硬化性組成物層２１Ｂを加熱して本硬化させ、硬化物層２１を形成する。ただし、第１の半導体チップ２２の積層前又は積層後に、Ｂステージ化硬化性組成物層２１Ｂを加熱してもよい。第１の半導体チップ２２の積層時又は積層後に、Ｂステージ化硬化性組成物層２１Ｂを加熱して本硬化させることが好ましく、第１の半導体チップ２２の積層時に、Ｂステージ化硬化性組成物層２１Ｂを加熱して本硬化させることがより好ましい。Ｂステージ化硬化性組成物層２１Ｂを硬化させる際に、加圧することが好ましい。加圧により、各層間の接着信頼性がより一層高くなる。   Next, as shown in FIG. 2C, on the B-staged curable composition layer 21B, that is, on the surface opposite to the second semiconductor chip 15 side of the B-staged curable composition 21B, One semiconductor chip 22 is stacked. Further, when the first semiconductor chip 22 is stacked, the B-staged curable composition layer 21 </ b> B is heated and fully cured to form the cured product layer 21. However, the B-staged curable composition layer 21 </ b> B may be heated before or after the first semiconductor chip 22 is stacked. The B-staged curable composition layer 21B is preferably heated to be fully cured during or after the first semiconductor chip 22 is laminated, and the B-staged curable composition is preferably laminated when the first semiconductor chip 22 is laminated. More preferably, the layer 21B is heated to be fully cured. It is preferable to apply pressure when the B-staged curable composition layer 21B is cured. By pressurization, the adhesion reliability between the layers is further increased.

加熱によりＢステージ化硬化性組成物層２１Ｂを充分に硬化させるための加熱温度は好ましくは１００℃以上、より好ましくは１２０℃以上、好ましくは２５０℃以下、より好ましくは２００℃以下である。   The heating temperature for sufficiently curing the B-staged curable composition layer 21B by heating is preferably 100 ° C or higher, more preferably 120 ° C or higher, preferably 250 ° C or lower, more preferably 200 ° C or lower.

Ｂステージ化硬化性組成物層２１Ｂを硬化させることにより、第２の半導体チップ１５と第１の半導体チップ２２とが、硬化物層２１を介して接続される。また、配線２３により、接続端子２２ａと第２の接続端子１３ｂとを電気的に接続する。このようにして、図１に示す半導体装置１１を得ることができる。本実施形態では、光硬化と熱硬化とが併用されているため、半導体チップを積層する際に上記硬化性組成物層が光硬化されている場合には、厚みの均一性をより一層高めることができる。また、光硬化後に熱硬化される成分が液状成分として残っている場合に、該液状成分を熱硬化させることで、接着信頼性を高めることができる。   By curing the B-staged curable composition layer 21 </ b> B, the second semiconductor chip 15 and the first semiconductor chip 22 are connected via the cured product layer 21. Further, the connection terminal 22a and the second connection terminal 13b are electrically connected by the wiring 23. In this way, the semiconductor device 11 shown in FIG. 1 can be obtained. In this embodiment, since photocuring and thermosetting are used together, when the curable composition layer is photocured when stacking semiconductor chips, the thickness uniformity is further enhanced. Can do. Moreover, when the component thermally cured after photocuring remains as a liquid component, adhesion reliability can be improved by thermosetting the liquid component.

図３は、本発明の第２の実施形態に係る半導体装置の製造方法により得られる半導体装置を模式的に示す断面図である。   FIG. 3 is a cross-sectional view schematically showing a semiconductor device obtained by the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

図３に示す半導体装置３１は、基板１３Ａと、硬化物層４１と、第１の半導体チップ２２とを備える。基板１３Ａは、第２の接続端子１３ｂが設けられていないことを除いては、基板１３と同様に形成されている。   A semiconductor device 31 shown in FIG. 3 includes a substrate 13A, a cured product layer 41, and a first semiconductor chip 22. The substrate 13A is formed in the same manner as the substrate 13 except that the second connection terminal 13b is not provided.

基板１３Ａ上に、硬化物層４１を介して、第１の半導体チップ４２が積層されている。硬化物層４１は、光硬化及び熱硬化可能である硬化性組成物を光硬化及び熱硬化させることにより形成されている。   A first semiconductor chip 42 is stacked on the substrate 13A via a cured product layer 41. The cured product layer 41 is formed by photocuring and thermosetting a curable composition that can be photocured and thermally cured.

第１の半導体チップ４２は上面に、接続端子４２ａを有する。接続端子４２ａから配線４３が引き出されている。配線４３により、接続端子４２ａと第１の接続端子１３ａとが電気的に接続されている。   The first semiconductor chip 42 has a connection terminal 42a on the upper surface. A wiring 43 is drawn from the connection terminal 42a. The connection terminal 42 a and the first connection terminal 13 a are electrically connected by the wiring 43.

半導体装置１１では、第２の半導体チップ１５上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置から吐出して、硬化性組成物層を形成することで得ることができる。これに対して、半導体装置３１は、基板１３Ａ上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置から吐出して、硬化性組成物層を形成することで得ることができる。   The semiconductor device 11 can be obtained by forming a curable composition layer on the second semiconductor chip 15 by discharging a curable composition that can be photocured and thermally cured from the ink jet apparatus. On the other hand, the semiconductor device 31 can be obtained by discharging a curable composition that can be photocured and thermally cured from the ink jet device on the substrate 13A to form a curable composition layer. .

上記基板（金属層を有する場合は金属層を除く基板部分）は、絶縁性を有することが好ましく、絶縁基板であることが好ましい。上記基板は、適宜の絶縁性材料により形成される。上記基板は、合成樹脂などの有機材料により形成されていてもよく、ガラス又は絶縁性セラミックスなどの無機材料により形成されていてもよい。上記基板の具体例としては、ガラスエポキシ基板等が挙げられる。   The substrate (the substrate portion excluding the metal layer when it has a metal layer) preferably has an insulating property, and is preferably an insulating substrate. The substrate is formed of an appropriate insulating material. The substrate may be formed of an organic material such as synthetic resin, or may be formed of an inorganic material such as glass or insulating ceramics. Specific examples of the substrate include a glass epoxy substrate.

上記光硬化及び熱硬化可能である硬化性組成物（以下、「硬化性組成物Ａ」と記載することがある）は、インクジェット装置（インクジェットプリンター）により吐出可能である。上記硬化性組成物Ａは、室温（２５℃）以下に冷却されると、粘度が高くなる性質を有することが好ましい。   The curable composition that can be photocured and thermally cured (hereinafter sometimes referred to as “curable composition A”) can be ejected by an inkjet apparatus (inkjet printer). The curable composition A preferably has a property of increasing viscosity when cooled to room temperature (25 ° C.) or lower.

上記インクジェット装置は、インクジェットヘッドを有する。インクジェットヘッドはノズルを有する。インクジェット装置は、インクジェット装置内又はインクジェットヘッド内の温度を５０℃以上に加温するための加温部を備えることが好ましい。上記硬化性組成物Ａ料を加温しながら吐出することが好ましい。   The inkjet apparatus has an inkjet head. The inkjet head has a nozzle. The ink jet device preferably includes a heating unit for heating the temperature in the ink jet device or the ink jet head to 50 ° C. or higher. It is preferable to discharge the curable composition A while heating it.

上記硬化性組成物Ａは、硬化性化合物と、光重合開始剤と、熱硬化剤とを含むことが好ましい。上記硬化性組成物Ａは、硬化促進剤を含むことが好ましい。上記硬化性組成物Ａは、導電性粒子を含まないことが好ましい。   The curable composition A preferably contains a curable compound, a photopolymerization initiator, and a thermosetting agent. The curable composition A preferably contains a curing accelerator. The curable composition A preferably does not contain conductive particles.

以下、上記硬化性組成物Ａに用いることができる各成分を詳細に説明する。   Hereinafter, each component which can be used for the said curable composition A is demonstrated in detail.

（硬化性化合物）
上記硬化性化合物Ａは、光硬化性化合物（光の照射により硬化可能な化合物）と熱硬化性化合物（加熱により硬化可能な化合物）とを含むことが好ましい。 (Curable compound)
The curable compound A preferably includes a photocurable compound (a compound that can be cured by light irradiation) and a thermosetting compound (a compound that can be cured by heating).

上記光硬化性化合物としては、（メタ）アクリル化合物のようなビニル基を有するラジカル重合性モノマー等が挙げられる。   Examples of the photocurable compound include a radical polymerizable monomer having a vinyl group such as a (meth) acrylic compound.

上記熱硬化性化合物としては、エポキシ化合物及びオキセタン化合物等が挙げられる。   Examples of the thermosetting compound include epoxy compounds and oxetane compounds.

上記硬化性組成物Ａ１００重量％中、上記光硬化性化合物の含有量は好ましくは１０重量％以上、より好ましくは２０重量％以上、好ましくは７０重量％以下、より好ましくは５０重量％以下である。   In 100% by weight of the curable composition A, the content of the photocurable compound is preferably 10% by weight or more, more preferably 20% by weight or more, preferably 70% by weight or less, more preferably 50% by weight or less. .

上記硬化性組成物Ａ１００重量％中、上記熱硬化性化合物の含有量は好ましくは３０重量％以上、より好ましくは５０重量％以上、好ましくは９０重量％以下、より好ましくは８０重量％以下である。   In 100% by weight of the curable composition A, the content of the thermosetting compound is preferably 30% by weight or more, more preferably 50% by weight or more, preferably 90% by weight or less, more preferably 80% by weight or less. .

（光重合開始剤）
上記光重合開始剤としては、光ラジカル重合開始剤及び光カチオン重合開始剤等が挙げられる。上記光重合開始剤は、光ラジカル重合開始剤であることが好ましい。上記光重合開始剤は、１種のみが用いられてもよく、２種以上が併用されてもよい。 (Photopolymerization initiator)
Examples of the photopolymerization initiator include a photoradical polymerization initiator and a photocationic polymerization initiator. The photopolymerization initiator is preferably a photoradical polymerization initiator. As for the said photoinitiator, only 1 type may be used and 2 or more types may be used together.

上記光ラジカル重合開始剤は特に限定されない。上記光ラジカル重合開始剤は、光の照射によりラジカルを発生し、ラジカル重合反応を開始するための化合物である。上記光ラジカル重合開始剤の具体例としては、例えば、ベンゾイン、ベンゾインアルキルエーテル類、アセトフェノン類、アミノアセトフェノン類、アントラキノン類、チオキサントン類、ケタール類、２，４，５−トリアリールイミダゾール二量体、リボフラビンテトラブチレート、チオール化合物、２，４，６−トリス−ｓ−トリアジン、有機ハロゲン化合物、ベンゾフェノン類、キサントン類及び２，４，６−トリメチルベンゾイルジフェニルホスフィンオキサイド等が挙げられる。上記光ラジカル重合開始剤は、１種のみが用いられてもよく、２種以上が併用されてもよい。   The photo radical polymerization initiator is not particularly limited. The photo radical polymerization initiator is a compound for generating radicals upon light irradiation and initiating a radical polymerization reaction. Specific examples of the photo radical polymerization initiator include, for example, benzoin, benzoin alkyl ethers, acetophenones, aminoacetophenones, anthraquinones, thioxanthones, ketals, 2,4,5-triarylimidazole dimers, Examples include riboflavin tetrabutyrate, thiol compounds, 2,4,6-tris-s-triazine, organic halogen compounds, benzophenones, xanthones, and 2,4,6-trimethylbenzoyldiphenylphosphine oxide. As for the said radical photopolymerization initiator, only 1 type may be used and 2 or more types may be used together.

上記光ラジカル重合開始剤とともに、光重合開始助剤を用いてもよい。該光重合開始助剤としては、Ｎ，Ｎ−ジメチルアミノ安息香酸エチルエステル、Ｎ，Ｎ−ジメチルアミノ安息香酸イソアミルエステル、ペンチル−４−ジメチルアミノベンゾエート、トリエチルアミン及びトリエタノールアミン等が挙げられる。これら以外の光重合開始助剤を用いてもよい。上記光重合開始助剤は、１種のみが用いられてもよく、２種以上が併用されてもよい。   A photopolymerization initiation assistant may be used together with the photo radical polymerization initiator. Examples of the photopolymerization initiation assistant include N, N-dimethylaminobenzoic acid ethyl ester, N, N-dimethylaminobenzoic acid isoamyl ester, pentyl-4-dimethylaminobenzoate, triethylamine, and triethanolamine. Photopolymerization initiation assistants other than these may be used. As for the said photoinitiation adjuvant, only 1 type may be used and 2 or more types may be used together.

また、可視光領域に吸収があるＣＧＩ−７８４等（チバ・スペシャルティ・ケミカルズ社製）のチタノセン化合物などを、光反応を促進するために用いてもよい。   In addition, a titanocene compound such as CGI-784 (manufactured by Ciba Specialty Chemicals) having absorption in the visible light region may be used to promote the photoreaction.

上記光カチオン重合開始剤としては特に限定されず、例えば、スルホニウム塩、ヨードニウム塩、メタロセン化合物及びベンゾイントシレート等が挙げられる。上記光カチオン重合開始剤は、１種のみが用いられてもよく、２種以上が併用されてもよい。   It does not specifically limit as said photocationic polymerization initiator, For example, a sulfonium salt, an iodonium salt, a metallocene compound, a benzoin tosylate etc. are mentioned. As for the said photocationic polymerization initiator, only 1 type may be used and 2 or more types may be used together.

上記光硬化性化合物１００重量部に対して、上記光重合開始剤の含有量は好ましくは０．０１重量部以上、より好ましくは０．１重量部以上、好ましくは１０重量部以下、より好ましくは７．５重量部以下である。   The content of the photopolymerization initiator is preferably 0.01 parts by weight or more, more preferably 0.1 parts by weight or more, preferably 10 parts by weight or less, more preferably 100 parts by weight of the photocurable compound. 7.5 parts by weight or less.

（熱硬化剤）
上記熱硬化剤としては、有機酸、アミン化合物、アミド化合物、ヒドラジド化合物、イミダゾール化合物、イミダゾリン化合物、フェノール化合物、ユリア化合物、ポリスルフィッド化合物及び酸無水物等が挙げられる。上記熱硬化剤として、アミン−エポキシアダクトなどの変性ポリアミン化合物を用いてもよい。これら以外の熱硬化剤を用いてもよい。 (Thermosetting agent)
Examples of the thermosetting agent include organic acids, amine compounds, amide compounds, hydrazide compounds, imidazole compounds, imidazoline compounds, phenol compounds, urea compounds, polysulfide compounds, and acid anhydrides. A modified polyamine compound such as an amine-epoxy adduct may be used as the thermosetting agent. Thermosetting agents other than these may be used.

上記熱硬化性化合物１００重量部に対して、上記熱硬化剤の含有量は好ましくは５重量部以上、より好ましくは１０重量部以上、好ましくは４００重量部以下、より好ましくは２００重量部以下である。   The content of the thermosetting agent is preferably 5 parts by weight or more, more preferably 10 parts by weight or more, preferably 400 parts by weight or less, more preferably 200 parts by weight or less with respect to 100 parts by weight of the thermosetting compound. is there.

（硬化促進剤）
上記硬化促進剤としては、第三級アミン、イミダゾール、第四級アンモニウム塩、第四級ホスホニウム塩、有機金属塩、リン化合物及び尿素系化合物等が挙げられる。 (Curing accelerator)
Examples of the curing accelerator include tertiary amines, imidazoles, quaternary ammonium salts, quaternary phosphonium salts, organometallic salts, phosphorus compounds, urea compounds, and the like.

上記熱硬化性化合物１００重量部に対して、上記硬化促進剤の含有量は好ましくは０．０１重量部以上、より好ましくは０．１重量部以上、好ましくは２０重量部以下、より好ましくは５重量部以下である。   The content of the curing accelerator is preferably 0.01 parts by weight or more, more preferably 0.1 parts by weight or more, preferably 20 parts by weight or less, more preferably 5 parts by weight with respect to 100 parts by weight of the thermosetting compound. Less than parts by weight.

（硬化性組成物Ａの他の詳細）
上記硬化性組成物Ａにおいては、ＪＩＳ Ｋ２２８３に準拠して測定された２５℃での粘度η１が１６０ｍＰａ・ｓ以上、１２００ｍＰａ・ｓ以下であることが好ましい。上記硬化性組成物Ａの粘度η１が上記下限以上及び上記上限以下であると、上記硬化性組成物Ａをインクジェットヘッドから容易にかつ精度よく吐出できる。さらに、上記硬化性組成物Ａが５０℃以上に加温されても、上記硬化性組成物Ａをインクジェットヘッドから容易にかつ精度よく吐出できる。 (Other details of curable composition A)
In the said curable composition A, it is preferable that the viscosity (eta) 1 in 25 degreeC measured based on JISK2283 is 160 mPa * s or more and 1200 mPa * s or less. When the viscosity η1 of the curable composition A is not less than the above lower limit and not more than the above upper limit, the curable composition A can be easily and accurately discharged from the inkjet head. Furthermore, even when the curable composition A is heated to 50 ° C. or higher, the curable composition A can be easily and accurately discharged from the inkjet head.

上記粘度η１は、より好ましくは１０００ｍＰａ・ｓ以下、更に好ましくは５００ｍＰａ・ｓ以下である。上記粘度が好ましい上記上限を満足すると、上記硬化性組成物Ａをヘッドから連続吐出したときに、吐出性がより一層良好になる。また、上記硬化性組成物Ａの濡れ拡がりをより一層抑制し、硬化物層を形成する際の配置精度をより一層高める観点からは、上記粘度は２５０ｍＰａ・ｓを超えることが好ましく、５００ｍＰａ・ｓを超えることがより好ましい。   The viscosity η1 is more preferably 1000 mPa · s or less, and still more preferably 500 mPa · s or less. When the above viscosity satisfies the above preferable upper limit, when the curable composition A is continuously discharged from the head, the discharge property is further improved. Further, from the viewpoint of further suppressing the wetting and spreading of the curable composition A and further improving the placement accuracy when forming the cured product layer, the viscosity is preferably more than 250 mPa · s, and preferably 500 mPa · s. Is more preferable.

以下、実施例及び比較例を挙げて、本発明を具体的に説明する。本発明は、以下の実施例のみに限定されない。   Hereinafter, the present invention will be specifically described with reference to Examples and Comparative Examples. The present invention is not limited only to the following examples.

（実施例１）
硬化性組成物Ａ１の調製：
ジシクロペンタジエニルジメタクリレート（２官能メタクリレート、共栄社化学社製「ＤＣＰ−Ｍ」）２６．２３重量部、グリシジルメタクリレート（光反応性基と熱反応性基を併せ持つ化合物、日油社製「ＧＭＡ」）５．３７重量部、２−ベンジル−２−ジメチルアミノ−４−モルホリノブチロフェノン（光開始剤、ＢＡＳＦ社製「イルガキュア３６９」）３．３５重量部、ビスフェノールＡ型エポキシ化合物（熱硬化性化合物、ＤＩＣ社製「ＥＸＡ８５０ＣＲＰ」）２６．２３重量部、テルペン系固体酸無水化合物（熱硬化剤、三菱化学社製「ＹＨ３０９」）３８．３４重量部、及びＤＢＵ−オクチル酸塩（熱硬化促進剤、サンアプロ社製「ＵＣＡＴ ＳＡ１０２」）０．４８重量部を配合することにより、硬化性組成物Ａ１を得た。 Example 1
Preparation of curable composition A1:
26.23 parts by weight of dicyclopentadienyl dimethacrylate (bifunctional methacrylate, “DCP-M” manufactured by Kyoeisha Chemical Co., Ltd.), glycidyl methacrylate (a compound having both a photoreactive group and a heat reactive group, “GMA” manufactured by NOF Corporation )) 5.37 parts by weight, 2-benzyl-2-dimethylamino-4-morpholinobutyrophenone (photoinitiator, “Irgacure 369” manufactured by BASF) 3.35 parts by weight, bisphenol A type epoxy compound (thermosetting compound) , "EXA850CRP" manufactured by DIC) 26.23 parts by weight, terpene solid acid anhydride compound (thermosetting agent, "YH309" manufactured by Mitsubishi Chemical Corporation) 38.34 parts by weight, and DBU-octylate (thermosetting accelerator) Curable composition A1 was obtained by blending 0.48 parts by weight of “UCAT SA102” manufactured by Sun Apro.

ＪＩＳ Ｋ２２８３に準拠して、粘度計（東機産業社製「ＴＶＥ２２Ｌ」）を用いて、得られた硬化性組成物Ａ１の２５℃での粘度η１を測定した。得られた硬化性組成物Ａ１の粘度は２９０ｍＰａ・ｓであった。   Based on JIS K2283, the viscosity η1 at 25 ° C. of the obtained curable composition A1 was measured using a viscometer (“TVE22L” manufactured by Toki Sangyo Co., Ltd.). The viscosity of the obtained curable composition A1 was 290 mPa · s.

半導体装置（積層構造体）の作製：
ＦＲ４ガラスエポキシ基板（厚み０．３ｍｍ、市販のソルダーレジストが塗布されている、縦１０ｍｍ×横１０ｍｍの半導体チップが置かれる場所が３行×９列で２７か所設けられている）を用意した。このＦＲ４ガラスエポキシ基板上に、半導体チップを置く位置毎に、縦１０ｍｍ×横１０ｍｍの大きさになるようにインクジェット装置（７５℃に加温、リコープリンティングシステムズ社製のヘッドを使用、ヘッド直近にＬＥＤＵＶ光源を設置）を用いて、硬化性組成物を厚み３０μｍに塗布し、硬化性組成物層を形成した。ＵＶ−ＬＥＤ光により塗布直後の硬化性組成物層に光を照射して、光仮硬化を行った。その後、超高圧水銀灯により積算光量が１０００ｍＪ／ｃｍ２となるように光を照射することで、光本硬化を行い、Ｂステージ化硬化性組成物層を形成した。 Fabrication of semiconductor device (laminated structure):
FR4 glass epoxy substrate (thickness 0.3 mm, commercially available solder resist is applied, 27 places in 3 rows by 9 columns, where 10 mm long by 10 mm wide semiconductor chips are placed) was prepared . An ink jet device (heated to 75 ° C., using a Ricoh Printing Systems head, close to the head so that the size is 10 mm long × 10 mm wide at each position where the semiconductor chip is placed on this FR4 glass epoxy substrate. Using a LEDUV light source, the curable composition was applied to a thickness of 30 μm to form a curable composition layer. Photo-curing was performed by irradiating the curable composition layer immediately after coating with UV-LED light. Then, light main-curing was performed by irradiating light so that an integrated light quantity might be set to 1000 mJ / cm < 2 > with an ultrahigh pressure mercury lamp, and the B-staged curable composition layer was formed.

その後、Ｂステージ化硬化性組成物層上に、ダイボンド装置を用いて、半導体チップ（縦１０ｍｍ×横１０ｍｍ×厚み８０μｍ）に見立てたシリコンベアチップを積層して、積層体を得た。   Then, the silicon | silicone bare chip | tip assumed to be a semiconductor chip (length 10mm x width 10mm x thickness 80micrometer) was laminated | stacked on the B-stage-ized curable composition layer using the die-bonding apparatus, and the laminated body was obtained.

得られた積層体を１６０℃のオーブン内に入れ、１時間加熱することで、Ｂステージ化硬化性組成物層を熱硬化させることにより、半導体装置（積層構造体）を得た。   The obtained laminated body was put in an oven at 160 ° C. and heated for 1 hour to thermally cure the B-staged curable composition layer, thereby obtaining a semiconductor device (laminated structure).

（実施例２）
ＦＲ４ガラスエポキシ基板の代わりに実施例１で得られた積層構造体（ただし、１６０℃の硬化はせず、シリコンベアチップをダイボンドして得られた積層体を使用）を用意した。この積層構造体を用いて、ダイボンドされた積層体上に、実施例１と同様にしてインクジェット装置により硬化性組成物を厚み３０μｍに塗布し、硬化性組成物層を形成することにより、半導体装置を得た（熱硬化も同様に行う）。 (Example 2)
In place of the FR4 glass epoxy substrate, a laminated structure obtained in Example 1 (however, a laminated body obtained by die-bonding a silicon bare chip without curing at 160 ° C.) was prepared. By using this laminated structure, a curable composition is applied to a thickness of 30 μm by an inkjet apparatus on the die-bonded laminated body in the same manner as in Example 1 to form a curable composition layer, thereby forming a semiconductor device. (Thermosetting was performed in the same manner).

（比較例１）
市販のダイアッタッチドペースト（ＤＡＰ）（日立化成社製「ＥＮ４９００」）を、ディスペンサーにより塗布したこと以外は実施例１と同様にして、半導体装置を得た。 (Comparative Example 1)
A semiconductor device was obtained in the same manner as in Example 1 except that a commercially available attached paste (DAP) (“EN4900” manufactured by Hitachi Chemical Co., Ltd.) was applied using a dispenser.

（比較例２）
市販のダイアッタッチドペースト（ＤＡＰ）（日立化成社製「ＥＮ４９００」）を、スクリーン印刷により塗布したこと以外は実施例１と同様にして、半導体装置を得た。 (Comparative Example 2)
A semiconductor device was obtained in the same manner as in Example 1 except that a commercially available attached paste (DAP) (“EN4900” manufactured by Hitachi Chemical Co., Ltd.) was applied by screen printing.

（比較例３）
ダイボンディングフィルムの作製：
Ｇ−２０５０Ｍ（日油社製、エポキシ基含有アクリル系高分子ポリマー、重量平均分子量Ｍｗ２０万）１５重量部と、ＥＸＡ−７２００ＨＨ（ＤＩＣ社製、ジシクロペンタジエン型エポキシ樹脂）８０重量部と、ＨＰ−４０３２Ｄ（ＤＩＣ社製、ナフタレン型エポキシ樹脂）５重量部と、ＹＨ−３０９（三菱化学社製、酸無水物系硬化剤）３５重量部と、２ＭＡＯＫ−ＰＷ（四国化成工業社製、イミダゾール）８重量部と、Ｓ３２０（チッソ社製、アミノシラン）２重量部とを配合し、配合物を得た。この配合物を溶剤としてのメチルエチルケトン（ＭＥＫ）に固形分６０％となるように添加し、攪拌し、塗液を得た。これを離型フィルムに塗布し、１１０℃で３分間オーブン中で加熱乾燥し、離型フィルム上に厚み４０μｍのダイボンディングフィルムを得た。 (Comparative Example 3)
Production of die bonding film:
G-2050M (manufactured by NOF Corporation, epoxy group-containing acrylic polymer, weight average molecular weight Mw 200,000) 15 parts by weight, EXA-7200HH (DIC, dicyclopentadiene type epoxy resin) 80 parts by weight, HP -4032D (manufactured by DIC, naphthalene type epoxy resin) 5 parts by weight, 35 parts by weight of YH-309 (manufactured by Mitsubishi Chemical, acid anhydride curing agent), and 2MAOK-PW (manufactured by Shikoku Kasei Kogyo Co., Ltd., imidazole) 8 parts by weight and 2 parts by weight of S320 (manufactured by Chisso Corporation, aminosilane) were blended to obtain a blend. This blend was added to methyl ethyl ketone (MEK) as a solvent so as to have a solid content of 60% and stirred to obtain a coating solution. This was applied to a release film and dried in an oven at 110 ° C. for 3 minutes to obtain a die bonding film having a thickness of 40 μm on the release film.

半導体装置の作製：
得られたダイボンディングフィルムを用いて、ＤＡＦを半導体ウエハに積層した状態で、ＤＡＦが積層された半導体ウエハを個々の半導体チップに個片化して、硬化性組成物層付き半導体チップ（縦１０ｍｍ×横１０ｍｍに個片化されている）を得た。得られた硬化性組成物層付き半導体チップ（縦１０ｍｍ×横１０ｍｍに個片化されている）を実施例１で用いた基板上にダイボンディングして、その後の工程は実施例１と同様にして、半導体装置を得た。 Fabrication of semiconductor devices:
Using the obtained die bonding film, in a state where DAF is laminated on a semiconductor wafer, the semiconductor wafer on which DAF is laminated is separated into individual semiconductor chips, and a semiconductor chip with a curable composition layer (length 10 mm × It was separated into 10 mm in width). The obtained semiconductor chip with a curable composition layer (divided into 10 mm length × 10 mm width) was die-bonded on the substrate used in Example 1, and the subsequent steps were the same as in Example 1. Thus, a semiconductor device was obtained.

（評価）
（１）タクトタイム
半導体チップをダイボンディングする時間に関しては、実施例１，２、比較例２及び比較例３では速かった。これに対して、比較例１では、ディスペンサーで塗布された硬化性組成物をチップ下に均一に押し拡げる時間が余分にかかった。また、比較例２では、スクリーン印刷時に、２７か所の配置位置に硬化性組成物を塗布する際のスクリーンの位置合わせに、非常に時間を要した。 (Evaluation)
(1) Tact time In Examples 1 and 2, Comparative Example 2 and Comparative Example 3, the time for die bonding the semiconductor chip was fast. On the other hand, in Comparative Example 1, it took extra time to uniformly spread the curable composition applied with the dispenser under the chip. In Comparative Example 2, it took a very long time to align the screen when the curable composition was applied to the 27 arrangement positions during screen printing.

（２）厚み精度
基板と半導体チップとの間のボイドの有無を、超音波装置により確認した。 (2) Thickness accuracy The presence or absence of voids between the substrate and the semiconductor chip was confirmed by an ultrasonic device.

実施例１，２及び比較例３では、ボイドはほとんど無かった。これに対して、比較例１では厚みの不均一に起因すると思われる空隙（ボイド）が見られた。また、ボイドが見られない半導体チップでは、半導体チップの周りの樹脂のはみ出しが多く、硬化性組成物の厚み精度が悪いことが分かった。比較例２では、ボイドが多数見られた。   In Examples 1 and 2 and Comparative Example 3, there were almost no voids. On the other hand, in Comparative Example 1, voids that are thought to be caused by uneven thickness were observed. Further, it was found that in a semiconductor chip in which no voids are seen, the resin around the semiconductor chip protrudes so much that the thickness accuracy of the curable composition is poor. In Comparative Example 2, many voids were observed.

（３）材料の使用効率
実施例１，２及び比較例１に比べ、比較例２ではスクリーン印刷版を清掃するために無駄になる樹脂が多かった。また、比較例３では、ＤＡＦを得るために、離型フィルム等の工程材料が必要であり、更に円形のパッチ以外の材料を廃棄する必要があることから、材料の使用効率が低かった。 (3) Material Usage Efficiency Compared with Examples 1 and 2 and Comparative Example 1, in Comparative Example 2, more resin was wasted in order to clean the screen printing plate. Further, in Comparative Example 3, in order to obtain DAF, a process material such as a release film is necessary, and materials other than the circular patch need to be discarded, so that the material use efficiency is low.

１１…半導体装置
１２…積層構造体
１３，１３Ａ…基板
１３ａ…第１の接続端子
１３ｂ…第２の接続端子
１４…硬化物層
１５…第２の半導体チップ
１５ａ…接続端子
１６…配線
２１…硬化物層
２１Ａ…硬化性組成物層
２１Ｂ…Ｂステージ化硬化性組成物層
２２…第１の半導体チップ
２２ａ…接続端子
２３…配線
３１…半導体装置
４１…硬化物層
４２…第１の半導体チップ
４２ａ…接続端子
４３…配線
５１…インクジェット装置
５２…光照射装置 DESCRIPTION OF SYMBOLS 11 ... Semiconductor device 12 ... Laminated structure 13, 13A ... Board | substrate 13a ... 1st connection terminal 13b ... 2nd connection terminal 14 ... Hardened | cured material layer 15 ... 2nd semiconductor chip 15a ... Connection terminal 16 ... Wiring 21 ... Hardening Material layer 21A ... Curable composition layer 21B ... B-staged curable composition layer 22 ... First semiconductor chip 22a ... Connection terminal 23 ... Wiring 31 ... Semiconductor device 41 ... Hardened material layer 42 ... First semiconductor chip 42a ... Connection terminal 43 ... Wiring 51 ... Inkjet device 52 ... Light irradiation device

Claims (4)

基板又は第２の半導体チップと、第１の半導体チップとが、硬化物層により接続されている半導体装置の製造方法であって、
前記基板又は前記第２の半導体チップ上に、光硬化及び熱硬化可能である硬化性組成物を、インクジェット装置から吐出して、硬化性組成物層を形成する工程と、
前記硬化性組成物層を光硬化させて、Ｂステージ化硬化性組成物層を形成する工程と、
前記Ｂステージ化硬化性組成物層上に、前記第１の半導体チップを積層し、かつ前記Ｂステージ化硬化性組成物層を熱硬化させて、前記基板又は前記第２の半導体チップと前記第１の半導体チップとが前記硬化物層により接続されている半導体装置を得る工程とを備える、半導体装置の製造方法。 A method for manufacturing a semiconductor device in which a substrate or a second semiconductor chip and a first semiconductor chip are connected by a cured product layer,
Discharging a curable composition capable of photocuring and thermosetting onto the substrate or the second semiconductor chip from an inkjet apparatus to form a curable composition layer;
Photocuring the curable composition layer to form a B-staged curable composition layer; and
The first semiconductor chip is stacked on the B-staged curable composition layer, and the B-staged curable composition layer is thermally cured to form the substrate or the second semiconductor chip and the first A method for manufacturing a semiconductor device, comprising: obtaining a semiconductor device in which one semiconductor chip is connected by the cured product layer. 前記第２の半導体チップを用いる場合に、前記硬化性組成物層を形成する前の前記第２の半導体チップが、硬化物層を介して他の基板又は他の半導体チップ上に積層されている、請求項１に記載の半導体装置の製造方法。   When the second semiconductor chip is used, the second semiconductor chip before forming the curable composition layer is laminated on another substrate or another semiconductor chip via the cured product layer. A method for manufacturing a semiconductor device according to claim 1. 光を照射するために、前記インクジェット装置と連動可能な光照射装置を用いる、請求項１又は２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a light irradiation device capable of interlocking with the ink jet device is used to irradiate light. 前記硬化性組成物が導電性粒子を含まない、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。   The manufacturing method of the semiconductor device of any one of Claims 1-3 with which the said curable composition does not contain electroconductive particle.
JP2013098482A 2013-05-08 2013-05-08 Method of manufacturing semiconductor device Pending JP2014220372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013098482A JP2014220372A (en) 2013-05-08 2013-05-08 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013098482A JP2014220372A (en) 2013-05-08 2013-05-08 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2014220372A true JP2014220372A (en) 2014-11-20

Family

ID=51938569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013098482A Pending JP2014220372A (en) 2013-05-08 2013-05-08 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2014220372A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016204453A (en) * 2015-04-17 2016-12-08 積水化学工業株式会社 Inkjet composition, method for manufacturing semiconductor device, electronic component and method for manufacturing electronic component
KR101837886B1 (en) * 2015-01-22 2018-03-12 세키스이가가쿠 고교가부시키가이샤 Inkjet adhesive, manufacturing method for semiconductor device, and electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321918A (en) * 1997-05-20 1998-12-04 Nichia Chem Ind Ltd Photoelectric device and its manufacture
JP2008117997A (en) * 2006-11-07 2008-05-22 Seiko Epson Corp Method of manufacturing electronic substrate
JP2009120830A (en) * 2007-10-24 2009-06-04 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device using the same, and method for manufacturing the device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321918A (en) * 1997-05-20 1998-12-04 Nichia Chem Ind Ltd Photoelectric device and its manufacture
JP2008117997A (en) * 2006-11-07 2008-05-22 Seiko Epson Corp Method of manufacturing electronic substrate
JP2009120830A (en) * 2007-10-24 2009-06-04 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device using the same, and method for manufacturing the device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101837886B1 (en) * 2015-01-22 2018-03-12 세키스이가가쿠 고교가부시키가이샤 Inkjet adhesive, manufacturing method for semiconductor device, and electronic component
US10066118B2 (en) 2015-01-22 2018-09-04 Sekisui Chemical Co., Ltd. Inkjet adhesive, manufacturing method for semiconductor device, and electronic component
US10202519B2 (en) 2015-01-22 2019-02-12 Sekisui Chemical Co., Ltd. Inkjet adhesive, manufacturing method for semiconductor device, and electronic component
US10961411B2 (en) 2015-01-22 2021-03-30 Sekisui Chemical Co., Ltd. Inkjet adhesive, manufacturing method for semiconductor device, and electronic component
JP2016204453A (en) * 2015-04-17 2016-12-08 積水化学工業株式会社 Inkjet composition, method for manufacturing semiconductor device, electronic component and method for manufacturing electronic component

Similar Documents

Publication Publication Date Title
JP6247148B2 (en) Curable composition for inkjet and inkjet coating apparatus
JP5484695B2 (en) Adhesive resin composition and method for forming adhesive layer
KR101653936B1 (en) Method for manufacturing electronic component, and electronic component
TW200946633A (en) Conductive adhesive precursor, method of using the same, and article
TWI647294B (en) Light and thermosetting adhesive for inkjet, manufacturing method of semiconductor device, and electronic component
JP5756841B2 (en) Method for producing cured film and method for producing electronic component
JP5654700B1 (en) Method for producing cured film, method for producing electronic component, and electronic component
JP6411184B2 (en) INK JET LIGHT AND THERMOSETTING ADHESIVE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC COMPONENT MANUFACTURING METHOD
TW201823038A (en) Semiconductor device manufacturing method capable of improving the reliability of a semiconductor device
JP5992962B2 (en) Curable composition for inkjet and method for producing electronic component
JP2014220372A (en) Method of manufacturing semiconductor device
JP6325905B2 (en) Ink-jet light and thermosetting adhesive, method for producing electronic component, and electronic component
KR20160014572A (en) Method for manufacturing cured film, method for manufacturing electronic component, and electronic component
JP6391545B2 (en) Ink jet adhesive, semiconductor device manufacturing method, and electronic component
JP6355422B2 (en) Ink-jet light and thermosetting adhesive, method for producing electronic component, and electronic component
TW201535550A (en) Method for producing connection structure, and anisotropic conductive film
JP6325914B2 (en) Ink-jet light and thermosetting adhesive, method for producing electronic component, and electronic component
CN117223097A (en) Curable composition for inkjet and air cavity formation, electronic component, and method for producing electronic component
JP2012178460A (en) Method for manufacturing connection structure and coating device
WO2015068722A1 (en) Method for manufacturing cured film, method for manufacturing electronic component, and electronic component
JP2017066170A (en) Manufacturing method of electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171205