JP2014206670A - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP2014206670A
JP2014206670A JP2013084676A JP2013084676A JP2014206670A JP 2014206670 A JP2014206670 A JP 2014206670A JP 2013084676 A JP2013084676 A JP 2013084676A JP 2013084676 A JP2013084676 A JP 2013084676A JP 2014206670 A JP2014206670 A JP 2014206670A
Authority
JP
Japan
Prior art keywords
protective film
contact hole
common electrode
display device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013084676A
Other languages
English (en)
Inventor
小野　記久雄
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2013084676A priority Critical patent/JP2014206670A/ja
Priority to US14/198,002 priority patent/US9099357B2/en
Publication of JP2014206670A publication Critical patent/JP2014206670A/ja
Priority to US14/755,541 priority patent/US9766522B2/en
Priority to US15/666,091 priority patent/US10191341B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】径が大きいコンタクトホール内に複数のコンタクトホールを設け、表示装置における画素の開口率を向上する。【解決手段】表示装置であって、トランジスタと、前記トランジスタ上方に第１保護膜及び第２保護膜を介して配置された画素電極と、をそれぞれ含む、マトリクス状に配置された複数の画素を有し、前記複数の画素のうち、列方向に隣接する２の画素の画素電極は、それぞれ前記第２保護膜に形成された第１のコンタクトホール内の第１保護膜に形成された第２及び第３のコンタクトホールを介して、対応する前記２の画素の各ソース電極に接続されている、ことを特徴とする。【選択図】図４

Description

本発明は、表示装置及び表示装置の製造方法に関する。
例えば、下記特許文献１に示すように、ＴＦＴ及びゲート配線及びソース配線を覆うように形成された有機保護膜と、当該有機保護膜上に形成された画素電極と、を含む表示装置が知られている。当該表示装置においては、有機保護膜にコンタクトホールを設け、当該コンタクトホールを介してＴＦＴのソース電極と画素電極とを電気的に接続する。
特開平９−２３０３８０号公報
ここで、有機保護膜は、例えば、感光性レジスト材料で形成され、他の絶縁膜と比べて厚く形成される。そして、有機保護膜は、一般に露光工程の現像処理で開口されるが、上記のように厚く形成されることから、細かいパターン寸法で開口することができない。よって、有機保護膜に設けられるコンタクトホールの径が無機絶縁膜にコンタクトホールを設ける場合と比べて、大きくなる。
そこで、本発明は、径が大きいコンタクトホールの内に複数のコンタクトホールを設け、画素の開口率を向上することのできる表示装置及び表示装置の製造方法を提供することを目的とする。
（１）本発明の表示装置は、トランジスタと、前記トランジスタ上方に第１保護膜及び第２保護膜を介して配置された画素電極と、をそれぞれ含む、マトリクス状に配置された複数の画素を有し、前記複数の画素のうち、列方向に隣接する２の画素の画素電極は、それぞれ前記第２保護膜に形成された第１のコンタクトホール内の第１保護膜に形成された第２及び第３のコンタクトホールを介して、対応する前記２の画素の各ソース電極に接続されている、ことを特徴とする。
（２）上記（１）に記載の表示装置は、前記第１保護膜は、無機絶縁膜であり、前記第２保護膜は、有機絶縁膜であることを特徴とする。
（３）上記（１）または（２）に記載の表示装置は、更に、前記複数の画素の行方向に配置された複数のゲート配線と、前記複数の画素の列方向に配置された複数のデータ配線と、を含み、前記複数のゲート配線は、２のゲート配線毎に列方向に隣接して配置されている、ことを特徴とする。
（４）上記（１）乃至（３）のいずれかに記載の表示装置は、前記複数の画素のうち、列方向に隣接する前記各トランジスタは、行方向に千鳥配置されている、ことを特徴とする。
（５）本発明の他の表示装置は、トランジスタと、前記トランジスタ上方に第１保護膜及び第２保護膜を介して配置された共通電極と、前記共通電極と対向するように、前記共通電極上に絶縁膜を介して積層された画素電極と、記第１保護膜及び前記第２保護膜を介して前記共通電極に接続される共通電極配線と、を含み、前記画素電極及び前記共通電極は、前記第２保護膜に形成された第１のコンタクトホール内に位置する前記第１保護膜に形成された第２及び第３のコンタクトホールを介して、それぞれ、前記トランジスタのソース電極及び前記共通電極配線に接続されている、ことを特徴とする。
（６）上記（５）に記載の表示装置において、前記第１保護膜は、無機絶縁膜であり、前記第２保護膜は、有機絶縁膜であることを特徴とする。
（７）上記（５）または（６）に記載の表示装置において、前記共通電極配線は、前記トランジスタのゲート電極と同層に形成されていることを特徴とする。
（８）上記（５）乃至（７）のいずれかに記載の表示装置は、更に、前記ゲート電極及び前記共通電極上に形成されたゲート絶縁膜を有し、前記第２のコンタクトホールは、前記第１保護膜及び前記ゲート絶縁膜に形成され、前記共通電極は、前記第２のコンタクトホールを介して、前記共通電極配線に接続されている、ことを特徴とする。
（９）上記（５）乃至（８）のいずれかに記載の表示装置において、前記第３のコンタクトホールは、前記第１保護膜及び前記絶縁膜に形成され、前記画素電極は、前記第３のコンタクトホールを介して、前記トランジスタのソース電極に接続されている、ことを特徴とする。
（１０）本発明の表示装置の製造方法は、基板上に、ゲート配線を形成し、前記ゲート配線が形成された基板上に、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に、少なくとも隣接する２のトランジスタを形成し、前記２のトランジスタが形成されたゲート絶縁膜上に順に保護膜及び有機保護膜を形成し、前記有機保護膜に第１のコンタクトホールを形成し、前記有機保護膜上に、共通電極を形成し、前記第１のコンタクトホールが形成された領域及び前記共通電極上に、上部絶縁膜を形成し、前記２のトランジスタの各ソース電極の上方に位置する、前記第１のコンタクトホール内における前記保護膜及び前記上部絶縁膜に第２及び第３のコンタクトホールを形成し、前記第２及び第３のコンタクトホールを覆い、かつ、前記上部絶縁膜上に前記共通電極と対向する画素電極を形成することを特徴とする。
（１１）本発明の表示装置の他の製造方法は、基板上に、ゲート配線及び共通電極配線を形成し、前記ゲート配線が形成された基板上に、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に、トランジスタを形成し、前記トランジスタが形成されたゲート絶縁膜上に順に保護膜及び有機保護膜を形成し、前記有機保護膜の上部を除去することにより第１のコンタクトホールを形成し、前記第１のコンタクトホールが形成された領域内で前記共通電極配線の上方に位置する、前記保護膜及び前記ゲート絶縁膜に、第２のコンタクトホールを形成し、前記第２のコンタクトホール及び前記有機保護膜上に、共通電極を形成し、前記第１のコンタクトホールが形成された領域及び前記共通電極上に上部絶縁膜を形成し、前記第１のコンタクトホールが形成された領域内に位置する、前記トランジスタのソース電極の上方に形成された前記上部絶縁膜及び前記保護膜に、第３のコンタクトホールを形成し、前記第３のコンタクトホールを覆い、かつ、前記上部絶縁膜上に前記共通電極と対向する画素電極を形成する、ことを特徴とする。
（１２）上記（１１）に記載の表示装置の製造方法において、前記第１のコンタクトホールと前記第２のコンタクトホールは、ハーフトーン露光により同一工程で形成されることを特徴とする。
本発明の第１の実施形態に係わる表示装置の概要について説明するための図である。 図１に示した複数の画素の平面図の一例を示す図である。 図２に示した１画素を拡大した図を示す図である。 図３のＩＶ−ＩＶ断面の一例を示す図である。 図２のＶ―Ｖ断面の一例を示す図である。 図２のＶＩ−ＶＩ断面の一例を示す図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第１の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置について説明するための図である。 図１４における１画素の領域と隣接する周囲の画素を含む領域の平面図である。 図１５のＸＶＩ−ＸＶＩ断面の一例を示す図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。 第２の実施形態の表示装置の製造方法について説明するための図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
[第１の実施形態]
図１は、本発明の第１の実施形態に係わる表示装置の概要について説明するための図である。図１に示すように、表示装置ＬＣＤは、ゲート配線駆動回路１０１、データ配線駆動回路１０２、共通電極駆動回路１０３、画素領域ＤＩＡを含む。
画素領域ＤＩＡには、アクティブマトリクス表示として、ゲート配線駆動回路１０１からゲート配線Ｇ１、Ｇ２、‥Ｇｎを介してゲート電圧が、データ配線駆動回路１０２からデータ配線Ｄ１、Ｄ２、‥Ｄｍを介して映像データ電圧が供給される。そして、薄膜トランジタＴＦＴのオン、オフにより、画素電極にデータ電圧が与えられる。そして、共通電極駆動回路１０３から供給された共通（コモン）電圧と当該データ電圧との間との電界で液晶層ＬＣが駆動される。
液晶層ＬＣの電圧低下を防止するために、各画素領域に保持容量ＳＴＧが形成されている。共通電圧の供給は、共通電極駆動回路１０３に接続された共通電極配線ＭＳＬに伝わり、透明共通電極ＣＴにて画素領域ＤＩＡに伝播される。
なお、カラー表示を行う場合は、縦ストライプ状のカラーフィルタで形成された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素に接続されたデータ配線Ｄ１（Ｒ）、Ｄ２（Ｇ）、Ｄ３（Ｂ）に所望のデータ電圧を印加することにより実現される。
本実施形態においては、アクティブマトリクスにおける画素配列に関して、ゲート配線の上下２画素分が２本並列に配置され、共通電極配線ＭＳＬが該上下２画素分で１本に共通化されている。映像データは、奇数行ではデータ電圧は画素の左側のデータ配線から供給され、偶数行ではデータ電圧は画素の右側のデータ配線から供給され、画素は千鳥状に配列される。
上記のように、２本のゲート配線を並んで配置し、上下２画素で共通電極配線ＭＳＬを共通化することにより、それぞれに共通電極配線ＭＳＬを配置する場合に比べて開口率が向上する。
データ配線Ｄ１に、１画面の選択期間で、データ電圧を共通電圧より正に、データ配線Ｄ２に負のデータ電圧を与えた場合、薄膜トランジスタＴＦＴとデータ配線ＤＬとの関係が千鳥配列となっているので、一列の画素電極の極性が１行毎に正、負となる。これにより、１画面の選択期間中のデータ配線毎の電圧は同一極性であり、データ変化が少なく低消費電力の駆動方法が実施できる。また、画面内は正と負の画素電位が分散し、フリッカを低減できる画質の良好な表示を行うことができる。なお、上記表示装置の構成は、一例であって本実施形態はこれに限定されるものではない。
図２は、図１に示した複数の画素の平面図の一例を示す。具体的には、図２は、図１に示した表示装置における横方向に３つの画素、縦方向に４つの画素、すなわち１２画素の取り出した平面図の一例を示す。また、図３は、図２に示した１画素を拡大した図を示し、図４は、図３のＩＶ−ＩＶ断面の一例を示す。図５は、図２のＶ―Ｖ断面の一例を示し、図６は、図２のＶＩ−ＶＩ断面の一例を示す。
ゲート配線ＧＬは、薄膜トランジスタＴＦＴのゲート電圧を供給する配線であり、データ配線ＤＬは、薄膜トランジスタＴＦＴに映像電圧を供給する配線である。共通電極配線ＭＳＬは、透明共通電極ＣＴに共通電位を供給する。
図２に示した複数の画素の２つには、第１基板ＳＵＢ１に形成されたブラックマトリクスＢＭを例として示す。データ配線ＤＬ、ゲート配線ＧＬ、及び薄膜トランジスタＴＦＴは、遮光効果のあるブラックマトリクスＢＭで上面から塞がれる。ブラックマトリクスＢＭは中央に開口部を有する。１画素における当該開口部の大きさ（開口率）を大きくすることで、明るく、低消費電力の表示装置を実現できる。
本実施形態では、図２に示すように、上下２つの画素が１つの共通電極配線ＭＳＬを共有化している。そして、当該上下画素の境界には共通電極配線ＭＳＬのみが存在し、ブラックマトリクスＢＭは配置されておらず、共通電極配線ＭＳＬ自体が遮光している。よって、上下の基板間の合わせずれによる開口率変動が少なく、結果的にそれぞれの画素の開口率が向上する。
図３は、図２において２本のゲート配線ＧＬを挟んで上下に隣接する２画素を拡大して示した図である。
ゲート配線ＧＬは、低抵抗の金属層で形成され、図１に示したゲート配線駆動回路１０１に接続される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像用のデータ電圧が印加される。
ゲート配線ＧＬにゲートオン電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となる。これにより、データ配線ＤＬの電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、当該ソース電極ＳＭと接続された透明画素電極ＰＩＴに伝わる。ここで、透明画素電極ＰＩＴは、第１の透明電極材料ＩＴＯ１で形成されている。
液晶層ＬＣに印加されるもう一方の電圧である共通電圧は、図１の共通電極駆動回路１０３から共通電極配線ＭＳＬを経て透明共通電極ＣＴに印加される。透明共通電極ＣＴは、第２の透明電極材料ＩＴＯ２で形成されている。透明画素電極ＰＩＴと透明共通電極ＣＴは絶縁膜を介して積層されている。さらに、透明画素電極ＰＩＴは１画素の表示領域内でスリットが形成されている。このスリットは上面からは透明画素電極ＰＩＴの電界が液晶駆動として液晶層ＬＣに印加され、この電界が透明共通電極ＣＴに至り表示を行う。
ソース電極ＳＭは、保護膜ＰＡＳに開けられた画素電極コンタクトホールＣＯＮＴを介して、透明画素電極ＰＩＴに接続される。上下２つの画素の透明画素電極ＰＩＴそれぞれに対して、画素電極コンタクトホールＣＯＮＴが形成されている。一方、当該２つの画素電極コンタクトホールＣＯＮＴの外側には、有機保護膜ＯＰＡＳの有機膜コンタクトホールＯＣＯＮＴが形成される。なお、有機膜コンタクトホールＯＣＯＮＴと画素電極コンタクトホールＣＯＮＴの位置等についての詳細については後述する。
上記のように、有機膜コンタクトホールＯＣＯＮＴは、２つの画素で１つとして共有化されている。１つに共有化することにより、画素の開口率を高め、明るく、低消費電力の表示装置ＬＣＤを供給することができる。
有機膜コンタクトホールＯＣＯＮＴは、有機保護膜ＯＰＡＳに開けられた開口部輪郭である。有機保護膜ＯＰＡＳは、例えば、感光性レジスト材料で形成される。塗布する場合の厚さは、例えば約３μｍと、他の絶縁膜等と比較して厚く形成される。当該有機保護膜ＯＰＡＳは、露光工程の現像処理で開口されるが、厚さが厚いので、細かいパターン寸法では開口が難しい。従って、それぞれの画素に有機膜コンタクトホールを形成した場合、画素の開口率が低下する。
そこで、本実施形態においては、隣り合う画素のソース電極ＳＭを隣接して配置し、それを囲むように有機膜コンタクトホールＯＣＯＮＴを形成する。これにより、開口率を改善でき、明るく低消費電力の表示装置ＬＣＤを提供できる。また、上記のように、２本のゲート配線ＧＬを並べて配置するとともに、薄膜トランジスタＴＦＴが行毎に左側のデータ配線ＤＬからデータ電圧を供給する列と、右側のデータ配線ＤＬからデータ電圧を供給する列を交互にする千鳥配置の画素配列にすることにより、ソース電極ＳＭを横に２個コンパクトに配置できる。これにより、有機膜コンタクトホールＯＣＯＮＴ自体の大きさも小さくすることができる。
次に、本実施形態における表示装置の断面の構成の一例について説明する。図４は、図３のＩＶ−ＩＶ断面の一例を示す図である。なお、断面構成は、２つの画素の半導体層ＳＥＭに対して、データ電位をデータ配線ＤＬから供給し、ゲート配線ＧＬにオン電圧を印加した際に半導体層ＳＥＭが低抵抗化され、これがソース電極ＳＭから透明画素電極ＰＩＴに伝わり、保持容量ＳＴＧや液晶層ＬＣの容量に蓄積されるルートの構造である。
図４に示すように、隣接する２の薄膜トランジスタＴＦＴの２のソース電極ＳＭから透明画素電極ＰＩＴへ接続するための画素電極コンタクトホールＣＯＮＴが、その外側に開口された有機膜コンタクトホールＯＣＯＮＴ内に２個形成されている。画素電極コンタクトホールＣＯＮＴは、例えば、シリコンナイトライドで形成された上層絶縁膜ＵＩＮＳと保護膜ＰＡＳの積層層に形成されている。画素電極コンタクトホールＣＯＮＴは、有機保護膜ＯＰＡＳに形成された有機膜コンタクトホールＯＣＯＮＴと比べて、狭く小さな寸法に加工できる。
一方、有機膜コンタクトホールＯＣＯＮＴは、厚い感光性レジストである有機保護膜ＯＰＡＳに開口されている。上記のように、有機膜コンタクトホールＯＣＯＮＴは、小さい寸法では加工できないので、２つの小さな画素電極コンタクトホールＣＯＮＴを囲むように１つにして形成されている。これにより、開口率を向上させることができる。
ここで、液晶層ＬＣは、２枚の透明基板である第１基板ＳＵＢ１と第２基板ＳＵＢ２の間に挟まれている。液晶層ＬＣには、電界方向に沿って液晶分子の長軸が揃うポジ型の液晶が封入されている。液晶層ＬＣの厚みは、例えば、３から４μｍである。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、例えば、ガラスで形成される。当該第１基板ＳＵＢ１及び第２基板ＳＵＢ２の厚みは、製造工程では、例えば、０．４から０．７ｍｍであるが、最終的には液晶層ＬＣが封入され第１及び第２の透明基板が形成された後に化学研磨され、例えば、約０．２ｍｍと薄くする場合もある。なお、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の材料としては、ガラスの他プラスティック等を用いてもよい。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２の外側には、第１の偏光板ＰＯＬと第２の偏光板ＰＯＬが貼られている。これは、第２の偏光板ＰＯＬの外側からのバックライトからの光に偏光を加えた後、液晶を通過させ、液晶層ＬＣが光学的な複屈折効果により楕円偏光となる。その後、第１基板ＳＵＢ１の外側の第１の偏光板ＰＯＬを通過する際に、直線偏光として通過する。
本実施形態においては、例えば、第１の偏光板ＰＯＬと第２の偏光板ＰＯＬの偏光軸は直行する（いわゆるクロスニコス）ように貼ってある。したがって、液晶が無電界では、バックライトの光が液晶層ＬＣを通過しても第１の偏光板ＰＯＬが光を遮断し、黒表示を行うことができる。また、液晶層ＬＣに、主に透明画素電極ＰＩＴと透明共通電極ＣＴの間で電圧が印加され、液晶層ＬＣに電界が印加されると、液晶層ＬＣは複屈折動作で光を楕円偏光に変え、その駆動電圧に応じて透過率を変えることができ、階調表示から白表示が可能になる。
液晶層の両面には、その表面に液晶分子を固定できる第１の配向膜ＡＬと第２の配向膜ＡＬが形成されている。配向膜ＡＬは、例えば、主成分をポリイミドで構成される。その表面に液晶分子を整列させる方法としては、例えば、ラビングあるいは偏光された紫外線を照射する方法を用いればよい。
色表示は、第１基板ＳＵＢ１に形成された顔料を着色層とするカラーフィルタＣＦに光が透過することで実現する。顔料は液晶へ溶け込み、汚染源となるため、その表面には有機材料であるオーバーコート膜ＯＣで被覆している。なお、このオーバーコート膜ＯＣは、表面を平坦化させる効果も有する。
半導体層ＳＥＭの種類によっては、外部光が直接当たった場合、半導体層ＳＥＭの抵抗が低下し、表示装置の保持特性が低下し良好な画像表示が行えないことがある。そのため、第１基板ＳＵＢ１の半導体層ＳＥＭの上面にはブラックマトリクスＢＭを形成する。
このブラックマトリクスＢＭは、カラーフィルタＣＦの画素間の境界にも配置され、隣りあう画素の光が斜めから見えることによる混色を防止し、画像を滲みなく表示する効果を奏する。
ただし、このブラックマトリクスＢＭの幅が広すぎると開口率や透過率が低下する。そのため、高精細の表示装置において、明るく低消費電力な性能を実現するには、ブラックマトリクスＢＭの幅を、斜めから見た時の混色が起こらない、最小の幅にできるかが課題となる。ブラックマトリクスＢＭは、例えば、黒色顔料を用いた樹脂材料あるいは金属材料で形成する。
図３においても述べたように、１画素内では液晶層ＬＣをコンデンサと見立てた場合の透明画素電極ＰＩＴに駆動電圧が印加される。まず、金属層で形成されたゲート配線ＧＬにオン電圧が印加される。ゲート配線ＧＬは、例えば、アルミニュームＡｌ、モリブデンＭｏ、チタンＴｉあるいは銅Ｃｕを主成分とする金属材料、あるいは上記の複数の積層層、あるいは、上記金属材料にタングステンＷやマンガンＭｎなどを添加された合金、あるいは、上記の組み合わせにおける積層金属層から形成される。厚さは、例えば、１００ｎｍから３００ｎｍである。
ゲート配線ＧＬの上部には、ゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮは、例えば、プラズマ化学気相成長方法（ＣＶＤ）で形成されたシリコンナイトライドが用いられる。なお、ゲート絶縁膜ＧＳＮは、二酸化シリコンＳｉＯ２、あるいはアルミナＡｌ２Ｏ３で形成してもよい。
ゲート配線ＧＬ上には半導体層ＳＥＭが島状に加工され配置されている。半導体層材料としては、例えば、シリコンナイトライドとの組み合わせはアモルファスシリコンａ−Ｓｉ、二酸化ケイ素との組み合わせは酸化物半導体、あるいは低温ポリシリコンＬＴＰＳを用いる。また、例えば、酸化物半導体としては、インジューム・ガリウム・亜鉛の酸化物などを使用する。
半導体層ＳＥＭ上の端部には、データ配線ＤＬ及びソース電極ＳＭが形成される。データ配線ＤＬとソース電極ＳＭは、例えば、後述するように同一工程で形成された低抵抗の金属材料を用いる。この金属材料は、例えば、アルミニュームＡｌ、モリブデンＭｏ、チタンＴｉあるいは銅Ｃｕを主成分とする金属材料、あるいは上記の複数の積層層あるいは、上記金属材料にタングステンＷやマンガンＭｎなどを添加された合金あるいは上記の組み合わせにおける積層金属層を用いる。
ソース電極ＳＭ上には透明画素電極ＰＩＴが接続されている。透明画素電極ＰＩＴは、例えば、マトリクス状に配列されたゲート配線ＧＬとデータ配線ＤＬに区切られた１画素領域内に複数の開口部（スリット）を有する。透明画素電極ＰＩＴへのデータ電圧の供給は、ゲート配線ＧＬにオン電圧が印加された時に、半導体層ＳＥＭが低抵抗され、データ配線ＤＬからソース電極ＳＭを経て透明画素電極ＰＩＴに伝わる。そして、当該電圧は、透明画素電極ＰＩＴと透明共通電極ＣＴとの容量に充電される。
データ配線ＤＬ及びソース電極ＳＭ上には保護絶縁膜ＰＡＳが形成される。保護絶縁膜ＰＡＳとしては、例えば、シリコンナイトライドあるいは二酸化ケイ素を用いる。厚さは、例えば、２００から４００ｎｍである。
保護膜ＰＡＳ上には有機保護膜ＯＰＡＳが塗布される。そして、当該有機保護膜ＯＰＡＳには、有機膜コンタクトホールＯＣＯＮＴが形成される。当該有機保護膜ＯＰＡＳは、例えば、厚さ３μｍの感光性レジストを用いる。また、材料は、例えばアクリルである。当該有機膜コンタクトホールＯＣＯＮＴは、有機保護膜ＯＰＡＳ自体が感光性であるので、ホトマスクを用いた露光工程での露光、現像処理で開口・加工できる。厚さがシリコンナイトライドの保護膜ＰＡＳに比べて約１０倍と厚く、また露光感度も通常のホトレジストより低いので、小さい開口部を開けることができない。そのために、本実施形態では２つの画素の画素電極コンタクトホールＣＯＮＴを２個配置し、その外側に有機膜コンタクトホールＯＣＯＮＴを設けることで開口率が向上する。
有機保護膜ＯＰＡＳ上には透明共通電極ＣＴが形成されている。透明共通電極ＣＴは、例えば、インジュウム・錫・酸化物あるいはインジュウム・亜鉛・酸化物の材料で構成される。透明共通電極ＣＴ上には、例えば、シリコンナイトライドあるいは２酸化珪素で構成された上部絶縁膜ＵＩＮＳが形成される。透明画素電極ＰＩＴは、透明共通電極ＣＴと同様に、例えば、インジュウム・錫・酸化物などの透明電極材料で形成され、ソース電極ＳＭと上部絶縁膜ＵＩＮＳに開口された画素電極コンタクトホールＣＯＮＴを通じて接続されている。
図５は、図３のＶ−Ｖ断面の一例を示す図である。具体的には、図５は、２本のデータ配線ＤＬに挟まれた画素の断面を示し、隣接する画素の断面も一部示す。
図５の中心にある画素は、縦ストライプのカラーフィルタＣＦ配置において、緑ＧのカラーフィルタＣＦ（Ｇ）に対応している。左右は、赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。
データ配線ＤＬのある画素間の境界には、液晶層ＬＣを挟んで第１基板ＳＵＢ１内側の面にブラックマトリクスＢＭが形成されている。このデータ配線ＤＬとブラックマトリクスＢＭは、カラーフィルタＣＦで区切られた画素を斜めからみた際に、隣の画素のバックライトの光が透過して見えることで混色することを防ぐ。
バックライトの光は、図示していないが、第２基板ＳＵＢ２の外側に貼り付けた偏光板ＰＯＬの外側から第２の基板に照射されている。ただし、このデータ配線ＤＬやブラックマトリクスＢＭの幅を大きくすると、開口率や透過率が低下し、表示装置が暗くなることや消費電力が増加する課題がある。特に、高精細の表示装置ではその問題が顕著となるため、ブラックマトリクスＢＭやデータ配線ＤＬを細くしつつ、表示不良が生じにくい表示装置が要望されている。
図５に示すように、光の透過しないブラックマトリクスＢＭあるいはデータ配線ＤＬの画素の境界領域と、光が透過する開口領域に２分されている。まず、開口領域の構造と動作について示す。
開口領域では、透明画素電極ＰＩＴと透明共通電極ＣＴの間に映像データ電圧、共通電圧が印加され、この電極間の電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで透過率を制御して階調表示を行う。透明な第２基板ＳＵＢ２上に透明画素電極ＰＩＴ及び透明共通電極ＣＴが形成され、これらの２つの電極間に印加される電界が液晶層ＬＣに伝播され、これで液晶分子ＬＣＭが水平に回転して光の透過率を階調制御するいわゆるインプレーン・スイッチング（ＩＰＳ）の表示装置である。２つの電極間に最大電圧が印加された時に、表示装置の透過率が最大になるように設定される。透明画素電極ＰＩＴと透明共通電極ＣＴの電位差が小さくなると透過率が低下し、黒表示に向かう。電圧差が最大に向けて透過率が上昇し、白表示となる。最大電圧を印加した場合の最大透過率を単純に透過率と表現する場合もある。
液晶層ＬＣは、例えば、有機材料の液晶分子ＬＣＭが充填されている。第１基板ＳＵＢ１の内側表面に形成された配向膜ＡＬ１と第２基板ＳＵＢ２の内側表面に形成された配向膜ＡＬ２表面には、配向処理で液晶分子ＬＣＭの長軸が固定される。透明画素電極ＰＩＴは、開口部（スリット）を有し、開口部からは上部絶縁膜ＵＩＮＳを介して、透明画素電極ＰＩＴから透明共通電極ＣＴの２つの電極間の電圧が大きくなると液晶層ＬＣに折り返すような電界による電気力線が形成される。
図６は、図３のＶＩ−ＶＩ断面の一例を示す図である。透明画素電極ＰＩＴから液晶層ＬＣ、上部絶縁膜ＵＩＮＳを経て透明共通電極ＣＴに至る電界で、液晶層ＬＣを駆動する隣接する隣り合う画素の中心には共通電極配線ＭＳＬが配置されている。
共通電極配線ＭＳＬは、透明共通電極ＣＴの配線遅延を低抵抗の配線材料を使用することで低減している。従って、透明共通電極ＣＴと接続されている。
なお、共通電極配線ＭＳＬとしては、例えば、アルミニュームＡｌ、モリブデンＭｏ、チタンＴｉあるいは銅Ｃｕを主成分とする金属材料、あるいは上記の複数の積層層あるいは、上記金属材料にタングステンＷやマンガンＭｎなどを添加された合金あるいは上記の組み合わせにおける積層金属層から形成される。厚さは、例えば、５０ｎｍから２００ｎｍである。
共通電極配線ＭＳＬは、複数の画素にまたがってデータ配線ＤＬやゲート配線ＧＬを有機保護膜ＯＰＡＳに対して被覆する透明共通電極上に直接接続するように配置されている。さらに、上下の画素間でその配置は、１領域で共有されている。これにより、画素毎に共通電極配線ＭＳＬを配置する方式に比べて、配線幅を変えずに配置できるので開口率を向上させることができる。また、共通電極配線ＭＳＬは、不透明材料で形成するので、第１基板ＳＵＢ１にブラックマトリクスＢＭを配置せずに、画素の境界を区切ることもできる。また、一般に上下の第１基板ＳＵＢ１と第２基板ＳＵＢ２の位置合わせ精度は低いことから、ブラックマトリクスＢＭが不要となると、開口率も改善できる。
次に、本実施形態における表示装置の製造方法について説明する。図７乃至図１３は、本実施形態における表示装置の製造方法について説明するための図である。各図Ａは、図３の平面図の各工程に対応するものであり、各図Ｂは、対応する各図Ａの断面を表す。
図７Ａは、薄膜トランジスタＴＦＴの第１ホト工程の終了後の図３の縦方向に隣接する２画素の平面図を示す。図７Ｂは、図７ＡのＶＩＩ−ＶＩＩの断面を示す。なお、隣り合うゲート配線ＧＬは、第１の基板上にスパッタにより成膜され、第１のホト工程でパターン化される。ゲート配線ＧＬは、例えば、１００ｎｍから３００ｎｍの銅とその上面にモリブデンＭｏを成膜した積層膜である。配線材料は、例えば、銅ＣｕだけなくモリブデンＭｏとアルミニュームＡｌの積層膜や、チタンＴｉとアルミニュームＡｌの積層膜、あるいはモリブデンＭｏとタングステンＷの合金のＭｏＷなども使用することができる。
図８Ａ及び図８Ｂは、第２のホト工程が終了した時点での平面図と断面図を示す。図８Ａ及び図８Ｂに示すように、例えば、ゲート配線ＧＬ上にＣＶＤによりシリコンナイトライドのゲート絶縁膜ＧＳＮ、アモルファスシリコンの半導体層ＳＥＭを積層する。ゲート絶縁膜ＧＳＮ、半導体層ＳＥＭの厚さは、例えば、それぞれ約４００ｎｍ、２００ｎｍである。次に、上記ＣＶＤ膜の上部よりホトレジストを形成し、ホトマスクを用いて露光することで、半導体層ＳＥＭの領域を形成する。
図９Ａ及び図９Ｂは、第３のホト工程が終了した時点での平面図と断面図を示す。図９Ａ及び図９Ｂに示すように、例えば、半導体層ＳＥＭの上部にモリブデンＭｏと銅Ｃｕの積層膜をスパッタで成膜する。積層膜の材料は、例えば、ゲート配線ＧＬの材料同様にモリブデンＭｏやアルミニュームＡｌあるいはモリブデンＭｏの３層膜やチタンＴｉとアルミュニュームＡｌの積層膜、チタンＴiとアルミニュームＡｌの積層膜あるいはＭｏＷ合金などを用いてもよい。次に、これをホト工程で加工することにより、データ配線ＤＬ及びソース電極ＳＭの領域を形成する。
図１０Ａ及び図１０Ｂは、第４のホト工程が終了した時点での平面図と断面図を示す。図１０Ａ及び図１０Ｂに示すように、データ配線ＤＬ及びソース電極ＳＭ上にＣＶＤにより保護膜ＰＡＳを形成し、次に、感光性アクリルである有機保護膜ＯＰＡＳを塗布する。保護膜ＰＡＳは、例えば、シリコンナイトライドで形成し、厚さは、例えば２００から４００ｎｍである。感光性アクリルの材料は、それ自身でホト工程でのレジストとして使用できるので、これにホトマスクでソース電極ＳＭ上に開口部を現像処理により形成する。
有機保護膜ＯＰＡＳの厚さは、例えば、３０００ｎｍ（３μｍ）と、保護膜ＰＡＳと比べて厚い。これは塗布膜であるためである。しかし、有機保護膜ＯＰＡＳの比誘電率が２から４と低いので、データ配線ＤＬ上にこの有機保護ＯＰＡＳが形成され、さらにその上部に複数の画素領域全面に透明共通電極ＣＴが形成されても、データ配線ＤＬの配線容量を小さくでき、配線遅延の少ない良好な画質を実現でき、駆動の消費電力を低減できる。ただし、露光感度が通常のホトレジストより低いため、開口部のパターン寸法が大きくなるので、開口率を逆に低下させる恐れがある。本実施形態では、前述のように、複数の画素領域の薄膜トランジスタＴＦＴの画素電極コンタクトホールＣＯＮＴを囲むように有機保護膜ＯＰＡＳの有機膜コンタクトホールＯＣＯＮＴを形成することで開口率を向上させている。
図１１Ａ及び図１１Ｂは、第５のホト工程が終了した時点での平面図と断面図を示す。図１１Ａ及び図１１Ｂに示すように、例えば、透明電極材料であるインジウム・錫・酸化物の第３の透明電極材料を成膜し、ホトエッチング工程を経て、透明共通電極ＣＴを有機保護膜ＯＰＡＳ上に形成する。
図１２Ａ及び図１２Ｂは、第６のホト工程が終了した時点での平面図と断面図を示す。図１２Ａ及び図１２Ｂに示すように、透明共通電極ＣＴ上に上部絶縁膜ＵＩＮＳをＣＶＤで形成する。そして、開口部である画素電極コンタクトホールＣＯＮＴを形成する。画素電極コンタクトホールＣＯＮＴは、図１２Ａの上下の画素のそれぞれのソース電極ＳＭ上の保護膜ＰＡＳ及び上部絶縁膜ＵＩＮＳの積層された絶縁膜にホト工程及びドライエッチング工程を経て形成する。
図１３Ａ及び図１３Ｂは、第７のホト工程が終了した時点での平面図と断面図を示す。図１３Ａ及び図１３Ｂに示すように、透明画素電極ＰＩＴの材料であるインジュウム・錫・酸化物ＩＴＯ１を成膜し、次にホトエッチングして透明画素電極ＰＩＴを形成する。
透明画素電極ＰＩＴとソース電極ＳＭを接続する画素電極コンタクトホールＣＯＮＴは、有機保護膜ＯＰＡＳの有機膜コンタクトホールＯＣＯＮＴの内部に形成されている。複数の画素電極コンタクトホールＣＯＮＴを有機膜コンタクトホールＯＣＯＮＴ内に形成することで開口率が向上する。
上記のようにして、本実施形態における表示装置を形成することができる。なお、上記においては、いわゆるＴＦＴ基板（第２基板ＳＵＢ２）の製造工程のみを示し、カラーフィルタ基板（第１基板ＳＵＢ１）の製造工程等については周知であるため、説明を省略した。
本発明は、上記実施形態に限定されるものではなく、上記実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。
[第２の実施形態]
図１４は、本発明の第２の実施形態における表示装置について説明するための図である。図１４に示すように、上記第１の実施形態と同様に、表示装置ＬＣＤは、ゲート配線駆動回路１０１、データ配線駆動回路１０２、共通電極駆動回路１０３、画素領域ＤＩＡを含む。本実施形態では２のゲート配線毎に隣接して配置されていない点、共通電極配線ＭＳＬが共通化されていない点が第１の実施形態と主に異なる。
第１の実施形態と同様に、画素領域ＤＩＡには走査（ゲート）線Ｇ１、Ｇ２、‥Ｇｎ及びデータ配線Ｄ１、Ｄ２、‥Ｄｎから、それぞれ走査電圧及び映像データ電圧が供給される。そして、薄膜トランジタＴＦＴのオン、オフでデータ電圧を液晶層ＬＣに与え、これと共通（コモン）電圧との間の電界で液晶層ＬＣを駆動する。液晶層ＬＣの電圧低下を防止するために、各画素領域に保持容量ＳＴＧが形成されている。また、共通電圧の供給は、共通電極配線ＭＳＬとこれに接続された透明共通電極ＣＴに画面領域に伝播されている。
図１５は、図１４における薄膜トランジスタＴＦＴ、ゲート配線ＧＬ、データ配線ＤＬに囲まれた１画素の領域と隣接する周囲の画素を含む領域の平面図である。
第１の実施形態と同様に、ゲート配線ＧＬは、低抵抗の金属層で形成される。また、ゲート配線ＧＬは、図１４のゲート配線駆動回路１０１に接続され、走査電圧が印加される。一方、データ配線ＤＬも低抵抗の金属層により形成される。また、データ配線ＤＬには、映像用のデータ電圧が印加される。
ゲート配線ＧＬにゲートオン電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、これと画素電極コンタクトホールＣＯＮＴを介して接続された透明画素電極ＰＩＴに伝わる。
液晶層に印加されるもう一方の電圧である共通電圧は、図１４の共通駆動電極駆動回路１０３から共通電極配線ＭＳＬに伝わり、さらに絶縁膜に開口された共通電極コンタクトホールＣＣＯＮＴを介して透明共通電極ＣＴに印加される。透明画素電極ＰＩＴは、所定の幅を持つ電極部とスリット（開口部）を平面領域内に有する。このスリットは、上面からは透明画素電極ＰＩＴの電界が液晶駆動として液晶層に印加され、この電界が液晶、絶縁膜を経て透明共通電極ＣＴに至り表示を行う。
第１の実施形態と同様に、有機膜コンタクトホールＯＣＯＮＴ内に２つのコンタクトホールを設けている。しかしながら、これらの２つのコンタクトホールは、一方はソース電極ＳＭと透明画素電極ＰＩＴを接続する画素電極コンタクトホールＣＯＮＴ、他方は共通電極配線ＭＳＬと透明共通電極ＣＴを接続する共通電極コンタクトホールＣＣＯＮＴである点が第１の実施形態と異なる。
これらの２つのコンタクトホールである、画素電極コンタクトホールＣＯＮＴと共通電極コンタクトホールＣＣＯＮＴを１つの有機膜コンタクトホールＯＣＯＮＴの中に設けることで、微細な寸法加工ができず開口部が大きくなる有機膜コンタクトホールＯＣＯＮＴを用いても開口率を向上することができる。
透明共通電極ＣＴは複数の画素を跨ぐように画面領域ＤＩＡに形成されている。このように有機膜コンタクトホールＯＣＯＮＴを共有することで開口率を向上することができ、明るく低消費電力な表示装置ＬＣＤを供給できる。
図１６は、図１５のＸＶＩ−ＸＶＩ断面の一例を示す図である。当該断面図は、隣接する２つの画素領域に対するものである。具体的には、一方の画素領域では、データ電位をデータ配線ＤＬから供給し、ゲート配線ＧＬにオン電圧を印加した際に半導体層ＳＥＭが低抵抗化され、これがソース電極ＳＭから透明画素電極ＰＩＴに伝わり、保持容量ＳＴＧや液晶層ＬＣの容量と蓄積されるルートの構造を示す。また、他方の画素領域では、共通電極配線ＭＳＬと透明共通電極ＣＴを接続するルートの構造を示す。
ソース電極ＳＭと透明画素電極ＰＩＴとを接続する画素電極コンタクトホールＣＯＮＴと、隣の画素にある共通電極配線ＭＳＬと透明共通電極ＣＴとを接続する共通電極コンタクトホールＣＣＯＮＴは、その外側に開口された有機膜コンタクトホールＯＣＯＮＴ内に形成されている。画素電極コンタクトホールＣＯＮＴと共通電極コンタクトホールＣＣＯＮＴは、例えば、薄いシリコンナイトライドで形成された保護膜ＰＡＳと上部絶縁膜ＵＩＮＳの積層膜あるいは保護膜ＰＡＳとゲート絶縁膜ＧＳＮの積層層に形成されている。なお、上記のように画素電極コンタクトホールＣＯＮＴは、狭く小さな寸法に加工できる。
一方、上記のように有機膜コンタクトホールＯＣＯＮＴは、厚い感光性レジストである有機保護膜ＯＰＡＳに形成されている。上記のように、有機膜コンタクトホールＯＣＯＮＴは、小さい寸法では加工できないので、２つの小さな画素電極コンタクトホールＣＯＮＴを囲むように１つにして形成する。よって、開口率のロスなく配置することができる。
次に、本実施形態における表示装置の製造方法について説明する。図１７から図２４は、本実施形態における表示装置の製造方法について説明するための図である。図１７から図２４の各図Ａは、図１５の平面図の各工程に対応するものであり、各図Ｂは、対応する各図Ａの断面を表す。具体的には、各図Ｂは、第１基板ＳＵＢ１上に形成された薄膜トランジスタＴＦＴや配線領域、開口部の製造工程を示す。各図は、基本的に上記ＴＦＴ工程におけるホト（露光）加工工程毎に記載している。ただし、第４ホト工程は複雑であるため、図２０と図２１の２つに分けて記載している。
図１７Ａは、薄膜トランジスタＴＦＴの第１ホト工程の終了後の図１５に示した画素の平面図を示し、図１７Ｂは、図１７ＡのＶＩＩ−ＶＩＩの断面を示す。図１７Ａ及び図１７Ｂに示すように、ゲート配線ＧＬは第１の基板上にスパッタにより成膜され、第１のホト工程でパターン化される。ゲート配線ＧＬの厚さは、例えば、１００ｎｍから３００ｎｍの銅と、その上面にモリブデンＭｏを成膜した積層膜である。配線材料は、例えば、銅ＣｕだけなくモリブデンＭｏとアルミニュームＡｌの積層膜や、チタンＴｉとアルミニュームＡｌの積層膜あるいはモリブデンＭｏとタングステンの合金のＭｏＷなどを用いてもよい。一方、共通電極配線ＭＳＬは、例えば、上記ゲート配線ＧＬと同一金属材料を用いて同一工程で加工する。
図１８Ａ及び図１８Ｂは第２のホト工程が終了した時点での平面図及び断面図を示す。図１８Ａ及び図１８Ｂに示すように、例えば、ゲート配線ＧＬ上にＣＶＤよりシリコンナイトライドのゲート絶縁膜ＧＳＮ、及び、アモルファスシリコンの半導体層ＳＥＭを積層する。ここで、ゲート絶縁膜ＧＳＮ、半導体層ＳＥＭの厚さは、それぞれ、例えば、約４００ｎｍ、２００ｎｍである。そして、上記ＣＶＤ膜の上部よりホトレジストを形成し、ホトマスクを用いて露光することで、半導体層ＳＥＭの領域を形成する。
図１９Ａ及び図１９Ｂは第３のホト工程が終了した時点での平面図及び断面図を示す。図１９Ａ及び図１９Ｂに示すように、例えば、半導体層ＳＥＭの上部にモリブデンＭｏと銅Ｃｕの積層膜をスパッタで成膜する。ここで、金属配線の材料としては、例えば、ゲート配線ＧＬの材料と同様に、モリブデンＭｏやアルミニュームＡｌあるいはモリブデンＭｏの３層膜やチタンＴｉとアルミュニュームＡｌの積層膜、チタンＴiとアルミニュームＡｌの積層膜あるいはＭｏＷ合金などを用いてもよい。そして、これをホト工程で加工することによりデータ配線ＤＬ及びソース電極ＳＭの領域を形成する。
図２０Ａ及びＢ及び図２１Ａ及びＢは第４のホト工程が終了した時点での平面図及び断面図を示す。本工程は、複雑なので、工程途中段階における平面図及び断面図を、図２０に、工程終了後の平面図及び断面図を、図２１に示す。
図２０Ａ及びＢに示すように、データ配線ＤＬ及びソース電極ＳＭ上にＣＶＤにより保護膜ＰＡＳを形成し、次に感光性アクリルである有機保護膜ＯＰＡＳを塗布する。ここで、保護膜ＰＡＳは、例えば、シリコンナイトライドで形成し、厚さは２００から４００ｎｍである。感光性アクリルの材料は、それ自身でホト工程でのレジストとして使用できる。
ここで、ホトマスクとしては、ハーフトーンを用いたものを使用する。すなわち、共通電極コンタクトホールＣＣＯＮＴ部分はホトマスクに遮光膜が無いので、感光性アクリル材料の有機保護膜ＯＰＡＳは現像処理で除去できる。一方、ホトマスクとして遮光膜がある部分ＨＰＨＯＴの有機保護膜ＯＰＡＳは、ＣＣＯＮＴ部分の有機保護膜ＯＰＡＳに比較して、現像処理後でもより厚い膜厚を有している。
有機保護膜ＯＰＡＳの開口領域の内側には、ホトマスクに遮光性を弱めた金属膜で露光する領域が形成されている。このため、この領域幅ＨＰＨＯＴでは、感光性アクリルには弱い露光が施されて、有機保護膜ＯＰＡＳは上部より現像され、薄い有機保護膜ＯＰＡＳとして残る。
このようなハーフトーン露光の現像処理を行い、さらにこの有機保護膜ＯＰＡＳをレジストとしてドライエッチングを行う。これにより、保護膜ＰＡＳとゲート絶縁膜ＧＳＮを加工・除去し、共通電極コンタクトホールＣＣＯＮＴを形成する。
次に、図２１Ａ及びＢに示すように、アッシング処理を施し、有機保護膜ＯＰＡＳを薄く削る。この処理により、ハーフ露光を施して薄く形成された領域ＨＰＨＯＴの有機保護膜ＯＰＡＳを除去する。図２１Ａ及びＢからわかるように、有機膜コンタクトホールＯＣＯＮＴ内には有機保護膜ＯＰＡＳが薄く残る領域は無くなっている。
図２２Ａ及び図２２Ｂは第５のホト工程が終了した時点での平面図及び断面図を示す。図２２Ａ及び図２２Ｂに示すように、透明共通電極ＣＴを形成するために、透明電極材料であるインジウム・錫・酸化物の第３の透明電極材料を成膜する。そして、ホトエッチング工程を経て、透明共通電極ＣＴを有機保護膜ＯＰＡＳ上、及び共通電極配線ＭＳＬ上に開口された共通電極コンタクトホールＣＣＯＮＴに形成する。これにより、透明共通電極ＣＴと共通電極配線ＭＳＬが接続され、透明共通電極ＣＴの抵抗が低減し、大画面でも配線遅延のない良好な画質を実現することができる。
図２３Ａ及び図２３Ｂは、第６のホト工程が終了した時点での平面図及び断面図を示す。図２３Ａ及び図２３Ｂに示すように、透明共通電極ＣＴ上に上部絶縁膜ＵＩＮＳをＣＶＤで形成する。そして、保護膜ＰＡＳ及び上部絶縁膜ＵＩＮＳに画素電極コンタクトホールＣＯＮＴを形成する。具体的には、画素電極コンタクトホールＣＯＮＴはソース電極ＳＭ上の保護膜ＰＡＳ及び上部絶縁膜ＵＩＮＳの積層された絶縁膜にホト工程及びドライエッチング工程を経て開口される。
図２４Ａ及び図２４Ｂは、第７のホト工程が終了した時点での平面図及び断面図を示す。図２４Ａ及び図２４Ｂに示すように、透明画素電極ＰＩＴの材料であるインジュウム・錫・酸化物ＩＴＯ１を成膜し、その後ホトエッチングして透明画素電極ＰＩＴを形成する。ここで、透明画素電極ＰＩＴとソース電極ＳＭをつなぐ開口部である画素電極コンタクトホールＣＯＮＴは、有機保護膜ＯＰＡＳの有機膜コンタクトホールＯＣＯＮＴの内部に形成されている。このように画素電極コンタクトホールＣＯＮＴと共通電極コンタクトホールＣＣＯＮＴを有機膜コンタクトホールＯＣＯＮＴ内に形成することにより、開口率が向上する。
上記のようにして、本実施形態における表示装置を形成することができる。なお、上記においては、いわゆるＴＦＴ基板（第２基板ＳＵＢ２）の製造工程のみを示し、カラーフィルタ基板（第１基板ＳＵＢ１）の製造工程等については周知であるため、説明を省略した。
本発明は、第１及び第２の実施形態に限定されるものではなく、上記第１及び第２の実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。なお、特許請求の範囲における第１保護膜及び第２保護膜は、それぞれ、例えば、保護膜ＰＡＳ及び有機保護膜ＯＰＡＳに相当する。また、特許請求の範囲における絶縁膜は、例えば、上部絶縁膜ＵＩＮＳに相当する。更に、特許請求の範囲における第１のコンタクトホールは、例えば、上記第１及び第２の実施形態における有機膜コンタクトホールＯＣＯＮＴに相当し、第２及び第３のコンタクトホールは、例えば、上記第１の実施形態における２つの画素電極コンタクトホールＣＯＮＴ、または、第２の実施形態における画素電極コンタクトホールＣＯＮＴ及び共通電極コンタクトホールＣＣＯＮＴに相当する。
１０１ ゲート配線駆動回路、１０２ データ配線駆動回路、１０３ 共通電極駆動回路、ＬＣＤ 表示装置、ＤＩＡ 表示領域、ＳＵＢ１ 第１基板、ＳＵＢ２ 第２基板、ＡＬ 配向膜、ＬＣ 液晶、ＬＣＭ 液晶分子、ＰＯＬ 偏光板、ＧＬ ゲート配線、ＢＭ ブラックマトリクス、ＧＳＮ ゲート絶縁膜、ＰＡＳ 保護膜、ＯＰＡＳ 有機保護膜、ＵＩＮＳ 上部絶縁膜、ＤＬ データ配線、ＭＳＬ 共通電極配線、ＣＯＮＴ 画素電極コンタクトホール、ＣＣＯＮＴ 共通電極コンタクトホール、ＯＣＯＮＴ 有機膜コンタクトホール、ＳＭ ソース電極、ＳＥＭ 半導体層、ＣＴ 透明共通電極、ＰＩＴ 透明画素電極、ＣＦ カラーフィルタ層、ＯＣ オーバーコート膜。

Claims (12)

  1. トランジスタと、
    前記トランジスタ上方に第１保護膜及び第２保護膜を介して配置された画素電極と、
    をそれぞれ含む、マトリクス状に配置された複数の画素を有し、
    前記複数の画素のうち、列方向に隣接する２の画素の画素電極は、それぞれ前記第２保護膜に形成された第１のコンタクトホール内の第１保護膜に形成された第２及び第３のコンタクトホールを介して、対応する前記２の画素の各ソース電極に接続されている、
    ことを特徴とする表示装置。
  2. 前記第１保護膜は、無機絶縁膜であり、前記第２保護膜は、有機絶縁膜であることを特徴とする請求項１記載の表示装置。
  3. 前記表示装置は、更に、
    前記複数の画素の行方向に配置された複数のゲート配線と、
    前記複数の画素の列方向に配置された複数のデータ配線と、を含み、
    前記複数のゲート配線は、２のゲート配線毎に列方向に隣接して配置されている、
    ことを特徴とする請求項１または２記載の表示装置。
  4. 前記複数の画素のうち、列方向に隣接する前記各トランジスタは、行方向に千鳥配置されている、
    ことを特徴とする請求項１乃至３のいずれかに記載の表示装置。
  5. トランジスタと、
    前記トランジスタ上方に第１保護膜及び第２保護膜を介して配置された共通電極と、
    前記共通電極と対向するように、前記共通電極上に絶縁膜を介して積層された画素電極と、
    前記第１保護膜及び前記第２保護膜を介して前記共通電極に接続される共通電極配線と、を含み、
    前記画素電極及び前記共通電極は、前記第２保護膜に形成された第１のコンタクトホール内に位置する前記第１保護膜に形成された第２及び第３のコンタクトホールを介して、それぞれ、前記トランジスタのソース電極及び前記共通電極配線に接続されている、
    ことを特徴とする表示装置。
  6. 前記第１保護膜は、無機絶縁膜であり、前記第２保護膜は、有機絶縁膜であることを特徴とする請求項５記載の表示装置。
  7. 前記共通電極配線は、前記トランジスタのゲート電極と同層に形成されていることを特徴とする請求項５または６記載の表示装置。
  8. 前記表示装置は、更に、
    前記ゲート電極及び前記共通電極上に形成されたゲート絶縁膜を有し、
    前記第２のコンタクトホールは、前記第１保護膜及び前記ゲート絶縁膜に形成され、
    前記共通電極は、前記第２のコンタクトホールを介して、前記共通電極配線に接続されている、
    ことを特徴とする請求項５乃至７のいずれかに記載の表示装置。
  9. 前記第３のコンタクトホールは、前記第１保護膜及び前記絶縁膜に形成され、
    前記画素電極は、前記第３のコンタクトホールを介して、前記トランジスタのソース電極に接続されている、
    ことを特徴とする請求項５乃至８のいずれかに記載の表示装置。
  10. 基板上に、ゲート配線を形成し、
    前記ゲート配線が形成された基板上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、少なくとも隣接する２のトランジスタを形成し、
    前記２のトランジスタが形成されたゲート絶縁膜上に順に保護膜及び有機保護膜を形成し、
    前記有機保護膜に第１のコンタクトホールを形成し、
    前記有機保護膜上に、共通電極を形成し、
    前記第１のコンタクトホールが形成された領域及び前記共通電極上に、上部絶縁膜を形成し、
    前記２のトランジスタの各ソース電極の上方に位置する、前記第１のコンタクトホール内における前記保護膜及び前記上部絶縁膜に第２及び第３のコンタクトホールを形成し、
    前記第２及び第３のコンタクトホールを覆い、かつ、前記上部絶縁膜上に前記共通電極と対向する画素電極を形成する、
    ことを特徴とする表示装置の製造方法。
  11. 基板上に、ゲート配線及び共通電極配線を形成し、
    前記ゲート配線が形成された基板上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、トランジスタを形成し、
    前記トランジスタが形成されたゲート絶縁膜上に順に保護膜及び有機保護膜を形成し、
    前記有機保護膜の上部を除去することにより第１のコンタクトホールを形成し、
    前記第１のコンタクトホールが形成された領域内で前記共通電極配線の上方に位置する、前記保護膜及び前記ゲート絶縁膜に、第２のコンタクトホールを形成し、
    前記第２のコンタクトホール及び前記有機保護膜上に、共通電極を形成し、
    前記第１のコンタクトホールが形成された領域及び前記共通電極上に上部絶縁膜を形成し、
    前記第１のコンタクトホールが形成された領域内に位置する、前記トランジスタのソース電極の上方に形成された前記上部絶縁膜及び前記保護膜に、第３のコンタクトホールを形成し、
    前記第３のコンタクトホールを覆い、かつ、前記上部絶縁膜上に前記共通電極と対向する画素電極を形成する、
    ことを特徴とする表示装置の製造方法。
  12. 前記第１のコンタクトホールと前記第２のコンタクトホールは、ハーフトーン露光により同一工程で形成されることを特徴とする請求項１１記載の表示装置の製造方法。
JP2013084676A 2013-04-15 2013-04-15 表示装置及び表示装置の製造方法 Pending JP2014206670A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013084676A JP2014206670A (ja) 2013-04-15 2013-04-15 表示装置及び表示装置の製造方法
US14/198,002 US9099357B2 (en) 2013-04-15 2014-03-05 Display device and method of manufacturing display device
US14/755,541 US9766522B2 (en) 2013-04-15 2015-06-30 Display device and method of manufacturing display device
US15/666,091 US10191341B2 (en) 2013-04-15 2017-08-01 Display device and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013084676A JP2014206670A (ja) 2013-04-15 2013-04-15 表示装置及び表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014206670A true JP2014206670A (ja) 2014-10-30

Family

ID=51686187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013084676A Pending JP2014206670A (ja) 2013-04-15 2013-04-15 表示装置及び表示装置の製造方法

Country Status (2)

Country Link
US (3) US9099357B2 (ja)
JP (1) JP2014206670A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150113670A (ko) * 2014-03-31 2015-10-08 엘지디스플레이 주식회사 액정 표시 장치
JP2016099423A (ja) * 2014-11-19 2016-05-30 株式会社ジャパンディスプレイ 表示装置
KR20160083395A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 박막트랜지스터 기판 및 이를 이용한 터치 장치
JP2018120045A (ja) * 2017-01-24 2018-08-02 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483791A (zh) * 2014-12-18 2015-04-01 深圳市华星光电技术有限公司 一种液晶面板及包括其的液晶显示器
KR102447947B1 (ko) * 2015-05-28 2022-09-28 삼성디스플레이 주식회사 표시장치
US20170184891A1 (en) * 2015-12-25 2017-06-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate
JP2018084749A (ja) * 2016-11-25 2018-05-31 株式会社ジャパンディスプレイ 液晶表示装置
CN109147572B (zh) * 2018-09-30 2020-12-01 武汉天马微电子有限公司 显示面板和显示装置
CN111463220B (zh) * 2020-04-09 2022-11-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852485A (en) 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP3170446B2 (ja) 1996-02-27 2001-05-28 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP5170985B2 (ja) * 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4902284B2 (ja) * 2006-07-14 2012-03-21 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP2008064954A (ja) * 2006-09-06 2008-03-21 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP5191639B2 (ja) 2006-09-15 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
JP5724531B2 (ja) * 2010-04-12 2015-05-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5278777B2 (ja) * 2010-11-09 2013-09-04 Ｎｌｔテクノロジー株式会社 液晶表示装置
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150113670A (ko) * 2014-03-31 2015-10-08 엘지디스플레이 주식회사 액정 표시 장치
KR102136638B1 (ko) 2014-03-31 2020-07-22 엘지디스플레이 주식회사 액정 표시 장치
JP2016099423A (ja) * 2014-11-19 2016-05-30 株式会社ジャパンディスプレイ 表示装置
KR20160083395A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 박막트랜지스터 기판 및 이를 이용한 터치 장치
KR102219668B1 (ko) 2014-12-30 2021-02-24 엘지디스플레이 주식회사 박막트랜지스터 기판 및 이를 이용한 터치 장치
JP2018120045A (ja) * 2017-01-24 2018-08-02 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
US9099357B2 (en) 2015-08-04
US20140306223A1 (en) 2014-10-16
US20150301418A1 (en) 2015-10-22
US20170329188A1 (en) 2017-11-16
US9766522B2 (en) 2017-09-19
US10191341B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
US10191341B2 (en) Display device and method of manufacturing display device
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
TWI401514B (zh) 平面切換模式液晶顯示器及其製造方法
JP2014186121A (ja) 液晶表示装置及びその駆動方法
US10120251B2 (en) Liquid crystal display device and manufacturing method thereof
WO2014181494A1 (ja) 液晶表示装置及びその製造方法
KR20070000317A (ko) 액정 표시 장치 및 그 제조 방법
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20100069430A (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR20060073379A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20100066219A (ko) 액정표시장치 및 그 제조방법
KR101127822B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR20090050865A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
JP2014219570A (ja) 液晶表示装置
KR20090053610A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2017156701A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2015011284A (ja) 液晶表示装置、液晶表示装置の駆動方法及び液晶表示装置の製造方法