JP2014199705A - 不揮発性半導体装置 - Google Patents
不揮発性半導体装置 Download PDFInfo
- Publication number
- JP2014199705A JP2014199705A JP2013246193A JP2013246193A JP2014199705A JP 2014199705 A JP2014199705 A JP 2014199705A JP 2013246193 A JP2013246193 A JP 2013246193A JP 2013246193 A JP2013246193 A JP 2013246193A JP 2014199705 A JP2014199705 A JP 2014199705A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- retry
- control circuit
- excessive
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 210000004027 cell Anatomy 0.000 description 152
- 230000001186 cumulative effect Effects 0.000 description 31
- 230000002950 deficient Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 17
- 210000000352 storage cell Anatomy 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 1
- 101000592939 Bacillus subtilis (strain 168) 50S ribosomal protein L24 Proteins 0.000 description 1
- 102100035793 CD83 antigen Human genes 0.000 description 1
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】性能を向上させた不揮発性半導体装置を提供する。【解決手段】実施形態の不揮発性記憶装置は、複数の第1配線と、複数の第2配線と、前記複数の第1配線のそれぞれと前記複数の第2配線のそれぞれとの間に接続された記憶セルとを有するメモリセルアレイと、前記複数の記憶セルから選択記憶セルを選択し、前記選択記憶セルの抵抗状態を第1抵抗状態と前記第1抵抗状態と異なる第2抵抗状態の間で変化させる第1動作を実行可能とし、かつ、前記第1動作が正しく行われたかどうか判断し、前記第1動作が正しく行われなかった場合にリトライパルスの印加を行うリトライ動作を実効可能に構成された制御回路部と、を備える。前記リトライ動作の回数が第k回(kは1以上の整数)を超えた場合に、前記選択記憶セルを過リトライ動作と判断し、前記過リトライ動作の回数に応じて前記選択記憶セルを使用禁止にする。【選択図】図1
Description
本発明の実施形態は、不揮発性半導体装置に関する。
抵抗変化メモリに代表される不揮発性記憶装置に組み込まれている記憶セルは、少なくとも2つの抵抗値(例えば、高抵抗状態および低抵抗状態)を電気的に切り替えることができる素子である。記憶セル(ビット)は、上部配線(ビット線)と下部配線(ワード線)との交点に位置している。記憶セルは2次元状に配列されてメモリセルアレイを形成している。メモリセルアレイを積み重ねることにより多層構造のメモリセルアレイが形成される。
選択された記憶セルである選択ビットを低抵抗状態から高抵抗状態に書き換える動作(リセット動作)、または、高抵抗状態から低抵抗状態に書き換える動作(セット動作)を行う際には、選択記憶セルに接続されているビット線とワード線との間に電圧が印加される。すなわち、セット/リセット動作では、選択記憶セルに所定の電圧パルスが印加される。通常は、1回のパルス印加により抵抗値が切り替わる。
しかし、抵抗値を変化させるサイクルを何度も繰り返すと、複数回の電圧パルスを印加しても抵抗値が変化しない状態に陥る場合がある。この選択ビットを、以下では不良ビットと呼ぶ。不良ビットに対して、複数回の電圧パルスを印加し、セット/リセット動作を試みることは、時間の無駄であり、抵抗変化メモリの性能低下につながる。
本発明が解決しようとする課題は、性能を向上させた不揮発性半導体装置を提供することである。
実施形態の不揮発性記憶装置は、第1方向にそれぞれが延在する複数の第1配線と、前記第1方向に対して交差する第2方向にそれぞれが延在する複数の第2配線と、前記複数の第1配線のそれぞれと前記複数の第2配線のそれぞれとの間に接続された記憶セルとを有するメモリセルアレイと、前記複数の記憶セルから選択記憶セルを選択し、前記選択記憶セルの抵抗状態を第1抵抗状態と前記第1抵抗状態と異なる第2抵抗状態の間で変化させる第1動作を実行可能とし、かつ、前記第1動作が正しく行われたかどうか判断し、前記第1動作が正しく行われなかった場合にリトライパルスの印加を行うリトライ動作を実効可能に構成された制御回路部と、を備える。前記リトライ動作の回数が第k回(kは1以上の整数)を超えた場合に、前記選択記憶セルを過リトライ動作と判断し、前記過リトライ動作の回数に応じて前記選択記憶セルを使用禁止にする。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
(第1実施形態)
図1、図2(a)、および図2(b)を用いて、第1実施形態に係る抵抗変化メモリの概要について説明する。
図1、図2(a)、および図2(b)を用いて、第1実施形態に係る抵抗変化メモリの概要について説明する。
図1は、第1実施形態に係る抵抗変化メモリを表すブロック図の一例である。
抵抗変化メモリ1(不揮発性記憶装置1)は、クロスポイント型のメモリセルアレイ11を有する。まず、このメモリセルアレイ11の構造から説明する。メモリセルアレイ11の内部もしくは外部にはリダンダンシー領域11rがある。
抵抗変化メモリ1(不揮発性記憶装置1)は、クロスポイント型のメモリセルアレイ11を有する。まず、このメモリセルアレイ11の構造から説明する。メモリセルアレイ11の内部もしくは外部にはリダンダンシー領域11rがある。
図2(a)は、第1実施形態に係るメモリセルアレイの一部の模式的斜視図の一例であり、図2(b)は、第1実施形態に係るメモリセルアレイの等価回路図の一例である。
図2(a)には、1例として、2層分のメモリセルアレイが表されている。記憶セルは、各ビット線と各ワード線の交点に設けられている。記憶セルは、X方向(第1方向)およびY方向(第2方向)にマトリクス状に配列されている。ビット線は、図1に表す行線に対応し、ワード線は、列線に対応している。
すなわち、記憶セル111〜133は、ビット線BL11〜13のそれぞれと、ワード線WL31〜33のそれぞれの各交点に設けられている。また、記憶セル211〜233は、ビット線BL21〜23のそれぞれと、ワード線WL31〜33のそれぞれの各交点に設けられている。ワード線WL31〜33は、その上下の記憶セルによって共有されている。
各ビット線と各ワード線は、金属を含み、高い耐熱性を有し、且つ抵抗値の低い材料を含む。例えば、各ビット線と各ワード線は、タングステン(W)、チタン(Ti)、タンタル(Ta)、およびこれらの窒化物、もしくはこれらの積層構造等を含む。具体的には、各ビット線および各ワード線は、40nmのピッチで、線幅20nmのラインと、20nmのスペースで構成されている。
また、図2(b)に表すように、各記憶セルは、記憶層(可変抵抗素子)300と、記憶層300に直列接続されたダイオード400と、を有する。記憶層300は、電気的に書き換え可能な記憶素子である。記憶層300は、抵抗値に基づいてデータを不揮発に記憶する。ダイオード400は、選択された記憶セルへ電気的にアクセス(フォーミング/書き込み/消去/読出し)する際に発生する回り込み電流(sneak current)を抑制することができる。記憶層300の一端は、ワード線に接続され、記憶層300の他端は、ダイオード400の一端に接続されている。ダイオード400の他端は、ビット線に接続されている。ワード線を境にして上層と下層の記憶セルに分けてもよく、上層と下層の記憶セルでダイオード400の向きが異なっている場合もある。
このように、抵抗変化メモリ1は、第1方向にそれぞれが延在する複数のビット線と、第1方向に対して交差する第2方向にそれぞれが延在する複数のワード線と、複数のビット線のそれぞれと複数のワード線のそれぞれとの間に接続された記憶セルと、を備える。抵抗変化メモリ1は、複数のビット線のそれぞれと複数のワード線のそれぞれとに接続された制御回路15と、複数のビット線のそれぞれ、複数のワード線のそれぞれ、および制御回路15に接続された記憶部と、を備える。
図1に戻り説明を続ける。メモリセルアレイ11の第2方向における横側には、第1デコーダ12が配置されている。メモリセルアレイ11の第1方向における横側には、第2デコーダ13が配置される。第1方向は、第2方向に交差している。複数の行線(ロウ)RL1〜RLn(nは、2以上の自然数)は、第1デコーダ12から第2方向に向かって延びている。複数の列線(カラム)CL1〜CLm(mは、2以上の自然数)は、第2デコーダ13から第1方向に向かって延びている。
メモリセルアレイ11は、複数の記憶セルが配置されている。複数の記憶セルのそれぞれのアドレスは、読み出し/セット(書き込み)/リセット(消去)時にアドレスバッファ14に入力されたアドレス信号により選択される。アドレス信号の一部は、アドレスバッファ14から第1デコーダ12に入力され、アドレス信号の一部は、アドレスバッファ14から第2デコーダ13に入力される。
第1デコーダ12は、アドレス信号に基づいて、複数の行線RL1〜RLnのうちの一本を選択する。また、第2デコーダ13は、アドレス信号に基づいて、複数の列線CL1〜CLmのうちの一本を選択する。その結果、選択された行線と選択された列線の間に配置される記憶セルが選択される。以降、選択された行線を、「選択行線」、選択された列線を「選択列線」、選択された記憶セルを、「選択セル」と称する場合がある。
制御回路15は、セットあるいはリセット時に、電圧パルス生成回路16が出力すべきパルスの大きさ(電圧値)および幅(持続時間)を指定して、電圧パルス生成回路に制御信号CNTとして出力する。
電圧パルス生成回路16は、制御信号CNTを受けると、所定の大きさ(電圧値)および所定の幅(持続時間)を有するセット電圧/リセット電圧を生成する。
電圧パルス生成回路16より出力されたセット電圧/リセット電圧(以降、電圧パルスと称する場合がある)は、第1デコーダ12を経由して、選択行線に供給される。また、電圧パルス生成回路16により出力された電圧パルスは、第2デコーダ13を経由して、選択列線に供給される。なお、選択された行線、列線以外の列線(非選択の行線/列線)には電圧パルス生成回路16から第1デコーダ12および第2デコーダ13を経由して非選択電圧がそれぞれ供給される。その結果、選択されたメモリセルの抵抗値が変化し、選択されたメモリセル以外のメモリセル(非選択メモリセル)の抵抗値は変化しない。
この後、選択セルの抵抗値がスペックに入っているかを確認するための読み出し(ベリファイリード動作)を行う。通常は、1回の電圧パルスの印加により期待する抵抗値の変化が生じるように電圧パルスの大きさ、時間幅などが決定されている。
しかし、1回の電圧パルスの印加で、期待通りの抵抗変化が起こらない記憶セルが存在する。このような記憶セルに対しては、再度電圧パルスを印加する。このとき、印加する電圧の大きさや時間幅を変えることもある。
2回目の電圧パルスを印加した後、再びベリファイリード動作を行う。ここで、まだ期待の抵抗変化が起きない場合は3回目、4回目と電圧パルス印加を継続する。およその場合は、数回の電圧パルスの印加によって期待通りの抵抗変化が起きる。2回目以上の電圧パルスのことをリトライパルス電圧と呼ぶことがある。また、リトライパルスの印加からリトライパルス電圧の印加後のベリファイリード動作までの一連の動作を「リトライ動作」と呼ぶことがある。
抵抗変化のサイクルを何度も繰り返すと、抵抗値の変化が生じにくい記憶セルが発生する場合がある。また、記憶セルの寸法バラつきにより、初期状態から抵抗値の変化が生じにくい記憶セルがある。制御回路15は、規定した回数のリトライパルス電圧を印加しても、期待する抵抗変化が起こらない記憶セルは不良ビットと判定する。その後、正常に動作する記憶セルの数(記憶容量)を確保するために、制御回路15は、リダンダンシー領域の正常の記憶セルと不良ビットとを置き換える操作を行う。
次に、複数の記憶セルが不良ビットになる動向、リトライ動作の発生率、およびリトライ動作の発生率と不良ビット発生確率との関係について説明する。
図3は、複数の記憶セルのいずれかが不良ビットになる動向を表す図の一例である。
図3の横方向には、書き換え回数が表され、縦方向には複数の記憶セルのそれぞれのアドレスが表示されている。ここで、書き換え回数とは、セット動作及びリセット動作を1回ずつ行った回数を意味する。
図3の横方向には、書き換え回数が表され、縦方向には複数の記憶セルのそれぞれのアドレスが表示されている。ここで、書き換え回数とは、セット動作及びリセット動作を1回ずつ行った回数を意味する。
複数の記憶セルのなかで、例えば、低抵抗状態から高抵抗状態への書き換え(リセット動作)に、例えば、4回以上のリトライパルス電圧を印加した箇所を「0」で表示している。また、規定の最大回数のリトライパルス電圧を印加しても書き換えができずに不良ビットと判定されたアドレスを「F」で表示している。
図3の結果から、リトライ動作の回数が多い(以降、「過リトライ動作」と称する場合がある)記憶セルは、その後、不良ビットとなる傾向が高いことが判る。例えば、図3において、色が塗られたアドレスの記憶セルである。
ここで、リトライビット記憶装置17は、過リトライ動作を行った記憶セル(ビット)のアドレスと、過リトライ動作を行った累積書き換え回数(過書換回数)を記憶することができる。また、リトライパルス電圧を印加した回数(リトライカウント数)などもリトライビット記憶装置17に記憶することができる。累積書き換え回数記録用メモリ18は、記憶セルの累積書き換え回数(累積書換回数)を記憶することができる。リトライビット記憶装置17および累積書き換え回数記録用メモリ18については、1つの記憶部としてまとめてもよい。また、リトライビット記憶装置17、または、回数記録用メモリ18は、1つの記憶セルではなく、1回のセット動作、または、リセット動作でデータを記憶する記憶セルの単位、一回のリセット動作でデータを記憶する記憶セルの単位で累積書換回数などを記憶することもできる。
制御回路15は、リトライビット記憶装置17に記録されている過書換回数と、累積書き換え回数記録用メモリ18に記録されている累積書換回数から、当該記憶セルのリトライ発生率を算出することができる。さらに、制御回路15は、リトライ発生率が目標値を超えた場合は、当該記憶セルをリダンダンシー領域の記憶セルに置き換える処理を行うことができる。
その結果、不良ビットとなることが予想される記憶セルの兆候が早期に検出される。よって、不良ビットとなる可能性がある記憶セルを早期に使用禁止とすることができる。その結果、抵抗変化が起こりにくい記憶セルに対し、何度もリトライパルス電圧を印加する時間の無駄を回避し、抵抗変化メモリの性能を向上させることができる。
第1実施形態に係る抵抗変化メモリの駆動方法を説明する。
第1実施形態では、過リトライ動作の発生率を導入する。過リトライ発生率は、1回目の書き換えからある時点までの累積書き換え回数に対する過リトライ動作を行った書き換え発生回数の割合である。つまり、過リトライ発生率は、累積書き換え回数のなかでリトライカウント数が規定値以上(例えば、4回以上)になった回数(過書換回数)を累積書き換え回数によって除算した値を百分率で表した値である。
第1実施形態では、過リトライ動作の発生率を導入する。過リトライ発生率は、1回目の書き換えからある時点までの累積書き換え回数に対する過リトライ動作を行った書き換え発生回数の割合である。つまり、過リトライ発生率は、累積書き換え回数のなかでリトライカウント数が規定値以上(例えば、4回以上)になった回数(過書換回数)を累積書き換え回数によって除算した値を百分率で表した値である。
図4は、過リトライ発生率と不良ビット発生確率との関係を表す図である。なお、縦軸はリニアスケール、横軸はログスケールである。
ここで、図4を見ると、過リトライ発生率と不要ビット発生確率の間には相関関係がある。例えば、ある記憶セルの過リトライ発生率が10%の場合、その記憶セルが将来的に不良ビットとなる確率はおよそ30%であることが判る。第1実施形態では、過リトライ発生率が目標値に達した場合、その記憶セルは、将来的に不良ビットになると予測し、その時点で不良ビットを使用禁止にする。例えば、不良ビットとなることが予想される記憶セルを早期にリダンダンシー領域のビットに置き換えることにより、抵抗変化メモリ1の性能低下を防ぐことができる。
図5は、第1実施形態に係る抵抗変化メモリの駆動方法(セット動作/リセット動作)のフローチャートを表す図の一例である。
以下に説明するフローチャートにおいて、スイッチング切り替えによる配線間の接続および不接続の制御、配線の選択、各配線への所定電位の供給の制御、記憶セルの状態の検知、配線の置換は、上述した第1デコーダ12および第2デコーダ13のそれぞれを介して制御回路15によって行うことができる。
また、制御回路15は、情報の判断、演算等をすることができる。例えば、制御回路15は、リトライ発生率の演算をしたり、リトライ発生率が規定値よりも大きいかどうかを判断をしたりする。また、情報の記憶は、リトライビット記憶装置17および累積書き換え回数記録用メモリ18のそれぞれで行われる。
リトライビット記憶装置17および累積書き換え回数記録用メモリ18のそれぞれへのデータの書き込み、読み出しは、制御回路15によって制御されている。
まず、制御回路15は、リトライカウント数を予め初期値「0」に設定する(ステップS100)。
次に、制御回路15は、書き込み動作を行うメモリセルのアドレスに対応する累積書き換え回数を累積書き換え回数記録用メモリ18から読み出す(ステップS110)。
次に、書き込むべきデータに応じて選択記憶セルの両端にリセット電圧、またはセット電圧が印加される(ステップS120)。リセット電圧とは、例えば、リセットパルス電圧であり、セット電圧とは、例えば、セットパルス電圧である。
次に、リセット電圧が印加された複数の記憶セルのそれぞれの抵抗が低抵抗値から高抵抗値に変化したか、または、セット電圧が印加された複数の記憶セルのそれぞれの抵抗が高抵抗値から低抵抗値に変化したかが検知される(ステップS130)。
次に、制御回路15は、リセット電圧、または、セット電圧が印加された複数の記憶セルが目標とする抵抗値に変化したかどうか判断する(ステップS140)。このステップS130とS140を合わせてベリファイリード動作と称する場合がある。
リセット電圧、またはセット電圧が印加された複数の記憶セルの全て(若しくはECCを考慮して目的とする値以下)の抵抗が目標とする抵抗値に変化した場合は、リトライは行われず、ステップS170に進む(S140のYes)。
複数の記憶セルの全て(若しくは一定値以下)の抵抗が目標とする抵抗値に変化しない場合は、ステップS180に移る(S140のNo)。
ステップS180において、制御回路15は、リトライカウント数が規定値N(例えば、5〜20回のいずれかの値)を超えたか否かが判断される(ステップS180)。ここで、リトライカウント数が規定値Nを超えた記憶セルについては、これ以上、リトライを行っても記憶セルの抵抗が低抵抗値から高抵抗値に変化しないとみなして使用禁止の記憶セルにする(ステップS300)。使用禁止の記憶セルについては、その後、使用しないものとする(end)。
一方、規定値Nを超えていない場合は、リトライ動作S150→S160→S130→S140を行う(S180のNo)。
例えば、制御回路15は、書き込むべきデータに応じてリセット電圧、または、セット電圧(リトライパルス電圧)を再び印加する。ここで、制御回路15は、リトライパルス電圧を1回印加すると、リトライカウント数に1回を加算する(ステップS150)。その後、制御回路はリトライパルス印加を行う(ステップS160)。
ステップS150とステップS160の順序は問わない。ステップS150とステップS160とを同時に行ってもよく、ステップS150およびステップS160のどちらかを先に行ってもよい。
次に、リトライ電圧を再び印加した記憶セルの抵抗が目標の値に変化したかが判断される(ステップS140)。すなわち、ベリファイリード動作が行われる。リトライ動作によって記憶セルの抵抗が目的とする抵抗値に変化しなかった場合は、ステップS140〜ステップS160のルーチンが繰り返されて、記憶セルの両端に、リセット電圧が所定の回数、印加されるとともに、リトライカウント数がリトライ動作毎に加算される。
リトライ動作によって記憶セルの抵抗が目標の値に変化した場合は、リトライ動作は終了する(ステップS140のYes)。この後、制御回路15はリトライカウントがk回(kは1以上の整数)以上かどうか判定する(ステップS170)。ここで、リトライカウントがk回より小さい場合は書き込み動作を終了する(S170のNo)。
一方、リトライカウントがk回以上の場合は、ステップS200に進む(S170のYes)。その後、制御回路15は、過リトライ動作を行った記憶セルのアドレスをリトライビット記憶装置17に記憶する。また、制御回路15は、過リトライ動作を行った書き換え回数を記憶セルのアドレスに対応させてリトライビット記憶装置17に記憶する(ステップS200)。なお、制御回路15は、この記憶セルに過リトライ動作が行われた回数(過書き換え回数)に1加えてリトライビット記憶装置17に格納してもよい。さらに、制御回路15は、この記憶セルに行われた累積書き換え回数を累積書き換え回数記録用メモリ18に格納する。なお、累積書き換え回数については、ページ単位、エリア単位、およびブロック単位のいずれかで行ってもよい。
次に、制御回路15は、累積書き換え回数mと、過書き換え回数と、を用いて、リトライ発生率を算出する(ステップS210)。リトライ発生率とは、累積書き換え回数m中の過書き換えの回数の度合いを表す率である。リトライ発生率の詳細な定義については上述する。
制御回路15は過リトライ発生率が第2規定値(例えば、30%)を超えた場合は、上記アドレスの記憶セルを使用禁止の記憶セルにする(ステップS220のYes→end)。なお、制御回路は、バックグランド動作により記憶セルを使用禁止にすることができる。また、過リトライ発生率が第2規定値以下の場合は、セット動作/リセット動作を終了する(ステップS220のNo)。
図6は、リトライビット記憶装置17に記録されている過書換回数の一例であり、第1実施形態に係るリトライ発生率の例を表している。ここで、リトライビット記憶装置17には、過リトライ発生時の累積書き換え回数m‘とワード線のアドレス及びビット線のアドレスが記憶されている。
過リトライ発生率は、累積書き換え回数mのなかでリトライカウント数sが第1規定値以上(例えば、k=4回以上)になった回数T(過書換回数)を累積書き換え回数mによって除算した値が百分率で表された値である。
例えば、あるワード線の番号をX1、X2・・・とし、ビット線の番号をY1、Y2、・・・とする。図6の例において、累積書き換え回数mが10回で、ワード線X1と、ビット線Y1に接続される記憶セルのリトライカウント数sが第1規定値以上になった過書き換え回数Tが5回である。このとき、リトライ発生率は50%になる。制御回路はこの50%が第2規定値を超えていると判断した場合は、ワード線番号X1とビット線番号Y1との間に設けられた記憶セルは使用禁止の記憶セルになる。
このように、抵抗変化メモリ1において、同じ記憶セルに対して複数回の電圧パルス(リトライパルス電圧)を印加しても低抵抗状態と高抵抗状態との間を遷移しない不良ビットが発生することがある。このような場合、第1実施形態では、不良ビットを早い段階で検出し、その不良ビットを使用禁止の記憶セルにする。これにより、不良ビットに対して無駄なセット動作およびリセット動作を施すことがなくなる。その結果、抵抗変化メモリの性能低下が抑制される。
なお、制御回路は過リトライ発生率(第2規定値)に応じて記憶セルを使用禁止にしているが、過リトライ回数に応じて記憶セルを使用禁止にすることもできる。すなわち、ステップS210は省略することもできる。
(第2実施形態)
過リトライ発生率については、第1実施形態で定義された率に限らず、別の定義で定めた率でもよい。
過リトライ発生率については、第1実施形態で定義された率に限らず、別の定義で定めた率でもよい。
図7は、リトライビット記憶装置17に記録されている過書換回数の一例であり、第2実施形態に係る過リトライ発生率の例を表している。ここで、リトライビット記憶装置17には、過リトライ発生時の累積書き換え回数m‘とワード線のアドレス及びビット線のアドレスが記憶されている。
第2実施形態に係る過リトライ発生率は、現在のセット動作/リセット動作からさかのぼることP回のセット動作/リセット動作の中で、リトライカウント数sが第1規定値以上になった回数T(過リトライ回数)を、Pで除算した値が百分率で表された値である。
例えば、回数Pを10回に設定し、あるワード線の番号をX1、X2・・・とし、ビット線の番号をY1、Y2、・・・とする。この時、制御回路は過去10回より前に過リトライ動作を行った記憶セルのアドレス(ワード線、ビット線)は消去する。ここで、図7は累積書換回数が100回でのリトライビット記憶装置17に記録されている過リトライ発生率の例である。ここで、制御回路15は過リトライ発生時の累積書き換え回数m‘が90以下の記憶セルのアドレスを消去する。図7の例においては、上から2つ分のアドレスが消去されることになる。よって、ワード線アドレスX1、ビット線アドレスY1の記憶セルの過リトライ発生率は、40%になる。ここで、制御回路15は40%が第2規定値より大きいか小さいかを判断する。
このような過リトライ発生率を導入することにより、現在のセット動作/リセット動作から書き換え回数がP回目の時点に遡った直近のセット動作/リセット動作における過リトライ発生率を得ることができる。つまり、第2実施形態によれば、より使用されている状態に近い過リトライ発生率を把握することができる。また、過リトライ発生率が第2規定値を超えた場合は、ワード線番号XXとビット線番号YYとの間に設けられた記憶セルは使用禁止の記憶セルになる。
(第3実施形態)
過リトライ発生率については、さらに別の定義で定めた率でもよい。
過リトライ発生率については、さらに別の定義で定めた率でもよい。
図8は、第3実施形態に係る過リトライ発生率の例を表す図の一例である。
第3実施形態に係る過リトライ発生率では、「第2差分回数Y」が導入される。
第2差分回数Yは、累積書き換え回数mから初めて過リトライ動作を行った回数uを差し引いた回数である。
第3実施形態に係る過リトライ発生率では、「第2差分回数Y」が導入される。
第2差分回数Yは、累積書き換え回数mから初めて過リトライ動作を行った回数uを差し引いた回数である。
リトライ発生率は、第2差分回数(m−u)のなかで過書き換え回数sが第1規定値以上になった回数Tを第2差分回数Y(Y=m−u)によって除算した値が百分率で表された値である。
例えば、累積書き換え回数mが100回で、ワード線アドレスX1、ビット線アドレスY1の記憶セルが、初めて過リトライ動作を行った累積書き換え回数は85回である。すなわち、m=100回、u=85回、Y=15回である。この場合、ワード線アドレスX1、ビット線アドレスY1の記憶セルの過リトライ発生率は、33%になる。また、過リトライ発生率が第2規定値を超えた場合は、ワード線番号XXとビット線番号YYとの間に設けられた記憶セルは使用禁止の記憶セルになる。
記憶セルは、過リトライ動作を初めて行った後、再び過リトライ動作を行う可能性が高い。従って、過リトライ動作が初めて施されてから現在の書き換えの時点までの記憶セルの過リトライ発生率を考慮することにより、不良ビットをより精度よく検出することができる。
(第4実施形態)
図9は、第4実施形態に係る抵抗変化メモリの駆動方法のフローチャートを表す図の一例である。
図9は、第4実施形態に係る抵抗変化メモリの駆動方法のフローチャートを表す図の一例である。
リトライ動作が第4の値(例えば、R回)行われなかった場合には、制御回路15は、過リトライ動作が施された記憶セルのアドレス情報をリトライビット記憶装置17から消去してもよい。
例えば、ある記憶セルに過リトライ動作が行われて、2回以上、過リトライ動作が行われなかった場合は、この記憶セルについては、その後も正常にセット/リセット動作が続けられる可能性がある。このため、過リトライ動作が施されても再び所定の回数まで正常にセット動作/リセット動作が続けられた記憶セルのアドレスについては、制御回路15はリトライビット記憶装置17から消去する(図9のステップS165→ステップS166)。これにより、将来不良ビットとなる可能性の小さい記憶セルを使用禁止にすることを防止することができる。
この場合、制御回路は第3実施形態の回数uも消去することができる。すなわち、過リトライ動作がR回行われなかった記憶セルは、制御回路は今まで過リトライ動作が行われなかったものと見なすことができる。
(第5実施形態)
リトライ発生率の第2の値(第2規定値)については、メモリセルアレイ11の場所に応じて適宜変更してもよい。
リトライ発生率の第2の値(第2規定値)については、メモリセルアレイ11の場所に応じて適宜変更してもよい。
図10(a)は、メモリセルアレイと電源との場所を表す模式的平面図の一例であり、図10(b)は、不良ビット発生率のメモリセルアレイにおける場所依存を表す図の一例である。
リトライ発生率と不良ビット発生率の関係は、メモリセルアレイ11内における記憶セルの場所によって異なる場合がある。ここで、複数のビット線の一端はトランジスタを介して電源に接続されている。また、複数のワード線の一端はトランジスタを介して電源に接続されている。例えば、電源から遠い記憶セルの不良ビット発生率は、電源から近い記憶セルの不良ビット発生率に比べて高くなる傾向にある。これは、電源から記憶セルが遠くなるほど、ビット線およびワード線の電圧降下の影響によって記憶セルに印加される電圧が低くなるためと考えられる。
そこで、記憶セルを使用禁止の記憶セルにするか否かの判断基準である第2の値については、電源から近い記憶セルよりも電源から遠い記憶セルにおいてより小さく設定してもよい。これにより、不良ビットをより早い段階で検出することができる。
また、この第2の値は領域で管理することができる。例えば、メモリセルアレイを4つの領域に分けてそれぞれの領域で異なる第2の値を設定する。その結果、不良ビットをより早い段階で検出することができると共に回路動作を簡易にすることができる。例えば図10(a)においては、電源から遠い方から第2の値A、B、C、Dとし、A<B<C<Dの関係を有する。また、第2の値を過リトライ動作の回数で置き換えれば、電源から遠いほど過リトライ動作の回数が大きくても記憶セルを使用禁止にしないと言える。
(第6実施形態)
図11(a)は、ビット線もしくはワード線の置換を表す図の一例であり、図11(b)は、ブロック単位の置換を表す図の一例である。
図11(a)は、ビット線もしくはワード線の置換を表す図の一例であり、図11(b)は、ブロック単位の置換を表す図の一例である。
リトライ発生率が第2の値を超えた場合は、図11(a)に表すように、そのアドレスの記憶セルに接続されたビット線が別のビット線に置換される。例えば、ワード線の番号がXXで、ビット線の番号がYYの使用禁止の記憶セルZZに接続されたビット線YYは、リダンダンシー領域11rに配置されたビット線YY’に置換される。ワード線XXとビット線YY’との間に設けられた記憶セルZZ’−1は、正常に動作する記憶セルである。
あるいは、過リトライ発生率が第2の値を超えた場合は、図11(a)に表すように、そのアドレスの記憶セルに接続されたワード線が別のワード線に置換される。例えば、ワード線の番号がXXで、ビット線の番号がYYの使用禁止の記憶セルZZに接続されたワード線XXは、リダンダンシー領域11rに配置されたワード線XX’に置換される。ワード線XX’とビット線YYとの間に設けられた記憶セルZZ’−2は、正常に動作する記憶セルである。
あるいは、過リトライ発生率が第2の値を超えた場合は、図11(b)に表すように、そのアドレスの記憶セルに接続されたビット線に並ぶ複数のビット線と、そのアドレスの記憶セルに接続されたワード線のいずれかに並ぶ複数のワード線、とを含むブロック単位を別のブロック単位に置換してもよい。
例えば、使用禁止の記憶セルZZに接続されたビット線YYに並ぶ複数のビット線と使用禁止の記憶セルZZに接続されたワード線XXに並ぶ複数のワード線とを含むブロック単位11bと、リダンダンシー領域11rに設けられているブロック単位11rbと、を置換してもよい。ブロック単位11rbでは、複数のビットのそれぞれと、複数のワード線のそれぞれとの間に、正常に動作する記憶セルが設けられている。
また、ビット線、もしくは、ワード線の置換作業は、抵抗変化メモリ1のユーザがメモリセルアレイ11にアクセスしていない時に行うことができる。
また、ビット線、もしくは、ワード線の置換作業は、抵抗変化メモリ1のユーザがメモリセルアレイ11にアクセスしていない時に行うことができる。
(第7実施形態)
使用禁止の記憶セルについては、上述した置換作業を行うほか、使用禁止の記憶セルの両端に、リセット電圧とは異なる電圧を印加し、使用禁止の記憶セルの抵抗を低抵抗値から高抵抗値に変化させてもよい。
使用禁止の記憶セルについては、上述した置換作業を行うほか、使用禁止の記憶セルの両端に、リセット電圧とは異なる電圧を印加し、使用禁止の記憶セルの抵抗を低抵抗値から高抵抗値に変化させてもよい。
不良ビットについては、抵抗変化メモリ1のユーザがメモリセルアレイ11にアクセスしていない時に、所定の電圧パルスを印加して正常な動作に戻すための救済処理を行ってもよい。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、「部位Aは部位Bの上に設けられている」という場合の「の上に」とは、部位Aが部位Bに接触して、部位Aが部位Bの上に設けられている場合と、部位Aが部位Bに接触せず、部位Aが部位Bの上方に設けられている場合との意味で用いられている。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
また、第1〜第3規定値はロム領域に保存することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 不揮発性記憶装置、 11 メモリセルアレイ、 11b、11rb ブロック単位、 11r リダンダンシー領域、 12 第1デコーダ、 13 第2デコーダ、 14 アドレスバッファ、 15 制御回路、 16 電圧パルス生成回路、 17 リトライビット記憶装置、 18 累積書き換え回数記録用メモリ、 111〜133、211〜233 記憶セル、 300 記憶層、 400 ダイオード、 BL11〜BL13、BL21〜BL23、BL31〜BL33 ビット線、 WL11〜WL13、WL21〜WL23、WL31〜WL33 ワード線、 CL1〜CLm 列線、 RL1〜RLn 行線
Claims (7)
- 第1方向にそれぞれが延在する複数の第1配線と、前記第1方向に対して交差する第2方向にそれぞれが延在する複数の第2配線と、前記複数の第1配線のそれぞれと前記複数の第2配線のそれぞれとの間に接続された記憶セルとを有するメモリセルアレイと、
前記複数の記憶セルから選択記憶セルを選択し、前記選択記憶セルの抵抗状態を第1抵抗状態と前記第1抵抗状態と異なる第2抵抗状態の間で変化させる第1動作を実行可能とし、かつ、前記第1動作が正しく行われたかどうか判断し、前記第1動作が正しく行われなかった場合にリトライパルスの印加を行うリトライ動作を実効可能に構成された制御回路部と、
を備え、
前記リトライ動作の回数が第k回(kは1以上の整数)を超えた場合に、前記選択記憶セルを過リトライ動作と判断し、前記過リトライ動作の回数に応じて前記選択記憶セルを使用禁止にする不揮発性記憶装置。 - 前記制御回路部は、前記第1動作を行った回数のうち、前記過リトライ動作が発生した割合によって前記選択記憶セルを使用禁止にする請求項1に記載の不揮発性記憶装置。
- 前記制御回路部は、現在行われている前記第1動作からのP回(Pは1以上の整数)前までの前記第1動作における前記過リトライ動作の回数に応じて前記選択記憶セルを使用禁止にする請求項1に記載の不揮発性記憶装置。
- 前記制御回路部は、前記P回のうち前記過リトライ動作の回数が発生した割合によって前記選択記憶セルを使用禁止にする請求項3に記載の不揮発性記憶装置。
- 前記制御回路部は、前記過リトライ動作の回数を記憶するように制御することが可能であり、前記第1動作において前記過リトライ動作がR回(Rは1以上の整数)連続で行われなかったとき、前記過リトライ動作の回数を消去する請求項1に記載の不揮発性記憶装置。
- 前記制御回路部は、前記選択記憶セルを使用禁止にするための前記過リトライ動作の回数を、前記選択記憶セルの前記メモリセルアレイの位置に応じて変更することが可能な請求項1または2に記載の不揮発性記憶装置。
- 前記複数の第1配線は一端が電源に接続され、
前記制御回路部は、前記複数の第1配線において、電源が接続された端から遠い位置に配置された前記選択記憶セルほど前記選択記憶セルを使用禁止にする判断を緩くする請求項6に記載の不揮発性記憶装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361806709P | 2013-03-29 | 2013-03-29 | |
US61/806,709 | 2013-03-29 | ||
US14/078,969 | 2013-11-13 | ||
US14/078,969 US9142290B2 (en) | 2013-03-29 | 2013-11-13 | Nonvolatile semiconductor device and method for driving same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014199705A true JP2014199705A (ja) | 2014-10-23 |
Family
ID=51620708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013246193A Pending JP2014199705A (ja) | 2013-03-29 | 2013-11-28 | 不揮発性半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9142290B2 (ja) |
JP (1) | JP2014199705A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190129042A (ko) | 2017-03-24 | 2019-11-19 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 장치 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102121331B1 (ko) * | 2013-10-28 | 2020-06-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
JP2021047937A (ja) * | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5253784B2 (ja) | 2007-10-17 | 2013-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5426438B2 (ja) * | 2009-04-30 | 2014-02-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4901930B2 (ja) | 2009-09-17 | 2012-03-21 | 株式会社東芝 | 不揮発性半導体記憶装置とその製造方法 |
JP2011187144A (ja) | 2010-03-11 | 2011-09-22 | Toshiba Corp | 半導体記憶装置 |
-
2013
- 2013-11-13 US US14/078,969 patent/US9142290B2/en active Active
- 2013-11-28 JP JP2013246193A patent/JP2014199705A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190129042A (ko) | 2017-03-24 | 2019-11-19 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 장치 |
US10943668B2 (en) | 2017-03-24 | 2021-03-09 | Sony Semiconductor Solutions Corporation | Storage device for storing data using a resistive random access storage element |
Also Published As
Publication number | Publication date |
---|---|
US20140293675A1 (en) | 2014-10-02 |
US9142290B2 (en) | 2015-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10114562B2 (en) | Adaptive block allocation in nonvolatile memory | |
US9355713B2 (en) | Systems and methods for lower page writes | |
US9792175B2 (en) | Bad column management in nonvolatile memory | |
US10372341B2 (en) | Non-volatile storage device system with page based remapping | |
US10223018B2 (en) | Bad page and bad block management in memory | |
CN109767801B (zh) | 存储器控制器、包括其的半导体存储***以及驱动方法 | |
US9484098B1 (en) | Smart reread in nonvolatile memory | |
US9411669B2 (en) | Selective sampling of data stored in nonvolatile memory | |
US20120069681A1 (en) | Semiconductor storage device | |
JP2008047273A (ja) | 半導体記憶装置およびその制御方法 | |
US20120033512A1 (en) | Semiconductor memory device | |
JP2015018591A (ja) | 不揮発性半導体記憶装置 | |
JP2018170057A (ja) | 半導体記憶装置及びそのデータ消去制御方法 | |
KR102395434B1 (ko) | 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템 | |
KR20140113100A (ko) | 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및 | |
JP5320511B2 (ja) | マルチレベル・ライトワンス・メモリ・セルを備える書き換え可能メモリデバイス | |
JP2014199705A (ja) | 不揮発性半導体装置 | |
JP2014235773A (ja) | 不揮発性記憶装置 | |
JP6457792B2 (ja) | 半導体記憶装置 | |
US10338984B2 (en) | Storage control apparatus, storage apparatus, and storage control method | |
KR101923811B1 (ko) | 메모리 장치 | |
JP4467371B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の置換情報の設定方法 | |
CN111198657A (zh) | 存储器控制器、操作存储器控制器的方法和存储器*** | |
JP6121857B2 (ja) | メモリシステム | |
KR102556459B1 (ko) | 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 라이트 동작방법 |