JP2014192452A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014192452A5 JP2014192452A5 JP2013068549A JP2013068549A JP2014192452A5 JP 2014192452 A5 JP2014192452 A5 JP 2014192452A5 JP 2013068549 A JP2013068549 A JP 2013068549A JP 2013068549 A JP2013068549 A JP 2013068549A JP 2014192452 A5 JP2014192452 A5 JP 2014192452A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- electronic component
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 46
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 230000002093 peripheral Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 230000003014 reinforcing Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000011162 core material Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Description
以下の開示の一観点によれば、開口部を備えた基板と、前記基板に形成された第1配線層と、前記開口部内に配置された電子部品と、前記基板の一方の面に形成され、前記電子部品を封止する第1絶縁層と、前記基板の他方の面に形成された第2絶縁層と、前記第1絶縁層上に形成された第2配線層と、前記第2絶縁層上に形成された第3配線層とを有し、前記第1絶縁層は、前記基板の一方の面を被覆して前記開口部内を充填する内側絶縁層と、前記内側絶縁層上に形成された外側絶縁層とから形成され、前記基板の前記第2絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成されることを特徴とする電子部品内蔵基板が提供される。
また、その開示のその他の観点によれば、第1配線層を備えた基板を用意し、前記基板に開口部を形成する工程と、前記開口部内に電子部品を配置する工程と、前記基板の一方の面に前記電子部品を封止する内側絶縁層を形成する工程と、前記内側絶縁層の上に外側絶縁層を形成して前記基板の一方の面に前記内側絶縁層及び外側絶縁層から形成される第1絶縁層を得ると共に、前記基板の他方の面に第2絶縁層を形成する工程と、前記第1絶縁層の上に第2配線層を形成すると共に、前記第2絶縁層の上に第3配線層を形成する工程とを有し、前記基板の前記第2絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成される電子部品内蔵基板の製造方法が提供される。
続いて、図1(c)に示すように、第1コア材11の下面に第2コア材12と銅箔22aとを積層する。また同時に、第1コア材11の上面に第3コア材13と銅箔22aとを積層する。第2コア材12及び第3コア材13の各厚みは、100μm程度である。
その後に、図5(a)に示すように、仮止めテープ30をコア配線基板2及びチップキャパシタ40から剥離する。このとき、チップキャパシタ40は、その上及び外側周囲領域の補強絶縁部52y,52zによってコア配線基板2に強く固定されている。
前述した図6(b)において、第1絶縁層50の厚みとして、第1内側絶縁層52の厚みを10μmとし、第1外側絶縁層54の厚みを20μmとする場合は、図6(b)の第2絶縁層60の厚みは30μmに設定される。第1絶縁層50の厚みは、第2配線層22上から第1絶縁層50の表面までの厚みである。また、第2絶縁層60の厚みは、第2配線層22上から第2絶縁層60の表面までの厚みである。
なお、図7(b)及び(c)において、コア基板3の下面側の第1絶縁層50に第1ビアホールVH1を形成する際に、チップキャパシタ40の下側の接続端子42に到達する第1ビアホールを同時に形成してもよい。そして、第1絶縁層50上に形成された第3配線層23が第1ビアホール内のビア導体を介してチップキャパシタ40の接続端子42に接続された形態としてもよい。
その後に、半導体チップ90と電子部品内蔵基板1との隙間にアンダーフィル樹脂94が充填される。このように、図10の電子部品内蔵基板1の第2絶縁層60側の最外面が半導体チップ90を搭載するための部品搭載面として形成される。
Claims (10)
- 開口部を備えた基板と、
前記基板に形成された第1配線層と、
前記開口部内に配置された電子部品と、
前記基板の一方の面に形成され、前記電子部品を封止する第1絶縁層と、
前記基板の他方の面に形成された第2絶縁層と、
前記第1絶縁層上に形成された第2配線層と、
前記第2絶縁層上に形成された第3配線層と
を有し、
前記第1絶縁層は、前記基板の一方の面を被覆して前記開口部内を充填する内側絶縁層と、前記内側絶縁層上に形成された外側絶縁層とから形成され、
前記基板の前記第2絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成されることを特徴とする電子部品内蔵基板。 - 前記第1配線層は、前記基板の両面にそれぞれ形成されており、
前記第2配線層が、前記内側絶縁層及び外側絶縁層内に形成されたビア導体を介して前記第1配線層に接続されており、
前記第3配線層が、前記第2絶縁層内に形成されたビア導体を介して前記電子部品の接続端子及び前記第1配線層に接続されていることを特徴とする請求項1に記載の電子部品内蔵基板。 - 前記第1絶縁層の厚みは、前記第2絶縁層の厚みと略同一であることを特徴とする請求項1又は2に記載の電子部品内蔵基板。
- 前記開口部の外側周囲領域の前記基板の表面は、前記第1配線層が後退した露出面となっており、前記露出面と前記第2絶縁層との間に、前記内側絶縁層の補強絶縁部が形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品内蔵基板。
- 前記開口部に充填された部分の前記内側絶縁層に窪み部が形成されており、前記窪み部を充填して前記内側絶縁層の上に前記外側絶縁層が形成されて、前記第1絶縁層の表面が平坦化されていることを特徴とする請求項1乃至4のいずれか一項に記載の電子部品内蔵基板。
- 第1配線層を備えた基板を用意し、前記基板に開口部を形成する工程と、
前記開口部内に電子部品を配置する工程と、
前記基板の一方の面に前記電子部品を封止する内側絶縁層を形成する工程と、
前記内側絶縁層の上に外側絶縁層を形成して前記基板の一方の面に前記内側絶縁層及び外側絶縁層から形成される第1絶縁層を得ると共に、前記基板の他方の面に第2絶縁層を形成する工程と、
前記第1絶縁層の上に第2配線層を形成すると共に、前記第2絶縁層の上に第3配線層を形成する工程とを有し、
前記基板の前記第2絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成されることを電子部品内蔵基板の製造方法。 - 前記基板を用意し、開口部を形成する工程において、前記第1配線層は前記基板の両面にそれぞれ形成されており、
前記第2配線層及び第3配線層を形成する工程において
前記第2配線層は、前記第1絶縁層内に形成されたビア導体を介して前記第1配線層に接続され、
前記第3配線層は、前記第2絶縁層内に形成されたビア導体を介して前記電子部品の接続端子及び前記第1配線層に接続されることを特徴とする請求項6に記載の電子部品内蔵基板の製造方法。 - 前記第1絶縁層の厚みと前記第2絶縁層の厚みとが略同一に設定されることを特徴とする請求項6又は7に記載の電子部品内蔵基板の製造方法。
- 前記基板に開口部を形成する工程において、前記開口部の外側周囲領域の前記基板の表面が、前記第1配線層が外側に後退した露出面となるようにし、
前記内側絶縁層を形成する工程において、前記露出面の上に前記内側絶縁層の補強絶縁部が形成されることを特徴とする請求項6乃至8のいずれか一項に記載の電子部品内蔵基板の製造方法。 - 前記内側絶縁層を形成する工程において、前記開口部に充填された部分の前記内側絶縁層に窪み部が形成され、
前記外側絶縁層を形成する工程において、前記窪み部を充填して前記内側絶縁層の上に前記外側絶縁層が形成されて、前記第1絶縁層の表面が平坦化されることを特徴とする請求項6乃至9のいずれか一項に記載の電子部品内蔵基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013068549A JP6200178B2 (ja) | 2013-03-28 | 2013-03-28 | 電子部品内蔵基板及びその製造方法 |
US14/221,567 US9331011B2 (en) | 2013-03-28 | 2014-03-21 | Electronic component built-in substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013068549A JP6200178B2 (ja) | 2013-03-28 | 2013-03-28 | 電子部品内蔵基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014192452A JP2014192452A (ja) | 2014-10-06 |
JP2014192452A5 true JP2014192452A5 (ja) | 2016-01-28 |
JP6200178B2 JP6200178B2 (ja) | 2017-09-20 |
Family
ID=51620014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013068549A Active JP6200178B2 (ja) | 2013-03-28 | 2013-03-28 | 電子部品内蔵基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9331011B2 (ja) |
JP (1) | JP6200178B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101601815B1 (ko) * | 2014-02-06 | 2016-03-10 | 삼성전기주식회사 | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 |
KR20160132751A (ko) * | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US9984979B2 (en) | 2015-05-11 | 2018-05-29 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
US9837484B2 (en) * | 2015-05-27 | 2017-12-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming substrate including embedded component with symmetrical structure |
KR101994752B1 (ko) * | 2016-07-26 | 2019-07-01 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101952865B1 (ko) | 2016-10-10 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 및 감광성 수지 조성물 |
KR102004801B1 (ko) * | 2016-11-17 | 2019-07-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10700024B2 (en) * | 2017-08-18 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR102029535B1 (ko) | 2017-08-28 | 2019-10-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
EP3474639B1 (en) * | 2017-10-20 | 2021-07-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Embedding a component into a component carrier by transferring the component into a cavity being already filled with filling material |
WO2019111873A1 (ja) | 2017-12-05 | 2019-06-13 | 株式会社村田製作所 | モジュール |
KR102005351B1 (ko) * | 2017-12-07 | 2019-07-31 | 삼성전자주식회사 | 팬-아웃 센서 패키지 |
KR102039711B1 (ko) * | 2018-03-13 | 2019-11-01 | 삼성전자주식회사 | 팬-아웃 부품 패키지 |
US10797017B2 (en) * | 2018-03-20 | 2020-10-06 | Unimicron Technology Corp. | Embedded chip package, manufacturing method thereof, and package-on-package structure |
CN208691627U (zh) * | 2018-08-03 | 2019-04-02 | 奥特斯科技(重庆)有限公司 | 具有嵌入腔中的部件且前侧上具有双介电层的部件承载件 |
US10790162B2 (en) * | 2018-09-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
KR102595864B1 (ko) * | 2018-12-07 | 2023-10-30 | 삼성전자주식회사 | 반도체 패키지 |
US10903169B2 (en) * | 2019-04-30 | 2021-01-26 | Advanced Semiconductor Engineering, Inc. | Conductive structure and wiring structure including the same |
US11145624B2 (en) | 2019-07-26 | 2021-10-12 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
JP2021082786A (ja) * | 2019-11-22 | 2021-05-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3709882B2 (ja) * | 2003-07-22 | 2005-10-26 | 松下電器産業株式会社 | 回路モジュールとその製造方法 |
TWI324901B (en) * | 2007-01-08 | 2010-05-11 | Unimicron Technology Corp | Printed circuit board structure integrating electronic components |
TWI363411B (en) * | 2008-07-22 | 2012-05-01 | Advanced Semiconductor Eng | Embedded chip substrate and fabrication method thereof |
JP2010114434A (ja) * | 2008-10-08 | 2010-05-20 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板及びその製造方法 |
US8299366B2 (en) * | 2009-05-29 | 2012-10-30 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5001395B2 (ja) | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
US8895380B2 (en) * | 2010-11-22 | 2014-11-25 | Bridge Semiconductor Corporation | Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby |
US9406658B2 (en) * | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
-
2013
- 2013-03-28 JP JP2013068549A patent/JP6200178B2/ja active Active
-
2014
- 2014-03-21 US US14/221,567 patent/US9331011B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014192452A5 (ja) | ||
TWI475660B (zh) | 在多晶片模組中用於電磁干擾屏蔽之方法及裝置 | |
TWI330401B (en) | Circuit board structure having embedded semiconductor component and fabrication method thereof | |
JP6200178B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US9418931B2 (en) | Package structure and manufacturing method thereof | |
US20130105943A1 (en) | Packaging substrate having embedded capacitors and fabrication method thereof | |
US20110057323A1 (en) | Packaging structure having embedded semiconductor element and method for fabricating the same | |
JP2012039090A5 (ja) | ||
JP2014049476A5 (ja) | ||
TW201031288A (en) | Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same | |
US20130127030A1 (en) | Semiconductor device packaging having substrate with pre-encapsulation through via formation | |
JP2011187800A5 (ja) | ||
JP2013247353A5 (ja) | ||
KR20160066311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
JP2013254830A5 (ja) | ||
JP2014123725A (ja) | 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法 | |
JP2014049477A5 (ja) | ||
TWI582861B (zh) | 嵌埋元件之封裝結構及其製法 | |
TWI570816B (zh) | 封裝結構及其製法 | |
JP2010219477A5 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
US20160111359A1 (en) | Electronic package and fabrication method thereof | |
JP2014093529A (ja) | 電子部品内蔵基板の製造方法及び電子部品内蔵基板 | |
TWI622333B (zh) | Manufacturing method of component built-in substrate and component built-in substrate | |
US20140177192A1 (en) | Core substrate and method for manufacturing the same, and substrate with built-in electronic components and method for manufacturing the same | |
JP2015228480A (ja) | パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法 |