JP2014192452A5 - - Google Patents

Description

以下の開示の一観点によれば、開口部を備えた基板と、前記基板に形成された第１配線層と、前記開口部内に配置された電子部品と、前記基板の一方の面に形成され、前記電子部品を封止する第１絶縁層と、前記基板の他方の面に形成された第２絶縁層と、前記第１絶縁層上に形成された第２配線層と、前記第２絶縁層上に形成された第３配線層とを有し、前記第１絶縁層は、前記基板の一方の面を被覆して前記開口部内を充填する内側絶縁層と、前記内側絶縁層上に形成された外側絶縁層とから形成され、前記基板の前記第２絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成されることを特徴とする電子部品内蔵基板が提供される。

また、その開示のその他の観点によれば、第１配線層を備えた基板を用意し、前記基板に開口部を形成する工程と、前記開口部内に電子部品を配置する工程と、前記基板の一方の面に前記電子部品を封止する内側絶縁層を形成する工程と、前記内側絶縁層の上に外側絶縁層を形成して前記基板の一方の面に前記内側絶縁層及び外側絶縁層から形成される第１絶縁層を得ると共に、前記基板の他方の面に第２絶縁層を形成する工程と、前記第１絶縁層の上に第２配線層を形成すると共に、前記第２絶縁層の上に第３配線層を形成する工程とを有し、前記基板の前記第２絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成される電子部品内蔵基板の製造方法が提供される。

続いて、図１（ｃ）に示すように、第1コア材１１の下面に第２コア材１２と銅箔２２ａとを積層する。また同時に、第1コア材１１の上面に第３コア材１３と銅箔２２ａとを積層する。第２コア材１２及び第３コア材１３の各厚みは、１００μｍ程度である。

その後に、図５（ａ）に示すように、仮止めテープ３０をコア配線基板２及びチップキャパシタ４０から剥離する。このとき、チップキャパシタ４０は、その上及び外側周囲領域の補強絶縁部５２ｙ，５２ｚによってコア配線基板２に強く固定されている。

前述した図６（ｂ）において、第１絶縁層５０の厚みとして、第１内側絶縁層５２の厚みを１０μｍとし、第１外側絶縁層５４の厚みを２０μｍとする場合は、図６（ｂ）の第２絶縁層６０の厚みは３０μｍに設定される。第１絶縁層５０の厚みは、第２配線層２２上から第１絶縁層５０の表面までの厚みである。また、第２絶縁層６０の厚みは、第２配線層２２上から第２絶縁層６０の表面までの厚みである。

なお、図７（ｂ）及び（ｃ）において、コア基板３の下面側の第１絶縁層５０に第１ビアホールＶＨ１を形成する際に、チップキャパシタ４０の下側の接続端子４２に到達する第１ビアホールを同時に形成してもよい。そして、第１絶縁層５０上に形成された第３配線層２３が第１ビアホール内のビア導体を介してチップキャパシタ４０の接続端子４２に接続された形態としてもよい。

その後に、半導体チップ９０と電子部品内蔵基板１との隙間にアンダーフィル樹脂９４が充填される。このように、図１０の電子部品内蔵基板１の第２絶縁層６０側の最外面が半導体チップ９０を搭載するための部品搭載面として形成される。

Claims (10)

1. 開口部を備えた基板と、
   前記基板に形成された第１配線層と、
   前記開口部内に配置された電子部品と、
   前記基板の一方の面に形成され、前記電子部品を封止する第１絶縁層と、
   前記基板の他方の面に形成された第２絶縁層と、
   前記第１絶縁層上に形成された第２配線層と、
   前記第２絶縁層上に形成された第３配線層と
   を有し、
   前記第１絶縁層は、前記基板の一方の面を被覆して前記開口部内を充填する内側絶縁層と、前記内側絶縁層上に形成された外側絶縁層とから形成され、
   前記基板の前記第２絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成されることを特徴とする電子部品内蔵基板。
2. 前記第１配線層は、前記基板の両面にそれぞれ形成されており、
   前記第２配線層が、前記内側絶縁層及び外側絶縁層内に形成されたビア導体を介して前記第１配線層に接続されており、
   前記第３配線層が、前記第２絶縁層内に形成されたビア導体を介して前記電子部品の接続端子及び前記第１配線層に接続されていることを特徴とする請求項１に記載の電子部品内蔵基板。
3. 前記第１絶縁層の厚みは、前記第２絶縁層の厚みと略同一であることを特徴とする請求項１又は２に記載の電子部品内蔵基板。
4. 前記開口部の外側周囲領域の前記基板の表面は、前記第１配線層が後退した露出面となっており、前記露出面と前記第２絶縁層との間に、前記内側絶縁層の補強絶縁部が形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
5. 前記開口部に充填された部分の前記内側絶縁層に窪み部が形成されており、前記窪み部を充填して前記内側絶縁層の上に前記外側絶縁層が形成されて、前記第１絶縁層の表面が平坦化されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
6. 第１配線層を備えた基板を用意し、前記基板に開口部を形成する工程と、
   前記開口部内に電子部品を配置する工程と、
   前記基板の一方の面に前記電子部品を封止する内側絶縁層を形成する工程と、
   前記内側絶縁層の上に外側絶縁層を形成して前記基板の一方の面に前記内側絶縁層及び外側絶縁層から形成される第１絶縁層を得ると共に、前記基板の他方の面に第２絶縁層を形成する工程と、
   前記第１絶縁層の上に第２配線層を形成すると共に、前記第２絶縁層の上に第３配線層を形成する工程とを有し、
   前記基板の前記第２絶縁層側の最外面が半導体チップを搭載する部品搭載面として形成されることを電子部品内蔵基板の製造方法。
7. 前記基板を用意し、開口部を形成する工程において、前記第１配線層は前記基板の両面にそれぞれ形成されており、
   前記第２配線層及び第３配線層を形成する工程において
   前記第２配線層は、前記第１絶縁層内に形成されたビア導体を介して前記第１配線層に接続され、
   前記第３配線層は、前記第２絶縁層内に形成されたビア導体を介して前記電子部品の接続端子及び前記第１配線層に接続されることを特徴とする請求項６に記載の電子部品内蔵基板の製造方法。
8. 前記第１絶縁層の厚みと前記第２絶縁層の厚みとが略同一に設定されることを特徴とする請求項６又は７に記載の電子部品内蔵基板の製造方法。
9. 前記基板に開口部を形成する工程において、前記開口部の外側周囲領域の前記基板の表面が、前記第１配線層が外側に後退した露出面となるようにし、
   前記内側絶縁層を形成する工程において、前記露出面の上に前記内側絶縁層の補強絶縁部が形成されることを特徴とする請求項６乃至８のいずれか一項に記載の電子部品内蔵基板の製造方法。
10. 前記内側絶縁層を形成する工程において、前記開口部に充填された部分の前記内側絶縁層に窪み部が形成され、
    前記外側絶縁層を形成する工程において、前記窪み部を充填して前記内側絶縁層の上に前記外側絶縁層が形成されて、前記第１絶縁層の表面が平坦化されることを特徴とする請求項６乃至９のいずれか一項に記載の電子部品内蔵基板の製造方法。