JP2014192187A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014192187A JP2014192187A JP2013063504A JP2013063504A JP2014192187A JP 2014192187 A JP2014192187 A JP 2014192187A JP 2013063504 A JP2013063504 A JP 2013063504A JP 2013063504 A JP2013063504 A JP 2013063504A JP 2014192187 A JP2014192187 A JP 2014192187A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- metal
- adhesion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Materials For Photolithography (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】レジストの密着性が低いと、レジストを介した基体のエッチングの際にレジストが剥がれてしまうことがある。
【解決手段】ヒドロキシル基が金属膜MF1c´の表面に付着させられる。その後、密着膜AFが金属膜MF1c´の表面に塗布される。密着膜AFは、ヒドロキシル基を開始剤として開環重合するエポキシ基を含んでいる。その後、密着膜AFにおいてエポキシ基を開環重合させる。レジスト膜RF2は、密着膜AF上に形成される。
【選択図】図4
【解決手段】ヒドロキシル基が金属膜MF1c´の表面に付着させられる。その後、密着膜AFが金属膜MF1c´の表面に塗布される。密着膜AFは、ヒドロキシル基を開始剤として開環重合するエポキシ基を含んでいる。その後、密着膜AFにおいてエポキシ基を開環重合させる。レジスト膜RF2は、密着膜AF上に形成される。
【選択図】図4
Description
本発明は、半導体装置の製造方法に関し、例えばCMOS(Complementary Metal Oxide Semiconductor)に適用可能な技術である。
配線のパターン形成には、レジストが用いられることがある。特許文献1には、ウェーハとレジストとの密着性を向上させる方法が記載されている。特許文献1に記載に方法では、ウェーハの表面がHMDS(ヘキサメチルジシラザン)の蒸気に曝されることで疎水化される。特許文献2には、基板と選択的に形成されたレジストとの密着性を高める方法が記載されている。特許文献2に記載の方法では、基板表面がレジストパターンを介して疎水化されることで基板表面が選択的に疎水化される。
半導体または金属を含む基体を選択的にエッチングする際、レジストが用いられることがある。この場合、レジストは基体上に塗布される必要がある。レジストは有機化合物を含むため、有機化合物に対しては高い密着性を備えている。その一方で半導体または金属に対するレジストの密着性は、有機化合物に対する密着性に比べると低いことが多い。レジストの密着性が低いと、レジストを介した基体のエッチングの際にレジストが剥がれてしまうことがある。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、ヒドロキシル基が基体の表面に付着させられる。その後、密着膜が基体の表面に塗布される。この密着膜は、ヒドロキシル基を開始剤として開環重合するエポキシ基を含んでいる。その後、この密着膜においてエポキシ基を開環重合させる。レジスト膜は、この密着膜上に形成される。
前記一実施の形態によれば、基体とレジスト膜との密着性が高いものとなる。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置SDを示す断面図である。図1は半導体装置SDを示す模式図であり、半導体装置SDの構成は図1に示されるものに限られない。
図1は、第1の実施形態に係る半導体装置SDを示す断面図である。図1は半導体装置SDを示す模式図であり、半導体装置SDの構成は図1に示されるものに限られない。
半導体装置SDは、図1に示されるように、基板SUB上に形成された第1トランジスタTR1と、第2トランジスタTR2と、を含んでいる。第1トランジスタTR1は、第1ゲート電極GE1と、第1ゲート絶縁膜GI1と、第1拡散領域DR1と、第1エクステンション領域EX1と、を備えている。第2トランジスタTR2は、第2ゲート電極GE2と、第2ゲート絶縁膜GI2と、第2拡散領域DR2と、第2エクステンション領域EX2と、を備えている。第1トランジスタTR1がn型トランジスタである場合は、第2トランジスタTR2はp型トランジスタとしてもよい。また第1トランジスタTR1がp型トランジスタTR1である場合は、第2トランジスタTR2はn型トランジスタとしてもよい。以下の説明では、第1トランジスタTR1はp型トランジスタとし、第2トランジスタTR2はn型トランジスタとする。
半導体装置SDについて図1を用いて詳細に説明する。基板SUBには第1ウェルWL1と、第2ウェルWL2とが形成されている。基板SUBは、半導体基板(例えば、シリコン基板)としてもよい。第1ウェルWL1と、第2ウェルWL2とは、異なる導電型を有していてもよい。具体的には、第1ウェルWL1の導電型がn型であるときは、第2ウェルWL2の導電型はp型としてもよい。また第1ウェルWL1の導電型がp型であるときは、第2ウェルWL2の導電型はn型としてもよい。第1トランジスタTR1はp型トランジスタとし、第2トランジスタTR2はn型トランジスタとする場合、第1ウェルWL1の導電型はn型とし、第2ウェルWL2の導電型はp型とする。基板SUBには、素子分離膜STIが形成されている。素子分離膜STIは、第1ウェルWL1と第2ウェルWL2との間に形成されている。素子分離膜STIは、第1ウェルWL1と第2WL2とを電気的に絶縁している。
第1トランジスタTR1について詳細に説明する。第1ゲート絶縁膜GI1は、第1ウェルWL1上に形成されている。第1ゲート絶縁膜GI1は、絶縁膜により形成されている。第1ゲート絶縁膜GI1は、シリコン酸化膜(SiO2)、酸化窒化シリコン膜(SiON)または高誘電率膜(例えば、ハフニウムシリケート膜(HfSiO)または窒素添加ハフニウムシリケート膜)により形成されていてもよい。第1ゲート絶縁膜GI1は、図1に示されるように、ゲート絶縁膜GI1aと、ゲート絶縁膜GI1bと、を含む複数の膜により形成されていてもよい。この場合、ゲート絶縁膜GI1bは、ゲート絶縁膜GI1a上に形成されている。第1ゲート絶縁膜GI1がこのように複数の膜により形成される場合、ゲート絶縁膜GI1aおよびゲート絶縁膜GI1bは、酸化窒化シリコン膜および窒素添加ハフニウムシリケート膜によりそれぞれ形成されていてもよい。第1ゲート電極GE1は、第1ゲート絶縁膜GI1上に形成されている(第1ゲート電極GE1の詳細は後述する。)。第1ゲート絶縁膜GI1および第1ゲート電極GE1の両側壁上には、第1オフセットスペーサOS1が形成されている。第1オフセットスペーサOS1は、絶縁膜により形成されている。第1オフセットスペーサOS1は、シリコン酸化膜により形成されていてもよい。第1ゲート絶縁膜GI1および第1ゲート電極GE1の両側には、第1オフセットスペーサOS1を介して第1サイドウォールSW1が形成されている。サイドウォールSW1は、絶縁膜により形成されている。サイドウォールSW1は、シリコン酸化膜またはシリコン窒化膜により形成されていてもよい。第1拡散領域DR1は、第1ゲート電極GE1の両側に形成されている。第1拡散領域DR1は、第1トランジスタTR1のソースおよびドレインとして機能する。第1拡散領域DR1の表面には、図1に示されるように、シリサイド膜DS1が形成されていてもよい。シリサイド膜DS1は、シリサイドにより形成されている。シリサイド膜DS1は、Niシリサイド、Ptシリサイド、Coシリサイド、TiシリサイドまたはPtを含有したNiシリサイド(Ni1−xPtxSi(0<x<1))により形成されていてもよい。第1エクステンション領域EX1は、平面視において第1ゲート電極GE1と第1拡散領域DR1との間に形成されている。
第2トランジスタTR2について詳細に説明する。第2ゲート絶縁膜GI2は、第2ウェルWL2上に形成されている。第2ゲート絶縁膜GI2は、絶縁膜により形成されている。第2ゲート絶縁膜GI2は、シリコン酸化膜(SiO2)、酸化窒化シリコン膜(SiON)または高誘電率膜(例えば、ハフニウムシリケート膜(HfSiO)または窒素添加ハフニウムシリケート膜)により形成されていてもよい。第2ゲート絶縁膜GI2は、図1に示されるように、ゲート絶縁膜GI2aと、ゲート絶縁膜GI2bと、を含む複数の膜により形成されていてもよい。この場合、ゲート絶縁膜GI2bは、ゲート絶縁膜GI2a上に形成されている。第2ゲート絶縁膜GI2がこのように複数の膜により形成される場合、ゲート絶縁膜GI2aおよびゲート絶縁膜GI2bは、酸化窒化シリコン膜および窒素添加ハフニウムシリケート膜によりそれぞれ形成されていてもよい。第2ゲート電極GE2は、第2ゲート絶縁膜GI2上に形成されている(第2ゲート電極GE2の詳細は後述する。)。第2ゲート絶縁膜GI2および第2ゲート電極GE2の両側壁上には、第2オフセットスペーサOS2が形成されている。第2オフセットスペーサOS2は、絶縁膜により形成されている。第2オフセットスペーサOS2は、シリコン酸化膜により形成されていてもよい。第2ゲート絶縁膜GI2および第2ゲート電極GE2の両側には、第2オフセットスペーサOS2を介して第2サイドウォールSW2が形成されている。サイドウォールSW2は、絶縁膜により形成されている。サイドウォールSW2は、シリコン酸化膜またはシリコン窒化膜により形成されていてもよい。第2拡散領域DR2は、第2ゲート電極GE2の両側に形成されている。第2拡散領域DR2は、第2トランジスタTR2のソースおよびドレインとして機能する。第2拡散領域DR2の表面には、図1に示されるように、シリサイド膜DS2が形成されていてもよい。シリサイド膜DS2は、シリサイドにより形成されている。シリサイド膜DS2は、Niシリサイド、Ptシリサイド、Coシリサイド、TiシリサイドまたはPtを含有したNiシリサイド(Ni1−xPtxSi(0<x<1))により形成されていてもよい。第2エクステンション領域EX2は、平面視において第2ゲート電極GE2と第2拡散領域DR2との間に形成されている。
第1ゲート電極GE1について詳細に説明する。第1ゲート電極GE1は、図1に示されるように、金属膜MF1と、半導体膜SM1と、シリサイド膜GS1と、を含んでいる。半導体膜SM1は、金属膜MF1上に形成されている。シリサイド膜GS1は、半導体膜SM1上に形成されている。金属膜MF1は、図1に示されるように、金属膜MF1aと、金属膜MF1bと、金属膜MF1cと、を含む複数の膜により形成されていてもよい。この場合、金属膜MF1bは、金属膜MF1a上に形成されている。金属膜MF1cは、金属膜MF1b上に形成されている。金属膜MF1が複数の膜により形成される場合、金属膜MF1aは、窒化チタン膜(TiN)、窒化タンタル膜(TaN)、窒化タングステン膜(WN)、炭化チタン膜(TiC)、炭化タンタル膜(TaC)または炭化タングステン膜(WC)により形成されていてもよい。また金属膜MF1bは、ハフニウム膜(Hf)、ジルコニウム膜(Zr)またはアルミニウム膜(Al)により形成されていてもよい。金属膜MF1cは、金属膜MF1aと同様に、窒化チタン膜(TiN)、窒化タンタル膜(TaN)、窒化タングステン膜(WN)、炭化チタン膜(TiC)、炭化タンタル膜(TaC)または炭化タングステン膜(WC)により形成されていてもよい。金属膜MF1cは、金属膜MF1aと同種の材料により形成されていてもよい。金属膜MF1bの膜厚は、金属膜MF1aの膜厚および金属膜MF1cの膜厚それぞれより薄くてもよい。金属膜MF1がこのように金属膜MF1bを含む場合、金属膜MF1bは、金属膜MF1aおよび金属膜MF1cの酸素を捕獲する膜として機能する。酸素がこのようにして金属膜MF1bに捕獲されれば、酸素が金属膜MF1aを経由して第1ゲート絶縁膜GI1に達することが防止される。結果、酸素が第1ゲート絶縁膜GI1に取り込まれることによる第1ゲート絶縁膜GI1の膜厚の増加が防がれる。半導体膜SM1は、半導体により形成されている。半導体膜SM1は、シリコンにより形成されていてもよい。シリサイド膜GS1は、シリサイドにより形成されている。シリサイド膜GS1は、Niシリサイド、Ptシリサイド、Coシリサイド、TiシリサイドまたはPtを含有したNiシリサイド(Ni1−xPtxSi(0<x<1))により形成されていてもよい。
第2ゲート電極GE2について詳細に説明する。第2ゲート電極GE2は、図1に示されるように、金属膜MF2と、半導体膜SM2と、シリサイド膜GS2と、を含んでいる。半導体膜SM2は、金属膜MF2上に形成されている。シリサイド膜GS2は、半導体膜SM2上に形成されている。金属膜MF2は、図1に示されるように、金属膜MF2aと、金属膜MF2bと、金属膜MF2cと、を含む複数の膜により形成されていてもよい。この場合、金属膜MF2bは、金属膜MF2a上に形成されている。金属膜MF2cは、金属膜MF2b上に形成されている。金属膜MF2が複数の膜により形成される場合、金属膜MF2aは、窒化チタン膜(TiN)、窒化タンタル膜(TaN)、窒化タングステン膜(WN)、炭化チタン膜(TiC)、炭化タンタル膜(TaC)または炭化タングステン膜(WC)により形成されていてもよい。また金属膜MF2bは、ハフニウム膜(Hf)、ジルコニウム膜(Zr)またはアルミニウム膜(Al)により形成されていてもよい。金属膜MF2cは、金属膜MF2aと同様に、窒化チタン膜(TiN)、窒化タンタル膜(TaN)、窒化タングステン膜(WN)、炭化チタン膜(TiC)、炭化タンタル膜(TaC)または炭化タングステン膜(WC)により形成されていてもよい。金属膜MF2cは、金属膜MF2aと同種の材料により形成されていてもよい。金属膜MF2bの膜厚は、金属膜MF2aの膜厚および金属膜MF2cの膜厚それぞれより薄くてもよい。金属膜MF2がこのように金属膜MF2bを含む場合、金属膜MF2bは、金属膜MF2aおよび金属膜MF2cの酸素を捕獲する膜として機能する。酸素がこのようにして金属膜MF2bに捕獲されれば、酸素が金属膜MF2aを経由して第2ゲート絶縁膜GI2に達することが防止される。結果、酸素が第2ゲート絶縁膜GI2に取り込まれることによる第2ゲート絶縁膜GI2の膜厚の増加が防がれる。半導体膜SM2は、半導体により形成されている。半導体膜SM2は、シリコンにより形成されていてもよい。シリサイド膜GS2は、シリサイドにより形成されている。シリサイド膜GS2は、Niシリサイド、Ptシリサイド、Coシリサイド、TiシリサイドまたはPtを含有したNiシリサイド(Ni1−xPtxSi(0<x<1))により形成されていてもよい。以下の説明では、第2ゲート電極GE2は、第1ゲート電極GE1の材料とは異なる材料により形成されているものとする。第1ゲート電極GE1および第2ゲート電極GE2がこのように形成されている場合、半導体装置SDは、デュアルメタルゲートを備えていることになる。
半導体装置SDは、図1に示されるように、さらに、エッチングストッパ膜ESと、層間絶縁膜IDと、第1コンタクトプラグCP1と、第2コンタクトプラグCP2と、を含んでいる。エッチングストッパ膜ESは、第1トランジスタTR1および第2トランジスタTR2を覆うように形成されている。エッチングストッパ膜ESは、絶縁膜により形成されている。エッチングストッパ膜ESは、シリコン窒化膜により形成されていてもよい。エッチングストッパ膜ESは、層間絶縁膜IDをエッチングする際のエッチングストッパとして機能する。層間絶縁膜IDは、エッチングストッパ膜ES上に形成されている。層間絶縁膜IDは、絶縁膜により形成されている。層間絶縁膜IDは、シリコン酸化膜または低誘電率膜により形成されていてもよい。第1コンタクトプラグCP1は、層間絶縁膜IDおよびエッチングストッパ膜ESを貫通して第1拡散領域DR1に達している。第1コンタクトプラグCP1は、導電部材により形成されている。第1コンタクトプラグCP1は、多結晶シリコンまたは金属により形成されていてもよい。第2コンタクトプラグCP2は、層間絶縁膜IDおよびエッチングストッパ膜ESを貫通して第2拡散領域DR2に達している。第2コンタクトプラグCP2は、導電部材により形成されている。第2コンタクトプラグCP2は、多結晶シリコンまたは金属により形成されていてもよい。
次に、本実施形態における半導体装置SDの製造方法について、図2から図13までを用いて説明する。
まず、基板SUBに素子分離膜STIを形成する。素子分離膜STIは、基板SUBに設けられた溝内に酸化膜を埋め込んで形成されるSTI(Shallow Trench Isolation)である。次いで、各トランジスタを形成する領域にイオン注入を行い、第1ウェルWL1および第2ウェルWL2を形成する(図2(a))。以下の説明では、第1ウェルWL1の導電型はn型とし、第2ウェルWL2の導電型はp型とする。第1ウェルWL1と第2ウェルWL2とは、素子分離膜STIを介して電気的に絶縁されている。
次いで、基板SUB上に絶縁膜DF1を形成する(図2(b))。絶縁膜DF1は、絶縁膜により形成されている。絶縁膜DF1は、半導体装置SDにおける絶縁膜GI1aおよびGI2aを構成する絶縁膜である。以下の説明では、絶縁膜DF1は、酸化窒化シリコン膜により形成されているものとする。絶縁膜DF1は、硫酸/過酸化水素水混合液、オゾン水または塩酸/オゾンといった溶液を用いた熱酸化により酸化膜を形成する工程と、酸化膜をプラズマ窒化処理する工程と、により形成されてもよい。
次いで、絶縁膜DF1上に絶縁膜DF2を形成する(図2(c))。絶縁膜DF2は、絶縁膜により形成されている。絶縁膜DF2は、半導体装置SDにおける絶縁膜GI1bおよびGI2bを構成する絶縁膜である。以下の説明では、絶縁膜DF2は、窒素添加ハフニウムシリケート膜により形成されているものとする。この場合、絶縁膜DF2は、原子層堆積(ALD:Atomic Layer Deposition)によりハフニウムシリケートを形成する工程と、当該ハフニウムシリケートをプラズマ窒化処理する工程と、により形成されてもよい。
次いで、絶縁膜DF2上に金属膜MF1a´を形成する(図3(a))。金属膜MF1a´は、スパッタにより形成されてもよい。金属膜MF1a´は、金属により形成されている。金属膜MF1a´は、半導体装置SDにおける金属膜MF1aを構成する金属膜である。金属膜MF1a´は、窒化チタン膜(TiN)、窒化タンタル膜(TaN)、窒化タングステン膜(WN)、炭化チタン膜(TiC)、炭化タンタル膜(TaC)または炭化タングステン膜(WC)により形成されていてもよい。
次いで、金属膜MF1a´上に金属膜MF1b´を形成する(図3(b))。金属膜MF1b´は、スパッタにより形成されてもよい。金属膜MF1b´は、金属により形成されている。金属膜MF1b´は、半導体装置SDにおける金属膜MF1bを構成する金属膜である。金属膜MF1a´は、ハフニウム膜(Hf)膜、ジルコニウム膜(Zr)またはアルミニウム膜(Al)により形成されていてもよい。
次いで、金属膜MF1b´上に金属膜MF1c´を形成する(図3(c))。金属膜MF1c´は、スパッタにより形成されてもよい。金属膜MF1c´は、半導体装置SDにおける金属膜MF1cを構成する金属膜である。以下の説明では、金属膜MF1c´は、金属膜MF1a´を形成する材料と同じ材料により形成されているものとする。
次いで、デュアルメタルゲートを実現すべく、第1ウェルWL1上の金属膜MF1a´、MF1b´およびMF1c´が残るように、第2ウェルWL2上の金属膜MF1a´、MF1b´およびMF1c´をウェットエッチングにより除去する。そこで第1ウェルWL上の金属膜MF1c´上に、ウェットエッチングのマスクとなるレジスト膜を形成する。この点、金属膜MF1c´は金属により形成されているのに対し、レジスト膜は有機物により形成されている。このため、金属膜MF1c´とレジスト膜との密着性は低い。そして金属膜MF1c´とレジスト膜との密着性が低いと、第2ウェル上の金属膜MF1a´、MF1b´およびMF1c´の除去に用いられるウェットエッチングによってレジスト膜が金属膜MF1c´から剥がれることがある。特にレジスト膜によって形成されるレジストパターンが微細なものになればなるほど、このようなレジスト膜の剥がれは生じやすくなる傾向がある。また金属膜MF1a´、MF1b´およびMF1c´のウェットエッチングには、レジスト膜にダメージを与えやすいアンモニア/過酸化水素水(APM:Ammonia hydroxide−hydrogen Peroxide−water)が用いられることがある。このようなAPMが金属膜MF1a´、MF1b´およびMF1c´のウェットエッチングに用いられると、レジスト膜がウェットエッチング完了前に剥がれてしまうことがある。
本実施形態におけるレジスト膜の形成は、上述したレジスト膜の剥がれを防止すべく、以下の工程を含んでいる。
工程(A):基体(金属膜MF1c´)の表面にヒドロキシル基を付着させる工程
工程(B):工程(A)後において、基体(金属膜MF1c´)の表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜AFを塗布する工程
工程(C):密着膜AFにおいてエポキシ基を開環重合させる工程
工程(D):密着膜AF上にレジスト膜RF2を形成する工程
工程(A):基体(金属膜MF1c´)の表面にヒドロキシル基を付着させる工程
工程(B):工程(A)後において、基体(金属膜MF1c´)の表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜AFを塗布する工程
工程(C):密着膜AFにおいてエポキシ基を開環重合させる工程
工程(D):密着膜AF上にレジスト膜RF2を形成する工程
本実施形態においては、基体(金属膜MF1c´)の表面に付着させられたヒドロキシル基が含んでいる酸素原子と密着膜AFのエポキシ基が含んでいる炭素原子とが結合する。このようにして、基体(金属膜MF1c´)と密着膜AFとの密着性が高いものとなる。また密着膜AFにおいてはエポキシ基の開環重合により架橋反応が進む。このようにして、密着膜AF内部の密着性が高いものとなる。さらに密着膜AFとレジスト膜RF2とは、ともに有機物である。有機物同士の界面の密着性は、有機物と金属との界面における密着性とは異なり、もともと高い。このため、密着膜AFとレジスト膜RF2との間でも高い密着性が実現されている。以上のようにして、レジスト膜RF2が密着膜AFを介して基体(金属膜MF1c´)に強固に密着させられる。
本実施形態における金属膜MF1c´上のレジスト膜RF2の形成について詳細に説明する。
まず、金属膜MF1c´の全面上にレジスト膜RF1を形成する(図4(a))。レジスト膜RF1は、金属膜MF1c´上に塗布されたレジストをスピンコートすることで形成されてもよい。レジスト膜RF1は、ヒドロキシル基および炭素を含んでいる。次いで、レジスト膜RF1を加熱する。レジスト膜RF1の加熱温度は、例えば、90℃以上かつ120℃以下である。レジスト膜RF1がこのように加熱されると、レジスト膜RF1に含まれているヒドロキシル基が金属膜MF1c´の表面に付着する。なお、本実施形態では、レジスト膜RF1によるレジストパターンを形成する必要はないが、必要に応じて、レジスト膜RF1によるレジストパターンを形成してもよい。
次いで、レジスト膜RF1の一部を金属膜MF1c´の表面に残すように、レジスト膜RF1の他部を金属膜MF1c´から除去する(図4(b))。なお、図4(b)に示されているレジスト膜RF1は、説明の便宜上示されているのであって、実際の図4(b)の工程において残るレジスト膜RF1の膜厚を示唆するものではない。本実施形態においては、レジスト膜RF1は、完全には除去されない。具体的には、図4(b)に示される工程でレジスト膜RF1の一部が除去された後においてX線光電子分光法(XPS:X−ray photoelectron spectroscopy)により金属膜MF1c´の表面で検出される炭素由来の信号が、図4(a)で示される工程においてレジスト膜RF1が形成される前においてXPSにより金属膜MF1c´の表面で検出される炭素由来の信号よりも大きくなるようにレジスト膜RF1は除去される。レジスト膜RF1がこのように除去されている場合、金属膜MF1c´の表面には炭素が存在することになる。このようにして金属膜MF1c´の表面は、後述する密着膜AFの密着に適した疎水性となっている。また上述の炭素の増加は、レジスト膜RF1に含まれている炭素に起因しているものといえる。そしてレジスト膜RF1に起因する金属膜MF1c´の表面における炭素の増加は、レジスト膜RF1に起因する金属膜MF1c´の表面におけるヒドロキシル基の増加も示唆されるものである。レジスト膜RF1は、本実施形態においては完全には除去されていないものの、レジスト膜RF1が金属膜MF1c´上に多く残りすぎているのは好ましくない。金属膜MF1c´上には、図4(b)に示される工程後、密着膜AFおよびレジスト膜RF2が後述するように形成される。レジスト膜RF1が金属膜MF1c´上に多く残りすぎている場合、密着膜AFおよびレジスト膜RF2がこのように形成されても、レジスト膜RF1を起点として、レジスト膜RF1、密着膜AFおよびレジスト膜RF2が金属膜MF1c´から剥がれてしまうおそれがある。レジスト膜RF1を、以上のように完全には除去せず、かつ、金属膜MF1c´上に多く残さないため、レジスト膜RF1の除去には、有機溶剤が用いられてもよい。有機溶剤としては、シンナーが用いられてもよい。シンナーとしては、東京応化工業株式会社製OK73シンナー:PGME/PGMEA混合溶剤が用いられてもよい。レジスト膜RF1の除去に有機溶剤が用いられる場合、レジスト膜RF1は、レジスト膜RF1の表面に有機溶剤を塗布する工程と、レジスト膜RF1の表面に塗布された有機溶剤をスピンコートする工程と、により除去されてもよい。この場合、スピンコートの回転速度は、例えば、500rpm以上かつ1000rpmである。さらにスピンコートされた有機溶剤は、1000rpm以上かつ2000rpm以下の回転速度でスピン乾燥されてもよい。
次いで、金属膜MF1c´上に密着膜AFを形成する(図4(c))。密着膜AFは、エポキシ基を含んでいる。このエポキシ基は、ヒドロキシル基を開始剤として開環重合するものである。密着膜AFは、エポキシ樹脂を金属膜MF1c´(レジスト膜RF1)に塗布する工程と、当該エポキシ樹脂をスピンコートする工程と、スピンコートされたエポキシ樹脂を加熱する工程と、により形成されてもよい。この場合、エポキシ樹脂の加熱温度は、例えば200℃以上かつ280℃以下である。図4(b)に示される工程において、金属膜MF1c´の表面は、疎水化され、かつ、レジスト膜RF1由来のヒドロキシル基を含んでいる。金属膜MF1c´の表面がこのように疎水化されている場合、金属膜MF1c´と密着膜AFとの密着性は高いものとなる。また金属膜MF1c´の表面にヒドロキシル基が付着している場合、密着膜AFに含まれているエポキシ基は、加熱により、このヒドロキシル基を開始剤として開環重合する。このようにして金属膜MF1c´の表面に付着させられたヒドロキシル基が含んでいる酸素原子と密着膜AFのエポキシ基が含んでいる炭素原子とが結合する。結果、金属膜MF1c´と密着膜AFとの密着性が高いものとなる。また加熱により、密着膜AFにおいてはエポキシ基の開環重合による架橋反応が進む。このようにして、密着膜AF内部の密着性が高いものとなる。
次いで、密着膜AF上にレジスト膜RF2を形成する(図5(a))。レジスト膜RF2は、i線レジスト、KrFレジストまたはArFレジストであってもよい。レジスト膜RF2は、密着膜AF上に塗布されたレジストをスピンコートする工程と、スピンコートされたレジストを加熱する工程と、により形成されてもよい。密着膜AFとレジスト膜RF2とは、ともに有機物である。有機物同士の界面の密着性は、有機物と金属との界面における密着性とは異なり、もともと高い。このため、密着膜AFとレジスト膜RF2との間でも高い密着性が実現されている。このように、レジスト膜RF2は、密着膜AFを介して金属膜MF1c´に強固に密着させられている。
次いで、レジスト膜RF2を所定のマスクを用いて露光する。その後、レジスト膜RF2を加熱する。その後、レジスト膜RF2を現像する。これにより、第1ウェルWL1上のレジスト膜RF2が残るように、第2ウェルWL2上のレジスト膜RF2が除去される(図5(b))。レジスト膜RF2の現像には、テトラメチルアンモニウムヒドロキシド(TMAH:Tetramethyl Ammonium Hydroxide)が用いられてもよい。本実施形態においてレジスト膜RF2の現像に用いられる現像液は、密着膜AFを溶解させないものとする。このため、本実施形態においては、レジスト膜RF2が現像されても、密着膜AFは、図5(b)に示されるように、金属膜MF1c´上に残ったままである。
密着膜AFが図5(b)に示されるように第2ウェルWL2上の金属膜MF1c´上に残ったまま金属膜MF1a´MF1b´およびMF1c´をウェットエッチングしても、密着膜AFの存在により、ウェットエッチングの阻害およびウェットエッチング時間の増加といった問題が引き起こされるおそれがある。そこで第2ウェルWL2上の密着膜AFを、金属膜MF1a´MF1b´およびMF1c´のウェットエッチング前に除去する(図5(c))。この場合、密着膜AFの除去には、CF4/Arガスによるアッシングを用いてもよい。
次いで、第2ウェルWL2上の金属膜MF1a´MF1b´およびMF1c´を除去する(図6(a))。金属膜MF1a´MF1b´およびMF1c´の除去には、ウェットエッチングが用いられる。このウェットエッチングに用いられるエッチャントには、金属膜MF1a´MF1b´およびMF1c´をエッチングする一方で、絶縁膜DF2にダメージを与えないことが要求される。このようなエッチャントとしては、APMが用いられてもよい。このようなエッチャントが用いられても、金属膜MF1c´(レジスト膜RF1)と密着膜AFとは、高い密着性で密着しているために、エッチャントが金属膜MF1c´と密着膜AFとの間に染み込むことが防止される。また密着膜AFが金属膜MF1c´から剥がれることが防止されるとともに、密着膜AFとレジスト膜RF2とは、高い密着性で密着しているために、エッチャントが密着膜AFとレジスト膜RF2との間に染み込むことも防止されるとともに、レジスト膜RF2が密着膜AFから剥がれることも防止される。以上に加えて、本実施形態においては、金属膜MF1a´と金属膜MF1c´とは、同じ材料により形成されている。このため金属膜MF1a´と金属膜MF1c´とに適したエッチング条件で金属膜MF1a´、MF1b´、およびMF1c´全体をエッチングすることが可能になる。絶縁膜DF2は、窒素添加ハフニウムシリケート膜により形成されている。上述のエッチャントが絶縁膜DF2にダメージを与えないものであれば、製造される半導体装置SDは、良好なトランジスタ特性を示すことができる。
次いで、第1ウェルWL1上のレジスト膜RF2および密着膜AF(レジスト膜RF1)を除去する(図6(b))。レジスト膜RF2の除去には、アッシングを用いてもよい。
次いで、基板SUBの全面上に、金属膜MF1a´MF1b´およびMF1c´を覆うハードマスクHMを形成する(図6(c))。ハードマスクHMは、シリコン酸化膜、シリコン窒化膜またはアモルファスカーボン膜により形成されていてもよい。
次いで、第1ウェルWL1上のハードマスクHM上にレジスト膜RF3を形成する(図7(a))。
次いで、レジスト膜RF3をマスクとして、第2ウェルWL2上のハードマスクHMを除去する(図7(b))。
次いで、レジスト膜RF3を除去する(図7(c))。
次いで、絶縁膜DF2上に金属膜MF2a´を形成する(図8(a))。金属膜MF2a´は、スパッタにより形成されてもよい。金属膜MF2a´は、金属により形成されている。金属膜MF2a´は、半導体装置SDにおける金属膜MF2aを構成する金属膜である。金属膜MF2a´は、窒化チタン膜(TiN)、窒化タンタル膜(TaN)、窒化タングステン膜(WN)、炭化チタン膜(TiC)、炭化タンタル膜(TaC)または炭化タングステン膜(WC)により形成されていてもよい。
次いで、金属膜MF2a´上に金属膜MF2b´を形成する(図8(b))。金属膜MF2b´は、スパッタにより形成されてもよい。金属膜MF2b´は、金属により形成されている。金属膜MF2b´は、半導体装置SDにおける金属膜MF2bを構成する金属膜である。金属膜MF2a´は、ハフニウム膜(Hf)膜、ジルコニウム膜(Zr)またはアルミニウム膜(Al)により形成されていてもよい。
次いで、金属膜MF2b´上に金属膜MF2c´を形成する(図8(c))。金属膜MF2c´は、スパッタにより形成されてもよい。金属膜MF2c´は、半導体装置SDにおける金属膜MF2cを構成する金属膜である。以下の説明では、金属膜MF2c´は、金属膜MF2a´を形成する材料と同じ材料により形成されているものとする。またデュアルメタルゲートを構成すべく、金属膜MF1a´およびMF1c´を形成する材料と、金属膜MF2a´およびMF2c´とを形成する材料とは、互いに異なる。
次いで、第2ウェルWL2上の金属膜MF2c´上にレジスト膜RF4を形成する(図9(a))。本実施形態における半導体装置SDの製造方法は、金属膜MF2c´とレジスト膜RF4との高い密着性を実現するため、図4(a)から図5(a)までに示される工程と同様の、以下の工程を含んでいてもよい。
工程(A´):基体(金属膜MF2c´)の表面にヒドロキシル基を付着させる工程
工程(B´):工程(A´)後において、基体(金属膜MF2c´)の表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜AF´(不図示)を塗布する工程
工程(C´):密着膜AF´においてエポキシ基を開環重合させる工程
工程(D´):密着膜AF´上にレジスト膜RF4を形成する工程
工程(A´):基体(金属膜MF2c´)の表面にヒドロキシル基を付着させる工程
工程(B´):工程(A´)後において、基体(金属膜MF2c´)の表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜AF´(不図示)を塗布する工程
工程(C´):密着膜AF´においてエポキシ基を開環重合させる工程
工程(D´):密着膜AF´上にレジスト膜RF4を形成する工程
具体的には、まず、金属膜MF2c´上にレジスト膜RF1´(図示せず)を形成する。レジスト膜RF1´は、炭素およびヒドロキシル基を含んでいる。次いで、レジスト膜RF1´を加熱する。次いで、レジスト膜RF1´の一部を金属膜MF2c´の表面に残すように、レジスト膜RF1´の他部を金属膜MF2c´から除去する。レジスト膜RF1´の除去には、レジスト膜RF1の上述の除去と同様、有機溶剤(例えば、シンナー)が用いられてもよい。次いで、密着膜AF´を金属膜MF2c´上に形成する。次いで、密着膜AF´に含まれているエポキシ基を、加熱により開環重合させる。このようにして金属膜MF2c´の表面に付着させられたヒドロキシル基が含んでいる酸素原子と密着膜AF´のエポキシ基が含んでいる炭素原子とが結合する。結果、金属膜MF2c´と密着膜AF´との密着性が高いものとなる。また加熱により、密着膜AF´においてはエポキシ基の開環重合による架橋反応が進む。このようにして、密着膜AF´内部の密着性が高いものとなる。次いで、密着膜AF´上にレジスト膜RF4を形成する。有機物により形成されているレジスト膜RF4は、上述のとおり、密着膜AF´に対して高い密着性を有する。このようにして、レジスト膜RF4は、密着膜AF´(図示せず)を介して金属膜MF2c´に強固に密着させられる。
図9(a)に示される工程においてレジスト膜RF4が形成された後、第1ウェルWL1上の金属膜MF2a´、MF2b´およびMF2c´を除去する(図9(b))。金属膜MF2a´、MF2b´およびMF2c´の除去には、エッチャント(例えば、APM)によるウェットエッチングが用いられてもよい。このようなウェットエッチングが用いられても、上述の密着膜AF´が金属膜MF2c´とレジスト膜RF4との間に形成されている場合は、エッチャントが金属膜MF2c´とレジスト膜RF4との間に染み込むことが防止される。
次いで、第1ウェルWL1上のハードマスクHMを除去する。次いで、レジスト膜RF4を除去する(図9(c))。
次いで、基板SUB上に半導体膜SM´を形成する(図10(a))。半導体膜SM´は半導体(例えば、シリコン)により形成されている。半導体膜SM´は、半導体装置SDにおける半導体膜SM1および半導体膜SM2を構成する。半導体膜SM´は、多結晶シリコン膜により形成されていてもよい。
次いで、絶縁膜DF1およびDF2、金属膜MF1a´、MF1b´およびMF1c´、金属膜MF2a´、MF2b´およびMF2c´ならびに半導体膜SM´をパターニングする。これにより、第1ウェルWL1上においては、絶縁膜GI1aおよびGI1b、金属膜MF1a、MF1bおよびMF1cならびに半導体膜SM1´が形成される(図10(b))。これらの膜は、半導体装置SDにおける第1ゲート絶縁膜GI1および第1ゲート電極GE1を構成する。また第2ウェルWL2上においては、絶縁膜GI2aおよびGI2b、金属膜MF2a、MF2bおよびMF2cならびに半導体膜SM2´が形成される(図10(b))。これらの膜は、半導体装置SDにおける第2ゲート絶縁膜GI2および第2ゲート電極GE2を構成する。
次いで、基板SUBの全面上に、絶縁膜DF3を形成する(図10(c))。絶縁膜DF3は、絶縁膜により形成されている。絶縁膜DF3は、シリコン酸化膜により形成されていてもよい。
次いで、絶縁膜DF3をエッチバックする。これにより、第1ウェルWL1上においては第1オフセットスペーサOS1が得られるとともに、第2ウェルWL2上においては第2オフセットOS2が得られる(図11(a))。
次いで、第1ウェルWL1上にレジスト膜RF5を形成する。そしてレジスト膜RF5をマスクとして第2ウェルWL2に、イオン注入により第2エクステンション領域EX2を形成する(図11(b))。第2ウェルWL2に形成される第2トランジスタTR2は、上述のようにn型トランジスタである。このためイオン注入により第2エクステンション領域EX2に注入される不純物は、リン(P)またはヒ素(As)としてもよい。第2エクステンション領域EX2形成後、レジスト膜RF5を基板SUBから除去する。
次いで、第2ウェルWL2上にレジスト膜RF6を形成する。そしてレジスト膜RF6をマスクとして第1ウェルWL1に、イオン注入により第1エクステンション領域EX1を形成する(図11(c))。第1ウェルWL1に形成される第1トランジスタTR1は、上述のようにp型トランジスタである。このためイオン注入により第1エクステンション領域EX1に注入される不純物は、ホウ素(B)としてもよい。第1エクステンション領域EX1形成後、レジスト膜RF6を基板SUBから除去する。
次いで、オフセットスペーサOS1の側壁上に第1サイドウォールSW1を形成するとともに、オフセットスペーサOS2の側壁上に第2サイドウォールSW2を形成する(図12(a))。サイドウォールSW1およびSW2は、絶縁膜により形成されている。サイドウォールSW1およびSW2は、シリコン酸化膜またはシリコン窒化膜により形成されていてもよい。サイドウォールSW1およびSW2は、基板SUBの全面上に絶縁膜を形成する工程と、基板SUBの全面上に形成された絶縁膜をエッチバックする工程と、により形成されてもよい。
次いで、第1ウェルWL1上にレジスト膜RF7を形成する。そしてレジスト膜RF7をマスクとして第2ウェルWL2に、イオン注入により第2拡散領域DR2を形成する(図12(b))。イオン注入により第2拡散領域DR2に注入される不純物は、リン(P)またはヒ素(As)としてもよい。第2拡散領域DR2は、第2ゲート電極GE2の側方に形成される。第2拡散領域DR2形成後、レジスト膜RF7を基板SUBから除去する。
次いで、第2ウェルWL2上にレジスト膜RF8を形成する。そしてレジスト膜RF8をマスクとして第1ウェルWL1に、イオン注入により第1拡散領域DR1を形成する(図12(c))。イオン注入により第1拡散領域DR1に注入される不純物は、ホウ素(B)としてもよい。第1拡散領域DR1は、第1ゲート電極GE1の側方に形成される。第1拡散領域DR1形成後、レジスト膜RF7を基板SUBから除去する。
次いで、半導体膜SM1´および半導体膜SM2´にシリサイド膜GS1およびシリサイド膜GS2をそれぞれ形成するとともに、第1拡散領域DR1および第2拡散領域DR2にシリサイド膜DS1およびシリサイド膜DS2をそれぞれ形成する(図13(a))。図面の符号の標記上、半導体膜SM1´のうちシリサイド膜GS1が形成されていない箇所は、半導体膜SM1の符号を付している(図13(a))。同様に、半導体膜SM2´のうちシリサイド膜GS2が形成されていない箇所は、半導体膜SM2の符号を付している(図13(a))。シリサイド膜GS1、GS2、DS1およびDS2は、シリサイド膜により形成されている。シリサイド膜GS1、GS2、DS1およびDS2は、Niシリサイド、Ptシリサイド、Coシリサイド、TiシリサイドまたはPtを含有したNiシリサイド(Ni1−xPtxSi(0<x<1))により形成されていてもよい。これらのシリサイド膜は、基板SUBの全面上に第1ゲート電極GE1、第2ゲート電極GE2、第1拡散領域DS1、第2拡散領域DS2、第1サイドウォールSW1、第2サイドウォールSW2を覆う金属膜(不図示)を形成する工程と、当該金属膜を加熱する工程と、により形成されてもよい。このような工程によれば、シリサイド膜は、絶縁膜(第1オフセットスペーサOS1、第2オフセットスペーサOS2、第1サイドウォールSW1、第2サイドウォールSW2、素子分離膜STI)の表面に形成されることなく、第1ゲート電極GE1、第2ゲート電極GE2、第1拡散領域DR1および第2拡散領域DR2の表面に形成される。
次いで、基板SUBの全面上に第1ゲート電極GE1、第2ゲート電極GE2、第1拡散領域DS1、第2拡散領域DS2、第1サイドウォールSW1、第2サイドウォールSW2を覆うエッチングストッパ膜ESを形成する。次いで、エッチングストッパ膜ES上に層間絶縁膜IDを形成する。次いで、層間絶縁膜IDの表面を平坦化する(図13(b))。エッチングストッパ膜ESは、シリコン窒化膜により形成されていてもよい。エッチングストッパ膜ESは、層間絶縁膜IDをエッチングする際のエッチングストッパとして機能する。層間絶縁膜IDは、絶縁膜により形成されている。層間絶縁膜IDは、シリコン酸化膜または低誘電率膜により形成されていてもよい。層間絶縁膜IDの表面の平坦化には、化学機械研磨(CMP:Chemical Mechanical Polishing)が用いられてもよい。
次いで、第1コンタクトホールCH1および第2コンタクトホールCH2を形成する(図13(c))。第1コンタクトホールCH1は、層間絶縁膜IDおよびエッチングストッパ膜ESを貫通して第1拡散領域DR1に達している。第2コンタクトホールCH2は、層間絶縁膜IDおよびエッチングストッパ膜ESを貫通して第2拡散領域DR2に達している。
次いで、第1コンタクトホールCH1および第2コンタクトホールCH2内に導電部材を埋め込む。これにより、第1コンタクトプラグCP1および第2コンタクトプラグCP2が形成される。導電部材としては、多結晶シリコンまたは金属が用いられてもよい。このようにして、図1に示される半導体装置SDが得られる。
本実施形態における半導体装置SDの製造方法では、レジスト膜RF2が密着膜AFを介して金属膜MF1c´に強固に密着している。このためウェットエッチングに用いられるエッチャントがレジスト膜RF2にダメージを与えるものであっても、レジスト膜RF2が金属膜MF1c´から剥がれることが防止される。そして絶縁膜DF2にダメージを与えにくいエッチャントを適宜選択すれば、レジスト膜RF2が金属膜MF1c´から剥がれにくいことと相まって、良好なトランジスタ特性を備えた半導体装置SDを得ることができる。
(第2の実施形態)
第1の実施形態では、密着膜AFが金属(例えば、金属膜MF1c´、金属膜MF2c´)の表面に適用されていた。密着膜AFは、金属膜だけでなく、半導体(例えば、シリコン)の表面にも適用することが可能である。第2の実施形態では、密着膜AFを、図14および15に示されるように、半導体(例えば、シリコン)により形成された基板SUBに適用する。
第1の実施形態では、密着膜AFが金属(例えば、金属膜MF1c´、金属膜MF2c´)の表面に適用されていた。密着膜AFは、金属膜だけでなく、半導体(例えば、シリコン)の表面にも適用することが可能である。第2の実施形態では、密着膜AFを、図14および15に示されるように、半導体(例えば、シリコン)により形成された基板SUBに適用する。
図14および15は、基板SUB上にレジスト膜RF2を形成する方法を示す断面図である。本実施形態においては、基板SUBとレジスト膜RF2との高い密着性を実現するために、以下の工程が実行される。
工程(A):基体(基板SUB)の表面にヒドロキシル基を付着させる工程
工程(B):工程(A)後において、基体(基板SUB)の表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜AFを塗布する工程
工程(C):密着膜AFにおいてエポキシ基を開環重合させる工程
工程(D):密着膜AF上にレジスト膜RF2を形成する工程
本実施形態におけるレジスト膜RF2の形成方法について、図14および15を用いて詳細に説明する。
工程(A):基体(基板SUB)の表面にヒドロキシル基を付着させる工程
工程(B):工程(A)後において、基体(基板SUB)の表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜AFを塗布する工程
工程(C):密着膜AFにおいてエポキシ基を開環重合させる工程
工程(D):密着膜AF上にレジスト膜RF2を形成する工程
本実施形態におけるレジスト膜RF2の形成方法について、図14および15を用いて詳細に説明する。
まず、基板SUBの全面上にレジスト膜RF1を形成する(図14(a))。基板SUBは、半導体(例えば、シリコン)により形成されている。レジスト膜RF1は、基板SUB上に塗布されたレジストをスピンコートすることで形成されてもよい。レジスト膜RF1は、ヒドロキシル基および炭素を含んでいる。次いで、レジスト膜RF1を加熱する。レジスト膜RF1の加熱温度は、例えば、90℃以上かつ120℃以下である。レジスト膜RF1がこのように加熱されると、レジスト膜RF1に含まれているヒドロキシル基が基板SUBの表面に付着する。基板SUBがシリコンにより形成されている場合、基板SUBの表面には金属膜の表面よりも、もともと多くのヒドロキシル基が存在する。レジスト膜RF1に含まれているヒドロキシル基を基板SUBの表面に付着させることで、基板SUBの表面に存在するヒドロキシル基の数はより多いものとなる。なお、本実施形態では、レジスト膜RF1によるレジストパターンを形成する必要はないが、必要に応じて、レジスト膜RF1によるレジストパターンを形成してもよい。
次いで、レジスト膜RF1の一部を基板SUBの表面に残すように、レジスト膜RF1の他部を基板SUBから除去する(図14(b))。なお、図14(b)に示されているレジスト膜RF1は、説明の便宜上示されているのであって、実際の図14(b)の工程において残るレジスト膜RF1の膜厚を示唆するものではない。本実施形態においては、レジスト膜RF1は、完全には除去されない。具体的には、図14(b)に示される工程でレジスト膜RF1の一部が除去された後においてXPSにより基板SUBの表面で検出される炭素由来の信号が、図14(a)に示される工程で基板SUB上にレジスト膜RF1が形成される前においてXPSにより基板SUBの表面で検出される炭素由来の信号よりも大きくなるようにレジスト膜RF1は除去される。レジスト膜RF1がこのように除去されている場合、基板SUBの表面には炭素が存在することになる。このようにして基板SUBの表面は、後述する密着膜AFの密着に適した疎水性となっている。また上述の炭素の増加は、レジスト膜RF1に含まれている炭素に起因しているものといえる。そしてレジスト膜RF1に起因する基板SUBの表面における炭素の増加は、レジスト膜RF1に起因する基板SUBの表面におけるヒドロキシル基の増加も示唆されるものである。レジスト膜RF1は、本実施形態においては完全には除去されていないものの、レジスト膜RF1が基板SUB上に多く残りすぎているのは好ましくない。基板SUB上には、図14(b)に示される工程後、密着膜AFおよびレジスト膜RF2が後述するように形成される。レジスト膜RF1が基板SUB上に多く残りすぎている場合、密着膜AFおよびレジスト膜RF2がこのように形成されても、レジスト膜RF1を起点として、レジスト膜RF1、密着膜AFおよびレジスト膜RF2が基板SUBから剥がれてしまうおそれがある。レジスト膜RF1を、以上のように完全には除去せず、かつ、基板SUB上に多く残さないため、レジスト膜RF1の除去には、有機溶剤が用いられてもよい。有機溶剤としては、シンナーが用いられてもよい。シンナーとしては、東京応化工業株式会社製OK73シンナー:PGME/PGMEA混合溶剤が用いられてもよい。レジスト膜RF1の除去に有機溶剤が用いられる場合、レジスト膜RF1は、レジスト膜RF1の表面に有機溶剤を塗布する工程と、レジスト膜RF1の表面に塗布された有機溶剤をスピンコートする工程と、により除去されてもよい。この場合、スピンコートの回転速度は、例えば、500rpm以上かつ1000rpmである。さらにスピンコートされた有機溶剤は、1000rpm以上かつ2000rpm以下の回転速度でスピン乾燥されてもよい。
次いで、基板SUB上に密着膜AFを形成する(図15(a))。密着膜AFは、エポキシ基を含んでいる。このエポキシ基は、ヒドロキシル基を開始剤として開環重合するものである。密着膜AFは、密着膜AFを構成することになるエポキシ樹脂を基板SUB(レジスト膜RF1)に塗布する工程と、当該エポキシ樹脂をスピンコートする工程と、スピンコートされたエポキシ樹脂を加熱する工程と、を経て形成されてもよい。この場合、エポキシ樹脂の加熱温度は、例えば200℃以上かつ280℃以下である。図14(b)に示される工程において、基板SUBの表面は、疎水化され、かつ、レジスト膜RF1由来のヒドロキシル基を含んでいる。基板SUBの表面がこのように疎水化されている場合、基板SUBと密着膜AFとの密着性は高いものとなる。また基板SUBの表面にヒドロキシル基が付着している場合、密着膜AFに含まれているエポキシ基は、加熱により、このヒドロキシル基を開始剤として開環重合する。このようにして基板SUBの表面に付着させられたヒドロキシル基が含んでいる酸素原子と密着膜AFのエポキシ基が含んでいる炭素原子とが結合する。結果、基板SUBと密着膜AFとの密着性が高いものとなる。また加熱により、密着膜AFにおいてはエポキシ基の開環重合による架橋反応が進む。このようにして、密着膜AF内部の密着性が高いものとなる。
次いで、密着膜AF上にレジスト膜RF2を形成する(図15(b))。レジスト膜RF2は、i線レジスト、KrFレジストまたはArFレジストであってもよい。レジスト膜RF2は、密着膜AF上に塗布されたレジストをスピンコートする工程と、スピンコートされたレジストを加熱する工程と、により形成されてもよい。密着膜AFとレジスト膜RF2とは、ともに有機物である。有機物同士の界面の密着性は、有機物と金属との界面における密着性とは異なり、もともと高いものである。このため、密着膜AFとレジスト膜RF2との間でも高い密着性が実現されている。このように、レジスト膜RF2は、密着膜AFを介して基板SUBに強固に密着させられている。
本実施形態においては、密着膜AFが半導体により形成されている基板SUBの表面に適用されている。そして密着膜AFは、基板SUBに対しても、第1の実施形態における金属膜(例えば、金属膜MF1c´、金属膜MF2c´)と同様、高い密着性を備える。特に、基板SUBがシリコンにより形成されている場合、基板SUBの表面は、金属膜の表面に比べて、もともと多くのヒドロキシル基を有している。この場合、密着膜AFは、基板SUBの表面に対して、金属膜の表面よりも高い密着性を有する。レジスト膜RF2が基板SUBに強固に密着している場合、レジスト膜RF2をマスクとしたウェットエッチングがなされても、ウェットエッチングに用いられるエッチャントが基板SUBとレジスト膜RF2との間に染み込むことが防止されるとともに、レジスト膜RF2が基板SUBから剥がれることが防止される。
(実施例)
第1の実施形態における金属膜MF1c´の最表面をXPSにより解析する。解析結果は、図16に示されるようになる。図16は、金属膜MF1c´の最表面におけるXPSデプスプロファイルによるC1s結果を示すグラフである。図16に示されるグラフの縦軸の「Intensity(Count)」は、金属膜MF1c´の最表面において検出された炭素原子を示す。本実施例では、金属膜MF1c´は窒化チタン(TiN)とする。
第1の実施形態における金属膜MF1c´の最表面をXPSにより解析する。解析結果は、図16に示されるようになる。図16は、金属膜MF1c´の最表面におけるXPSデプスプロファイルによるC1s結果を示すグラフである。図16に示されるグラフの縦軸の「Intensity(Count)」は、金属膜MF1c´の最表面において検出された炭素原子を示す。本実施例では、金属膜MF1c´は窒化チタン(TiN)とする。
金属膜MF1c´の表面に何も処理がされていない場合(例えば、図3(c)に示される工程において、金属膜MF1c´が形成された直後)、金属膜MF1c´の最表面におけるXPSのC1sのピークの値は、図16に示されるように、約580となる(図16における白丸印)。図4(a)および図4(b)に示される工程を行わないで金属膜MF1c´上に直接密着膜AFを形成した場合、金属膜MF1c´の最表面におけるXPSのC1sのピークの値は、図16に示されるように、約1700となる(図16におけるバツ印)。一方第1の実施形態におけるレジスト膜RF1の形成(図4(a))およびレジスト膜RF1の除去(図4(b))を行って金属膜MF1c´上に密着膜AFを形成した場合、金属膜MF1c´の最表面におけるXPSのC1sのピークの値は、図16に示されるように、約2400となる(図16における黒丸印)。本実施例では、レジスト膜RF1の除去には、シンナーが用いられた。図16に示される結果より、金属膜MF1c´の表面に存在する炭素原子は、金属膜MF1c´上に直接密着膜AFを形成した場合よりも、図4(a)および(b)に示される工程を経てから金属膜MF1c´上に密着膜AFを形成した場合の方が多い。このような炭素原子の増加は、レジスト膜RF1によって金属膜MF1c´の表面におけるヒドロキシル基がしていることも示唆される。そしてヒドロキシル基の増加は、レジスト膜RF2に含まれるエポキシ基の効率的な開環重合に寄与する。結果、レジスト膜RF2が密着膜AFを介して金属膜MF1c´に強固に密着することになる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
SD 半導体装置
SUB 基板
WL1 第1ウェル
WL2 第2ウェル
STI 素子分離膜
TR1 第1トランジスタ
TR2 第2トランジスタ
GI1 第1ゲート絶縁膜
GI2 第2ゲート絶縁膜
GI1a 絶縁膜
GI1b 絶縁膜
GI2a 絶縁膜
GI2b 絶縁膜
GE1 第1ゲート電極
GE2 第2ゲート電極
MF1 金属膜
MF1a 金属膜
MF1b 金属膜
MF1c 金属膜
MF2 金属膜
MF2a 金属膜
MF2b 金属膜
MF2c 金属膜
SM1 半導体膜
SM2 半導体膜
OS1 第1オフセットスペーサ
OS2 第2オフセットスペーサ
SW1 第1サイドウォール
SW2 第2サイドウォール
GS1 シリサイド膜
GS2 シリサイド膜
DR1 第1拡散領域
DR2 第2拡散領域
DS1 シリサイド膜
DS2 シリサイド膜
EX1 第1エクステンション領域
EX2 第2エクステンション領域
ES エッチングストッパ膜
ID 層間絶縁膜
CP1 第1コンタクトプラグ
CP2 第2コンタクトプラグ
CH1 第1コンタクトホール
CH2 第2コンタクトホール
DF1 絶縁膜
DF2 絶縁膜
DF3 絶縁膜
MF1a´ 金属膜
MF1b´ 金属膜
MF1c´ 金属膜
MF2a´ 金属膜
MF2b´ 金属膜
MF2c´ 金属膜
SM´ 半導体膜
SM1´ 半導体膜
SM2´ 半導体膜
RF1 レジスト膜
RF2 レジスト膜
RF3 レジスト膜
RF4 レジスト膜
RF5 レジスト膜
RF6 レジスト膜
RF7 レジスト膜
RF8 レジスト膜
AF 密着膜
HM ハードマスク
SUB 基板
WL1 第1ウェル
WL2 第2ウェル
STI 素子分離膜
TR1 第1トランジスタ
TR2 第2トランジスタ
GI1 第1ゲート絶縁膜
GI2 第2ゲート絶縁膜
GI1a 絶縁膜
GI1b 絶縁膜
GI2a 絶縁膜
GI2b 絶縁膜
GE1 第1ゲート電極
GE2 第2ゲート電極
MF1 金属膜
MF1a 金属膜
MF1b 金属膜
MF1c 金属膜
MF2 金属膜
MF2a 金属膜
MF2b 金属膜
MF2c 金属膜
SM1 半導体膜
SM2 半導体膜
OS1 第1オフセットスペーサ
OS2 第2オフセットスペーサ
SW1 第1サイドウォール
SW2 第2サイドウォール
GS1 シリサイド膜
GS2 シリサイド膜
DR1 第1拡散領域
DR2 第2拡散領域
DS1 シリサイド膜
DS2 シリサイド膜
EX1 第1エクステンション領域
EX2 第2エクステンション領域
ES エッチングストッパ膜
ID 層間絶縁膜
CP1 第1コンタクトプラグ
CP2 第2コンタクトプラグ
CH1 第1コンタクトホール
CH2 第2コンタクトホール
DF1 絶縁膜
DF2 絶縁膜
DF3 絶縁膜
MF1a´ 金属膜
MF1b´ 金属膜
MF1c´ 金属膜
MF2a´ 金属膜
MF2b´ 金属膜
MF2c´ 金属膜
SM´ 半導体膜
SM1´ 半導体膜
SM2´ 半導体膜
RF1 レジスト膜
RF2 レジスト膜
RF3 レジスト膜
RF4 レジスト膜
RF5 レジスト膜
RF6 レジスト膜
RF7 レジスト膜
RF8 レジスト膜
AF 密着膜
HM ハードマスク
Claims (7)
- 基体の表面にヒドロキシル基を付着させる工程と、
前記基体の前記表面に前記ヒドロキシル基を付着させる前記工程後において、前記基体の前記表面に、ヒドロキシル基を開始剤として開環重合するエポキシ基を含む密着膜を塗布する工程と、
前記密着膜において前記エポキシ基を開環重合させる工程と、
前記密着膜上に第1レジスト膜を形成する工程と、
を含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記基体の前記表面に前記ヒドロキシル基を付着させる工程は、
前記基体の前記表面にヒドロキシル基および炭素を含む第2レジスト膜を形成する工程と、
前記第2レジスト膜を加熱する工程と、
前記第2レジスト膜の一部を前記基体の前記表面に残すように、前記第2レジスト膜の他部を前記基体から除去する工程と、
を含む半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記第2レジスト膜の前記他部を前記基体から除去する前記工程では、前記第2レジスト膜の前記他部の除去に有機溶剤が用いられる半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記第2レジスト膜の前記他部を前記基体から除去する前記工程後においてX線光電子分光法により前記基体の前記表面で検出される炭素由来の信号が、前記基体の前記表面に前記第2レジスト膜を形成する前記工程前においてX線光電子分光法により前記基体の前記表面で検出される炭素由来の信号よりも大きい半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記基体は、金属によって形成されている半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法であって、
前記基体の前記表面に前記ヒドロキシル基を付着させる前記工程前に、
基板の第1領域の導電型を第1導電型にするとともに、素子分離膜を介して前記第1領域と電気的に絶縁された前記基板の第2領域の導電型を第2導電型にする工程と、
前記第1領域上および前記第2領域上に絶縁膜を形成する工程と、
前記絶縁膜上に前記基体を形成する工程と、
を含み、
前記密着膜上に前記第1レジスト膜を形成する前記工程では、前記第1領域上の前記密着膜上に前記第1レジスト膜が形成され、
前記第1レジスト膜をマスクとして前記第2領域上の前記基体をエッチングする工程と、
前記基体をエッチングする前記工程後において、前記第2領域上の前記絶縁膜上に金属膜を形成する工程と、
前記絶縁膜、前記基体および前記金属膜をエッチングして、前記第1領域上に第1ゲート絶縁膜および第1ゲート電極を形成するとともに、前記第2領域上に第2ゲート絶縁膜および第2ゲート電極を形成する工程と、
前記第1ゲート電極の側方に第1拡散領域を形成するとともに、前記第2ゲート電極の側方に第2拡散領域を形成する工程と、
を含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記基体は、半導体基板である半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063504A JP2014192187A (ja) | 2013-03-26 | 2013-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063504A JP2014192187A (ja) | 2013-03-26 | 2013-03-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014192187A true JP2014192187A (ja) | 2014-10-06 |
Family
ID=51838219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013063504A Pending JP2014192187A (ja) | 2013-03-26 | 2013-03-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014192187A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017191767A1 (ja) * | 2016-05-02 | 2017-11-09 | 日産化学工業株式会社 | 特定の架橋剤を含む保護膜形成組成物及びそれを用いたパターン形成方法 |
JP2018056269A (ja) * | 2016-09-28 | 2018-04-05 | 東京応化工業株式会社 | 基板の表面物性を制御する方法 |
-
2013
- 2013-03-26 JP JP2013063504A patent/JP2014192187A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017191767A1 (ja) * | 2016-05-02 | 2017-11-09 | 日産化学工業株式会社 | 特定の架橋剤を含む保護膜形成組成物及びそれを用いたパターン形成方法 |
JPWO2017191767A1 (ja) * | 2016-05-02 | 2019-03-07 | 日産化学株式会社 | 特定の架橋剤を含む保護膜形成組成物及びそれを用いたパターン形成方法 |
US11003078B2 (en) | 2016-05-02 | 2021-05-11 | Nissan Chemical Corporation | Compositions for forming a protective film against basic aqueous hydrogen peroxide solution, and pattern formation method |
JP2018056269A (ja) * | 2016-09-28 | 2018-04-05 | 東京応化工業株式会社 | 基板の表面物性を制御する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201013841A (en) | Through silicon via and method of fabricating same | |
JP4677407B2 (ja) | 有機反射防止膜(arc)を有する半導体装置の製造方法 | |
US20080146000A1 (en) | Method of forming isolation structure of flash memory device | |
KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
JP2006261630A (ja) | 半導体素子の製造方法 | |
KR20090097425A (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
JP2014192187A (ja) | 半導体装置の製造方法 | |
US20050260840A1 (en) | Method of fabricating T-shaped polysilicon gate by using dual damascene process | |
JP2011216651A (ja) | 半導体装置の製造方法 | |
US8994177B2 (en) | Far back end of the line stack encapsulation | |
TW200414425A (en) | Manufacturing method of semiconductor device | |
WO2007055843A2 (en) | Method for manufacturing a semiconductor component using a sacrificial masking structure | |
US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
US7638394B2 (en) | Method for fabricating trench MOSFET | |
JP4951978B2 (ja) | 半導体装置及びその製造方法 | |
KR20090025425A (ko) | 반도체 소자의 제조방법 | |
KR100840785B1 (ko) | 스택형 반도체 소자에서 단결정 실리콘 패턴 형성 방법. | |
KR100917058B1 (ko) | 반도체 소자의 트리플 게이트 산화막 형성 방법 | |
JP3665701B2 (ja) | 半導体装置の製造方法 | |
JPH1126571A (ja) | 半導体装置の製造方法 | |
JP2008277740A (ja) | 半導体素子の製造方法 | |
KR100842490B1 (ko) | 반도체 소자의 제조방법 | |
KR100313534B1 (ko) | 반도체 메모리 제조방법 | |
KR20050011487A (ko) | 반도체 소자의 소자분리막 형성방법 | |
CN105651450B (zh) | 压力传感器及其形成方法 |