JP2014187102A - バリスタ機能付き積層型半導体セラミックコンデンサ - Google Patents
バリスタ機能付き積層型半導体セラミックコンデンサ Download PDFInfo
- Publication number
- JP2014187102A JP2014187102A JP2013059681A JP2013059681A JP2014187102A JP 2014187102 A JP2014187102 A JP 2014187102A JP 2013059681 A JP2013059681 A JP 2013059681A JP 2013059681 A JP2013059681 A JP 2013059681A JP 2014187102 A JP2014187102 A JP 2014187102A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor ceramic
- mol
- ceramic capacitor
- capacitor
- varistor function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】小型であっても十分な静電容量を有し、比抵抗や耐電圧性に優れ、かつ定格電圧の高いバリスタ機能付き積層型半導体セラミックコンデンサを提供する。
【解決手段】半導体セラミック層10と内部電極層20とが交互に積層されてなるバリスタ機能付き積層型半導体セラミックコンデンサであって、前記半導体セラミック層は、チタン酸ストロンチウムを主成分とし、かつSrとTiのモル比が1.020<Sr/Ti<1.100であり、Ti100モルに対して、希土類元素を1.2モル以上3.2モル以下、及び、Mn、Co、Ni、Crのうち少なくとも1種を0.30モル以上1.00モル以下含む半導体セラミック組成物で形成されており、平均結晶粒子径が0.05μm以上1.00μm以下でありかつ結晶相としてSrTiO3及びSr3Ti2O7を含む。
【選択図】図1
【解決手段】半導体セラミック層10と内部電極層20とが交互に積層されてなるバリスタ機能付き積層型半導体セラミックコンデンサであって、前記半導体セラミック層は、チタン酸ストロンチウムを主成分とし、かつSrとTiのモル比が1.020<Sr/Ti<1.100であり、Ti100モルに対して、希土類元素を1.2モル以上3.2モル以下、及び、Mn、Co、Ni、Crのうち少なくとも1種を0.30モル以上1.00モル以下含む半導体セラミック組成物で形成されており、平均結晶粒子径が0.05μm以上1.00μm以下でありかつ結晶相としてSrTiO3及びSr3Ti2O7を含む。
【選択図】図1
Description
本発明は、積層型半導体セラミックコンデンサに関し、より詳しくはSrTiO3系粒界絶縁型半導体セラミックを用いた、バリスタ機能付き積層型半導体セラミックコンデンサに関する。
近年、家電や自動車、PC、スマートフォン、タブレット型端末などの電子機器の急速な普及に伴って、電子機器の小型化、多機能化が求められている。これらを実現するために、多くの半導体素子、電子部品が用いられているが、電子機器の中にはノイズを発生するものがあり、それが問題となっている。
そこで、ノイズ抑制対策のため、コンデンサが数多く用いられている。しかしながら、コンデンサは、高周波のノイズに対しては、優れた抑制効果を示すが、高電圧パルスや静電気を吸収する機能を有していない。このような高電圧パルスや静電気が電子機器内に侵入すると、電子機器の誤動作や半導体素子の破損を招くおそれがある。
これに対して、コンデンサにバリスタ機能を持たせることができれば、ESD耐圧に対して、コンデンサのみで対処できるようになる。そこで、ノイズ吸収性が良好で温度や周波数に対する安定性を有し、しかも高いパルス耐電圧と優れたパルス吸収性を有するコンデンサとして、SrTiO3系半導体セラミックコンデンサにバリスタ機能を持たせた積層型の粒界絶縁型半導体セラミックコンデンサが提案されている。
特許文献1の積層型半導体セラミックコンデンサによれば、半導体セラミック層を形成する半導体セラミックが、SrサイトとTiサイトとの配合モル比mは1.000<m≦1.020であり、La、Sm、Dy、Ho、Y、Nd、Ce、Nb、Ta、及びW等のドナー元素が結晶粒子中に固溶されると共に、Mn、Co、Ni、及びCr等のアクセプタ元素が、前記Ti元素100モルに対し、0.5モル以下(好ましくは0.3〜0.5モル)の範囲で粒界層中に存在し、かつ、結晶粒子の平均粒径が1.0μm以下(好ましくは0.5〜0.8μm)である。そのため、見掛け比誘電率が大きく電気特性が良好で、しかも絶縁性や電気的耐圧が良好で信頼性の優れた薄層化・小型化が可能なバリスタ機能を有する積層型半導体セラミックコンデンサを得ることができる。特に、小型低容量化しても良好な電気的耐圧を有する積層型半導体セラミックコンデンサを得ることが可能になる。
一方、特許文献2の積層型半導体セラミックコンデンサによれば、半導体セラミック層を形成する半導体セラミックが、SrサイトとTiサイトとの配合モル比mは0.990≦m<1.000であり、La等のドナー元素が結晶粒子中に固溶されると共に、Mn等のアクセプタ元素が、前記Ti元素100モルに対し0.5モル以下(好ましくは0.3〜0.5モル)の範囲で粒界層に存在し、かつ、結晶粒子の平均粒径が1.5μm以下であるので、十分に実用性に耐えうる絶縁性能を確保することができ、しかも製品歩留まりの向上を図ることができ、かつ良好なESD耐圧を有する量産性に適したバリスタ機能付き積層型半導体セラミックコンデンサを得ることができる。
具体的には、静電容量が1nF程度に低容量化しても、30kV以上のESD耐圧を有し、絶縁抵抗logρは8.0以上を確保でき、良好な信頼性を有する量産性に適したバリスタ機能付き積層型半導体セラミックコンデンサを得ることが可能となる。
バリスタ機能付き積層型半導体セラミックコンデンサの使用用途を拡大するためには、小型化、静電容量の向上、さらには、定格電圧を上げることが求められており、特に定格電圧を上げることは用途拡大に大きく貢献する。
静電容量は、半導体セラミック層の見掛け比誘電率だけでなく、半導体セラミック層を薄くし、積層数を多くすることで大きくすることができる。逆に定格電圧は半導体セラミック層の厚みを厚くすることで半導体セラミック層の厚み当りにかかる印加電圧を小さくできるため、大きくすることができる。また、バリスタ電圧も定格電圧と同様に半導体セラミック層の厚みを厚くすることで半導体セラミック層の厚み当りにかかる印加電圧を小さくできるため、大きくすることができる。このように、静電容量と定格電圧およびバリスタ電圧はトレードオフの関係にある。例えば、静電容量を大きくするために、半導体セラミック層を薄くすると、定格電圧とバリスタ電圧は小さくなってしまう。逆に、定格電圧とバリスタ電圧を大きくするために、半導体セラミック層を厚くすると、静電容量が小さくなってしまう。このように、これらの特性を両立させることは困難である。
本発明者らの実験によれば、特許文献1や特許文献2に開示の技術では、例えば、C1005サイズ(1.0mm×0.5mm×0.5mm)のような小型の粒界絶縁型半導体セラミックコンデンサにおいて、静電容量1nFを設計すると、定格電圧100Vに相当する十分に大きな耐電圧性は得られなかった。このように、必要とされる程度の静電容量、すなわち特許文献1や特許文献2に開示の程度の静電容量を確保しようとすると、高い定格電圧を得ることは非常に困難である。
本発明はこのような事情に鑑みなされたものであって、上記のような小型であっても十分な静電容量を有し、比抵抗や耐電圧性にも優れ、かつ定格電圧の高いバリスタ機能付き積層型半導体セラミックコンデンサを提供することを目的としている。
本発明に係るバリスタ機能付き積層型半導体セラミックコンデンサは、半導体セラミック層と内部電極層とが交互に複数層積層されてなる半導体コンデンサ素体と、該コンデンサ素体の両端部に前記内部電極層と電気的に接続された外部電極とを有するバリスタ機能付き積層型半導体セラミックコンデンサであって、前記半導体セラミック層は、チタン酸ストロンチウムを主成分とし、かつSrとTiのモル比が1.020<Sr/Ti<1.100であり、Ti100モルに対して、希土類元素を1.2モル以上3.2モル以下、および、Mn、Co、Ni、Crのうち少なくとも1種を0.30モル以上1.00モル以下含む半導体セラミック組成物で形成されており、平均結晶粒子径が0.05μm以上1.00μm以下であり、かつ結晶相としてSrTiO3およびSr3Ti2O7を含むことを特徴とする。このような構成とすることにより、小型であっても十分な静電容量を有し、比抵抗や耐電圧性にも優れ、かつ定格電圧の高いバリスタ機能付き積層型半導体セラミックコンデンサを得ることができる。具体的にはたとえば、C1005サイズ(1.0mm×0.5mm×0.5mm)のような小型の積層型半導体セラミックコンデンサにおいて、静電容量1nF程度の十分な静電容量を有しつつ、かつ100Vのような高い定格電圧をも有することが可能となる。
また、前記半導体セラミック組成物が、Sr100モルに対してBaを10モル以上30モル以下含むことが好ましい。これにより焼結性が向上し、かつ、周波数特性が良好となる。
さらに、前記希土類元素が、La、Ce、Pr、Nd、Sm、Eu、Gdのうち少なくとも1種類であることが好ましい。これにより、半導体結晶粒子の粒成長を抑えて焼結させることができ、かつ、より高い見掛け比誘電率を得ることができる。
また、前記半導体セラミック組成物が、Ti100モルに対して、SiO2、Li-Ti酸化物、B-Si酸化物、Ba-Ca-Si酸化物のうち少なくとも1種以上の化合物を0.01モル以上0.1モル以下含むことも好ましい。これにより、難焼結性基材であるSrTiO3をより低温で緻密化させることが可能となり、焼成安定性を得ることができる。
本発明のバリスタ機能付き積層型半導体セラミックコンデンサによれば、小型であっても十分な静電容量を有し、比抵抗や耐電圧性にも優れ、かつ定格電圧の高いバリスタ機能付積層型半導体セラミックコンデンサを提供することができる。具体的にはたとえば、C1005サイズ(1.0mm×0.5mm×0.5mm)で静電容量1nF、定格電圧100V、絶縁抵抗logρ8.0Ω・cm以上、ESD耐圧30kV以上を有するバリスタ機能付き積層型半導体セラミックコンデンサの提供に有用である。
以下、本発明の好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。
<バリスタ機能付き積層型半導体セラミックコンデンサ>
図1は、本実施形態のバリスタ機能付き積層型半導体セラミックコンデンサの概略断面図である。
図1は、本実施形態のバリスタ機能付き積層型半導体セラミックコンデンサの概略断面図である。
バリスタ機能付き積層型半導体セラミックコンデンサ(以降「半導体セラミックコンデンサ」と記)100は、半導体セラミック層10と内部電極層20とが交互に積み重ねられてなる半導体コンデンサ素体30と、半導体コンデンサ素体30の両端に形成された一対の外部電極40からなる。半導体コンデンサ素体30の内部では、複数の内部電極層20が積層方向において交互に一対の外部電極40と電気的接続がなされるように配置されている。
半導体セラミック層10は、チタン酸ストロンチウムを主成分とする粒界絶縁型の半導体セラミック組成物で形成されている。
主成分であるチタン酸ストロンチウムのSrとTiのモル比は1.020<Sr/Ti<1.100の範囲にある。このようにSrを量論比よりも過剰にすることで半導体セラミック組成物の粒成長の抑制効果が得られ、さらには、SrTiO3相以外にSr3Ti2O7相を生成させることができる。このSr3Ti2O7相はSrTiO3よりも高い絶縁性を示すことから、Sr3Ti2O7相を含むことで絶縁抵抗の向上、さらには定格電圧の向上が可能となる。Sr/Ti比が1.100以上になると焼結難となり、緻密化できる焼成温度が1400℃以上となるため、内部電極として一般的に用いられるNiが球状化する問題がある。
半導体セラミック組成物には、主成分としてのチタン酸ストロンチウムのほか、チタン酸ストロンチウムのうちのTi100モルに対して、1.2モル以上3.2モル以下の希土類元素を含む。希土類元素としては、たとえば、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Ybが挙げられるが、中でも、Srサイトへの固溶のしやすさからLa、Ce、Pr、Nd、Sm、Eu、Gdの中の少なくとも1種が好ましい。希土類元素はドナー元素としてチタン酸ストロンチウムに固溶し、セラミック組成物を半導体化する。これにより、見かけの比誘電率が得られ、静電容量が向上する。希土類添加量が1.2モル%(Ti100モルに対して1.2モル)未満の場合、十分に半導体性を得ることができず、静電容量が低くなる。一方、希土類添加量が3.2モル%(Ti100モルに対して3.2モル)を超えると固溶限界を超え、偏析相発生の原因となる。なお、より好ましい含有量は2.0モル%から3.2モル%である。この範囲内とすることにより、十分な半導体性が得られ、かつ、より効果的に偏析相の発生を抑えることができる。
また、半導体セラミック組成物には、Ti100モルに対して、アクセプタ元素としてMn、Co、Ni、Crのうち少なくとも1種を0.30モル以上1.00モル以下含む。Mn、Co、Ni、Crは主として粒界層に存在し、電気的に活性化するエネルギー準位を形成してショットキー障壁の形成を促進し、これにより比抵抗が向上し、良好な絶縁性を有する半導体セラミックコンデンサを得ることができる。このようなアクセプタ元素が0.30モル%(Ti100モルに対して0.30モル)未満の場合、比抵抗が低くなってしまう。また、1.00モル%(Ti100モルに対して1.00モル)を超えると耐還元性が強くなり、静電容量やESD耐圧が低下してしまう。なお、より好ましい含有量は0.5モル%から1.0モル%である。この範囲内とすることにより高い比抵抗と静電容量の両立が可能となる。
このほか、半導体セラミック組成物には、Sr100モルに対して30モルを超えない範囲でBaを含むことも好ましい。Baが添加されることで、周波数依存性がより抑制され、また、焼結性も一層向上する。Baの含有量は、好ましくは30モル%(Sr100モルに対して30モル)以下、より好ましくは10モル%以上30モル%以下である。この範囲内とすることにより、一定の周波数依存性抑制効果と焼結性向上の効果が得られる。
さらにTi100モルに対して0.1モルを越えない範囲で焼結助剤として、SiO2、Li-Ti酸化物、B-Si酸化物、Ba-Ca-Si酸化物のうち少なくとも1種を含むことも好ましい。これらの焼結助剤は、半導体セラミック組成物の粒界層の形成や焼成温度の低下に寄与する。これら焼結助剤の含有量は、好ましくは0.01モル%(Ti100モルに対して0.01モル)以上0.1モル%以下である。この範囲内とすることにより、低温での焼成が可能となり、結果として、粒成長の抑制効果が得られる。
このほか、半導体セラミック組成物には、Mg、V、Ca、Nb、Ta等が含まれていても良い。
なお、本実施形態における半導体セラミック層のSr/Ti比および組成の分析については、蛍光X線分析法を用いることができる。試料はガラスビード法あるいは粉末ブリケット法で作製する。
本実施形態の半導体セラミック組成物の平均結晶粒子径は、0.05μm以上1.00μm以下であり、より好ましくは0.10μm以上0.50μm以下である。0.05μm未満であると、半導体セラミック層の導電性が十分に得られなくなる。1.00μmを超えると耐電圧性が十分に得られなくなる。そこで、結晶粒子径をこの範囲内とすることにより、静電容量が十分高くかつ耐電圧性にも優れた半導体セラミックコンデンサを得ることができる。平均結晶粒子径は、以下のようにして算出する。半導体コンデンサ素体30の断面をSEM観察し、1000個以上の粒子の断面積から円相当径を算出し、平均化し、平均結晶粒子径としている。
上述したように、本実施形態の半導体セラミック層10は、半導体セラミック組成物の主成分であるチタン酸ストロンチウムのSrとTiのモル比が1.020<Sr/Ti<1.100の範囲にあるため、結晶相として、ペロブスカイト構造を持つSrTiO3相以外に、ルドルスデン・ポッパー型の層状ペロブスカイト構造を持つSr3Ti2O7相が存在している。このような構造となることで、静電容量が高く、かつ定格電圧が高いバリスタ機能付き半導体セラミックコンデンサ100が得られる。SrTiO3相とSr3Ti2O7相が存在することにより上述の効果が得られる理由については必ずしも明らかではないが、希土類元素がセラミック粒子内に十分固溶し半導体化したSrTiO3相の領域と、希土類元素のセラミック粒子内への固溶が少なく絶縁性の高いSr3Ti2O7相の領域とが存在する結果、半導体セラミック層全体としては、粒界絶縁型半導体コンデンサとしての特性に加え、絶縁体(誘電体)としての特性も有することができるためと考えられる。
図3に、本実施形態の一例として、後述する実施例(試料No.3)の半導体セラミック層の透過型電子顕微鏡(TEM)による観察像を示す。図の上下方向(縦)に複数の縞状の濃淡が観察され、異なる結晶構造の領域が交互に層状に現れている様子がわかる。これは、SrTiO3ペロブスカイト構造とSr3Ti2O7ルドルスデン・ポッパー型の層状ペロブスカイト構造とを有する複合構造である。
なお、SrTiO3相とSr3Ti2O7相の確認は、上記TEM観察像によっても可能であるが、より正確な判断方法として、半導体コンデンサ素体30から半導体セラミック組成物を取り出し、これを乳鉢等ですりつぶし、粉末状にしたものをX線回折測定し、SrTiO3相およびSr3Ti2O7相が存在しているかどうかを確認することが好ましい。
図2に、本実施形態の一例として、後述する実施例(試料No.3)の半導体セラミック層のX線回折による回折パターンを示す。2θ=32.4°付近にSrTiO3結晶のピークが、2θ=31.8°付近にSr3Ti2O7結晶のピークが、それぞれ現れる。各ピークの強度比は特に限定されないが、SrTiO3/Sr3Ti2O7のピーク強度比が10以上であれば、SrTiO3相の粒界絶縁型半導体コンデンサとしての高い見かけ比誘電率と、Sr3Ti2O7相の高い絶縁性とが効果的に現れるので好ましい。
本発明の実施形態に係る半導体セラミックコンデンサは、見かけ比誘電率や比抵抗が十分に高いため、1nF程度の静電容量であれば、例えばC1005サイズ(1.0mm×0.5mm×0.5mm)に小型化しても、半導体セラミック層厚みを10μm以上確保することができる。半導体セラミック層が厚くできる結果、半導体セラミック層に印加される電界強度が低くなるため、定格電圧を100V以上とすることが可能となる。さらには、半導体セラミック層厚みを確保することができるに伴い、従来の薄層化により問題となっていた歩留まりが改善され、初期不良品率を低減させ、信頼性を向上させることができ、安定した電気特性を得ることができる。
また、本発明の実施形態に係る半導体セラミックコンデンサは、バリスタ特性を有するため、高いパルス耐力と優れたパルス吸収性を有し、30kV以上のESD耐圧を示す。
<半導体セラミックコンデンサの製造方法>
以下、本実施形態に係る半導体セラミックコンデンサ(バリスタ機能付き積層型半導体セラミックコンデンサ)の製造方法について説明する。ただし、本発明は以下の製造方法に限定されるものではない。
以下、本実施形態に係る半導体セラミックコンデンサ(バリスタ機能付き積層型半導体セラミックコンデンサ)の製造方法について説明する。ただし、本発明は以下の製造方法に限定されるものではない。
[チタン酸ストロンチウム系基材]
本実施形態に使用する原料のチタン酸ストロンチウム系基材は、Ti化合物、Sr化合物、希土類化合物を混合し、熱処理を施して合成される。各種化合物は何ら制限されることはないが、好ましくは酸化物、炭酸塩、水酸化物が用いられる。
本実施形態に使用する原料のチタン酸ストロンチウム系基材は、Ti化合物、Sr化合物、希土類化合物を混合し、熱処理を施して合成される。各種化合物は何ら制限されることはないが、好ましくは酸化物、炭酸塩、水酸化物が用いられる。
上記チタン酸ストロンチウム系各種化合物の合成方法は、何ら制限されることはなく、固相法、ゾルゲル法、水熱法で作製されたものを用いることが好ましい。
まず、原料であるTi化合物とSr化合物と希土類化合物とイオン交換水とカルボン酸系分散剤を円筒型容器に混合し撹拌する。このとき、Ti化合物とSr化合物は、SrとTiのモル比が1.020<Sr/Ti<1.100となるように調整し、かつ、希土類化合物は、Ti100モルに対して希土類元素として1.2モル以上3.2モル以下含むように調整する。
円筒型容器で作製したスラリーをジルコニアビーズの入ったポットに投入し、ボールミル架台に乗せ、粉砕混合する。
粉砕混合後のスラリーを乾燥用バットに移し、乾燥機で乾燥させる。乾燥温度および雰囲気は特に限定されないが、本実施形態では大気雰囲気で、100℃〜200℃で行う。
乾燥後に得られた粉末を、ライカイ機で解砕し、大気炉で熱処理を施す。熱処理温度および雰囲気は特に限定されないが、大気雰囲気で1200℃から1450℃の範囲でおこなうことが好ましい。
このようにして合成したチタン酸ストロンチウム系基材と、イオン交換水と分散剤をポットに投入し、ボールミルで粉砕し、粉砕後のスラリーを乾燥用バットに移し、乾燥機で乾燥させる。乾燥温度および雰囲気は特に限定されないが、大気雰囲気で100℃〜200℃で行う。
乾燥後に得られた粉末を、ライカイ機で解砕し、大気炉で熱処理を施し、チタン酸ストロンチウム系基材を得る。熱処理温度および雰囲気は特に限定されないが、大気雰囲気で200℃〜700℃でおこなう。
このようにして得られたチタン酸ストロンチウム系基材は、BET法により測定される比表面積(SSA)が6.0m2/g以上、15.0m2/g以下が好ましい。
[Ba化合物、アクセプタ元素化合物、焼結助剤]
Ba化合物およびアクセプタ元素化合物は何ら制限されることはないが、好ましくは酸化物、炭酸塩、水酸化物が用いられる。
Ba化合物およびアクセプタ元素化合物は何ら制限されることはないが、好ましくは酸化物、炭酸塩、水酸化物が用いられる。
アクセプタ元素化合物としては、Mn、Co、Ni、Crのうち少なくとも1種が用いられる。
焼結助剤は、SiO2、Li-Ti化合物、B-Si化合物、Ba-Ca-Si化合物のうち少なくとも1種が用いられる。
Ba化合物、アクセプタ元素化合物および焼結助剤をビーズミルで粉砕し、BET法により測定された比表面積が20m2/g以上となるように調整することが好ましい。
続いて、粉砕したBa化合物、アクセプタ元素化合物および焼結助剤と、チタン酸ストロンチウム系基材と、イオン交換水と、分散剤をポットに投入し、ボールミルで粉砕混合し、Ba化合物、アクセプタ元素化合物、焼結助剤およびチタン酸ストロンチウム系基材を含む混合スラリーを作製する。
次に、この混合スラリーを乾燥用バットに移し、乾燥機で乾燥させる。乾燥温度および雰囲気は特に限定されないが、たとえば大気雰囲気で100℃〜200℃で行うことが好ましい。
乾燥後に得られた粉末を解砕し、大気炉で熱処理を施し、Ba化合物、アクセプタ元素化合物および焼結助剤の分散したチタン酸ストロンチウム系基材、すなわち混合物基材を得た。熱処理温度および雰囲気は特に限定されないが、たとえば大気雰囲気で200℃から700℃の範囲でおこなうことが好ましい。
[半導体コンデンサ素体の作製]
このようにして得られた混合物基材を用いて、半導体セラミック層および内部電極層を有する半導体コンデンサ素体を製造する。
このようにして得られた混合物基材を用いて、半導体セラミック層および内部電極層を有する半導体コンデンサ素体を製造する。
まず、混合物基材を含む半導体セラミック層用ペーストと、内部電極層用ペーストとを準備する。そして、半導体セラミック層用ペーストを成形してなるグリーンシートと、内部電極層用ペーストからなる内部電極層とを交互に複数層積層してグリーンチップを得る。
得られたグリーンチップは、大気雰囲気中で100℃〜300℃の範囲で10〜20時間かけてバインダー除去される。その後、窒素、水素および水蒸気の混合雰囲気中で1200℃〜1400℃の範囲で1〜10時間かけて焼成される。その後、窒素および水蒸気の混合雰囲気中でアニールされた焼結体で構成される半導体コンデンサ素体30となる。半導体コンデンサ素体30に含まれる半導体セラミック層10は半導体セラミック組成物の結晶粒子で構成されているが、この結晶粒子の平均結晶粒子径は0.05μm以上1.00μm以下とする。平均結晶粒子径をこの範囲内とするためには、たとえば原料であるチタン酸ストロンチウム系基材やグリーンシート形成前の混合物基材の組成や平均粒子径、焼成条件、アニール条件等を調整すれば良いが、その方法については特に限定されない。そして、得られた半導体コンデンサ素体30に、外部電極用ペーストを塗布し、600℃〜900℃で外部電極を焼付けし形成して、半導体セラミックコンデンサ100が製造される。
このようにして製造された本実施形態の半導体セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明の要旨から逸脱しない限り、これら実施例に限定されない。
<試料No.1〜31>
[チタン酸ストロンチウム系基材の合成]
チタン酸ストロンチウム系基材の原料として、TiO2粉末(東邦チタニウム製:15〜20m2/g)、SrCO3粉末(和光純薬社製:5〜7m2/g)、各種希土類水酸化物粉末を準備した。試料No.1〜9および16〜26については希土類水酸化物粉末としてLa(OH)3粉末(日本イットリウム社製:10〜15m2/g)を用いた。他の希土類元素のときも同様に10〜15m2/gの各水酸化物粉末を準備した。
[チタン酸ストロンチウム系基材の合成]
チタン酸ストロンチウム系基材の原料として、TiO2粉末(東邦チタニウム製:15〜20m2/g)、SrCO3粉末(和光純薬社製:5〜7m2/g)、各種希土類水酸化物粉末を準備した。試料No.1〜9および16〜26については希土類水酸化物粉末としてLa(OH)3粉末(日本イットリウム社製:10〜15m2/g)を用いた。他の希土類元素のときも同様に10〜15m2/gの各水酸化物粉末を準備した。
上記チタン酸ストロンチウム系基材の原料とイオン交換水、分散剤を容器に投入し撹拌してスラリーとした。
作製したスラリーをΦ2mmのZrO2ビーズの入ったポットに投入し、ボールミル架台に乗せ、20時間粉砕混合した。
試料No.30および31はさらにスラリーをΦ0.1mmのZrO2ビーズを使用したビーズミルで粉砕混合した。粉砕室の容量は100ccで粉砕室の滞留時間は試料No.30は10分間、試料No.31は15分間でそれぞれおこなった。
粉砕混合後のスラリーを乾燥用バットに移し、大気雰囲気中100℃〜200℃で、16時間以上乾燥させた。
乾燥後に得られた粉末を、解砕し、大気炉で1200℃〜1450℃で熱処理を施した。
熱処理を施した粉末を、イオン交換水と分散剤とともにポットに投入し、ボールミルで粉砕し、粉砕後のスラリーを乾燥用バットに移し、乾燥機で乾燥させた。乾燥は大気雰囲気で、100℃〜200℃で行った。
乾燥後に得られた粉末を解砕し、大気炉で熱処理を施した。熱処理は大気雰囲気で500℃〜700℃の範囲でおこなった。
得られた熱処理後の粉末を、乳鉢で解砕し、100μmのふるいで粗粉を取り除き、チタン酸ストロンチウム系基材を得た。
得られたチタン酸ストロンチウム系基材のSr/Ti比分析は、蛍光X線分析法を用いた。試料はガラスビード法あるいは粉末ブリケット法で作製する。ただし測定は室温を±1℃で管理した部屋で行い、検出器の計数(測定強度(kcps)×1000×測定時間(秒))が4.0×107カウント以上になるようにした。
得られたチタン酸ストロンチウム系基材の相の同定には、X線回折装置による評価方法を用いた。X線源としてCu−Kα線を用い、その測定条件は、電圧45kV、電流40mAで、2θ=20°〜90°の範囲を、走査速度0.03deg/secでおこなった。
得られたチタン酸ストロンチウム系基材の比表面積(SSA)は、Macsorb
HM model−1210(マウンテック社製)を用いてBET法により測定した。
HM model−1210(マウンテック社製)を用いてBET法により測定した。
試料No.1〜29のチタン酸ストロンチウム系基材の粉体特性を表1に示した。
[Ba化合物、焼結助剤およびアクセプタ元素化合物の混合]
続いてBa化合物、焼結助剤およびアクセプタ元素化合物とチタン酸ストロンチウム系基材を混合する。Ba化合物としてはBaCO3(日本化学社製)を、焼結助剤としてはSiO2(日本アエロジル社製)を、アクセプタ元素化合物としてはMn3O4(東ソー社製)、CoO(関東化学社製)、NiO(関東化学社製)、Cr2O3(ランクセス社製)を、それぞれ使用した。
続いてBa化合物、焼結助剤およびアクセプタ元素化合物とチタン酸ストロンチウム系基材を混合する。Ba化合物としてはBaCO3(日本化学社製)を、焼結助剤としてはSiO2(日本アエロジル社製)を、アクセプタ元素化合物としてはMn3O4(東ソー社製)、CoO(関東化学社製)、NiO(関東化学社製)、Cr2O3(ランクセス社製)を、それぞれ使用した。
上記、BaCO3、SiO2、Mn3O4、CoO、NiO、Cr2O3をビーズミルで粉砕し、BET法により測定した比表面積が30m2/g以上となるようにした。
続いて、粉砕したBaCO3、SiO2、Mn3O4、CoO、NiO、Cr2O3をチタン酸ストロンチウム系基材とイオン交換水と分散剤とをポットに投入し、ボールミルで回転速度112rpm、粉砕時間4時間の条件で粉砕混合し、BaCO3、SiO2、Mn3O4およびチタン酸ストロンチウム系基材の混合スラリーを作製した。
作製した混合スラリーを乾燥用バットに移し、大気中100℃〜200℃で16時間以上乾燥させた。
乾燥後に得られた粉末を解砕し、大気炉で500℃〜700℃の範囲で熱処理を施し、BaCO3、SiO2、Mn3O4、CoO、NiO、Cr2O3の分散したチタン酸ストロンチウム系基材、すなわち混合物基材を得た。
試料No.1〜29のチタン酸ストロンチウム系基材にBa化合物、焼結助剤およびアクセプタ元素化合物の混合させた粉の組成を表2に示した。
[半導体セラミックコンデンサの作製]
次に、上記の混合物基材を、ビーズミルを用いてペーストにした。このペーストを印刷機により成形し、グリーンシートを作製した。その後、このグリーンシートに内部電極層としてNi電極ペーストを印刷した。
次に、上記の混合物基材を、ビーズミルを用いてペーストにした。このペーストを印刷機により成形し、グリーンシートを作製した。その後、このグリーンシートに内部電極層としてNi電極ペーストを印刷した。
内部電極層が印刷されたグリーンシートを複数枚積層し、個片に切断した。その後、個片化した各チップを400℃還元雰囲気で脱バインダーを行い、有機成分を残炭量が0.5wt%程度まで除去し、それぞれの最適温度および還元雰囲気にて焼成を行った。焼成後、各チップをアニールした後、内部電極の露出面を研磨し、Cu端子電極を塗布し、半導体セラミックコンデンサ試料を得た。
得られた半導体セラミックコンデンサ試料は、C1005サイズ(1.0mm×0.5mm×0.5mm)で半導体セラミック層の厚みは50μm、層数10層とした。
[半導体セラミックコンデンサの評価]
(静電容量の測定)
表1に示した各No.の半導体セラミックコンデンサ試料について、それぞれ20チップを、LCRメーター(アジレントテクノロジー社製 4284A)を用いて1kHz、1Vrmsの条件で静電容量を測定した。測定した静電容量を表3に示す。
(静電容量の測定)
表1に示した各No.の半導体セラミックコンデンサ試料について、それぞれ20チップを、LCRメーター(アジレントテクノロジー社製 4284A)を用いて1kHz、1Vrmsの条件で静電容量を測定した。測定した静電容量を表3に示す。
(比抵抗の測定)
上記同様に、各No.の半導体セラミックコンデンサ試料各20チップについて、ULTRA HIGH RESISTANCEメーター(ADVANTEST社製 R8340)を用いて直流電圧1Vを1分間印加し、室温(25℃)での抵抗値を測定し、試料寸法から比抵抗logρ(ρ:Ω・cm)を算出した。算出した比抵抗logρを表3に示す。
上記同様に、各No.の半導体セラミックコンデンサ試料各20チップについて、ULTRA HIGH RESISTANCEメーター(ADVANTEST社製 R8340)を用いて直流電圧1Vを1分間印加し、室温(25℃)での抵抗値を測定し、試料寸法から比抵抗logρ(ρ:Ω・cm)を算出した。算出した比抵抗logρを表3に示す。
(平均粒径の測定)
上記同様に、各No.の半導体セラミックコンデンサ試料を電界放出形走査電子顕微鏡(FE-SEM)(日立ハイテク社製S−4800)で観察し、試料表面や破断面のSEM写真を画像解析し、結晶粒子の平均結晶粒子径を求めた。結果を表3に示す。
上記同様に、各No.の半導体セラミックコンデンサ試料を電界放出形走査電子顕微鏡(FE-SEM)(日立ハイテク社製S−4800)で観察し、試料表面や破断面のSEM写真を画像解析し、結晶粒子の平均結晶粒子径を求めた。結果を表3に示す。
(ESD耐圧の測定)
上記同様に、各No.の半導体セラミックコンデンサ試料各20チップについて、ESD(Electro−Static Discharge:「静電気放電」)耐圧を静電気放電のイミュニティ試験規格であるIEC61000−4−2(国際規格)に準拠して測定し、電気的耐圧を評価した。測定したESD耐圧を表3に示す。
上記同様に、各No.の半導体セラミックコンデンサ試料各20チップについて、ESD(Electro−Static Discharge:「静電気放電」)耐圧を静電気放電のイミュニティ試験規格であるIEC61000−4−2(国際規格)に準拠して測定し、電気的耐圧を評価した。測定したESD耐圧を表3に示す。
(定格電圧100V試験)
上記同様に、各No.の半導体セラミックコンデンサ試料各20チップについて、定格電圧100Vの適用可否の確認をおこなった。具体的には、EIA規格におけるX5Rの温度特性を考慮し、最高使用温度の85℃で定格電圧100Vの1.25倍である125Vを1000時間印加したときに、20チップに流れる電流がすべて1mA未満であれば定格電圧100Vを可と判断した。結果を表3に示す。
上記同様に、各No.の半導体セラミックコンデンサ試料各20チップについて、定格電圧100Vの適用可否の確認をおこなった。具体的には、EIA規格におけるX5Rの温度特性を考慮し、最高使用温度の85℃で定格電圧100Vの1.25倍である125Vを1000時間印加したときに、20チップに流れる電流がすべて1mA未満であれば定格電圧100Vを可と判断した。結果を表3に示す。
静電容量0.75nF以上1.25nF以下を良とし、比抵抗に関してはlogρ8.0Ω・cm以上を良とし、ESD耐圧については、30kV以上を良とした。定格電圧100Vについては電流値が1mA未満のときを良とした。測定結果を表3に示す。
(Sr/Ti比の測定)
得られた半導体セラミックコンデンサ中のSr/Ti比分析は、蛍光X線分析法を用いた。試料はガラスビード法あるいは粉末ブリケット法で作製する。ただし測定は室温を±1℃で管理した部屋で行い、検出器の計数(測定強度(kcps)×1000×測定時間(秒))が4.0×107カウント以上になるようにした。測定結果を表2に示す。
得られた半導体セラミックコンデンサ中のSr/Ti比分析は、蛍光X線分析法を用いた。試料はガラスビード法あるいは粉末ブリケット法で作製する。ただし測定は室温を±1℃で管理した部屋で行い、検出器の計数(測定強度(kcps)×1000×測定時間(秒))が4.0×107カウント以上になるようにした。測定結果を表2に示す。
(結晶相の同定)
得られた半導体セラミックコンデンサ中の相の同定には、X線回折装置による評価方法を用いた。X線源としてCu−Kα線を用い、その測定条件は、電圧45kV、電流40mAで、2θ=20°〜90°の範囲を、走査速度0.03deg/secでおこなった。Sr3Ti2O7相を含むとき良とした。測定結果を表3に示す。
得られた半導体セラミックコンデンサ中の相の同定には、X線回折装置による評価方法を用いた。X線源としてCu−Kα線を用い、その測定条件は、電圧45kV、電流40mAで、2θ=20°〜90°の範囲を、走査速度0.03deg/secでおこなった。Sr3Ti2O7相を含むとき良とした。測定結果を表3に示す。
作製した半導体セラミックコンデンサを誘導結合プラズマ発光分光分析装置(ICP−AES)(島津製作所社製ICPS−8100CL)を用いて、組成解析したところ、仕込みどおりの組成であることを全て確認した。
XRDによる同定相:○Sr3Ti2O7相を含む ×SrTiO3単相
・試料No.1〜6
ここでは、Sr/Ti比を1.020〜1.100まで変化させている。Sr/Ti比が1.020より大きくなると、X線回折測定からSrTiO3相の他、Sr3Ti2O7相が検出され、1.020超から1.100未満の範囲内である試料No.2〜5は静電容量、比抵抗、ESD耐圧、定格100V試験ともに良好な結果となった。一方Sr/Ti比が1.020以下である試料No.1は定格100V試験で破壊がみられた。また、Sr/Ti比が1.100以上の試料No.6は、静電容量および比抵抗がともに低い値となった。これは焼結温度が高くなったため、緻密な焼結体が得られなかったためと考えられる。
ここでは、Sr/Ti比を1.020〜1.100まで変化させている。Sr/Ti比が1.020より大きくなると、X線回折測定からSrTiO3相の他、Sr3Ti2O7相が検出され、1.020超から1.100未満の範囲内である試料No.2〜5は静電容量、比抵抗、ESD耐圧、定格100V試験ともに良好な結果となった。一方Sr/Ti比が1.020以下である試料No.1は定格100V試験で破壊がみられた。また、Sr/Ti比が1.100以上の試料No.6は、静電容量および比抵抗がともに低い値となった。これは焼結温度が高くなったため、緻密な焼結体が得られなかったためと考えられる。
ここで、試料No.3については、半導体セラミック層の透過型電子顕微鏡(TEM)による観察を行った。観察像を図3に示す。図の上下方向(縦)に複数の縞状の濃淡が観察され、異なる結晶構造の領域が交互に層状に現れている様子がわかる。このようにして、SrTiO3ペロブスカイト構造とSr3Ti2O7ルドルスデン・ポッパー型の層状ペロブスカイト構造とを有する複合構造となっていることが確認できた。また、半導体セラミック層を乳鉢ですりつぶし、粉末状にしたものをX線回折測定した結果を図2に示す。2θ=32.4°付近にSrTiO3結晶のピークが、2θ=31.8°付近にSr3Ti2O7結晶のピークが、それぞれ現れており、ピークの強度比SrTiO3/Sr3Ti2O7は15.6であった。
・試料No.3および7〜9
ここでは、Baの添加量を0〜31モル%まで変化させている。Baが添加されていなくても、所望の特性が得られるが、Baが添加されても所望の特性が得られた。
ここでは、Baの添加量を0〜31モル%まで変化させている。Baが添加されていなくても、所望の特性が得られるが、Baが添加されても所望の特性が得られた。
・試料No.3および10〜15
ここでは、希土類種を変化させている。希土類種はLaの他、Ce、Pr、Nd、Sm、Eu、Gdでも同様の効果で好適に用いられた。
ここでは、希土類種を変化させている。希土類種はLaの他、Ce、Pr、Nd、Sm、Eu、Gdでも同様の効果で好適に用いられた。
・試料No.3および16〜19
ここでは、希土類種をLaとし、その添加量を1.1〜3.3モル%まで変化させている。希土類添加量が1.2モル%未満の場合、十分に半導体性を得ることができず、静電容量が低い値となった。一方、希土類添加量が3.2モル%を超えると固溶限界を超えるため、粒界層に析出してしまい、さらには焼結困難となり、比抵抗の低下を招いた。
ここでは、希土類種をLaとし、その添加量を1.1〜3.3モル%まで変化させている。希土類添加量が1.2モル%未満の場合、十分に半導体性を得ることができず、静電容量が低い値となった。一方、希土類添加量が3.2モル%を超えると固溶限界を超えるため、粒界層に析出してしまい、さらには焼結困難となり、比抵抗の低下を招いた。
・試料No.3および20〜23
ここでは、Mnの添加量を0.29〜1.01モル%まで変化させている。比抵抗logρ8.0以上を得るためには、0.3モル%以上必要である。また、粒界層でのアクセプタ元素の含有モル量が1.0モル%を超えると、耐還元性が強くなり、比抵抗は高くなったが、静電容量およびESD耐圧が低下してしまった。
ここでは、Mnの添加量を0.29〜1.01モル%まで変化させている。比抵抗logρ8.0以上を得るためには、0.3モル%以上必要である。また、粒界層でのアクセプタ元素の含有モル量が1.0モル%を超えると、耐還元性が強くなり、比抵抗は高くなったが、静電容量およびESD耐圧が低下してしまった。
・試料24〜26
ここでは、アクセプタ化合物として、Co、Ni、Crを添加している。Mnと同様の効果が得られる。
ここでは、アクセプタ化合物として、Co、Ni、Crを添加している。Mnと同様の効果が得られる。
・試料No.3および27
ここでは、焼結助剤としてSiの添加量を0.1〜0.2モル%まで変化させている。Siのほか、Li-Ti化合物、B-Si化合物、Ba-Ca-Si化合物でも同様の効果が得られる。
ここでは、焼結助剤としてSiの添加量を0.1〜0.2モル%まで変化させている。Siのほか、Li-Ti化合物、B-Si化合物、Ba-Ca-Si化合物でも同様の効果が得られる。
・試料No.28
試料No28は、特許文献1の実施例の半導体セラミックコンデンサを再現して評価したものである。試料No.28はSr/Ti比が1.020以下であるため、Sr3Ti2O7相が形成されず、ペロブスカイト構造を持つ層とルドルスデン・ポッパー型の層状ペロブスカイト構造を持つ層の複合構造とならないため、定格100Vの試験で素子が壊れてしまった。
試料No28は、特許文献1の実施例の半導体セラミックコンデンサを再現して評価したものである。試料No.28はSr/Ti比が1.020以下であるため、Sr3Ti2O7相が形成されず、ペロブスカイト構造を持つ層とルドルスデン・ポッパー型の層状ペロブスカイト構造を持つ層の複合構造とならないため、定格100Vの試験で素子が壊れてしまった。
・試料No.29
試料No29は、特許文献2の実施例の半導体セラミックコンデンサを再現して評価したものである。試料No.29はSr/Ti比が1.020以下であるため、Sr3Ti2O7相が形成されず、ペロブスカイト構造を持つ層とルドルスデン・ポッパー型の層状ペロブスカイト構造を持つ層の複合構造とならないため、定格100Vの試験で素子が壊れてしまった。
試料No29は、特許文献2の実施例の半導体セラミックコンデンサを再現して評価したものである。試料No.29はSr/Ti比が1.020以下であるため、Sr3Ti2O7相が形成されず、ペロブスカイト構造を持つ層とルドルスデン・ポッパー型の層状ペロブスカイト構造を持つ層の複合構造とならないため、定格100Vの試験で素子が壊れてしまった。
・試料No.30および31
試料No.30および31ではチタン酸ストロンチウム系基材をビーズミルにて微粉化した粉を用いている。微粉化したことで焼結体粒径も小さくなっている。試料No.31は焼結体粒径が50nmよりも小さくなったため、粒界が多くなり、比抵抗logρは10Ω・cmを超えたが、その反面、静電容量が低くなった。
試料No.30および31ではチタン酸ストロンチウム系基材をビーズミルにて微粉化した粉を用いている。微粉化したことで焼結体粒径も小さくなっている。試料No.31は焼結体粒径が50nmよりも小さくなったため、粒界が多くなり、比抵抗logρは10Ω・cmを超えたが、その反面、静電容量が低くなった。
以上のように、1005サイズ(1.0mm×0.5mm×0.5mm)のような小型であっても静電容量が1nF程度を確保でき、比抵抗や耐電圧性に優れ、定格電圧の高いバリスタ機能付き積層型半導体セラミックコンデンサを実現できる。
10・・・半導体セラミック層
20・・・内部電極層
30・・・半導体コンデンサ素体
40・・・外部電極
100・・・(バリスタ機能付き)半導体セラミックコンデンサ
20・・・内部電極層
30・・・半導体コンデンサ素体
40・・・外部電極
100・・・(バリスタ機能付き)半導体セラミックコンデンサ
Claims (4)
- 半導体セラミック層と内部電極層とが交互に積層されてなる半導体コンデンサ素体と、該コンデンサ素体の両端部に前記内部電極層と電気的に接続された外部電極とを有するバリスタ機能付き積層型半導体セラミックコンデンサであって、
前記半導体セラミック層は、
チタン酸ストロンチウムを主成分とし、かつSrとTiのモル比が1.020<Sr/Ti<1.100であり、
Ti100モルに対して、希土類元素を1.2モル以上3.2モル以下、および、Mn、Co、Ni、Crのうち少なくとも1種を0.30モル以上1.00モル以下含む半導体セラミック組成物で形成されており、
平均結晶粒子径が0.05μm以上1.00μm以下であり、
かつ結晶相としてSrTiO3およびSr3Ti2O7を含むことを特徴とするバリスタ機能付き積層型半導体セラミックコンデンサ。 - 前記半導体セラミック組成物は、Sr100モルに対してBaを10モル以上30モル以下含むことを特徴とする、請求項1に記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
- 前記希土類元素が、La、Ce、Pr、Nd、Sm、Eu、Gdのうち少なくとも1種類であることを特徴とする、請求項1または2に記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
- 前記半導体セラミック組成物は、Ti100モルに対して、SiO2、Li-Ti酸化物、B-Si酸化物、Ba-Ca-Si酸化物のうち少なくとも1種以上の化合物を0.01モル以上0.1モル以下含むことを特徴とする、請求項1〜3のいずれか一項に記載のバリスタ機能付き積層型半導体セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059681A JP2014187102A (ja) | 2013-03-22 | 2013-03-22 | バリスタ機能付き積層型半導体セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059681A JP2014187102A (ja) | 2013-03-22 | 2013-03-22 | バリスタ機能付き積層型半導体セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187102A true JP2014187102A (ja) | 2014-10-02 |
Family
ID=51834422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059681A Pending JP2014187102A (ja) | 2013-03-22 | 2013-03-22 | バリスタ機能付き積層型半導体セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014187102A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10607777B2 (en) | 2017-02-06 | 2020-03-31 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
CN114751736A (zh) * | 2022-05-18 | 2022-07-15 | 合肥工业大学 | 一种高介电、高耐压的SrTiO3介电陶瓷的绝缘骨架调控方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275273A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品の製造方法 |
JPH0878269A (ja) * | 1994-08-31 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 粒界絶縁型半導体セラミックコンデンサの製造方法 |
WO2008004389A1 (fr) * | 2006-07-03 | 2008-01-10 | Murata Manufacturing Co., Ltd. | Condensateur céramique semi-conducteur superposé doté d'une fonction de varistance et procédé permettant de le fabriquer |
-
2013
- 2013-03-22 JP JP2013059681A patent/JP2014187102A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275273A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品の製造方法 |
JPH0878269A (ja) * | 1994-08-31 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 粒界絶縁型半導体セラミックコンデンサの製造方法 |
WO2008004389A1 (fr) * | 2006-07-03 | 2008-01-10 | Murata Manufacturing Co., Ltd. | Condensateur céramique semi-conducteur superposé doté d'une fonction de varistance et procédé permettant de le fabriquer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10607777B2 (en) | 2017-02-06 | 2020-03-31 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
US11295895B2 (en) | 2017-02-06 | 2022-04-05 | KYOCERA AVX Components Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
CN114751736A (zh) * | 2022-05-18 | 2022-07-15 | 合肥工业大学 | 一种高介电、高耐压的SrTiO3介电陶瓷的绝缘骨架调控方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666269B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ及びその製造方法 | |
JP4991564B2 (ja) | 積層セラミックコンデンサ | |
JP6809528B2 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
EP0988637B1 (en) | Ceramic multilayer capacitor | |
JP6801707B2 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
JP5211262B1 (ja) | 積層セラミックコンデンサ | |
US10490350B2 (en) | Dielectric composition, dielectric element, electronic component and multi-layer electronic component | |
US20120075768A1 (en) | Dielectric ceramic composition and manufacturing method thereof, and ceramic electronic device | |
WO2017163842A1 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
US10438745B2 (en) | Dielectric composition, dielectric element, electronic component and laminated electronic component | |
JP2012051755A (ja) | 誘電体磁器組成物およびセラミック電子部品 | |
JPWO2007139061A1 (ja) | 半導体セラミック、積層型半導体セラミックコンデンサ、半導体セラミックの製造方法、及び積層型半導体セラミックコンデンサの製造方法 | |
WO2012105436A1 (ja) | 半導体セラミックとその製造方法、及びバリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP2007180297A (ja) | 半導体セラミック、及び積層型半導体セラミックコンデンサ、並びに半導体セラミックの製造方法 | |
JP5397341B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ | |
EP3326177A1 (en) | Multi-layer ceramic capacitor | |
EP3326182A1 (en) | Dielectric composition, dielectric element, electronic component and laminated electronic component | |
KR20240063847A (ko) | 적층 세라믹 커패시터 | |
JP5846398B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP2014187102A (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ | |
KR20120112173A (ko) | 반도체 세라믹 및 적층형 반도체 세라믹 콘덴서 | |
JP2011132071A (ja) | 誘電体セラミックス材料の製造方法 | |
JP2005187218A (ja) | 誘電体磁器および積層型電子部品、並びに積層型電子部品の製法 | |
JP2013201183A (ja) | 積層セラミックコンデンサ | |
JP2004292271A (ja) | 誘電体磁器及びその製法並びに積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |