JP2014179533A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2014179533A JP2014179533A JP2013053710A JP2013053710A JP2014179533A JP 2014179533 A JP2014179533 A JP 2014179533A JP 2013053710 A JP2013053710 A JP 2013053710A JP 2013053710 A JP2013053710 A JP 2013053710A JP 2014179533 A JP2014179533 A JP 2014179533A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum
- capacitor
- insulating oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の半導体装置においては、その応用機器における要求と製造技術の発達等に伴い、さらなる大容量化並びに高集積化が図られている。このようなＤＲＡＭにおいては、１つのセルが、１つのトランジスタと１つのキャパシタとからなるとともに、トランジスタのソース端子はキャパシタが直列に接続され、データとなる電荷がキャパシタに蓄積される。さらに、ＤＲＡＭの基本回路側においては、抵抗素子は必要無いものの、センスアンプ回路側においては、抵抗体等の素子が必要となる。 2. Description of the Related Art In recent years, in a semiconductor device such as a DRAM (Dynamic Random Access Memory), further increase in capacity and higher integration have been achieved in accordance with demands in the applied equipment and development of manufacturing technology. In such a DRAM, one cell is composed of one transistor and one capacitor, and the capacitor is connected in series to the source terminal of the transistor, and electric charge as data is accumulated in the capacitor. Further, although a resistance element is not required on the basic circuit side of the DRAM, an element such as a resistor is required on the sense amplifier circuit side.
上述したキャパシタは、一般に、キャパシタ膜が上部電極と下部電極との間に挟まれてなる構造を有しており、キャパシタ膜を介して電荷が蓄積される。このようなキャパシタの容量絶縁膜としては、従来より、五酸化タンタル（Ｔａ２Ｏ５）、酸化イットリウム（Ｙ２Ｏ３）、二酸化ハフニウム（ＨｆＯ２）等の様々な酸化物が用いられてきた。また、近年では、半導体装置の大容量化の要求を満たすためには大きな誘電容量を確保する必要があることから、キャパシタ膜として比誘電率の大きな五酸化タンタルが好適に用いられるようになっており、各種のキャパシタ構造が提案されている（例えば、特許文献１〜３等を参照）。
The capacitor described above generally has a structure in which a capacitor film is sandwiched between an upper electrode and a lower electrode, and charges are accumulated through the capacitor film. Conventionally, various oxides such as tantalum pentoxide (Ta 2 O 5 ), yttrium oxide (Y 2 O 3 ), and hafnium dioxide (HfO 2 ) have been used as the capacitor insulating film of such a capacitor. . In recent years, tantalum pentoxide having a large relative dielectric constant has been suitably used as a capacitor film because it is necessary to ensure a large dielectric capacity in order to satisfy the demand for a large capacity of semiconductor devices. Various capacitor structures have been proposed (see, for example,
このような、五酸化タンタルからなるキャパシタ膜を有するキャパシタが備えられた半導体装置を製造する場合には、例えば、図６に示す模式図のように、下部電極、あるいは、シリコン酸化膜等からなる絶縁酸化膜上に五酸化タンタル膜を成膜した後、その上に上部電極を形成する。この際、成膜後の五酸化タンタル膜にアニールを施すことによってこの膜を結晶化することで、比誘電率の大きなキャパシタ膜が得られる。 When manufacturing such a semiconductor device provided with a capacitor having a capacitor film made of tantalum pentoxide, for example, as shown in the schematic diagram of FIG. 6, it is made of a lower electrode, a silicon oxide film, or the like. After forming a tantalum pentoxide film on the insulating oxide film, an upper electrode is formed thereon. At this time, by annealing the formed tantalum pentoxide film to crystallize the film, a capacitor film having a large relative dielectric constant can be obtained.
しかしながら、特許文献１〜３等に記載の従来の半導体装置では、その製造時、容量絶縁膜上への電極形成工程を設け、且つ、別途、抵抗体を形成する工程が必要となることから、プロセスフローが非常に長くなるという問題がある。また、キャパシタ膜を五酸化タンタルから成膜する場合、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法を用いる必要があることから単膜での形成となり、スパッタリング法によって形成される電極とは別の工程とする必要があった。このため、工程の増加に伴う生産性の低下が避けられず、また、製造コストが増大するという問題があった。
However, in the conventional semiconductor devices described in
本発明は上記課題に鑑みてなされたものであり、プロセスフローにおける工程を削減でき、生産性に優れた半導体装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device that can reduce steps in the process flow and has excellent productivity, and a manufacturing method thereof.
本発明者等は、上述のような、同一セル内にキャパシタ及び抵抗素子が設けられる半導体装置を得るにあたり、その構造とプロセスフローについて鋭意検討を行った。この結果、窒化タンタル（ＴａＮ）からなる膜をパターン形成し、このＴａＮ膜を覆うように絶縁酸化膜を形成した後、この絶縁酸化膜の表面からランプアニールを施すことにより、ＴａＮ膜の上層部のみを酸化タンタル膜に改質できることを知見した。そして、このような構造及びプロセスフローを、半導体装置におけるキャパシタ及び抵抗素子の両方に適用することで、従来に較べて大幅に工程を削減でき、生産性を大幅に向上させることが可能となることを見出し、本発明を完成させた。 In order to obtain a semiconductor device in which a capacitor and a resistance element are provided in the same cell as described above, the present inventors have conducted intensive studies on the structure and process flow. As a result, a film made of tantalum nitride (TaN) is patterned, an insulating oxide film is formed so as to cover the TaN film, and then lamp annealing is performed from the surface of the insulating oxide film, whereby the upper layer portion of the TaN film It was found that only tantalum oxide film can be modified. And, by applying such a structure and process flow to both the capacitor and the resistance element in the semiconductor device, the number of processes can be greatly reduced compared to the conventional case, and the productivity can be greatly improved. The present invention was completed.
すなわち、本発明に係る半導体装置は、基板上に設けられた第１絶縁酸化膜上に形成されてなり、該第１絶縁酸化膜側の下層部が窒化タンタルからなる膜とされるとともに、上層部が酸化タンタルからなる膜とされた、複数のタンタル酸化窒化膜を具備することを特徴とする。
また、本発明に係る半導体装置は、上記構成において、前記複数のタンタル酸化窒化膜における前記上層部が、Ｔａ２Ｏ５からなることが好ましい。
That is, the semiconductor device according to the present invention is formed on the first insulating oxide film provided on the substrate, the lower layer portion on the first insulating oxide film side is a film made of tantalum nitride, and the upper layer It comprises a plurality of tantalum oxynitride films, the part of which is a film made of tantalum oxide.
In the semiconductor device according to the present invention, in the above structure, the upper layer portion of the plurality of tantalum oxynitride films is preferably made of Ta 2 O 5 .
また、本発明に係る半導体装置は、上記構成において、前記複数のタンタル酸化窒化膜が、抵抗体を構成する第１のタンタル酸化窒化膜と、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ構造のキャパシタ膜を構成する第２のタンタル酸化窒化膜とからなることが好ましい。
また、本発明に係る半導体装置は、上記構成において、さらに、前記抵抗体を構成する第１のタンタル酸化窒化膜の下層部に接続された一対の第１の電極と、前記キャパシタを構成する第２のタンタル酸化窒化膜に接続され、一方が上層部に接続されたキャパシタ上部電極であり、他方が下層部に接続されたキャパシタ下部電極である一対の第２の電極と、を具備することが好ましい。
In the semiconductor device according to the present invention, in the above structure, the plurality of tantalum oxynitride films constitutes a first tantalum oxynitride film constituting a resistor and a capacitor film having a metal-insulator-metal structure. 2 tantalum oxynitride films.
The semiconductor device according to the present invention further includes a pair of first electrodes connected to a lower layer portion of the first tantalum oxynitride film constituting the resistor and the capacitor constituting the capacitor. And a pair of second electrodes which are connected to the upper tantalum oxynitride film, one of which is a capacitor upper electrode connected to the upper layer portion and the other is a capacitor lower electrode connected to the lower layer portion. preferable.
また、本発明に係る半導体装置は、前記第２のタンタル酸化窒化膜に接続された一対の第２電極の内、前記キャパシタ上部電極が配線層を兼ねた構成としても良い。
また、本発明に係る半導体装置は、前記第２のタンタル酸化窒化膜に接続された一対の第２電極が、前記キャパシタ上部電極及び前記キャパシタ下部電極の各々が配線層に接続された構成としても良い。
The semiconductor device according to the present invention may have a configuration in which the capacitor upper electrode also serves as a wiring layer among a pair of second electrodes connected to the second tantalum oxynitride film.
In the semiconductor device according to the present invention, the pair of second electrodes connected to the second tantalum oxynitride film may have a configuration in which each of the capacitor upper electrode and the capacitor lower electrode is connected to a wiring layer. good.
次に、本発明に係る半導体装置の製造方法は、基板上に形成された第１絶縁酸化膜上にタンタル窒化膜を形成する工程と、前記タンタル窒化膜にランプアニールを施して、前記タンタル窒化膜の上層部を酸化させることで酸化タンタルからなる膜とすることにより、タンタル酸化窒化膜を形成する工程を備えることを特徴とする。
また、本発明に係る半導体装置の製造方法は、上記構成において、前記タンタル酸化窒化膜を形成する工程が、前記タンタル窒化膜に対するランプアニールを酸素含有雰囲気下で行うことが好ましい。
また、本発明に係る半導体装置の製造方法は、上記構成において、前記タンタル窒化膜を形成する工程が、さらに、前記第１絶縁酸化膜上に形成したタンタル窒化膜をパターン形成することで、複数のタンタル窒化膜を形成し、前記タンタル酸化窒化膜を形成する工程が、前記複数のタンタル窒化膜の表面からランプアニールを施すことにより、上層部が酸化タンタルからなる膜とされた第１及び第２のタンタル酸化窒化膜を形成し、さらに、前記第１及び第２のタンタル酸化窒化膜及び前記第１絶縁酸化膜を覆うように第２絶縁酸化膜を形成する工程と、前記第２絶縁酸化膜を貫通して、前記第１のタンタル酸化窒化膜の下層部に接続する一対の第１の電極を形成する工程と、前記第２絶縁酸化膜を貫通して、一方が、前記第２のタンタル酸化窒化膜の上層部に接続するキャパシタ上部電極であり、他方が、さらに前記第２のタンタル酸化窒化膜の上層部を貫通して下層部に接続するキャパシタ下部電極である一対の第２の電極を形成する工程と、を備える方法とすることができる。
Next, a method for manufacturing a semiconductor device according to the present invention includes a step of forming a tantalum nitride film on a first insulating oxide film formed on a substrate, and subjecting the tantalum nitride film to lamp annealing, so that the tantalum nitride is formed. A step of forming a tantalum oxynitride film by oxidizing the upper layer portion of the film into a film made of tantalum oxide is provided.
In the method for manufacturing a semiconductor device according to the present invention, in the above structure, the step of forming the tantalum oxynitride film preferably performs lamp annealing on the tantalum nitride film in an oxygen-containing atmosphere.
Further, in the method of manufacturing a semiconductor device according to the present invention, in the above configuration, the step of forming the tantalum nitride film further includes patterning the tantalum nitride film formed on the first insulating oxide film. Forming the tantalum nitride film, and forming the tantalum oxynitride film by performing lamp annealing from the surfaces of the plurality of tantalum nitride films, whereby the first and second layers are formed of tantalum oxide. Forming a second tantalum oxynitride film, and further forming a second insulating oxide film so as to cover the first and second tantalum oxynitride films and the first insulating oxide film; and Forming a pair of first electrodes penetrating the film and connecting to a lower layer portion of the first tantalum oxynitride film; penetrating the second insulating oxide film, one of the second electrodes tantalum A pair of second electrodes which are capacitor upper electrodes connected to the upper layer portion of the oxynitride film, and the other is a capacitor lower electrode which penetrates the upper layer portion of the second tantalum oxynitride film and connects to the lower layer portion Forming the step.
上記本発明に係る半導体装置によれば、複数のタンタル酸化窒化膜（第１及び第２のタンタル酸化窒化膜）が、それぞれ上層部が酸化タンタルからなる膜とされたものなので、同一の層構造を有しながら、各々がキャパシタ並びに抵抗素子として機能するものとなる。これにより、キャパシタ及び抵抗素子を同一の工程で形成することが可能となり、生産効率に優れた半導体装置が実現できる。 According to the semiconductor device according to the present invention, since the plurality of tantalum oxynitride films (first and second tantalum oxynitride films) are films whose upper layers are each made of tantalum oxide, the same layer structure Each of them functions as a capacitor and a resistance element. As a result, the capacitor and the resistance element can be formed in the same process, and a semiconductor device excellent in production efficiency can be realized.
また、上記本発明に係る半導体装置の製造方法によれば、基板上に形成された第１絶縁酸化膜上にタンタル窒化膜を形成し、このタンタル窒化膜及び前記第１絶縁酸化膜を覆うように第２絶縁酸化膜を形成した後、ランプアニールを施してタンタル窒化膜の上層部を酸化させて酸化タンタルからなる膜とすることにより、タンタル酸化窒化膜を形成する工程を備える方法を採用することで、同一の層構造を有する複数のタンタル酸化窒化膜（第１及び第２のタンタル酸化窒化膜）を、それぞれキャパシタ及び抵抗素子として同一の工程で形成することが可能となる。これにより、プロセスフローにおける工程を削減でき、生産性が向上するとともに、製造コストを低減することが可能となる。 According to the method for manufacturing a semiconductor device of the present invention, a tantalum nitride film is formed on the first insulating oxide film formed on the substrate, and the tantalum nitride film and the first insulating oxide film are covered. After the second insulating oxide film is formed, a method including a step of forming a tantalum oxynitride film by performing lamp annealing to oxidize the upper layer portion of the tantalum nitride film to form a film made of tantalum oxide is adopted. Thus, a plurality of tantalum oxynitride films (first and second tantalum oxynitride films) having the same layer structure can be formed in the same process as a capacitor and a resistance element, respectively. As a result, steps in the process flow can be reduced, productivity can be improved, and manufacturing costs can be reduced.
なお、本発明において説明するＭｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ（ＭＩＭ）構造とは、電極（金属）／キャパシタ膜（絶縁体）／電極（金属）の積層構造、即ち、容量絶縁膜である第２のタンタル酸化窒化膜を電極で挟み込んだ構造を言う。このようなＭＩＭ構造を有するキャパシタは、比誘電率が高いので、大容量化することが可能になる。 The metal-insulator-metal (MIM) structure described in the present invention is an electrode (metal) / capacitor film (insulator) / electrode (metal) laminated structure, that is, a second tantalum which is a capacitive insulating film. A structure in which an oxynitride film is sandwiched between electrodes. Since the capacitor having such an MIM structure has a high relative dielectric constant, it is possible to increase the capacity.
本発明に係る半導体装置及びその製造方法によれば、同一の層構造を有する複数のタンタル酸化窒化膜が、それぞれキャパシタ並びに抵抗素子として機能するので、抵抗体をなすタンタル酸化窒化膜（第１のタンタル酸化窒化膜）及びキャパシタをなすタンタル酸化窒化膜（第２のタンタル酸化窒化膜）の両方を同一の工程で形成することが可能となる。また、キャパシタを構成する第２のタンタル酸化窒化膜が、シリコン酸化膜等からなる容量絶縁膜で覆われていない構成とすることで、大きな単位容量が得られるとともに、膜厚の制御が容易になる。従って、プロセスフローにおける工程を削減でき、生産性及び素子特性に優れた半導体装置が実現できる。 According to the semiconductor device and the manufacturing method thereof according to the present invention, the plurality of tantalum oxynitride films having the same layer structure function as a capacitor and a resistance element, respectively. It is possible to form both the tantalum oxynitride film) and the tantalum oxynitride film (second tantalum oxynitride film) forming the capacitor in the same process. In addition, since the second tantalum oxynitride film constituting the capacitor is not covered with a capacitor insulating film made of a silicon oxide film or the like, a large unit capacity can be obtained and the film thickness can be easily controlled. Become. Accordingly, the number of steps in the process flow can be reduced, and a semiconductor device excellent in productivity and element characteristics can be realized.
以下に、本発明の実施形態である半導体装置及びその製造方法について、図１〜５を適宜参照しながら説明する。なお、以下の説明において参照する図は、半導体装置等の構成を説明するためのものであり、図示される各部の大きさや厚さ、寸法等は、実際の半導体装置等の寸法関係と異なる場合がある。 Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to FIGS. Note that the drawings referred to in the following description are for explaining the configuration of the semiconductor device, etc., and the size, thickness, dimensions, etc. of each part shown are different from the dimensional relationship of the actual semiconductor device, etc. There is.
図１は、本実施形態の半導体装置の一例を示す断面模式図である。図１に示す半導体装置１には、基板１１上に設けられた第１絶縁酸化膜１２上に形成されてなり、上層部１０Ｂ、２０Ｂが酸化タンタルからなる膜とされるとともに、下層部１０Ａ、２０Ａがタンタルからなる窒化膜とされた第１及び第２のタンタル酸化窒化膜（複数のタンタル酸化窒化膜）１０、２０が備えられている。また、図示例においては、第１及び第２のタンタル酸化窒化膜１０、２０の上層部１０Ｂ、２０Ｂが、下層部１０Ａ、２０Ａの側面を覆うように形成されている。また、本実施形態の半導体装置１は、第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０並びに第１絶縁酸化膜１２を覆うように第２絶縁酸化膜１４が形成されている。
FIG. 1 is a schematic cross-sectional view showing an example of the semiconductor device of this embodiment. The
そして、図示例の半導体装置１は、抵抗体を構成する第１のタンタル酸化窒化膜１０の下層部１０Ａに接続された一対のビア（第１の電極）１５ａ、１５ｂを備えている。さらに、半導体装置１は、キャパシタ膜を構成する第２のタンタル酸化窒化膜２０に接続され、一方が上層部２０Ｂに接続されたキャパシタ上部電極１９であり、他方が下層部２０Ａに接続されたキャパシタ下部電極１６である、一対の第２の電極を具備している。
The illustrated
本実施形態の半導体装置１は、第１絶縁酸化膜１２の上に設けられた第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０に関し、各々の下層部１０Ａ、２０Ａが窒化タンタルからなる膜であるとともに、上層部１０Ｂ、２０Ｂが酸化タンタルからなる膜とされている。これは、詳細を後述するが、第１絶縁酸化膜１２上に成膜された第１のＴａＮ膜及び第２のＴａＮ膜が、ランプアニールによって各々の一部が酸化され、上層部のみが五酸化タンタル（Ｔａ２Ｏ５）とされてなるものである。
The
また、図１に示す例の半導体装置１は、シリコン基板等からなる基板１１に図示略の種々のトランジスタ等が作り込まれてなるものである。そして、基板１１上に設けられた第１絶縁酸化膜１２の上に、抵抗体として第１のタンタル酸化窒化膜１０が形成され、さらに、キャパシタ膜として第２のタンタル酸化窒化膜２０が形成されることで、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造のキャパシタが構成される。
Further, the
また、半導体装置１においては、上述したビア１５ａ、１５ｂが、第２絶縁酸化膜１４及び第１のタンタル酸化窒化膜１０の上層部１０Ｂを貫通して設けられている。また、キャパシタ下部電極１６は、第２絶縁酸化膜１４及び第２のタンタル酸化窒化膜２０の上層部２０Ｂを貫通して設けられており、さらに、キャパシタ上部電極１９は、第２絶縁酸化膜１４を貫通するように、第２のタンタル酸化窒化膜２０の上層部２０Ｂと接続されている。またさらに、第２絶縁酸化膜１４上には、ビア１５ａ、１５ｂ、１６にそれぞれ接続する複数の第１配線層１８ａ、１８ｂ、１８ｃが形成されている。
In the
また、図示例では、さらに、基板１１に、第２絶縁酸化膜１４及び第１絶縁酸化膜１２を貫通して設けられるビア１７ａ、１７ｂが接続されている。また、第２絶縁酸化膜１４上には、各々がビア１７ａ、１７ｂと接続される第１配線層１８ｄ、１８ｅが形成されている。
Further, in the illustrated example, vias 17 a and 17 b provided through the second insulating
また、第１配線層１８ａ〜１８ｅ、キャパシタ上部電極１９、及び、これら第１配線層１８ａ〜１８ｅの形成箇所を除いた第２絶縁酸化膜１４上の全面には、第３絶縁酸化膜３０が形成されている。また、この第３絶縁酸化膜３０には、第１配線層１８ｃ、１８ｄ、１８ｅ、並びに、キャパシタ上部電極１９に到達する計４箇所のビアホールが形成されており、このビアホールの中に導電物質が埋め込まれることで、ビア３１ａ〜３１ｄが、第１配線層１８ｃ〜１８ｅ、並びに、キャパシタ上部電極１９と接続するように設けられている。さらに、第３絶縁酸化膜３０上には、各々がビア３１ａ〜３１ｄに接続される第２配線層３２ａ〜３２ｄがパターニングされて形成されている。
A third insulating
次に、第２配線層３２ａ〜３２ｄ上、及び、この第２配線層３２ａ〜３２ｄの形成箇所を除いた第３絶縁酸化膜３０上の全面には、第４絶縁酸化膜４０が形成されている。また、この第４絶縁酸化膜４０には、第２配線層３２ａ〜３２ｄに到達する４箇所のビアホールが形成されており、このビアホールの中に、第２配線層３２ａ〜３２ｄに接続するようにビア４１ａ〜４１ｄが形成されている。
Next, a fourth insulating
さらに、本実施形態では、第４絶縁酸化膜４０の上に、各々がビア４１ａ〜４１ｄに接続される上部配線層４２ａ〜４２ｄが設けられている。そして、上部配線層４２ａ〜３２ｄ上、及び、この上部配線層４２ａ〜４２ｄの形成箇所を除いた第４絶縁酸化膜４０上の全面には、上部絶縁膜５０が形成されている。
Further, in the present embodiment, upper wiring layers 42 a to 42 d connected to the vias 41 a to 41 d are provided on the fourth insulating
本実施形態においては、上述したように、窒化タンタル（ＴａＮ）からなる膜である下層部１０Ａと、酸化タンタル（Ｔａ２Ｏ５）からなる膜である膜上層部１０Ｂとを備える第１のタンタル酸化窒化膜１０が、半導体装置１内における抵抗体として機能する。
一方、図１に示すように、窒化タンタル（ＴａＮ）からなる膜である下層部２０Ａと、酸化タンタル膜（Ｔａ２Ｏ５）からなる膜である上層部２０Ｂとを備え、キャパシタ膜として設けられる第２のタンタル酸化窒化膜２０は、下層部２０Ａにキャパシタ下部電極１６が接続され、上層部２０Ｂにキャパシタ上部電極１９が接続される。これにより、本実施形態では、第２のタンタル酸化窒化膜２０、キャパシタ下部電極１６及びキャパシタ上部電極１９からなる、いわゆるＭＩＭ構造のキャパシタが構成されている。
In the present embodiment, as described above, the first tantalum including the
On the other hand, as shown in FIG. 1, a
本実施形態では、略同一の層構造を有する第１のタンタル酸化窒化膜１０と第２のタンタル酸化窒化膜２０が、それぞれ抵抗体とキャパシタ膜として、異なる機能を有する膜として構成されている。また、第２のタンタル酸化窒化膜２０の下層部２０Ａは、キャパシタ構造における下部電極としても機能する。このような構成を採用することにより、詳細を後述するように、良好な特性を有するキャパシタ並びに抵抗素子を、最小限の工程数で形成することができるので、生産性が大幅に向上するとともに、製造コストを低減することが可能となる。
In the present embodiment, the first
また、本実施形態の半導体装置１によれば、キャパシタを構成する第２のタンタル酸化窒化膜２０が、シリコン酸化膜等からなる容量絶縁膜で覆われていない構成なので、大きな単位容量が得られるとともに、膜厚の制御が容易になるという効果がある。
Further, according to the
なお、本実施形態において、第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０の各膜は、上層部１０Ｂ、２０Ｂの厚さが各々１０〜１５ｎｍの範囲であることが好ましい。また、下層部１０Ａ、２０Ａの厚さは、各々１０〜１５ｎｍの範囲であることが好ましい。さらに、これら、下層部１０Ａ、２０Ａと上層部１０Ｂ、２０Ｂとの合計厚さ、即ち、第１のタンタル酸化窒化膜１０あるいは第２のタンタル酸化窒化膜２０としての全体厚さが２０〜４０ｎｍであることが好ましい。各膜の厚さが上記範囲であれば、抵抗体あるいはキャパシタ膜としての良好な特性と、高い生産性を両立させることが可能となる。各膜の厚さが上記範囲の下限未満だと、抵抗体あるいはキャパシタ膜としての特性が確保出来ず、半導体装置としての性能が低下するおそれがある。また、各膜の厚さが上記範囲の上限を超えると、工程時間が長くなって生産性が低下するおそれがある。
なお、上述したように、図１に示す例の第１及び第２のタンタル酸化窒化膜１０、２０は、上層部１０Ｂ、２０Ｂが下層部１０Ａ、２０Ａの側面を覆うように延設されているが、この側面に延設された位置の上層部１０Ｂ、２０Ｂについても、上記同様の厚さであることが好ましい。
In the present embodiment, each of the first
As described above, the first and second
次に、図１に示す本実施形態の半導体装置１を製造する方法について詳述する。
本実施形態の半導体装置１の製造方法は、基板１１上に形成された第１絶縁酸化膜１２上にタンタル窒化膜を形成する工程と、このタンタル窒化膜にランプアニールを施して酸化させることで複数のタンタル酸化窒化膜を形成する工程を備える。より具体的には、本実施形態の製造方法は、基板１１上に形成された第１絶縁酸化膜１２上にＴａＮからなる複数のタンタル窒化膜（第１及び第２のタンタル窒化膜：図１中に示す第１及び第２のタンタル酸化窒化膜１０、２０を参照）を形成する工程と、これら複数のタンタル窒化膜、即ち、第１及び第２のタンタル窒化膜の表面からランプアニールを施して、第１及び第２のタンタル窒化膜の上層部（図１中に示す上層部１０Ｂ、２０Ｂを参照）を酸化させて酸化タンタルからなる膜とすることにより、第１及び第２のタンタル酸化窒化膜１０、２０を形成する工程と、を備える方法である。
Next, a method for manufacturing the
The manufacturing method of the
また、本実施形態の製造方法では、さらに、第１及び第２のタンタル酸化窒化膜１０、２０及び第１絶縁酸化膜１２を覆うように第２絶縁酸化膜１４を形成する工程と、第２絶縁酸化膜１４を貫通して、第１のタンタル酸化窒化膜１０の下層部１０Ｂに接続する一対のビア（第１の電極）１５ａ、１５ｂを形成する工程と、第２絶縁酸化膜１４を貫通して、一方が第２のタンタル酸化窒化膜２０の上層部２０Ｂに接続するキャパシタ上部電極１９であり、他方が、さらに第２のタンタル酸化窒化膜２０の上層部２０Ｂを貫通して下層部２０Ａに接続するキャパシタ下部電極１６である第２の電極を形成する工程と、を備えている。
In the manufacturing method of the present embodiment, the second insulating
本実施形態の半導体装置１を製造する方法においては、まず、シリコン基板等からなる基板１１に、図示略の種々のトランジスタ等を作り込む。
次いで、図１に示すように、基板１１の表面上に第１絶縁酸化膜１２を形成する。この際、第１絶縁酸化膜１２の材料としては、例えば、ＳｉＯ２の他、ＢやＰを含むＢＰＳＧやＰＳＧ等を用いる。そして、必要に応じて、第１絶縁酸化膜１２に対して、ＣＭＰ等の平坦化処理を施した後に、ランプアニールを施しても良い。
In the method for manufacturing the
Next, as shown in FIG. 1, a first insulating
次に、第１絶縁酸化膜１２上に窒化タンタル（ＴａＮ）材料を堆積させた後、この窒化タンタルからなる膜を所定の寸法及び形状になるように加工し、第１のタンタル窒化膜と第２のタンタル窒化膜とにパターン形成する。これら第１及び第２のタンタル窒化膜は、詳細を後述するランプアニールを施すことにより、図１中に示すような、上層部１０Ｂ、２０Ｂが酸化された第１及び第２のタンタル酸化窒化膜１０、２０となるものである。
具体的には、例えば、第１絶縁酸化膜１２上の全面に、Ｔａ材料をターゲットとして用い、Ａｒ＋Ｎ２雰囲気中での反応性スパッタリング法によって窒化タンタルからなる膜を積層した後、この上にレジストパターンを形成する。そして、このレジストパターンをマスクとして、第１絶縁酸化膜１２上の全面に積層された窒化タンタルからなる膜をエッチングする。この際、第１絶縁酸化膜１２がエッチングストッパとして機能する。このような手順により、第１絶縁酸化膜１２上に、複数のタンタル窒化膜を形成する。
Next, after depositing a tantalum nitride (TaN) material on the first insulating
Specifically, for example, a film made of tantalum nitride is stacked on the entire surface of the first insulating
次に、上記のウェハに対してランプアニールを施すことにより、第１及び第２のタンタル窒化膜の上層部を酸化させ、例えば、五酸化タンタル（Ｔａ２Ｏ５）からなる上層部１０Ｂ、２０Ｂを有する第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０を形成する。
Next, lamp annealing is performed on the wafer to oxidize the upper layer portions of the first and second tantalum nitride films, for example,
具体的には、例えば、酸素含有雰囲気下で、ウェハの裏面側（基板１１側）からハロゲンランプで光を照射することにより、第１及び第２のタンタル窒化膜の表面側から、これら第１及び第２のタンタル窒化膜の上層部を酸化させるようなアニール効果を発現させる。この際、アニール温度は８００〜１０５０℃の範囲が好ましく、８００〜９５０℃の範囲がより好ましい。また、アニール時間は５〜３０秒の範囲が好ましく、５〜１０秒の範囲がより好ましい。また、本実施形態で行うランプアニールにおいては、基板１１に形成されたトランジスタ素子等に対する熱ダメージを避ける観点から、上記範囲で可能な限り低いアニール温度とすることがさらに好ましい。
Specifically, for example, the first and second tantalum nitride films are irradiated from the rear surface side (
上記条件でランプアニールを行うことにより、窒化タンタル材料からなる第１のタンタル窒化膜及び第２のタンタル窒化膜のうち、その上層部のみが酸化される。より詳細には、膜全体がＴａＮ材料から成膜された第１のタンタル窒化膜及び第２のタンタル窒化膜において、その上層部のみがＴａ２Ｏ５の組成に酸化される。このような手順により、Ｔａ２Ｏ５を主成分とする上層部１０Ｂ、２０Ｂを備えた同一の膜構造を有し、抵抗体として機能する第１のタンタル酸化窒化膜１０と、キャパシタ膜として機能する第２のタンタル酸化窒化膜２０とを、同時に形成することが可能となる。なお、図１に示すように、本実施形態においては、上記条件でアニールを行うことにより、第１及び第２のタンタル窒化膜の上層に加えて側面側の表面も酸化される。このため、図１に示すように、第１及び第２のタンタル酸化窒化膜１０、２０は、上層部１０Ｂ、２０Ｂが下層部１０Ａ、２０Ａの側面を覆うように形成される。
By performing lamp annealing under the above conditions, only the upper layer portion of the first tantalum nitride film and the second tantalum nitride film made of a tantalum nitride material is oxidized. More specifically, in the first tantalum nitride film and the second tantalum nitride film, which are entirely made of TaN material, only the upper layer portion thereof is oxidized to the composition of Ta 2 O 5 . By such a procedure, the first
なお、第１及び第２のタンタル酸化窒化膜１０、２０を形成するにあたり、例えば、Ｎ２雰囲気中での反応性スパッタリング法でＴａ２Ｎ３を形成した後、その上に、Ｏ２雰囲気中での反応性スパッタリング法でＴａ２Ｏ３を形成し、これらの積層膜にランプアニールを施すことで、膜質改善を行う方法とすることも可能である。
In forming the first and second
また、本実施形態においては、反応性スパッタリング法によって窒化タンタルからなる膜を形成し、パターニングの後、ランプアニール装置を用いてアニールを行う方法を例に説明しているが、これには限定されない。例えば、スパッタリング装置とランプアニール装置とが一体化された装置を用いて、これらの工程を連続的に行う方法としても良く、この場合には、生産性がさらに向上するという効果が得られる。 In this embodiment, a method of forming a film made of tantalum nitride by a reactive sputtering method and performing annealing using a lamp annealing apparatus after patterning is described as an example. However, the present invention is not limited to this. . For example, a method in which these steps are continuously performed using an apparatus in which a sputtering apparatus and a lamp annealing apparatus are integrated may be used, and in this case, an effect of further improving productivity can be obtained.
次に、本実施形態では、上記の第１及び第２のタンタル酸化窒化膜１０、２０、並びに、第１絶縁酸化膜１２を覆うように第２絶縁酸化膜１４を形成する。
具体的には、例えば、従来公知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、材料としてＳｉＨ４（シラン）ガスを用いて、第１絶縁酸化膜１２及び第１及び第２のタンタル酸化窒化膜１０、２０上にＳｉＯ２材料を積層させる方法で、第２絶縁酸化膜１４を形成することができる。また、この際、第１及び第２のタンタル酸化窒化膜１０、２０の他、第１絶縁酸化膜１２上において第１及び第２のタンタル酸化窒化膜１０、２０が形成されていない領域に、ＳｉＯ２膜を積層させることで、第２絶縁酸化膜１４を形成する。なお、上記のＣＶＤ法において、ＳｉＨ４ガスに代えてＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）を材料に用い、第１絶縁酸化膜１２上にＴＥＯＳ膜を積層することにより、ＳｉＯ２からなるシリコン酸化膜に代えて、ＴＥＯＳ酸化膜を形成しても良い。
Next, in this embodiment, the second insulating
Specifically, for example, by using a conventionally known CVD (Chemical Vapor Deposition) method, SiH 4 (silane) gas as a material, the first insulating
次に、本実施形態では、第２絶縁酸化膜１４及び第１のタンタル酸化窒化膜１０の上層部１０Ｂを貫通するように、第１のタンタル酸化窒化膜１０の下層部１０Ａの表面が露出するビアホールを形成するとともに、同様に、第２のタンタル酸化窒化膜２０の下層部２０Ａの表面が露出する下部電極ホールを形成する。この際、第２絶縁酸化膜１４上にレジスト膜を形成し、このレジスト膜をマスクとして、ウエットエッチングやドライエッチングによって各ホールを形成する。
Next, in the present embodiment, the surface of the
次いで、第２絶縁酸化膜１４、及び、各ホールによって露出した第１のタンタル酸化窒化膜１０並びに第２のタンタル酸化窒化膜２０の表面を覆うように、図示略の犠牲酸化膜を形成する。その後、犠牲酸化膜を除去することにより、第２絶縁酸化膜１４と、上記のビアホール及び下部電極ホールの内部を再び露出させる。
Next, a sacrificial oxide film (not shown) is formed so as to cover the surface of the second insulating
さらに、上記同様の方法により、第２絶縁酸化膜１４及び第１絶縁酸化膜１２を貫通して基板１１に到達するビアホールを形成する。
Further, via holes that reach the
次に、上記の各ビアホールの中に、アルミニウム、銅又はタングステン等の金属材料を、スパッタリング法、めっき法、ＣＶＤ法の各方法を適宜用いて堆積させることにより、電極であるビア１５ａ、１５ｂ、１７ａ、１７ｂの各々、並びに、キャパシタ下部電極１６を同時に形成する。
Next, a metal material such as aluminum, copper, or tungsten is deposited in each of the above-described via holes by appropriately using a sputtering method, a plating method, or a CVD method, whereby the
次に、第２絶縁酸化膜１４における、第２のタンタル酸化窒化膜２０に対応する位置に、第２のタンタル酸化窒化膜２０の上層部２０Ｂの表面が露出する上部電極ホールを、上記同様の方法を用いて形成する。
Next, an upper electrode hole in which the surface of the
次いで、第２絶縁酸化膜１４上に、各々がビア１５ａ、１５ｂ及びキャパシタ下部電極１６に接続するように第１配線層１８ａ、１８ｂ、１８ｃを、また、各々がビア１７ａ、１７ｂに接続するように第１配線層１８ｄ、１８ｅを、それぞれパターニング形成する。また、これと同時に、第２絶縁酸化膜１４に形成した上部電極ホールの内部に、第２のタンタル酸化窒化膜２０の上層部２０Ｂ側と接続するように、キャパシタ上部電極１９をパターニング形成する。
Next, on the second insulating
具体的には、まず、第２絶縁酸化膜１４上に、アルミニウム又は銅からなる金属層を、従来公知のスパッタリング法やＣＶＤ法等の成膜手段によって形成する。そして、この金属膜の上にレジストパターンを形成し、このレジストパターンをマスクとして、金属層を所望の配線パターンにパターニング形成することにより、第１配線層１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ、及び、キャパシタ上部電極１９を形成する。この際、キャパシタ上部電極１９は、上記の上部電極ホールから第２絶縁酸化膜１４の上面に露出するように形成する。
Specifically, first, a metal layer made of aluminum or copper is formed on the second insulating
次に、第１配線層１８ａ〜１８ｅ及びキャパシタ上部電極１９、並びに、これら各配線層の形成箇所を除いた第２絶縁酸化膜１４上の全面に、この第２絶縁酸化膜１４と同じ材料を用いて、第３絶縁酸化膜３０を形成する。
次いで、第３絶縁酸化膜３０に、上記同様のエッチング法により、第１配線層１８ｃ、１８ｄ、１８ｅ及びキャパシタ配線層１９に到達する計４箇所のビアホールを形成する。そして、このビアホールの中に、上記同様の材料並びに手順によって金属材料を埋め込むことで、第１配線層１８ｃ〜１８ｅ、並びに、キャパシタ上部電極１９と接続するようにビア３１ａ〜３１ｄを形成する。
Next, the same material as that of the second insulating
Next, a total of four via holes reaching the
次に、第３絶縁酸化膜３０上に、第２配線層３２ａ〜３２ｄを、各々がビア３１ａ〜３１ｄに接続されるように形成する。この際、上述した第１配線層１２を形成する際と同様の手順及び材料により、第２配線層３２ａ〜３２ｄを所望の配線パターンでパターニング形成することができる。
Next, second wiring layers 32a to 32d are formed on the third insulating
次に、本実施形態で説明する例においては、第２配線層３２ａ〜３２ｄ上、及び、この第２配線層３２ａ〜３２ｄの形成箇所を除いた第３絶縁酸化膜３０上の全面に、上記した第１絶縁酸化膜１２、第２絶縁酸化膜１４及び第３絶縁酸化膜３０と同じ材料を用いて第４絶縁酸化膜４０を形成する。
次に、第４絶縁酸化膜４０に、上記同様のエッチング法により、第２配線層３２ａ〜３２ｄに到達する計４箇所のビアホールを形成した後、このビアホールの中に、上記同様の材料並びに手順によって金属材料を埋め込むことで、第２配線層３２ａ〜３２ｄに接続するようにビア４１ａ〜４１ｄを形成する。
Next, in the example described in the present embodiment, the second wiring layers 32a to 32d and the entire surface of the third insulating
Next, a total of four via holes reaching the second wiring layers 32a to 32d are formed in the fourth insulating
次に、第４絶縁酸化膜４０の上に、上述した第１配線層１２及び第２配線層３２ａ〜３２ｄを形成する際と同様の手順及び材料により、各々がビア４１ａ〜４１ｄに接続される上部配線層４２ａ〜４２ｄを、所望の配線パターンでパターニング形成する。
そして、本実施形態では、上部配線層４２ａ〜３２ｄ上、及び、この上部配線層４２ａ〜４２ｄの形成箇所を除いた第４絶縁酸化膜４０上の全面に、上部絶縁膜５０を形成する。
以上のような手順により、本実施形態の半導体装置１を製造することができる。
Next, each of the
In this embodiment, the upper insulating
The
本実施形態の製造方法においては、第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０の各々の下層部１０Ａ、２０Ａを窒化タンタルからなる膜とし、上層部１０Ｂ、２０Ｂをランプアニールによって酸化タンタルからなる膜、即ち、Ｔａ２Ｏ５なる組成に改質する。これにより、第１のタンタル酸化窒化膜１０と第２のタンタル酸化窒化膜２０の両方を同一構造の膜として同時形成することができ、プロセスフローにおける工程の削減が可能になり、生産性が向上するとともに、製造コストの低減が可能となる。また、本実施形態では、上記構造を有する第２のタンタル酸化窒化膜２０をキャパシタ膜とし、これに、キャパシタ下部電極１６及びキャパシタ上部電極１９を接続させて形成することにより、簡便な工程で効率良くＭＩＭ構造のキャパシタを形成することが可能となる。
In the manufacturing method of the present embodiment, the
本実施形態において、窒化タンタル材料からなる第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０に対してランプアニールを施す工程により、その上層部１０Ｂ、２０Ｂが酸化されてＴａ２Ｏ５となる作用について、図３（ａ）、（ｂ）に示すグラフを用いて以下に説明する。図３（ａ）は、ＢＰＳＧからなる絶縁酸化膜上に形成された窒化タンタルからなる膜に、上地層としてシリコン酸化膜を形成し、所定の条件でランプアニールを施した後のＸＲＤ（Ｘ線回折）による調査結果を示すグラフである。図３（ａ）、（ｂ）においては、窒化タンタルからなる膜の表面から１０００Åの深さまでのＸＲＤを調べた結果について、入射角２θ（ｄｅｇ）を横軸に表し、回折強度（Ｃｏｕｎｔ）を縦軸に表している。また、図３（ｂ）は、ＢＰＳＧ（絶縁酸化膜）上に形成された窒化タンタルからなる膜の上に上地層を形成せず、また、ランプアニールを施さなかった場合の、窒化タンタルからなる膜のＸＲＤ分析結果を示すグラフである。
In the present embodiment, lamp annealing is performed on the first
図３（ａ）に示すように、８００℃の温度で５秒間のランプアニールを行った場合と、９５０℃で５秒間のランプアニールを行った場合では、低角度側、具体的には入射角２３（ｄｅｇ）前後の回折強度が高くなっており、これがＴａ２Ｏ５の回折ピークと考えられる。一方、７００℃の温度で５秒間のランプアニールを行った場合には、Ｔａ２Ｏ５の生成を示すような回折ピークが見られなかったことから、アニール温度は、この温度よりも高い方が好ましいことがわかる。 As shown in FIG. 3A, when the lamp annealing is performed at a temperature of 800 ° C. for 5 seconds and when the lamp annealing is performed at 950 ° C. for 5 seconds, the angle of incidence, specifically, the incident angle The diffraction intensity around 23 (deg) is high, which is considered to be a Ta 2 O 5 diffraction peak. On the other hand, when lamp annealing was performed at a temperature of 700 ° C. for 5 seconds, a diffraction peak indicating the generation of Ta 2 O 5 was not observed. Therefore, the annealing temperature should be higher than this temperature. It turns out that it is preferable.
上記結果に対して、図３（ｂ）に示すように、ランプアニールを施さなかった窒化タンタルからなる膜の場合には、上層部付近においてＴａ２Ｏ５の生成を示すような回折ピークが見られなかった。 In contrast to the above results, as shown in FIG. 3B, in the case of a film made of tantalum nitride that has not been subjected to lamp annealing, a diffraction peak indicating the generation of Ta 2 O 5 is observed in the vicinity of the upper layer portion. I couldn't.
また、上記同様、ＢＰＳＧからなる絶縁酸化膜上に形成された窒化タンタルからなる膜に、上地層としてシリコン酸化膜を形成し、所定の条件でランプアニールを施した後のタンタル酸化窒化膜について、電子エネルギー損失分光法（ＥＥＬＳ：Ｅｌｅｃｔｒｏｎ． Ｅｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、膜厚方向における励起スペクトルを分析した結果について以下に説明する。この際、電子エネルギー損失分光器として、日立ハイテクノロジーズ社製（製品番号：ＨＤ−２７００）のものを用い、タンタル酸化窒化膜の膜厚方向でスキャニングした。そして、この励起スペクトルの分析結果を、膜厚方向の位置を横軸、励起スペクトル強度を縦軸として、図４（ａ）のグラフに示した。さらに、上記のタンタル酸化窒化膜について、エネルギー分散型分光法（ＥＤＳ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−Ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）によって膜厚方向における組成（元素）分布を測定し、この分析結果を、膜厚方向の位置を横軸、組成（原子％）を縦軸として、図４（ｂ）のグラフに示した。 Similarly to the above, a tantalum oxynitride film after a silicon oxide film is formed as an upper layer on a film made of tantalum nitride formed on an insulating oxide film made of BPSG and lamp annealing is performed under predetermined conditions. The result of analyzing the excitation spectrum in the film thickness direction by electron energy loss spectroscopy (EELS: Electron. Energy-Loss Spectroscopy) will be described below. At this time, an electron energy loss spectrometer manufactured by Hitachi High-Technologies Corporation (product number: HD-2700) was used and scanned in the film thickness direction of the tantalum oxynitride film. The analysis result of the excitation spectrum is shown in the graph of FIG. 4A with the position in the film thickness direction as the horizontal axis and the excitation spectrum intensity as the vertical axis. Further, with respect to the tantalum oxynitride film, the composition (element) distribution in the film thickness direction was measured by energy dispersive spectroscopy (EDS), and the position of the film thickness direction was measured. FIG. 4B shows the graph with the horizontal axis and composition (atomic%) as the vertical axis.
図４（ａ）、（ｂ）のグラフに示すＥＥＬＳ線分析及びＥＤＳ分析の結果より、本発明に係る条件でアニールを施したタンタル酸化窒化膜は、上層側から、酸化タンタルからなる膜／窒化タンタルからなる膜が形成されているものと考えられる。従って、上記条件のアニールを施すことにより、タンタル窒化膜の上層部が効果的に酸化されていることが明らかである。 From the results of the EELS line analysis and EDS analysis shown in the graphs of FIGS. 4A and 4B, the tantalum oxynitride film annealed under the conditions according to the present invention is a film / nitridation made of tantalum oxide from the upper layer side. It is considered that a film made of tantalum is formed. Therefore, it is clear that the upper layer portion of the tantalum nitride film is effectively oxidized by annealing under the above conditions.
上記結果から、本発明で規定する層構造及びランプアニール条件を採用することにより、ＴａＮからなる第１のタンタル窒化膜及び第２のタンタル窒化膜の上層部を効果的にアニール酸化し、Ｔａ２Ｏ５の組成とすることで、抵抗体及びキャパシタ膜の何れに適用した場合においても、優れた特性を備える膜が得られることが明らかである。 From the above results, by adopting a layer structure and a lamp annealing conditions specified in the present invention, effectively annealed oxidizing an upper portion of the first tantalum nitride film and the second tantalum nitride film composed of TaN, Ta 2 It is apparent that a film having excellent characteristics can be obtained by applying the composition of O 5 to any of the resistor and the capacitor film.
なお、本実施形態においては、抵抗体を構成する第１のタンタル酸化窒化膜１０及びキャパシタ膜を構成する第２のタンタル酸化窒化膜２０を、最下層の第１絶縁酸化膜１２と第２絶縁酸化膜１４との間に設けた例を説明しているが、これには限定されない。例えば、詳細な図示を省略するが、第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０を、最上層の第３絶縁酸化膜３０と第４絶縁酸化膜４０との間に設けても良く、配置位置の選択の余裕度等により、適宜、設計することが可能である。
In the present embodiment, the first
また、本実施形態においては、図２に示す例のように、基板１１上の第１絶縁酸化膜１２の上に形成された第２のタンタル酸化窒化膜２０の上面側及び側面側を、キャパシタ配線層６０によって覆う構成としても良い。このような構成を採用した場合には、上部電極であるキャパシタ配線層６０が第２のタンタル酸化窒化膜２０の下面側以外の部分を覆っていることから、キャパシタとしての容量が大きくなるという効果が得られる。また、第２のタンタル酸化窒化膜２０が、キャパシタ配線層６０によって覆われていることから、外部、特に半導体装置１の上方からの外乱ノイズに対する耐性が向上する。また、上部電極であるキャパシタ配線層６０をドライエッチングで加工する際に、プラズマによる上層部２０Ｂ（Ｔａ２Ｏ５）及び下層部２０Ａ（ＴａＮ）の膜質や膜厚の変化や、これに伴う容量膜リークやＺＡＰ・ＴＺＤＢ等の容量膜パンクの問題といった、容量絶縁膜の信頼性の問題が発生するのを防止できる。また、キャパシタ配線層６０をドライエッチングで加工する際のオーバーエッチングにより、もともとの膜厚が薄い第２絶縁酸化膜１４や第２のタンタル酸化窒化膜２０の上層部２０Ｂ（Ｔａ２Ｏ５）がエッチングされてしまい、ＴａＮからなる下層部２０Ａが表出してしまうような問題が発生するのを防止できる。
In the present embodiment, as in the example shown in FIG. 2, the upper surface side and the side surface side of the second
また、本発明においては、図１に示すように、第２のタンタル酸化窒化膜２０に接続された一対の第２電極の内、キャパシタ上部電極１９が配線層を兼ねた構成を説明している。本実施形態では、このような構成を採用することにより、第１配線層（配線層）を形成する工程の一部を省略でき、生産性が向上するという効果が得られる。
Further, in the present invention, as shown in FIG. 1, the configuration in which the capacitor
一方、本発明においては、図１に示す例には限定されず、例えば、図５に示す例のように、第２のタンタル酸化窒化膜２０に接続された一対の第２電極を、それぞれ第２絶縁酸化膜１４を貫通して設けられる金属電極であるキャパシタ上部電極１９Ａ及びキャパシタ下部電極１６から構成し、これら各々の電極が第１配線層（配線層）に接続されてなる構成を採用することも可能である。このような構成を採用する場合、製造工程においては、まず、図１に示す例の場合と同様に、基板１１上に形成された第１絶縁酸化膜１２の上に、第２絶縁酸化膜１４Ａに覆われた第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０を形成する。次に、キャパシタ上部電極１９Ａの形成予定部分の第２絶縁酸化膜１４Ａを除去した後、この位置に、キャパシタ上部電極１９Ａを形成する。そして、第２絶縁酸化膜１４Ａにビアホールを形成した後、上記同様の金属材料を充填することにより、一対の第１電極であるビア１５ａ、１５ｂと、一対の第２電極であるキャパシタ下部電極１６を形成する。その後、第２絶縁酸化膜１４Ａに第１配線層を形成することにより、図５に例示するような、第２絶縁酸化膜１４Ａを貫通して設けられた一対の第１電極（ビア１５ａ、１５ｂ）及び一対の第２電極（キャパシタ下部電極１６、キャパシタ上部電極１９Ａ）の各々が、第１配線層（配線層）に接続されてなる構造が得られる。なお、上記工程において、例えば、キャパシタ上部電極１９Ａをパターニング形成した後に、第２絶縁酸化膜１４Ａを形成しても良い。
On the other hand, the present invention is not limited to the example shown in FIG. 1. For example, as in the example shown in FIG. 5, a pair of second electrodes connected to the second
図５に示す例によれば、上記構成及び工程を採用することで、図１に示す半導体装置１の場合と異なり、キャパシタ上部電極を形成するための第２絶縁酸化膜１４Ａのエッチング制御が不要となるので、特に、キャパシタ膜である第２のタンタル酸化窒化膜２０の単位容量がばらつくのを防止することが可能となる。
According to the example shown in FIG. 5, by adopting the above-described configuration and process, etching control of the second insulating
以上説明したような、本発明に係る半導体装置１によれば、第１のタンタル酸化窒化膜１０及び第２のタンタル酸化窒化膜２０が、それぞれ上層部１０Ｂ、２０Ｂが酸化タンタルからなる膜とされたものなので、同一の層構造を有しながら、各々がキャパシタ膜並びに抵抗体として機能するものとなる。これにより、キャパシタ及び抵抗体を同一の工程で形成することが可能となり、生産効率に優れた半導体装置が実現できる。
According to the
また、第１及び第２のタンタル酸化窒化膜１０、２０における上層部１０Ｂ、２０Ｂが、Ｔａ２Ｏ５を主成分とする組成からなることで、良好な特性を有するキャパシタ膜並びに抵抗体とすることが可能となる。
そして、第１のタンタル酸化窒化膜１０とビア１５ａ、１５ｂとからＴａＮ抵抗素子が構成され、さらに、第２のタンタル酸化窒化膜２０とキャパシタ下部電極１６及びキャパシタ上部電極１９とから、第２のタンタル酸化窒化膜２０をキャパシタ膜とするＭｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ構造のキャパシタが構成されていることで、より良好な特性を有するキャパシタ並びに抵抗素子とすることが可能となる。
また、キャパシタを構成する第２のタンタル酸化窒化膜２０が、シリコン酸化膜等からなる容量絶縁膜で覆われていない構成とすることで、大きな単位容量が得られるとともに、膜厚の制御が容易になる。
Further, the
The first
Further, since the second
また、本発明に係る半導体装置の製造方法によれば、第１絶縁酸化膜１２上に第１及び第２のタンタル窒化膜を形成した後、ランプアニールを施して第１及び第２のタンタル窒化膜の上層部を酸化タンタルからなる膜に改質することにより、第１及び第２のタンタル酸化窒化膜１０、２０を形成する方法なので、同一の層構造を有する第１及び第２のタンタル酸化窒化膜１０、２０を、それぞれキャパシタ膜及び抵抗体として同一の工程で形成することが可能となる。これにより、プロセスフローにおける工程を削減でき、生産性が向上するとともに、製造コストを低減することが可能となる。
また、第１及び第２のタンタル窒化膜に対してＯ２雰囲気下でランプアニールを施すことで、上層部を、Ｔａ２Ｏ５なる組成に改質する方法とすることにより、良好な特性を有するキャパシタ並びに抵抗素子を形成することが可能となる。
In addition, according to the method for manufacturing a semiconductor device of the present invention, the first and second tantalum nitride films are formed on the first insulating
In addition, by performing lamp annealing on the first and second tantalum nitride films in an O 2 atmosphere, the upper layer portion is modified to a composition of Ta 2 O 5 , thereby providing good characteristics. It is possible to form a capacitor and a resistance element.
本発明の半導体装置は、上記構成により、複数のタンタル酸化窒化膜、即ち、抵抗体をなす第１のタンタル酸化窒化膜及びキャパシタ膜をなす第２のタンタル酸化窒化膜の両方を同一の工程で形成することが可能となるので、生産効率が顕著に向上することから、半導体装置の分野において非常に有益である。 In the semiconductor device of the present invention, with the above structure, a plurality of tantalum oxynitride films, that is, both the first tantalum oxynitride film forming a resistor and the second tantalum oxynitride film forming a capacitor film are formed in the same process. Since it can be formed, the production efficiency is remarkably improved, which is very useful in the field of semiconductor devices.
１…半導体装置、１０…第１のタンタル酸化窒化膜（抵抗体）、１０Ａ…下層部（窒化タンタルからなる膜）、１０Ｂ…上層部（酸化タンタルからなる膜）、２０…第２のタンタル酸化窒化膜（キャパシタ膜）、２０Ａ…下層部（窒化タンタルからなる膜）、２０Ｂ…上層部（酸化タンタルからなる膜）、１１…基板、１２…第１絶縁酸化膜（絶縁酸化膜）、１４、１４Ａ…第２絶縁酸化膜、１５ａ、１５ｂ…ビア（一対の第１の電極）、１６…キャパシタ下部電極、１７ａ、１７ｂ、３１ａ、３１ｂ、３１ｃ、３１ｄ、４１ａ、４１ｂ、４１ｃ、４１ｄ…ビア（電極）、１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ…第１配線層、１９、１９Ａ…キャパシタ上部電極（配線層）、３０…第３絶縁酸化膜、３２ａ、３２ｂ、３２ｃ、３２ｄ…第２配線層、４０…第４絶縁酸化膜、４２ａ、４２ｂ、４２ｃ、４２ｄ…上部配線層、５０…上部絶縁膜、
DESCRIPTION OF
Claims (9)
前記キャパシタを構成する第２のタンタル酸化窒化膜に接続され、一方が上層部に接続されたキャパシタ上部電極であり、他方が下層部に接続されたキャパシタ下部電極である一対の第２の電極と、
を具備することを特徴とする請求項３に記載の半導体装置。 A pair of first electrodes connected to a lower layer portion of the first tantalum oxynitride film constituting the resistor;
A pair of second electrodes connected to a second tantalum oxynitride film constituting the capacitor, one of which is a capacitor upper electrode connected to the upper layer portion and the other is a capacitor lower electrode connected to the lower layer portion; ,
The semiconductor device according to claim 3, comprising:
前記タンタル窒化膜にランプアニールを施して、該タンタル窒化膜の上層部を酸化させることで酸化タンタルからなる膜とすることにより、タンタル酸化窒化膜を形成する工程を備えることを特徴とする半導体装置の製造方法。 Forming a tantalum nitride film on the first insulating oxide film formed on the substrate;
A semiconductor device comprising a step of forming a tantalum oxynitride film by subjecting the tantalum nitride film to lamp annealing to oxidize an upper layer portion of the tantalum nitride film to form a film made of tantalum oxide. Manufacturing method.
前記タンタル酸化窒化膜を形成する工程は、前記複数のタンタル窒化膜の表面からランプアニールを施すことにより、上層部が酸化タンタルからなる膜とされた第１及び第２のタンタル酸化窒化膜を形成し、
さらに、前記第１及び第２のタンタル酸化窒化膜及び前記第１絶縁酸化膜を覆うように第２絶縁酸化膜を形成する工程と、
前記第２絶縁酸化膜を貫通して、前記第１のタンタル酸化窒化膜の下層部に接続する一対の第１の電極を形成する工程と、
前記第２絶縁酸化膜を貫通して、一方が、前記第２のタンタル酸化窒化膜の上層部に接続するキャパシタ上部電極であり、他方が、さらに前記第２のタンタル酸化窒化膜の上層部を貫通して下層部に接続するキャパシタ下部電極である一対の第２の電極を形成する工程と、
を備えることを特徴とする請求項７又は請求項８に記載の半導体装置の製造方法。 The step of forming the tantalum nitride film further includes forming a plurality of tantalum nitride films by patterning the tantalum nitride film formed on the first insulating oxide film,
In the step of forming the tantalum oxynitride film, first and second tantalum oxynitride films having upper layers made of tantalum oxide are formed by performing lamp annealing from the surfaces of the plurality of tantalum nitride films. And
A step of forming a second insulating oxide film so as to cover the first and second tantalum oxynitride films and the first insulating oxide film;
Forming a pair of first electrodes that penetrate the second insulating oxide film and connect to a lower layer portion of the first tantalum oxynitride film;
One is a capacitor upper electrode that penetrates through the second insulating oxide film and is connected to the upper layer portion of the second tantalum oxynitride film, and the other is an upper layer portion of the second tantalum oxynitride film. Forming a pair of second electrodes that are capacitor lower electrodes that penetrate and connect to the lower layer;
The method for manufacturing a semiconductor device according to claim 7, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013053710A JP2014179533A (en) | 2013-03-15 | 2013-03-15 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013053710A JP2014179533A (en) | 2013-03-15 | 2013-03-15 | Semiconductor device and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014179533A true JP2014179533A (en) | 2014-09-25 |
Family
ID=51699169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013053710A Pending JP2014179533A (en) | 2013-03-15 | 2013-03-15 | Semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014179533A (en) |
-
2013
- 2013-03-15 JP JP2013053710A patent/JP2014179533A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8946800B2 (en) | Semiconductor device with protective layer and method of manufacturing same | |
| US8610248B2 (en) | Capacitor structure and method of manufacture | |
| US7872292B2 (en) | Capacitance dielectric layer and capacitor | |
| KR100703970B1 (en) | Semiconductor integrated circuit apparatus and method of fabricating the same | |
| KR100771865B1 (en) | Fabrication method of semiconductor device having storage capacitor and high voltage resistance capacitor and semiconductor device fabricated using the same | |
| US8912628B2 (en) | Semiconductor device and method for manufacturing the same | |
| US10910382B2 (en) | Method for fabricating semiconductor device | |
| KR20190031806A (en) | Semiconductor device and method for manufacturing the same | |
| JP2008198885A (en) | Semiconductor device and its manufacturing method | |
| US11903182B2 (en) | Capacitor and manufacturing method therefor | |
| US20170170185A1 (en) | Method of fabricating a semiconductor device | |
| CN111033780B (en) | Capacitor and manufacturing method thereof | |
| WO2020181527A1 (en) | Capacitor and manufacturing method thereof | |
| JP2006332488A (en) | Semiconductor memory device and its manufacturing method | |
| US10403709B2 (en) | Method for manufacturing semiconductor device | |
| JP2014179533A (en) | Semiconductor device and method for manufacturing the same | |
| JP2014179532A (en) | Semiconductor device and method for manufacturing the same | |
| JP6402528B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100677773B1 (en) | Method for forming a capacitor in semiconductor device | |
| JP2009135217A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2010040775A (en) | Semiconductor device and manufacturing method thereof | |
| CN104779250B (en) | Semiconductor devices and its manufacture method | |
| JP2013021012A (en) | Semiconductor device manufacturing method | |
| JP4366265B2 (en) | Semiconductor memory device | |
| KR101109888B1 (en) | Semiconductor device and method for fabricating the same |