JP2014155392A - 電子部品及びｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】本発明の目的は、磁気飽和によるインダクタンス値の低下を抑制することを可能とする、並列接続されたＤＣ−ＤＣコンバータ用の電子部品及びこれを用いたＤＣ−ＤＣコンバータを提供することである。
【解決手段】電子部品１０Ａは、複数のＤＣ−ＤＣコンバータ回路２，３を並列接続し、各出力を足し合わせて一つの出力とするＤＣ−ＤＣコンバータ１に含まれる電子部品である。電子部品１０Ａは、本体２０と、複数のＤＣ−ＤＣコンバータ回路２，３のそれぞれの一部を構成し、かつ、本体２０に設けられている螺旋状のインダクタＬ１，Ｌ２とを備えている。インダクタＬ１，Ｌ２のそれぞれは、中心軸が略一致するように積み重ねられている。
【選択図】図３

Description

本発明は、電子部品及びＤＣ−ＤＣコンバータ、特に、並列接続されたＤＣ−ＤＣコンバータに用いられるインダクタに関する。

昨今の電子機器の高機能化及び高速化により、電源回路から供給される電流が増加している。これに伴って、マルチフェーズＤＣ−ＤＣコンバータと呼ばれるＤＣ−ＤＣコンバータが、広く流通している。

マルチフェーズＤＣ−ＤＣコンバータでは、特許文献１に記載されているように、複数のＤＣ−ＤＣコンバータが並列に接続され、各ＤＣ−ＤＣコンバータの出力が足し合わされて出力されている。これにより、マルチフェーズＤＣ−ＤＣコンバータでは、各ＤＣ−ＤＣコンバータへの負荷を低減し、電源回路から供給される大電流に対応している。また、各ＤＣ−ＤＣコンバータの出力位相をずらすことにより、出力ノイズ（リプル）を低減させている。

ところで、マルチフェーズＤＣ−ＤＣコンバータは、複数のＤＣ−ＤＣコンバータにより構成されているため、その回路内に複数のインダクタを有している。これらのインダクタに想定以上の電流が流れると、磁気飽和が生じ、インダクタンス値が低下する。結果として、マルチフェーズＤＣ−ＤＣコンバータによる電力の変換効率が低下してしまう。しかし、今後、更なる供給電流の増加が予想される。これらの事情を勘案すると、マルチフェーズＤＣ−ＤＣコンバータに用いられるインダクタに対して、現状より大きな電流が流れても、インダクタンス値が低下しないことが求められている。

特許第４２２９１７７号公報

そこで、本発明の目的は、磁気飽和によるインダクタンス値の低下を抑制することを可能とする、並列接続されたＤＣ−ＤＣコンバータ用の電子部品及びこれを用いたＤＣ−ＤＣコンバータを提供することである。

本発明の第１の形態に係る電子部品は、複数のＤＣ−ＤＣコンバータ回路を並列接続し、各出力を足し合わせて一つの出力とするＤＣ−ＤＣコンバータに含まれる電子部品であって、本体と、前記複数のＤＣ−ＤＣコンバータ回路のそれぞれの一部を構成し、かつ、前記本体に設けられている複数の螺旋状のインダクタと、を備えており、前記複数の螺旋状のインダクタのそれぞれは、該複数のインダクタの中心軸が略一致するように積み重ねられていること、を特徴とする。

本発明の第２の形態に係るＤＣ−ＤＣコンバータは、複数のＤＣ−ＤＣコンバータ回路を並列接続し、各出力を足し合わせて一つの出力とするＤＣ−ＤＣコンバータであって、本体、及び前記複数のＤＣ−ＤＣコンバータ回路のそれぞれの一部を構成し、かつ、前記本体に設けられている複数の螺旋状のインダクタを有する電子部品を備えており、前記複数の螺旋状のインダクタのそれぞれは、該複数のインダクタの中心軸が略一致するように積み重ねられていること、を特徴とする。

前記電子部品及びＤＣ−ＤＣコンバータによれば、複数の螺旋状のインダクタの中心軸が略一致するように積み重ねられている。これにより、該インダクタで発生した磁束が相互に干渉することにより、磁束が集中する領域が減少する。結果として、磁気飽和によるインダクタンス値の低下を抑制することができる。

本発明の一形態である電子部品によれば、磁気飽和によるインダクタンス値の低下を抑制することが可能である。

マルチフェーズＤＣ−ＤＣコンバータの回路図である。 第１実施例である電子部品の外観斜視図である。 第１実施例である電子部品の分解斜視図である。 図１のＣ１断面における、第１実施例である電子部品の断面図である。 第１のサンプル及び第２のサンプルにおいて実験を行った際の結果を示したグラフである。 第２実施例である電子部品の分解斜視図である。 電子部品を２つに分割した場合の断面図である。 図１のＣ１断面における、第２実施例である電子部品の断面図である。 第３実施例である電子部品の外観斜視図である。

以下で、本発明に係るマルチフェーズＤＣ−ＤＣコンバータ、電子部品の実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分は同じ符号を付し、重複する説明は省略する。また、図２〜図４及び図６〜図９において、インダクタＬ１，Ｌ２，Ｌ１Ｂ，Ｌ２Ｂの中心軸が延在する方向をｚ軸方向とし、ｚ軸方向から平面視したときに、電子部品１０Ａ，１０Ｂ，１０Ｃの各辺に沿った方向をｘ軸方向及びｙ軸方向と定義する。なお、ｘ軸、ｙ軸及びｚ軸は互いに直交している。

（マルチフェーズＤＣ−ＤＣコンバータの構成）
図１に示すように、マルチフェーズＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ回路２，３を並列に接続し、ＤＣ−ＤＣコンバータ回路２，３の出力を足し合わせて一つの出力としている。また、ＤＣ−ＤＣコンバータ回路２，３による各出力位相は、図示しないドライバＩＣがトランジスタＴｒ１，Ｔｒ２のオンオフタイミングを制御することにより、可変である。

（ＤＣ−ＤＣコンバータ回路の構成）
ＤＣ−ＤＣコンバータ回路２は、降圧型のＤＣチョッパ回路である。具体的には、ＤＣ−ＤＣコンバータ回路２は、トランジスタＴｒ１、ダイオードＤ１、インダクタＬ１及びコンデンサＣ１を備えている。トランジスタＴｒ１とインダクタＬ１とは直列に接続されている。ダイオードＤ１は、グランドとトランジスタＴｒ１及びインダクタＬ１との間に接続されている。コンデンサＣ１は、グランドとインダクタＬ１及び負荷Ｒとの間に接続されている。

ＤＣ−ＤＣコンバータ回路２は、直流電源Ｖからの電流Ｉ１に対して、トランジスタＴｒ１でオンオフを行うことにより、直流電源Ｖからの直流電圧を降圧し、負荷Ｒに出力する。インダクタＬ１及びコンデンサＣ１は、ＤＣ−ＤＣコンバータ回路２からの出力電流を平滑にするためのものである。具体的には、トランジスタＴｒ１がオンのときに、インダクタＬ１及びコンデンサＣ１に、エネルギー及び電荷が蓄積される。そして、トランジスタＴｒ１がオフのときに、インダクタＬ１に蓄積されたエネルギーによって逆起電力が発生する。さらに、コンデンサＣ１から電荷が放出される。これにより、直流電源Ｖからの電流Ｉ１が、トランジスタＴｒ１によって遮断されたときでも、負荷Ｒに安定して電力が供給される。また、ダイオードＤ１は、トランジスタＴｒ１を保護ずるための環流ダイオードである。以上のように構成されたＤＣ−ＤＣコンバータ回路２によって、直流電源Ｖから負荷Ｒに対し、降圧された電流Ｉ１が伝えられる。ＤＣ−ＤＣコンバータ回路３も、ＤＣ−ＤＣコンバータ回路２と同様の構成を備えている。

（電子部品の概略構成）
第１実施例である電子部品１０Ａは、図２に示すように、直方体状を成している。また、電子部品１０Ａは、本体２０、外部電極３１〜３４及びインダクタＬ１，Ｌ２（図２には図示しない）を備えている。

（本体の構成）
本体２０は、図３に示すように、絶縁体層２２ａ〜２２ｈが、ｚ軸方向の正方向側から負方向側に向かって、この順に並ぶように積層されることにより構成されている。また、各絶縁体層２２ａ〜２２ｈは、ｚ軸方向から平面視したときに、長方形状を成している。従って、絶縁体層２２ａ〜２２ｈが積層されることにより構成された本体２０は、図２に示すように、直方体状を成している。さらに、絶縁体層２２ａ〜２２ｈは、フェライトなどの磁性材料により構成されている。以下で、各絶縁体層２２ａ〜２２ｈのｚ軸方向の正方向側の面を上面と称す。また、図２に示すように、本体２０における、ｚ軸方向の正方向側の面を面Ｓ１、ｙ軸方向の負方向側の面を面Ｓ２、ｚ軸方向の負方向側の面を面Ｓ３、ｙ軸方向の正方向側の面を面Ｓ４と称す。

（外部電極の構成）
外部電極３１〜３４は、図２に示すように、本体２０の表面に設けられたコの字型の電極である。また、外部電極３１〜３４の材料は、Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｎｉ等の導電性材料である。以下で外部電極３１〜３４について、具体的に説明する。

外部電極３１は、面Ｓ１〜Ｓ３のそれぞれにおけるｘ軸方向の中央よりも負方向側の領域に跨って設けられている。また、外部電極３１は、インダクタＬ１の入力電極として機能する。つまり、直流電源Ｖからの電流Ｉ１は、トランジスタＴｒ１を経由して、外部電極３１からインダクタＬ１に流入する。

外部電極３２は、面Ｓ１〜Ｓ３のそれぞれにおけるｘ軸方向の中央よりも正方向側の領域に跨って設けられている。また、外部電極３２は、インダクタＬ２の入力電極として機能する。つまり、直流電源Ｖからの電流Ｉ２は、トランジスタＴｒ２を経由して、外部電極３２からインダクタＬ２に流入する。

外部電極３３は、面Ｓ１，Ｓ３，Ｓ４のそれぞれにおけるｘ軸方向の中央よりも負方向側の領域に跨って設けられている。また、外部電極３３は、インダクタＬ１の出力電極として機能する。つまり、外部電極３１からインダクタＬ１に流入した電流Ｉ１は、外部電極３３から出力され、電流Ｉ２と合流して、負荷Ｒに流入する。

外部電極３４は、面Ｓ１，Ｓ３，Ｓ４のそれぞれにおけるｘ軸方向の中央よりも正方向側の領域に跨って設けられている。また、外部電極３４は、インダクタＬ２の出力電極として機能する。つまり、外部電極３２からインダクタＬ２に流入した電流Ｉ２は、外部電極３４から出力され、電流Ｉ１と合流して、負荷Ｒに流入する。

（インダクタの構成）
インダクタＬ１は、ＤＣ−ＤＣコンバータ回路２の一部を構成し、電子部品１０Ａに内蔵されている。また、インダクタＬ１は、導体層４０〜４２及びビア導体４３，４４により構成されている。なお、インダクタＬ１の材料は、Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｎｉ等の導電性材料である。

導体層４０は、図３に示すように、絶縁体層２２ｂの上面に設けられている。また、導体層４０は、絶縁体層２２ｂの外縁に沿って設けられた線状の導体層である。これにより、導体層４０は、ｚ軸方向から平面視したときに、略ロの字型の形状を成している。ただし、導体層４０は、絶縁体層２２ｂにおける、ｘ軸方向の負方向側の外縁とｙ軸方向の負方向側の外縁とが成す角の近傍で分断されている。そして、導体層４０の一端は、絶縁体層２２ｂにおけるｙ軸方向の負方向側の外縁から、本体２０の外部に露出し、外部電極３１と接続されている。また、導体層４０の他端は、絶縁体層２２ｂをｚ軸方向に貫くビア導体４３の一端と接続されている。

導体層４１は、図３に示すように、絶縁体層２２ｃの上面に設けられている。また、導体層４１は、絶縁体層２２ｃの外縁に沿って設けられた線状の導体層である。これにより、導体層４１は、ｚ軸方向から平面視したときに、略ロの字型の形状を成している。ただし、導体層４１は、絶縁体層２２ｃにおける、ｘ軸方向の負方向側の外縁とｙ軸方向の負方向側の外縁とが成す角の近傍で分断されている。そして、導体層４１の一端は、ビア導体４３の他端と接続されている。また、導体層４１の他端は、絶縁体層２２ｃをｚ軸方向に貫くビア導体４４の一端と接続されている。

導体層４２は、図３に示すように、絶縁体層２２ｄの上面に設けられている。また、導体層４２は、絶縁体層２２ｄにおけるｘ軸方向の負方向側の外縁に沿って設けられた線状の導体層である。導体層４２のｙ軸方向の負方向側の一端は、ビア導体４４の他端と接続されている。また、導体層４２のｙ軸方向の正方向側の他端は、本体２０の外部に露出し、外部電極３３と接続されている。

以上のように構成されたインダクタＬ１では、導体層４０〜４２及びビア導体４３，４４が全体として、ｚ軸方向の正方向側から負方向側に向かって、時計回りに旋回する螺旋状を成している。これにより、外部電極３１からインダクタＬ１に流入した電流Ｉ１は、ｚ軸方向の正方向側から負方向側に向かって、本体２０内を時計回りに旋回して、外部電極３３から出力される。

インダクタＬ２は、ＤＣ−ＤＣコンバータ回路３の一部を構成し、電子部品１０Ａに内蔵されている。また、インダクタＬ２は、導体層５０〜５２及びビア導体５３，５４により構成されている。なお、インダクタＬ２の材料は、Ａｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｎｉ等の導電性材料である。

導体層５０は、図３に示すように、絶縁体層２２ｆの上面に設けられている。また、導体層５０は、絶縁体層２２ｆにおけるｘ軸方向の正方向側の外縁に沿って設けられた線状の導体層である。導体層５０のｙ軸方向の負方向側の一端は、絶縁体層２２ｆをｚ軸方向に貫くビア導体５３の一端と接続されている。また、導体層５０のｙ軸方向の正方向側の他端は、本体２０の外部に露出し、外部電極３４と接続されている。

導体層５１は、図３に示すように、絶縁体層２２ｇの上面に設けられている。また、導体層５１は、絶縁体層２２ｇの外縁に沿って設けられた線状の導体層である。これにより、導体層５１は、ｚ軸方向から平面視したときに、略ロの字型の形状を成している。ただし、導体層５１は、絶縁体層２２ｇにおける、ｘ軸方向の正方向側の外縁とｙ軸方向の負方向側の外縁とが成す角の近傍で分断されている。そして、導体層５１の一端は、ビア導体５３の他端と接続されている。また、導体層５１の他端は、絶縁体層２２ｇをｚ軸方向に貫くビア導体５４の一端と接続されている。

導体層５２は、図３に示すように、絶縁体層２２ｈの上面に設けられている。また、導体層５２は、絶縁体層２２ｈの外縁に沿って設けられた線状の導体層である。これにより、導体層５２は、ｚ軸方向から平面視したときに、略ロの字型の形状を成している。ただし、導体層５２は、絶縁体層２２ｈにおける、ｘ軸方向の正方向側の外縁とｙ軸方向の負方向側の外縁とが成す角の近傍で分断されている。そして、導体層５２の一端は、ビア導体５４の他端と接続されている。また、導体層５２の他端は、絶縁体層２２ｈのｙ軸方向の負方向側の外縁から、本体２０の外部に露出し、外部電極３２と接続されている。

以上のように構成されたインダクタＬ２では、導体層５０〜５２及びビア導体５３，５４が全体として、ｚ軸方向の負方向側から正方向側に向かって、反時計回りに旋回する螺旋状を成している。これにより、外部電極３２からインダクタＬ２に流入した電流Ｉ２は、ｚ軸方向の負方向側から正方向側に向かって、本体２０内を反時計回りに旋回して、外部電極３４から出力される。

ところで、インダクタＬ１及びインダクタＬ２は、電子部品１０における本体２０内で、お互いの中心軸が略一致するように積み重ねられている。また、インダクタＬ１を通過する電流Ｉ１は、ｚ軸方向の正方向側から負方向側に向かって、時計回りに旋回するのに対し、インダクタＬ２を通過する電流Ｉ２は、ｚ軸方向の負方向側から正方向側に向かって、反時計回りに旋回する。つまり、インダクタＬ１を通過する電流Ｉ１の向きとインダクタＬ２を通過する電流Ｉ２の向きとは、反対方向である。従って、図４に示すように、電流Ｉ１によってインダクタＬ１で発生する磁束Ｂ１の方向と電流Ｉ２によってインダクタＬ２に発生する磁束Ｂ２の方向とは、逆である。

（製造方法）
以上のように構成された電子部品１０Ａの製造方法について以下に説明する。なお、以下では、一つの電子部品１０Ａについて説明するが、実際には、未焼成の複数の本体２０がつながったマザー積層体を作製し、マザー積層体をカットした後に外部電極３１〜３４を形成して、複数の電子部品１０Ａを得る。

まず、絶縁体層２２ａ〜２２ｈとなるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ２Ｏ３）、酸化亜鉛（ＺｎＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量した後、それぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を仮焼する。さらに、仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。

このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤剤、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層２２ａ〜２２ｈとなるべきセラミックグリーンシートを作製する。

次に、絶縁体層２２ｂ，２２ｃ，２２ｆ，２２ｇとなるべきセラミックグリーンシートにおいて、ビア導体４３，４４，５３，５４が形成されるべき位置にレーザービームを照射し、ビアホールを形成する。更に、Ａｕ，Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ等を主成分とする導電性ペーストをビアホールに対して充填することにより、ビア導体４３，４４，５３，５４を形成する。なお、ビアホールに導電性ペーストを充填する工程は、後述する導体層４０〜４２，５０〜５２を形成する工程と同時に行われてもよい。

次に、絶縁体層２２ｂ〜２２ｄ，２２ｆ〜２２ｈとなるべきセラミックグリーンシートの表面上に、Ａｕ，Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ等を主成分とする導電性ペーストを、スクリーン印刷やフォトリソグラフィ法により塗布し、導体層４０〜４２，５０〜５２を形成する。

次に、絶縁体層２２ａ〜２２ｈとなるべきセラミックグリーンシートをこの順に並ぶように積層・圧着して、未焼成のマザー積層体を得る。その後、未焼成のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。

次に、マザー積層体をカット刃により所定寸法の本体２０にカットする。その後、未焼成の本体２０に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８００℃〜９００℃で２．５時間の条件で行う。

次に、外部電極３１〜３４を形成する。まず、Ａｇを主成分とする導電性材料からなる電極ペーストを本体２０の表面に塗布する。次に、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極３１〜３４の下地電極が形成される。

最後に、下地電極の表面にＮｉ／Ｓｎめっきを施す。これにより、外部電極３１〜３４が形成される。以上の工程により、電子部品１０Ａが完成する。

（効果）
以上のように構成された電子部品１０Ａによれば、磁気飽和によるインダクタンス値の低下を抑制することが可能である。具体的には、電子部品１０Ａに内蔵されたインダクタＬ１，Ｌ２は、お互いの中心軸が略一致するように積み重ねられ、さらに、インダクタＬ１を通過する電流Ｉ１の向きとインダクタＬ２を通過する電流Ｉ２の向きとは、反対方向である。従って、図４に示すように、電流Ｉ１によってインダクタＬ１で発生する磁束Ｂ１の方向と電流Ｉ２によってインダクタＬ２に発生する磁束Ｂ２の方向とは、逆である。これにより、磁束Ｂ１，Ｂ２は、インダクタＬ１ないしインダクタＬ２の内径で、互いに打ち消し合う。結果として、インダクタＬ１，Ｌ２における磁気飽和が生じにくくなり、インダクタＬ１，Ｌ２のインダクタンス値の低下が抑制される。また、これに伴い、マルチフェーズＤＣ−ＤＣコンバータ１における電力変換効率の低下も抑制される。

ここで、本願発明者は、電子部品１０Ａが奏する効果を明確なものとするために、実験を行った。より具体的には、電子部品１０Ａを第１のサンプルとして作製した。さらに、電子部品１０Ａにおける、インダクタＬ１，Ｌ２を別々の本体に内蔵し、これらを基板上に配置して並列接続した第２のサンプルを作製した。各サンプルの大きさは、第１のサンプルが２．５ｍｍ×２．０ｍｍ×１．２ｍｍである。第２のサンプルにおける、インダクタＬ１を内蔵した本体、及びインダクタＬ２を内蔵した本体の大きさはそれぞれ、２．５ｍｍ×２．０ｍｍ×０．６ｍｍである。

実験では、第１及び第２のサンプルに直流電流を流し、その電流値を変化させて、各サンプルにおけるインダクタＬ１又はインダクタＬ２のインダクタンス値を測定した。図５では、縦軸は、インダクタンス値（μＨ）を示しており、横軸は、電流値（ｍＡ）を示している。なお、インダクタＬ１及びインダクタＬ２のインダクタンスは略同じである。

実験において、直流電流を流したところ、図５に示すように、第１のサンプルのインダクタンス値Ｌｓ１の減少率が、第２のサンプルのインダクタンス値Ｌｓ２の減少率よりも低いことが分かる。これは、インダクタＬ１に発生する磁束Ｂ１とインダクタＬ２に発生する磁束Ｂ２とが、互いに打ち消し合うことにより、磁気飽和が抑制され、結果として、インダクタンス値の低下が抑制されたことを示している。

ところで、電子部品１０Ａは、マルチフェーズＤＣ−ＤＣコンバータの小型化に寄与することができる。具体的には、従来、マルチフェーズＤＣ−ＤＣコンバータに含まれるインダクタは、ＤＣ−ＤＣコンバータ回路毎に、基板上に別々に配置されていた。しかし、電子部品１０Ａは、ＤＣ−ＤＣコンバータ回路２の一部を構成するインダクタＬ１と、ＤＣ−ＤＣコンバータ回路３の一部を構成するインダクタＬ２とを内蔵している。つまり、電子部品１０Ａでは、従来、基板上に別々に配置されていた複数のインダクタを一つの電子部品で賄うことができる。これにより、電子部品１０Ａでは、マルチフェーズＤＣ−ＤＣコンバータの小型化に寄与することができる。

さらに、電子部品１０Ａでは、インダクタＬ１とインダクタＬ２に挟まれた絶縁体層２２ｄ及び２２ｅの材料を磁性材料とし、インダクタＬ１，Ｌ２の内側の領域も磁性材料で満たされている。これにより、磁束Ｂ１，Ｂ２は、インダクタＬ１，Ｌ２内を、スムーズに進行することができ、互に打ち消し合う磁束の量が増加する。結果として、インダクタＬ１，Ｌ２における磁気飽和が生じにくくなり、インダクタＬ１，Ｌ２のインダクタンス値の低下が抑制される。

また、電子部品１０Ａでは、入力電極として用いられる外部電極３１，３２が、側面Ｓ１〜Ｓ３に設けられている。つまり、電子部品１０Ａでは、２つの入力電極が、同一の側面上に設けられている。また、出力電極として用いられる外部電極３３，３４が、側面Ｓ１，Ｓ３，Ｓ４に設けられている。つまり、電子部品１０Ａでは、２つの出力電極が、同一の側面上に設けられている。従って、電子部品１０Ａは、回路基板に搭載する際の取り扱いが容易である。

（電子部品１０Ｂの構成）
以下に、第２実施例である電子部品１０Ｂの構成について図面を参照しながら説明する。なお、第２実施例の外観図は、図２を援用する。

電子部品１０Ａと電子部品１０Ｂとの主な相違点は、インダクタＬ１，Ｌ２の構成である。その他、電子部品１０Ａの内容と重複する点については説明を省略する。なお、電子部品１０ＢにおけるインダクタをインダクタＬ１Ｂ，Ｌ２Ｂとする。

インダクタＬ１Ｂは、インダクタＬ１と導体層４２の部分が異なる。インダクタＬ１ＢにおけるインダクタＬ１と異なる導体層を、導体層４２Ｂとする。導体層４２Ｂは、図６に示すように、絶縁体層２２ｄの上面に設けられている。また、導体層４２Ｂは、絶縁体層２２ｄにおける、ｘ軸方向の負方向側の外縁及びｙ軸方向の正方向側の外縁に沿って設けられている。これにより、導体層４２Ｂは、ｚ軸方向から平面視したときに、Ｌ字型の形状を成している。また、導体層４２Ｂの一端は、ビア導体４４と接続されている。そして、導体層４２Ｂの他端は、絶縁体層２２ｄにおけるｙ軸方向の正方向側の外縁から本体２０の外部に露出し、外部電極３４と接続されている。

以上のように構成されたインダクタＬ１Ｂでは、導体層４０，４１，４２Ｂ及びビア導体４３，４４は全体として、ｚ軸方向の正方向側から負方向側に向かって、時計回りに旋回する螺旋状を成している。これにより、外部電極３１からインダクタＬ１Ｂに流入した電流Ｉ１は、ｚ軸方向の正方向側からｚ軸方向の負方向側に向かって、本体２０内を時計回りに旋回して、外部電極３４から出力される。

インダクタＬ２Ｂは、導体層５０Ｂ，５１Ｂ，５２Ｂ及びビア導体５３，５４により構成されている。導体層５０Ｂは、図６に示すように、絶縁体層２２ｆの上面に設けられている。また、導体層５０Ｂは、絶縁体層２２ｆにおける、ｘ軸方向の負方向側の外縁及びｙ軸方向の負方向側の外縁に沿って設けられた線状の導体層である。これにより、導体層５０Ｂは、ｚ軸方向から平面視したときに、Ｌ字型の形状を成している。また、導体層５０Ｂの一端は、絶縁体層２２ｆをｚ軸方向に貫くビア導体５３の一端と接続されている。また、導体層５０Ｂの他端は、本体２０の外部に露出し、外部電極３２と接続されている。

導体層５１Ｂは、図６に示すように、絶縁体層２２ｇの上面に設けられている。また、導体層５１Ｂは、絶縁体層２２ｇの外縁に沿って設けられた線状の導体層である。これにより、導体層５１Ｂは、ｚ軸方向から平面視したときに、略ロの字型の形状を成している。ただし、導体層５１Ｂは、絶縁体層２２ｇにおける、ｘ軸方向の負方向側の外縁とｙ軸方向の正方向側の外縁とが成す角の近傍で分断されている。そして、導体層５１Ｂの一端は、ビア導体５３の他端と接続されている。また、導体層５１の他端は、絶縁体層２２ｇをｚ軸方向に貫くビア導体５４の一端と接続されている。

導体層５２Ｂは、図６に示すように、絶縁体層２２ｈの上面に設けられている。また、導体層５２Ｂは、絶縁体層２２ｈの外縁に沿って設けられた線状の導体層である。これにより、導体層５２Ｂは、ｚ軸方向から平面視したときに、略ロの字型の形状を成している。ただし、導体層５２Ｂは、絶縁体層２２ｈにおける、ｘ軸方向の負方向側の外縁とｙ軸方向の正方向側の外縁とが成す角の近傍で分断されている。そして、導体層５２Ｂの一端は、ビア導体５４の他端と接続されている。また、導体層５２Ｂの他端は、絶縁体層２２ｈのｙ軸方向の正方向側の外縁から、本体２０の外部に露出し、外部電極３３と接続されている。

以上のように構成されたインダクタＬ２Ｂでは、導体層５０Ｂ〜５２Ｂ及びビア導体５３，５４が、ｚ軸方向の正方向側から負方向側に向かって、時計回りに旋回する螺旋状を成している。これにより、外部電極３２からインダクタＬ２Ｂに流入した電流Ｉ２は、ｚ軸方向の正方向側から負方向側に向かって、本体２０内を時計回りに旋回して、外部電極３３から出力される。

ところで、インダクタＬ１Ｂ，Ｌ２Ｂそれぞれが、独立して回路基板上に配置されている場合、図７で示すように、インダクタＬ１Ｂ，Ｌ２Ｂにおいて発生した磁束Ｂ１，Ｂ２の一部は、各インダクタＬ１Ｂ，Ｌ２Ｂのｚ軸方向の端面付近において、ｚ軸方向と直交する方向に進行する。これにより、各コイルＬ１Ｂ，Ｌ２Ｂの軸方向の端面付近には、磁束が集中する領域Ａ１〜Ａ８が現れる。

一方、電子部品１０Ｂでは、インダクタＬ１Ｂ，Ｌ２Ｂが、本体２０内で、お互いの中心軸が略一致するように積み重ねられている。また、インダクタＬ１Ｂを通過する電流Ｉ１の向きとインダクタＬ２Ｂを通過する電流Ｉ２の向きとは、同じ方向である。これにより、電流Ｉ１によってインダクタＬ１Ｂで発生する磁束Ｂ１と電流Ｉ２によってインダクタＬ２Ｂに発生する磁束Ｂ２とが一体となり、磁束Ｂ３を形成する。これにより、磁束Ｂ１のうち、インダクタＬ１のｚ軸方向の負方向側の端面付近からｚ軸方向と直交する方向に進行していた磁束が減少する。また、磁束Ｂ２のうち、インダクタＬ２のｚ軸方向の正方向側の端面付近からｚ軸方向と直交する方向に進行していた磁束が減少する。すなわち、インダクタＬ１Ｂで発生する磁束Ｂ１とインダクタＬ２Ｂで発生する磁束Ｂ２は、図８において、図７のＡ３〜Ａ６に対応する領域で減少している。結果として、図８に示すように、電子部品１０Ｂでは、インダクタＬ１ＢとインダクタＬ２Ｂに挟まれた領域において、磁束の集中が抑制される。以上より、電子部品１０Ｂでは、磁束が集中する領域が減少し、これに伴い、磁気飽和が緩和され、インダクタンス値の低下が抑制される。

（電子部品１０Ｃの構成）
以下に、第３実施例である電子部品１０Ｃの構成について図面を参照しながら説明する。

電子部品１０Ｃと電子部品１０Ａとの主な相違点は、図９に示すように、外部電極３３，３４が、一体化されている点である。この一体化された外部電極を外部電極３５とする。その他、電子部品１０Ａの内容と重複する点については説明を省略する。

電子部品１０Ｃでは、外部電極３５によって、インダクタＬ１からの出力とインダクタＬ２からの出力とが、足し合わされている。従って、基板上で、インダクタＬ１からの出力とインダクタＬ２からの出力とを接続する回路が不要となる。これにより、電子部品１０Ｃは、マルチフェーズＤＣ−ＤＣコンバータ１の小型に寄与する。さらに、各出力を接続する工数を削減することができる。

（他の実施例）
本発明に係る電子部品は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、マルチフェーズＤＣ−ＤＣコンバータに含まれるＤＣ−ＤＣコンバータの数は３つ以上であってもよい。また、前記第１のサンプル及び前記第２のサンプルに含まれるインダクタＬ１，Ｌ２のインダクタンス値は、略同じ値であったが、本発明に係る電子部品に含まれる複数のインダクタの其々のインダクタンス値は異なってもよい。

さらに、本発明に係る電子部品は、マルチフェーズＤＣ−ＤＣコンバータだけでなく、並列接続されたＤＣ−ＤＣコンバータであれば、本発明に係る効果を得ることがきる。そして、本発明に係る電子部品は、並列接続された降圧型のＤＣ−ＤＣコンバータだけでなく、並列接続された昇圧型のＤＣ−ＤＣコンバータに用いてもよい。また、前記実施例において、電子部品１０Ａ〜１０Ｃは、積層インダクタであったが、金属導線を巻回して形成したスパイラルコイル、あるいはプリント基板上にメッキ等で形成したスパイラルコイルとそのコイルの内径部や外層部を金属磁性粉等の磁性粉を含有した樹脂で覆った構成の電子部品であってもよい。

さらに、電子部品１０Ａにおいて、外部電極３１，３４を入力電極として用い、外部電極３２，３３を出力電極として用いてもよい。このとき、インダクタＬ１を通過する電流Ｉ１の向きとインダクタＬ２を通過する電流Ｉ２の向きとは、同じ方向になる。従って、電子部品１０Ａにおいて、外部電極３１，３４を入力電極として用い、外部電極３２，３３を出力電極として用いた場合には、電子部品１０Ａの奏する効果と電子部品１０Ｂの奏する効果は、同じである。なお、電子部品１０Ｂについても、上記と同様に、入出力に用いる電極を入れ替えることができる。

以上のように、本発明は、並列接続されたＤＣ−ＤＣコンバータ及びこれに用いられる電子部品に有用であり、特に、磁気飽和によるインダクタンス値の低下を抑制することができる点で優れている。

Ｌ１，Ｌ２，Ｌ１Ｂ，Ｌ２Ｂ インダクタ
１ マルチフェーズＤＣ−ＤＣコンバータ
２，３ ＤＣ−ＤＣコンバータ回路
１０Ａ〜１０Ｃ 電子部品
２０ 本体

Claims (7)

1. 複数のＤＣ−ＤＣコンバータ回路を並列接続し、各出力を足し合わせて一つの出力とするＤＣ−ＤＣコンバータに含まれる電子部品であって、
   本体と、
   前記複数のＤＣ−ＤＣコンバータ回路のそれぞれの一部を構成し、かつ、前記本体に設けられている複数の螺旋状のインダクタと、
   を備えており、
   前記複数の螺旋状のインダクタのそれぞれは、該複数のインダクタの中心軸が略一致するように積み重ねられていること、
   を特徴とする電子部品。
2. 前記ＤＣ−ＤＣコンバータは、該複数のＤＣ−ＤＣコンバータ回路からの各出力位相が可変となるように構成されていること、
   を特徴とする請求項１に記載の電子部品。
3. 前記インダクタの中心軸方向から見て、該インダクタの内側領域は、磁性材料により構成されていること、
   を特徴とする請求項１又は請求項２に記載の電子部品。
4. 前記各出力が足し合わされて出力される外部電極を、
   更に備えていること、
   を特徴とする請求項１乃至請求項３のいずれかに記載の電子部品。
5. 前記複数のＤＣ−ＤＣコンバータ回路の各入力に対応する複数の入力用外部電極と、
   前記複数のＤＣ−ＤＣコンバータ回路の各入力に対応する複数の出力用外部電極と、
   を備えていること、
   を特徴とする請求項１乃至請求項３のいずれかに記載の電子部品。
6. 複数のＤＣ−ＤＣコンバータ回路を並列接続し、各出力を足し合わせて一つの出力とするＤＣ−ＤＣコンバータであって、
   本体、及び前記複数のＤＣ−ＤＣコンバータ回路のそれぞれの一部を構成し、かつ、前記本体に設けられている複数の螺旋状のインダクタを有する電子部品を備えており、
   前記複数の螺旋状のインダクタのそれぞれは、該複数のインダクタの中心軸が略一致するように積み重ねられていること、
   を特徴とするＤＣ−ＤＣコンバータ。
7. 前記複数のＤＣ−ＤＣコンバータ回路はそれぞれ、出力位相が可変であること、
   を特徴とする請求項６に記載のＤＣ−ＤＣコンバータ。

Images