JP2014155184A - Integrated circuit for oscillation - Google Patents
Integrated circuit for oscillation Download PDFInfo
- Publication number
- JP2014155184A JP2014155184A JP2013025958A JP2013025958A JP2014155184A JP 2014155184 A JP2014155184 A JP 2014155184A JP 2013025958 A JP2013025958 A JP 2013025958A JP 2013025958 A JP2013025958 A JP 2013025958A JP 2014155184 A JP2014155184 A JP 2014155184A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- signal
- output
- circuit
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は、発振回路を備えた発振用集積回路に関する。 The present invention relates to an oscillation integrated circuit including an oscillation circuit.
発振回路は、起動時から定常発振状態に至るまでの発振起動時間が短く、発振動作が安定していることが求められる。この要求に応えるため、従来は、例えば、水晶発振器における発振回路の帰還抵抗と並列にCMOSインバータ回路を接続し、このCMOSインバータ回路は電源電圧と定電圧との間に直列に接続されたPMOSトランジスタ及びNMOSトランジスタと容量とを有し、前記定電位に電流通路一端が接続された方のMOSトランジスタのゲートに前記容量を介してCMOSインバータ回路の入力信号を供給する構成が知られている(特許文献1)。一方、水晶発振器で確実に発振させるためには、起動時には負性抵抗を水晶の等価直列抵抗CI値の3〜10倍に設定する必要があるので、上記構成においても、前記負性抵抗値を満足する発振部電流に設定している。 The oscillation circuit is required to have a short oscillation start-up time from the start to the steady oscillation state and to have a stable oscillation operation. In order to meet this demand, for example, a CMOS inverter circuit is conventionally connected in parallel with a feedback resistor of an oscillation circuit in a crystal oscillator, and the CMOS inverter circuit is a PMOS transistor connected in series between a power supply voltage and a constant voltage. A configuration is known in which an input signal of a CMOS inverter circuit is supplied to the gate of a MOS transistor having an NMOS transistor and a capacitor and having one end of a current path connected to the constant potential via the capacitor (patent) Reference 1). On the other hand, in order to reliably oscillate with the crystal oscillator, it is necessary to set the negative resistance to 3 to 10 times the equivalent series resistance CI value of the crystal at the time of startup. Satisfactory oscillator current is set.
上述の従来の構成によると、確かに、発振特性の変動が少なく、低電圧からの安定発振が可能になるが、定常発振状態に至っても発振回路の電流は、起動時と同一である。ところが、定常発振状態においては、負性抵抗は等価直列抵抗CI値の少なくとも1倍であれば、発振を継続させることができるため、定常発振状態時には発振回路で必要以上の余分な電流を消費しているという不都合がある。この問題に対して従来の構成で発振部電流の設定を少なくすると、今度は発振起動特性を悪化させ、発振起動時間が延びたり、発振不良を招くなどの別の不具合が生じる。 According to the above-described conventional configuration, the oscillation characteristic does not fluctuate and stable oscillation from a low voltage is possible. However, even when the steady oscillation state is reached, the current of the oscillation circuit is the same as at startup. However, in the steady oscillation state, the oscillation can be continued if the negative resistance is at least one time the equivalent series resistance CI value. Therefore, in the steady oscillation state, the oscillation circuit consumes more current than necessary. There is an inconvenience. If the setting of the oscillation unit current is reduced in the conventional configuration with respect to this problem, another problem such as worsening of the oscillation start characteristic, an increase in the oscillation start time, and an oscillation failure occurs.
本発明は、この不都合を解消し、発振起動時間を短縮するとともに、定常発振状態時の消費電流の低減化を図った発振回路を備えた発振用集積回路を提供することを第1の目的とする。また、本発明は、消費電流を低減化した定常発振状態において安定した出力を保証する発振回路を備えた発振用集積回路を提供することを第2の目的とする。 The first object of the present invention is to provide an oscillation integrated circuit including an oscillation circuit that eliminates this inconvenience, shortens the oscillation start-up time, and reduces the current consumption in the steady oscillation state. To do. It is a second object of the present invention to provide an oscillation integrated circuit including an oscillation circuit that guarantees a stable output in a steady oscillation state with reduced current consumption.
第1の目的を達成するため本発明の請求項1に係る発振用集積回路は、第1及び第2のMOSトランジスタの直列接続からなるCMOSインバータと、このCMOSインバータに並列に接続した帰還抵抗と、前記CMOSインバータの入力端子と出力端子のそれぞれに接続した負荷容量とを有し、圧電振動子を接続して用いられる発振部と、この発振部から出力される発振信号の振幅の変化を検出する発振検出回路と、この発振検出回路の検出信号によって前記CMOSインバータへの供給電流を調整する調整手段を備え、発振起動後、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出していないときには、前記第1のMOSトランジスタに発振条件を満たす電流を供給し、前記発振信号の振幅が所定以上の大きさに達したことを検出したときには、前記電流よりも小さな電流を供給するものである。 In order to achieve the first object, an oscillation integrated circuit according to claim 1 of the present invention comprises a CMOS inverter comprising a series connection of first and second MOS transistors, and a feedback resistor connected in parallel to the CMOS inverter. , An oscillation unit having a load capacitance connected to each of the input terminal and the output terminal of the CMOS inverter, connected to a piezoelectric vibrator, and detecting a change in amplitude of an oscillation signal output from the oscillation unit And an adjustment means for adjusting a current supplied to the CMOS inverter by a detection signal of the oscillation detection circuit, and after the oscillation starts, the oscillation detection circuit makes the amplitude of the oscillation signal larger than a predetermined value. When it is not detected that the current has reached, a current that satisfies an oscillation condition is supplied to the first MOS transistor, and the amplitude of the oscillation signal is larger than a predetermined value. When it detects that it has reached the difference, and supplies a current smaller than the current.
同じく第1の目的を達成するため本発明の請求項2に係る発振用集積回路は、上述の請求項1に係る発振用集積回路において、前記調整手段は、前記発振検出回路の出力で制御され前記第1のMOSトランジスタのゲート電圧を生成するバイアス回路で構成し、前記バイアス回路は、発振起動後、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出していないときには、前記第1のMOSトランジスタのゲートを抵抗を介して電源でバイアスしながら駆動を開始させ、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出した後には、前記電源でバイアスして駆動させた時よりも小さな電流で前記第1のMOSトランジスタを駆動するよう制御するものである。 Similarly, in order to achieve the first object, an oscillation integrated circuit according to claim 2 of the present invention is the oscillation integrated circuit according to claim 1 described above, wherein the adjusting means is controlled by the output of the oscillation detection circuit. The bias circuit is configured to generate a gate voltage of the first MOS transistor, and the bias circuit detects that the amplitude of the oscillation signal has reached a predetermined level after the oscillation is started. If not, the drive is started while the gate of the first MOS transistor is biased with a power supply through a resistor, and the oscillation detection circuit detects that the amplitude of the oscillation signal has reached a predetermined level or more. After that, the first MOS transistor is controlled to be driven with a smaller current than when the bias is driven by the power source.
第2の目的を達成するため本発明の請求項3に係る発振用集積回路は、上述の請求項1または請求項2に係る発振用集積回路において、信号出力状態及び信号出力停止状態を有し、前記発振部からの発振信号を基に外部に出力する信号を生成する出力回路と、充放電に対して時定数を有するとともに、前記発振検出回路の出力信号によって出力電圧レベルが設定され、前記発振検出回路の出力信号の所定時間以内の変動に対しては前記出力電圧レベルが変化しない狭信号除去回路、例えばフィルタ回路とを備え、前記狭信号除去回路の前記出力電圧レベルによって前記出力回路は、前記信号出力状態または前記信号出力停止状態に制御されるものである。
In order to achieve the second object, an oscillation integrated circuit according to
本発明の請求項1または請求項2に係る発振用集積回路によれば、発振起動時と定常発振状態時とにおいて発振部電流を切替えることにより、発振起動時間を短縮するとともに、定常発振状態時における消費電流の低減化を図ることができる。また、本発明の請求項3に係る発振用集積回路によれば、発振信号の一時的な振幅の減少では出力回路は信号出力停止状態にはならないので、消費電流を低減しても出力回路の断続的な信号出力停止状態を生じることがなく、安定した出力を得ることができる。
According to the oscillation integrated circuit according to claim 1 or 2 of the present invention, the oscillation start time is shortened by switching the oscillation unit current between the oscillation start time and the steady oscillation state, and at the steady oscillation state. The consumption current can be reduced. Further, according to the oscillation integrated circuit according to
最初に本発明の第1の実施形態を説明するが、まず、添付図面の図1に基づいて発振用集積回路の構成を説明する。発振用集積回路は、第1のMOSトランジスタであるP型のMOSトランジスタ(以下PMOSトランジスタという。)PM1と第2のMOSトランジスタであるN型のMOSトランジスタ(以下NMOSトランジスタという。)NM1の直列接続からなるCMOSインバータを備え、圧電振動子たる水晶振動子2を接続して用いられる発振部1と、発振部1から出力される発振信号の振幅の変化を検出する発振検出回路3と、発振検出回路3の出力で制御され前記PMOSトランジスタPM1のゲート電圧を生成するバイアス回路4と、出力回路5と、狭信号除去回路であるフィルタ回路6とを備えている。
First, a first embodiment of the present invention will be described. First, a configuration of an oscillation integrated circuit will be described based on FIG. 1 of the accompanying drawings. The oscillation integrated circuit includes a P-type MOS transistor (hereinafter referred to as a PMOS transistor) PM1 that is a first MOS transistor and an N-type MOS transistor (hereinafter referred to as an NMOS transistor) NM1 that is a second MOS transistor. And an
発振部1は、CMOSインバータと、このCMOSインバータに並列に接続した帰還抵抗11と、前記CMOSインバータの入力端子に接続した負荷容量12と、前記CMOSインバータの出力端子に接続した負荷容量13からなる。また、バイアス回路4の出力端子は抵抗7を介してPMOSトランジスタPM1のゲートに接続し、PMOSトランジスタPM1とNMOSトランジスタNM1の各ゲート間には容量8が接続されている。そして、CMOSインバータは、PMOSトランジスタPM1のソースが高電位(定電位Vref)に接続され、NMOSトランジスタNM1のソースが低電位電源(接地電位Vss)に接続されている。
The oscillation unit 1 includes a CMOS inverter, a feedback resistor 11 connected in parallel to the CMOS inverter, a
図2に示すように、バイアス回路4は、二つのPMOSトランジスタPM2,PM3を有し、PMOSトランジスタPM2のソースは定電位Vrefに接続され、そのドレインはPMOSトランジスタPM3のソースに接続され、また、そのゲートに発振検出回路3から出力された検出信号Bが入力される。PMOSトランジスタPM3は、そのドレインとゲートが抵抗41を介して接地電位Vssに共通接続されている。PMOSトランジスタPM3のゲートには、さらに抵抗42および容量43で構成されるローパスフィルタが接続されており、このローパスフィルタの出力が抵抗7(図1参照)を介して発振部1の入力となる。但し、このローパスフィルタ(抵抗42および容量43)は必須のものではない。
As shown in FIG. 2, the bias circuit 4 includes two PMOS transistors PM2 and PM3, the source of the PMOS transistor PM2 is connected to the constant potential Vref, the drain thereof is connected to the source of the PMOS transistor PM3, The detection signal B output from the
出力回路5は、増幅回路、分周回路、出力駆動回路などを含んでおり、発振部1からの発振信号を基に外部に出力する信号Cを生成するもので、定常発振状態の発振信号を出力する信号出力状態と、定常発振状態に達しない発振信号は出力停止する信号出力停止状態を有する。また、フィルタ回路6は、充放電に対して時定数を有するとともに、発振検出回路3の検出信号BがHレベルか、Lレベルかによって出力電圧レベルが設定されるもので、出力電圧レベルは、検出信号BがHレベルだと信号出力停止指示レベル、検出信号BがLレベルだと信号出力指示レベルとなる。そして、前記発振検出回路3の検出信号Bの変化が、前記時定数で決定される所定時間以内であれば、前記出力電圧レベルが変化しないものである。このように、前記発振検出回路3の検出信号Bの変化に応じた前記フィルタ回路6の前記出力電圧レベルによって、前記出力回路5は前記信号出力状態か、前記信号出力停止状態に制御される。
The output circuit 5 includes an amplifier circuit, a frequency divider circuit, an output drive circuit, and the like. The output circuit 5 generates a signal C to be output to the outside based on the oscillation signal from the oscillation unit 1. The signal output state to be output and the signal output stop state to stop the output of the oscillation signal that does not reach the steady oscillation state. The
続いて、本実施形態の動作を説明する。図3に示すように、電源を投入して、発振部1の出力信号Aの振幅が小さく、発振検出回路3において発振未検出状態の時は、検出信号BはHレベルなので、バイアス回路4のPMOSトランジスタPM2はオフ状態にある。このため、PMOSトランジスタPM1は、そのゲート電圧が接地電位Vssとなってオン状態になり、電流IVrefが流れて、発振部1への供給電流は増大していく。これにより、出力信号Aの振幅が大きくなって、この振幅が所定以上の定常発振状態になると、これを検出した発振検出回路3の検出信号BはLレベルとなる。
Next, the operation of this embodiment will be described. As shown in FIG. 3, when the power is turned on and the amplitude of the output signal A of the oscillation unit 1 is small and the
発振検出回路3の検出信号BがLレベルになると、バイアス回路4のPMOSトランジスタPM2はオン状態となり、PMOSトランジスタPM1のゲート電圧は上がってVss+αとなって、PMOSトランジスタPM1に流れる電流はIVrefから減少し、発振部1への供給電流は減少する。このようにして、発振部1が定常発振状態に至ると、消費電流は低減化するとともに、発振状態を維持して出力信号Aは出力回路5から出力信号Cとして出力される。なお、図3に示すPMOSトランジスタPM1のゲート電圧と電流の変化は、実際の変化量を正確に示すものではなく、概略的な傾向を示すものである。
When the detection signal B of the
発振部1への供給電流の減少にともない、出力信号Aの振幅が小さくなってこれが所定以下になると、これを検出した発振検出回路3の検出信号BはHレベルとなる。検出信号BがHレベルになると、バイアス回路4のPMOSトランジスタPM2はオフ状態となり、PMOSトランジスタPM1は、そのゲート電圧がVssとなって、電流IVrefが流れ、発振部1への供給電流は増大していく。そして、出力信号Aの振幅が大きくなって、所定以上の定常発振状態になると、これを検出した発振検出回路3の検出信号Bは再びLレベルとなる。
When the amplitude of the output signal A decreases with a decrease in the supply current to the oscillating unit 1 and becomes equal to or less than a predetermined value, the detection signal B of the
ところで、この発振検出回路3の検出信号BがHレベルからLレベルへ復帰する時間、換言するとHレベルの継続時間が短時間の場合でも、検出信号Bで直接、出力回路5の出力状態を制御すると、図4に示すように、出力回路5は、検出信号BがHレベルで信号出力停止状態、Lレベルで信号出力状態を繰り返すので、断続的な出力停止状態を生じることになり、安定した発振出力動作に支障をきたすことになる。
By the way, even when the detection signal B of the
本実施形態では、前記発振検出回路3の検出信号BのHレベルからLレベルへの変化、すなわちHレベルの継続時間が、時定数(図4に示す線分B’の傾き)で決定される所定時間以内であれば、換言すると前記線分B’が図4に示す信号検出レベルに達しなければ、信号出力指示レベルから信号出力停止レベルに変化しないようフィルタ回路6の出力電圧レベルを設定している。そして、このフィルタ回路6の出力電圧レベルによって、前記出力回路5の信号出力状態及び信号出力停止状態を制御するので、検出信号BのHレベルの継続時間が前記時定数で決定される所定時間以内であれば、前記出力回路5は信号出力状態を維持して、安定した発振出力動作を続けることができる。
In the present embodiment, the change of the detection signal B of the
一方、発振検出回路3の検出信号BのHレベルの継続が、時定数で決定される所定時間を超えると、フィルタ回路6の出力電圧レベルは信号出力指示レベルから信号出力停止レベルに変わって、出力回路5からの発振出力は停止する。そして、発振部1の出力信号Aが所定の振幅に達したことが発振検出回路3によって検出されて、検出信号BがLレベルになると、フィルタ回路6の出力電圧レベルは信号出力指示レベルに変わって、出力回路5から定常発振状態の出力信号Cが出力される。なお、上述の動作説明は、検出信号BのLレベルの継続時間についても同様である。
On the other hand, when the continuation of the H level of the detection signal B of the
図5は本発明の第2の実施形態を示すもので、CMOSインバータのNMOSトランジスタNM1のゲートにバイアス回路4からバイアス電圧を供給するよう構成したものであり、CMOSインバータは、PMOSトランジスタPM1のソースが高電位電源(電源電位VDD)に接続され、NMOSトランジスタNM1のソースが低電位(定電位Vref)に接続されている。その他の構成については、第1の実施形態と対応する構成要素に同一符号を付して、詳細な説明は省略する。 FIG. 5 shows a second embodiment of the present invention, in which a bias voltage is supplied from the bias circuit 4 to the gate of the NMOS transistor NM1 of the CMOS inverter. The CMOS inverter is a source of the PMOS transistor PM1. Are connected to a high potential power supply (power supply potential VDD), and the source of the NMOS transistor NM1 is connected to a low potential (constant potential Vref). For other configurations, the same reference numerals are assigned to the components corresponding to those of the first embodiment, and detailed description thereof is omitted.
なお、本実施形態のバイアス回路4は、図示してはいないが、二つのNMOSトランジスタからなり、一方のNMOSトランジスタは、そのソースが定電位Vrefに接続され、そのドレインが他方のNMOSトランジスタのソースに接続され、また、そのゲートに発振検出回路3から出力された検出信号Bが入力される。前記他方のNMOSトランジスタは、そのドレインとゲートが抵抗を介して電源電位VDDに共通接続され、そのゲートがNMOSトランジスタNM1のゲートに抵抗7を介して接続されている。そして、本実施形態においても第1の実施形態と同様な動作をするものである。
Although not shown, the bias circuit 4 according to this embodiment includes two NMOS transistors. One NMOS transistor has a source connected to the constant potential Vref and a drain connected to the source of the other NMOS transistor. And the detection signal B output from the
図6は本発明の第3の実施形態を示すものであり、調整手段としてバイアス回路に換えて、発振振幅制御回路を採用したものである。本実施形態の構成は、発振振幅制御回路以外は第1の実施形態の構成と同様である。発振部である発振回路21は、図示してはいないが、P型の第1のMOSトランジスタとN型の第2のMOSトランジスタを直列接続してなるCMOSインバータと、このCMOSインバータに並列に接続した帰還抵抗と、前記CMOSインバータの入力端子と出力端子のそれぞれに接続した負荷容量とを有し、圧電振動子である水晶振動子22を接続して用いられる。
FIG. 6 shows a third embodiment of the present invention, which employs an oscillation amplitude control circuit instead of a bias circuit as an adjusting means. The configuration of this embodiment is the same as that of the first embodiment except for the oscillation amplitude control circuit. Although not shown, the
発振検出回路23は、発振回路21から出力される発振信号の振幅の変化を検出し、検出信号Bを出力するものである。発振振幅制御回路24は、前記発振検出回路23の検出信号Bを受けて発振部に対し、発振振幅を制御する制御信号を出力するもので、例えば、CMOSインバータへの供給電流を調整することで、発振振幅を制御するものである。また、例えば、CMOSインバータの反転電位および相互コンダクタンスを変更する回路で構成してもよい。
The
出力回路25は、定常発振状態の発振信号を出力する信号出力状態と、定常発振状態に達しない発振信号は出力停止する信号出力停止状態を有し、発振回路21からの発振信号Aを基に外部に出力する出力信号Cを生成する。また、フィルタ回路26は、充放電に対して時定数を有するとともに、発振検出回路23の検出信号BがHレベルか、Lレベルかによって出力電圧レベルが設定され、Hレベルだと信号出力停止指示レベル、Lレベルだと信号出力指示レベルとなる。そして、前記発振検出回路23の検出信号Bの変化が、前記時定数で決定される所定時間以内であれば、前記出力電圧レベルが変化しないものである。このように、前記発振検出回路23の検出信号Bの変化に応じた前記フィルタ回路26の前記出力電圧レベルによって、前記出力回路25の前記信号出力状態及び前記信号出力停止状態が制御される。
The
本実施形態の動作は、上述した図4に示す動作と同様であるから、その説明は省略する。なお、フィルタ回路26としては、出力回路25の制御を行なう信号に、ある一定以下の幅を持つ信号を除去するものであればよく、例えば、除去したい信号幅から算出できる周波数信号を抑制するローパスフィルタや、ある一定区間の信号の遷移をマスクするフィルタを使用できる。
Since the operation of this embodiment is the same as the operation shown in FIG. 4 described above, the description thereof is omitted. The
1 発振部
2,22 水晶振動子
3,23 発振検出回路
4 バイアス回路
5,25 出力回路
6,26 フィルタ回路
11 帰還抵抗
12,13 負荷容量
21 発振回路
24 発振振幅制御回路
PM1,PM2,PM3 PMOSトランジスタ
NM1 NMOSトランジスタ
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記発振部から出力される発振信号の振幅の変化を検出する発振検出回路と、 前記発振検出回路の検出信号によって前記CMOSインバータへの供給電流を調整する調整手段を備え、
発振起動後、前記発振検出回路が前記発振信号の振幅が所定以上の大きさに達したことを検出していないときには、前記第1のMOSトランジスタに発振条件を満たす電流を供給し、前記発振信号の振幅が所定以上の大きさに達したことを検出したときには、前記電流よりも小さな電流を供給することを特徴とする発振用集積回路。 A CMOS inverter comprising a series connection of first and second MOS transistors, a feedback resistor connected in parallel to the CMOS inverter, and a load capacitance connected to each of the input terminal and output terminal of the CMOS inverter; An oscillating unit used by connecting a piezoelectric vibrator;
An oscillation detection circuit that detects a change in amplitude of an oscillation signal output from the oscillation unit; and an adjustment unit that adjusts a supply current to the CMOS inverter by a detection signal of the oscillation detection circuit,
After the oscillation is started, when the oscillation detection circuit does not detect that the amplitude of the oscillation signal has reached a predetermined level or more, a current that satisfies an oscillation condition is supplied to the first MOS transistor, and the oscillation signal An oscillation integrated circuit, wherein a current smaller than the current is supplied when it is detected that the amplitude of the current reaches a predetermined magnitude or more.
充放電に対して時定数を有するとともに、前記発振検出回路の出力信号によって出力電圧レベルが設定され、前記発振検出回路の出力信号の所定時間以内の変動に対しては前記出力電圧レベルが変化しない狭信号除去回路とを備え、
前記狭信号除去回路の前記出力電圧レベルによって前記出力回路の前記信号出力状態及び前記信号出力停止状態が制御されることを特徴とする請求項1または請求項2に記載の発振用集積回路。
An output circuit having a signal output state and a signal output stop state, and generating a signal to be output to the outside based on the oscillation signal from the oscillation unit;
It has a time constant for charging and discharging, and an output voltage level is set by the output signal of the oscillation detection circuit, and the output voltage level does not change for fluctuations within a predetermined time of the output signal of the oscillation detection circuit With a narrow signal removal circuit,
The oscillation integrated circuit according to claim 1 or 2, wherein the signal output state and the signal output stop state of the output circuit are controlled by the output voltage level of the narrow signal removal circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025958A JP6111085B2 (en) | 2013-02-13 | 2013-02-13 | Integrated circuit for oscillation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025958A JP6111085B2 (en) | 2013-02-13 | 2013-02-13 | Integrated circuit for oscillation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014155184A true JP2014155184A (en) | 2014-08-25 |
JP6111085B2 JP6111085B2 (en) | 2017-04-05 |
Family
ID=51576614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013025958A Expired - Fee Related JP6111085B2 (en) | 2013-02-13 | 2013-02-13 | Integrated circuit for oscillation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6111085B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018516513A (en) * | 2015-06-05 | 2018-06-21 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | Low noise oscillator amplitude adjuster |
US11012031B2 (en) | 2019-01-29 | 2021-05-18 | Seiko Epson Corporation | Oscillator, electronic device, and vehicle |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63146503A (en) * | 1986-07-07 | 1988-06-18 | Nec Corp | Oscillation circuit |
JP2007159077A (en) * | 2005-12-06 | 2007-06-21 | Seiko Npc Corp | Oscillation circuit |
JP2007306421A (en) * | 2006-05-12 | 2007-11-22 | Ricoh Co Ltd | Oscillation circuit, and its control method |
JP2008515283A (en) * | 2004-09-24 | 2008-05-08 | サイプレス・セミコンダクタ・コーポレーション | Clock generation circuit and method |
JP2008167236A (en) * | 2006-12-28 | 2008-07-17 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator |
-
2013
- 2013-02-13 JP JP2013025958A patent/JP6111085B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63146503A (en) * | 1986-07-07 | 1988-06-18 | Nec Corp | Oscillation circuit |
JP2008515283A (en) * | 2004-09-24 | 2008-05-08 | サイプレス・セミコンダクタ・コーポレーション | Clock generation circuit and method |
JP2007159077A (en) * | 2005-12-06 | 2007-06-21 | Seiko Npc Corp | Oscillation circuit |
JP2007306421A (en) * | 2006-05-12 | 2007-11-22 | Ricoh Co Ltd | Oscillation circuit, and its control method |
JP2008167236A (en) * | 2006-12-28 | 2008-07-17 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018516513A (en) * | 2015-06-05 | 2018-06-21 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | Low noise oscillator amplitude adjuster |
US10673441B2 (en) | 2015-06-05 | 2020-06-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Low-noise oscillator amplitude regulator |
JP2020099059A (en) * | 2015-06-05 | 2020-06-25 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | Low noise oscillator amplitude regulator |
US11152945B2 (en) | 2015-06-05 | 2021-10-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Low-noise oscillator amplitude regulator |
JP7032459B2 (en) | 2015-06-05 | 2022-03-08 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | Low noise oscillator amplitude regulator |
US11552641B2 (en) | 2015-06-05 | 2023-01-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Low-noise oscillator amplitude regulator |
US11942952B2 (en) | 2015-06-05 | 2024-03-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Low-noise oscillator amplitude regulator |
US11012031B2 (en) | 2019-01-29 | 2021-05-18 | Seiko Epson Corporation | Oscillator, electronic device, and vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP6111085B2 (en) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8044731B2 (en) | Oscillator circuit | |
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
JP2012134615A (en) | Oscillation device and clock generation device having oscillation device, semiconductor device and electronic apparatus | |
US9407201B1 (en) | Crystal oscillator circuit | |
US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
KR102145166B1 (en) | Constant voltage circuit and analog electronic clock | |
JP6111085B2 (en) | Integrated circuit for oscillation | |
JP4598992B2 (en) | Crystal oscillation circuit | |
JP2013009032A (en) | Oscillation circuit | |
JP5771489B2 (en) | Semiconductor device | |
KR102572587B1 (en) | Comparator and oscillation circuit | |
JP5140944B2 (en) | Oscillation circuit and control method thereof | |
JP6385176B2 (en) | Analog electronic clock | |
JP2019068275A (en) | Integrated circuit for oscillation | |
KR101985953B1 (en) | Pumping circuit | |
JP2016518732A (en) | Current mode buffer with output amplitude detector for high frequency clock interconnect | |
JP2015073246A (en) | Oscillation circuit | |
WO2019116764A1 (en) | Comparator and oscillator circuit using said comparator | |
JP4266364B2 (en) | Oscillator circuit | |
JP2005252873A (en) | Oscillation stoppage detecting system and electronic equipment | |
JP2008052546A (en) | Constant voltage circuit and crystal oscillation circuit using the same | |
JP5751101B2 (en) | PLL circuit | |
JP2006121477A (en) | Oscillation device and electronic equipment using the same | |
JP2012043105A (en) | Constant-voltage circuit and crystal oscillation circuit using the same | |
KR101159680B1 (en) | Internal voltage generating circuit of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6111085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |