JP2008167236A - Crystal oscillator - Google Patents

Crystal oscillator Download PDF

Info

Publication number
JP2008167236A
JP2008167236A JP2006355481A JP2006355481A JP2008167236A JP 2008167236 A JP2008167236 A JP 2008167236A JP 2006355481 A JP2006355481 A JP 2006355481A JP 2006355481 A JP2006355481 A JP 2006355481A JP 2008167236 A JP2008167236 A JP 2008167236A
Authority
JP
Japan
Prior art keywords
inverter
oscillation
circuit
switching
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006355481A
Other languages
Japanese (ja)
Inventor
Kanto Gen
漢東 厳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2006355481A priority Critical patent/JP2008167236A/en
Publication of JP2008167236A publication Critical patent/JP2008167236A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crystal oscillator which simplifies a circuit configuraion and maintains a starting characteristic and a duty ratio finely. <P>SOLUTION: In the crystal oscillator, an output of an oscillation inverter 1 composed of a CMOS at an oscillation stage is connected to a transmission inverter 2 composed of the CMOS similarly. The transmission inverter 2 is provided with a switching timer circuit 4 which comprises: a switching element 5 in which the transmission inverter 2 activates behind a starting of the oscillation inverter 1; and a timer circuit 6 for retarding a conductivity of the switching element more than the starting of the oscillation inverter. With such an arrangement, as the transmission inverter does not activate immediately after a starting of the oscillation stage (immediately after turning-on), a micro amplitude signal in an initial process of an oscillation growth at the oscillation stage is not sent to a next stage circuit of the transmission inverter. Accordingly, a crystal oscillation in the transmission inverter can be stably increased without being affected by a post stage circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はＣＭＯＳからなるインバータ型の水晶発振器を技術分野とし、特に起動特性及びデューティー比を良好にした水晶発振器に関する。   The present invention relates to an inverter-type crystal oscillator composed of a CMOS, and more particularly to a crystal oscillator having a good start-up characteristic and duty ratio.

（発明の背景）
ＣＭＯＳからなるインバータ型の水晶発振器は消費電力等に優れることから、各種の電子機器に周波数や時間の基準源として内蔵される。通常では、いずれもＣＭＯＳからなる発振用増幅器としての発振インバータに伝達用増幅器としての伝達インバータを接続し、さらに後段を接続して水晶発振器を構成する。一般にこれらのＣＭＯＳインバータの反転電位は等しく設定してある。 (Background of the Invention)
Since an inverter type crystal oscillator made of CMOS is excellent in power consumption and the like, it is built in various electronic devices as a reference source for frequency and time. In general, a crystal oscillator is configured by connecting a transmission inverter as a transmission amplifier to an oscillation inverter as an oscillation amplifier made of CMOS, and further connecting a subsequent stage. In general, the inversion potentials of these CMOS inverters are set equal.

このようなものでは、発振初期における微小振幅の発振出力は、伝達インバータにて反転され、この出力により後段回路が動作状態になり、後段回路の動作にて生じるノイズにより微小振幅発振動作が不安定なものとなっていた。このため、発振初期の発振安定化を図る試みが成されており、このようなものには、特許文献１（特開平４−２７３６０２号公報）に開示されるようなものがある。 In such a case, the oscillation output with a small amplitude at the initial stage of oscillation is inverted by the transfer inverter, and the output of the subsequent circuit is made into an operating state by this output, and the operation of the small amplitude oscillation is unstable due to noise generated by the operation of the subsequent circuit. It was something. For this reason, attempts have been made to stabilize the oscillation at the early stage of oscillation, and there is one such as disclosed in Japanese Patent Laid-Open No. 4-273602.

第９図（ａ）は一従来例を説明する水晶発振器の回路図で、水晶発振器は発振段における発振インバータ１に緩衝インバータ２を接続してなる。発振段は水晶振動子３の両端に、一端をアース接地とした分割コンデンサＣ1、Ｃ2を接続して共振回路を形成する。そして、水晶振動子３の両端（水晶振動子３と分割コンデンサの接続点）に、発振インバータ１が接続する。発振インバータ１の入出力端には帰還抵抗Ｒfが接続する。ここで、第９図（ａｂ）に示すように、発振インバータ１の反転電位を２．５Ｖとし、伝達インバータ２の反転電位は２．０Ｖとしてある。 FIG. 9 (a) is a circuit diagram of a crystal oscillator for explaining a conventional example. The crystal oscillator is formed by connecting a buffer inverter 2 to an oscillation inverter 1 in an oscillation stage. The oscillation stage forms a resonance circuit by connecting divided capacitors C1 and C2 having one end grounded to both ends of the crystal unit 3. The oscillation inverter 1 is connected to both ends of the crystal unit 3 (connection point between the crystal unit 3 and the dividing capacitor). A feedback resistor Rf is connected to the input / output terminal of the oscillation inverter 1. Here, as shown in FIG. 9 (ab), the inversion potential of the oscillation inverter 1 is 2.5V, and the inversion potential of the transmission inverter 2 is 2.0V.

つまり、伝達ＣＭＯＳインバータ２の反転電位を発振インバータ１の反転電位からずらして、発振が開始され、発振インバータ１の発振出力の振幅は次第に増加するが、伝達インバータ２の反転電位を越えるまで（第１０図のＰ領域）、伝達インバータ２の出力は一定なレベルに保持される。このため、発振初期の微小振幅発振出力は後段回路に出力されず、発振インバータ１の発振は後段回路の影響を受けることなく安定して増加することができる。
特開平４−２７３６０２号公報 特開平７−１９３４２８号公報 That is, the inversion potential of the transfer CMOS inverter 2 is shifted from the inversion potential of the oscillation inverter 1 to start oscillation, and the amplitude of the oscillation output of the oscillation inverter 1 gradually increases, but until the inversion potential of the transfer inverter 2 is exceeded (first In FIG. 10, P area), the output of the transmission inverter 2 is held at a constant level. For this reason, the minute amplitude oscillation output at the initial stage of oscillation is not output to the subsequent circuit, and the oscillation of the oscillation inverter 1 can be stably increased without being affected by the subsequent circuit.
JP-A-4-273602 JP-A-7-193428

（従来技術の問題点）
しかしながら、いずれもＣＭＯＳとする発振インバータ１の反転電位と伝達インバータ２のそれとを異なったものとすると、定常発振時の出力のデューティーを１／２に設定することができない。このことから、特許文献２では、発振インバータ１と伝達インバータ２は、本来の反転電圧であるＶdd／２に設定する。そして、図示しない発振検出回路及びバイアス変更回路を発振段（発振インバータ１）に設ける。 (Problems of conventional technology)
However, if the inversion potential of the oscillation inverter 1 and the transmission inverter 2 are both different from each other, the output duty during steady oscillation cannot be set to ½. For this reason, in Patent Document 2, the oscillation inverter 1 and the transmission inverter 2 are set to Vdd / 2, which is the original inversion voltage. Then, an oscillation detection circuit and a bias change circuit (not shown) are provided in the oscillation stage (oscillation inverter 1).

このようなものでは、先ず、発振の初期状態では、発振検出回路の信号によってバイアス変更回路を動作させて発振インバータの入出力バイアスを反転電圧（Ｖdd／２）から低下させる。したがって、伝達インバータ２にはＬレベルが入力されて出力をＨレベルとし、微少振幅信号を出力しない。これにより、特許文献１と同様に、発振初期状態での次段回路の影響を排除する。   In such a case, first, in the initial state of oscillation, the bias change circuit is operated by the signal of the oscillation detection circuit to lower the input / output bias of the oscillation inverter from the inverted voltage (Vdd / 2). Therefore, the L level is input to the transmission inverter 2, the output is set to the H level, and the minute amplitude signal is not output. This eliminates the influence of the next-stage circuit in the initial oscillation state, as in Patent Document 1.

次に、発振段の安定状態では、発振検出回路の信号によってバイアス変更回路は発振インバータ１の入出力バイアスを反転電圧（Ｖdd／２）に戻す。したがって、発振が定常状態（安定状態）でのデューティー比を基本的に１／２として、しかも、初期状態では次段回路の影響を遮断することから起動特性を良好にする。   Next, in the stable state of the oscillation stage, the bias change circuit returns the input / output bias of the oscillation inverter 1 to the inverted voltage (Vdd / 2) by the signal of the oscillation detection circuit. Therefore, the duty ratio in the steady state (stable state) is basically ½, and in the initial state, the influence of the next-stage circuit is cut off, so that the start-up characteristic is improved.

しかし、特許文献２の発明では、発振検出回路やバイアス変更回路を要して回路構成が複雑になる問題があった。また、発振の初期状態（微少振幅信号状態）では、発振インバータ１のバイアスを反転電位以下にずらした為、発振インバータ１の実効相互コンダクタンスが著しく減少され、発振インバータ１による負性抵抗が犠牲になる問題もあった。   However, in the invention of Patent Document 2, there is a problem that an oscillation detection circuit and a bias change circuit are required and the circuit configuration becomes complicated. Further, in the initial state of oscillation (small amplitude signal state), since the bias of the oscillation inverter 1 is shifted below the inversion potential, the effective mutual conductance of the oscillation inverter 1 is remarkably reduced, and the negative resistance due to the oscillation inverter 1 is sacrificed. There was also a problem.

（発明の目的）
本発明は回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供することを目的とする。 (Object of invention)
SUMMARY OF THE INVENTION An object of the present invention is to provide a crystal oscillator that has a simple circuit configuration and maintains good start-up characteristics and duty ratio.

本発明は、特許請求の範囲（請求項１）に示したように、ＣＭＯＳからなる発振インバータと前記発振インバータに並列に接続された水晶振動子とを有する発振回路と、前記発振インバータの出力にＣＭＯＳからなる伝達インバータを接続した水晶発振器において、前記伝達インバータには、前記発振インバータの起動よりも前記伝達インバータが遅れて起動するスイッチングタイマー回路が設けられ、前記スイッチングタイマー回路はスイッチング素子と前記スイッチング素子の導通を前記発振インバータの起動よりも遅らせるタイマー回路とからなる構成とする。   According to the present invention, an oscillation circuit having an oscillation inverter made of CMOS and a crystal resonator connected in parallel to the oscillation inverter, and an output of the oscillation inverter are provided. In the crystal oscillator to which a transfer inverter made of CMOS is connected, the transfer inverter is provided with a switching timer circuit that starts after the start of the oscillation inverter. The switching timer circuit includes a switching element and the switching The timer circuit is configured to delay the conduction of the element from the start of the oscillation inverter.

このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。発振が成長した後は伝達インバータが通常動作開始され、伝達インバータと発振インバータとの反転電圧とバイアスを電源電圧Ｖddの半値（Ｖdd／２）に設定できるので、デューティー比を良好に維持する。   With such a configuration, the transmission inverter does not start immediately after the oscillation stage is started (immediately after the power is turned on), so that a minute amplitude signal in the initial stage of oscillation growth of the oscillation stage is not sent to the next circuit of the transmission inverter. . Therefore, crystal oscillation in the oscillation inverter can be stably increased without being affected by the subsequent circuit. After the oscillation grows, the transmission inverter starts normal operation, and the inversion voltage and bias between the transmission inverter and the oscillation inverter can be set to the half value (Vdd / 2) of the power supply voltage Vdd, so that the duty ratio is kept good.

（実施態様項）
本発明の請求項２では、請求項１において、前記スイッチングタイマー回路は前記伝達インバータと電源との間、前記伝達インバータとアースとの間、又は前記伝達インバータと前記電源及び前記アースとの間のいずれにも設けられた構成とする。これにより、スイッチングタイマー回路によって、発振の初期段階のみ、伝達インバータと電源、伝達インバータとアース、又は伝達インバータと電源及びアースとの間が遮断されるので、伝達インバータは発振インバータの起動よりも遅れて起動する。 (Embodiment section)
According to a second aspect of the present invention, in the first aspect, the switching timer circuit is provided between the transmission inverter and the power source, between the transmission inverter and the ground, or between the transmission inverter and the power source and the ground. It is set as the structure provided in all. Accordingly, the transmission inverter is delayed from the start of the oscillation inverter because the transmission timer and the power source, the transmission inverter and the ground, or the transmission inverter and the power source and the ground are interrupted by the switching timer circuit only in the initial stage of oscillation. Start up.

同請求項３では、請求項１、及び２において、前記タイマー回路は少なくともスイッチング電圧発生回路を有し、前記スイッチング電圧発生回路は電源投入から、時間関数としての出力電圧特性を発生するとともに、前記電圧特性中には前記スイッチング素子を非導通から導通とする反転電圧を含む。これにより、電源投入直後の発振初期段階ではスイッチング素子を非導通としてそれ以降を導通とすることができる。   In claim 3, the timer circuit according to claims 1 and 2 includes at least a switching voltage generation circuit, and the switching voltage generation circuit generates an output voltage characteristic as a time function from power-on, and The voltage characteristics include an inversion voltage that switches the switching element from non-conduction to conduction. Thereby, the switching element can be made non-conductive at the initial stage of oscillation immediately after the power is turned on, and the subsequent elements can be made conductive.

同請求項４では、請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと抵抗とを有する電圧印加型とする。これにより、コンデンサの充放電によって電源投入から時間関数の出力電圧特性を得る。   In the fourth aspect of the present invention, in the third aspect, the switching voltage generation circuit is a voltage application type having at least a capacitor and a resistor. As a result, the output voltage characteristic of the time function is obtained from turning on the power by charging and discharging the capacitor.

同請求項５では、請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと定電流源とを含む電流印加型とする。これにより、コンデンサの充放電によって電源投入から時間関数の出力電圧特性を得る。   In the fifth aspect of the present invention, in the third aspect, the switching voltage generation circuit is a current application type including at least a capacitor and a constant current source. As a result, the output voltage characteristic of the time function is obtained from turning on the power by charging and discharging the capacitor.

（第１実施形態）
第１図は本発明の第１実施形態を説明する概念的な図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。 (First embodiment)
FIG. 1 is a conceptual diagram for explaining a first embodiment of the present invention. In addition, the same number is attached | subjected to the same part as a prior art example, and the description is simplified or abbreviate | omitted.

水晶発振器は、前述したように、水晶振動子３と分割コンデンサＣ1、Ｃ2からなる共振回路に接続した発振用増幅器としてＣＭＯＳからな発振インバータ１を、伝達用増幅器として同様のＣＭＯＳからなる伝達インバータ２を適用してなる。発振インバータ１と伝達インバータ２の反転電圧は電源電圧Ｖddの本来のＶdd／２とする。   As described above, the crystal oscillator includes an oscillation inverter 1 made of CMOS as an oscillation amplifier connected to a resonance circuit made up of a crystal resonator 3 and divided capacitors C1 and C2, and a transmission inverter 2 made of a similar CMOS as a transmission amplifier. Is applied. The inversion voltage of the oscillation inverter 1 and the transmission inverter 2 is assumed to be the original Vdd / 2 of the power supply voltage Vdd.

そして、第１実施形態では、伝達インバータ２と電源Ｖddとの間にスイッチングタイマー回路４を設けてなる。スイッチングタイマー回路４は伝達インバータ２と電源Ｖddとの間に設けられたスイッチング素子５と、スイッチング素子５に動作信号を供給するタイマー回路６とからなる。   In the first embodiment, the switching timer circuit 4 is provided between the transmission inverter 2 and the power source Vdd. The switching timer circuit 4 includes a switching element 5 provided between the transmission inverter 2 and the power source Vdd, and a timer circuit 6 that supplies an operation signal to the switching element 5.

タイマー回路６は、先ず、電源投入からＴmsecまでは、スイッチング素子５を非導通とする信号を印加し、伝達インバータ２への電源供給を停止する。これにより、伝達インバータ２の出力はＬレベル（アース電位）に保持され、これ以降の次段回路には電源投入直後の発振段での微少振幅信号は供給されない。したがって、次段回路動作による雑音を発生しないので、発振段では微少振幅信号から安定振幅信号に順調に移行する。したがって、発振段での起動特性を良好にする。   The timer circuit 6 first applies a signal for turning off the switching element 5 from the time of power-on to Tmsec, and stops the power supply to the transmission inverter 2. As a result, the output of the transmission inverter 2 is held at the L level (ground potential), and the subsequent amplitude circuit at the oscillation stage immediately after power-on is not supplied to the subsequent stage circuit thereafter. Therefore, since noise due to the operation of the next stage circuit is not generated, the oscillation stage smoothly shifts from the minute amplitude signal to the stable amplitude signal. Therefore, the starting characteristic at the oscillation stage is improved.

次に、電源投入からＴmsec以降では、スイッチング素子５を導通とする動作信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は通常通りに動作し、発振段からの安定振幅信号を次段回路に供給する。この場合、伝達インバータ２は反転電圧をＶdd／２に設定されているので、デューティー比を基本的に１／２として良好に維持する。   Next, after Tmsec from turning on the power, an operation signal for turning on the switching element 5 is applied to supply power to the transmission inverter 2. As a result, the transmission inverter 2 operates normally, and supplies a stable amplitude signal from the oscillation stage to the next stage circuit. In this case, since the inversion voltage is set to Vdd / 2, the transmission inverter 2 basically maintains a good duty ratio of 1/2.

（第１実施形態の具体例）
第２図（ａｂｃ）は本発明における第１実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）は電圧時定数回路の出力特性で、同図（ｃ）はタイマー回路の出力特性である。 (Specific example of the first embodiment)
FIG. 2 (abc) is a diagram for explaining a specific example of the first embodiment of the present invention. FIG. 2 (a) is a diagram of a crystal oscillator, particularly a switching timer circuit, and FIG. 2 (b) is an output of a voltage time constant circuit. FIG. 4C shows the output characteristics of the timer circuit.

第１実施形態の具体例では、スイッチングタイマー回路４は、スイッチング素子５をスイッチングＰＭＯＳとし、タイマー回路６は、スイッチング電圧発生回路として、電圧印加型とした時定数回路とＣＭＯＳとしたインバータ７（以下、反転インバータとする）からなる。時定数回路は第１抵抗Ｒ1とコンデンサＣとの並列回路をアース側として、第２抵抗Ｒ2を電源側とする。   In the specific example of the first embodiment, the switching timer circuit 4 uses the switching element 5 as a switching PMOS, and the timer circuit 6 uses the voltage application type time constant circuit as the switching voltage generation circuit and the inverter 7 (hereinafter referred to as CMOS). Inverting inverter). In the time constant circuit, the parallel circuit of the first resistor R1 and the capacitor C is the ground side, and the second resistor R2 is the power supply side.

このようなものでは、時定数回路における直列接続点での分圧電圧Ｖxは、下式（１）になる。但し、ｅは自然対数の底、ｔは時間、τは時定数であり、τ＝｛Ｒ1*Ｒ2／（Ｒ1＋Ｒ2）｝・Ｃである。
Ｖx＝｛Ｒ1／（Ｒ1＋Ｒ2）｝・Ｖdd・（１−ｅ−ｔ／τ） ・・（１） In such a case, the divided voltage Vx at the series connection point in the time constant circuit is expressed by the following expression (1). However, e is the base of the natural logarithm, t is time, τ is a time constant, and τ = {R1 * R2 / (R1 + R2)} · C.
Vx = {R1 / (R1 + R2)}. Vdd. (1-et / .tau.) (1)

これにより、分圧電圧Ｖxは電源投入後、時定数τに基づき、０Ｖ電圧から指数関数的に上昇する。そして電源投入からＴｍsec（1msec）後に、Ｖxは反転インバータ７の反転電圧（Ｖxo）を通過し、次第に第１抵抗Ｒ1と第２抵抗Ｒ2との分圧比による最小電圧Ｖmax「＝｛Ｒ1／（Ｒ1＋Ｒ2）｝・Ｖdd」へ収束する。なお、第１抵抗Ｒ1を無限大即ちコンデンサＣのみとした場合は最大電圧がＶｄｄになるが、この場合でも適用できる。   As a result, the divided voltage Vx rises exponentially from the 0 V voltage based on the time constant τ after the power is turned on. Then, after Tmsec (1 msec) from turning on the power, Vx passes through the inverted voltage (Vxo) of the inverting inverter 7, and gradually, the minimum voltage Vmax “= {R1 / (R1 + R2) due to the voltage dividing ratio between the first resistor R1 and the second resistor R2. )} · Vdd ”. When the first resistor R1 is infinite, that is, only the capacitor C is used, the maximum voltage is Vdd, but this case is also applicable.

ここでは、電源投入からＴmsec（1msec）までの増加する分圧電圧Ｖxは、これが入力される反転インバータ７の反転電圧（Ｖxo）以下とする。そして、電源投入からＴmsec以降ではＶxは反転インバータ７の反転電圧（Ｖxo）以上となる。これにより、反転インバータ７の出力は、図２（ｃ）に示すように、入力電圧Ｖxが反転電圧以下ではＨレベルとなり、反転電圧以上ではＬレベルとなる。   Here, the divided voltage Vx that increases from power-on to Tmsec (1 msec) is equal to or lower than the inverted voltage (Vxo) of the inverting inverter 7 to which it is input. Then, after Tmsec from turning on the power, Vx becomes equal to or higher than the inversion voltage (Vxo) of the inverting inverter 7. Thereby, as shown in FIG. 2C, the output of the inverting inverter 7 becomes H level when the input voltage Vx is equal to or lower than the inverted voltage, and becomes L level when the input voltage Vx is equal to or higher than the inverted voltage.

したがって、反転インバータ７の出力がゲートに入力されるスイッチングＰＭＯＳのソース・ドレイン間は、反転インバータ７の出力がＨレベルのときは非導通となり、伝達インバータ２には電源Ｖddは供給されない。したがって、電源投入直後のＴmsecまでは、発振段の微少振幅信号は伝達インバータ２の次段回路には送出されない。これにより、次段回路による雑音を抑止し、発振段での起動特性を良好にする。   Therefore, the source and drain of the switching PMOS to which the output of the inverting inverter 7 is input to the gate becomes non-conductive when the output of the inverting inverter 7 is at the H level, and the power supply Vdd is not supplied to the transmission inverter 2. Therefore, the minute amplitude signal of the oscillation stage is not sent to the next stage circuit of the transmission inverter 2 until Tmsec immediately after the power is turned on. As a result, noise caused by the next stage circuit is suppressed, and the start-up characteristic at the oscillation stage is improved.

反転インバータ７の出力がＬレベルのときは、スイッチングＰＭＯＳ５Ａは導通となり、伝達インバータ２に電源Ｖddが供給される。したがって、電源投入直後のＴmsec以降では、伝達インバータ２は反転電圧をＶdd／２として通常通りに反転動作し、発振段の安定振幅信号を次段回路に送出する。したがって、デューティー比を１／２として良好に維持する。   When the output of the inverting inverter 7 is at L level, the switching PMOS 5A becomes conductive and the power supply Vdd is supplied to the transmission inverter 2. Therefore, after Tmsec immediately after the power is turned on, the transmission inverter 2 performs the inverting operation as usual with the inverting voltage set to Vdd / 2, and sends the stable amplitude signal of the oscillation stage to the next stage circuit. Therefore, the duty ratio is kept good at 1/2.

（第２実施形態）
第３図は本発明の第２実施形態を説明する概念的な図である。第２実施形態では、前記第１実施形態での伝達インバータ２の電源側に設けたスイッチングタイマー回路４を、伝達インバータ２のアース側に設けた例である。 (Second Embodiment)
FIG. 3 is a conceptual diagram for explaining a second embodiment of the present invention. The second embodiment is an example in which the switching timer circuit 4 provided on the power supply side of the transmission inverter 2 in the first embodiment is provided on the ground side of the transmission inverter 2.

水晶発振器は、前述したように、水晶振動子３と分割コンデンサＣ1、Ｃ2からなる共振回路に接続した発振用増幅器を発振インバータ１とし、伝達用増幅器を伝達インバータ２とする。発振インバータ１と伝達インバータ２との反転電圧は電源電圧Ｖddの本来のＶdd／２とする。   As described above, in the crystal oscillator, the oscillation amplifier connected to the resonance circuit including the crystal resonator 3 and the divided capacitors C1 and C2 is the oscillation inverter 1, and the transmission amplifier is the transmission inverter 2. The inversion voltage between the oscillation inverter 1 and the transmission inverter 2 is assumed to be the original Vdd / 2 of the power supply voltage Vdd.

そして、第２実施形態では、伝達インバータ２とアースとの間に設けられたスイッチングタイマー回路４は、第１実施形態と同様に、スイッチング素子５と、スイッチング素子５に動作信号を供給するタイマー回路６とからなる。但し、スイッチング素子５は発振インバータ２とアースとの間に設けられる。   And in 2nd Embodiment, the switching timer circuit 4 provided between the transmission inverter 2 and earth | ground is the switching circuit 5 and the timer circuit which supplies an operation signal to the switching element 5 similarly to 1st Embodiment. 6 and. However, the switching element 5 is provided between the oscillation inverter 2 and the ground.

この場合でも、タイマー回路６は、先ず、電源投入からＴmsecまでは、スイッチング素子５を非導通とする信号を印加し、伝達インバータ２への電源供給を停止する。これにより、伝達インバータ２の次段回路へは微少振幅信号は送出せず、雑音の発生を抑止して発振段での起動特性を良好にする。   Even in this case, the timer circuit 6 first applies a signal for turning off the switching element 5 from the power-on to Tmsec, and stops the power supply to the transmission inverter 2. As a result, a minute amplitude signal is not sent to the next stage circuit of the transfer inverter 2, and the generation of noise is suppressed and the starting characteristic at the oscillation stage is improved.

次に、電源投入からＴmsec以降では、スイッチング素子５を導通とする信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は通常通りに動作し、反転電圧をＶdd／２とするので、デューティー比を基本的に１／２として良好に維持する。   Next, after Tmsec from turning on the power, a signal for turning on the switching element 5 is applied to supply power to the transmission inverter 2. As a result, the transmission inverter 2 operates normally, and the inversion voltage is set to Vdd / 2, so that the duty ratio is basically kept good at 1/2.

（第２実施形態の具体例）
第４図（ａｂｃ）は本発明における第２実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）は電圧時定数回路の出力特性で、同図（ｃ）はタイマー回路の出力特性である。 (Specific example of the second embodiment)
FIG. 4 (abc) is a diagram for explaining a specific example of the second embodiment of the present invention. FIG. 4 (a) is a diagram of a crystal oscillator, particularly a switching timer circuit, and FIG. 4 (b) is an output of a voltage time constant circuit. FIG. 4C shows the output characteristics of the timer circuit.

第２実施形態の具体例では、スイッチング素子５をスイッチングＮＭＯＳ５Ｂとし、タイマー回路６はスイッチング電圧発生回路として、時定数回路６Ｂに反転インバータ７を付加してなる。時定数回路６Ｂは、第１抵抗Ｒ1とコンデンサＣ１の並列回路を電源側とし、第２抵抗Ｒ2をアース側とする。   In the specific example of the second embodiment, the switching element 5 is a switching NMOS 5B, the timer circuit 6 is a switching voltage generating circuit, and an inverting inverter 7 is added to the time constant circuit 6B. In the time constant circuit 6B, the parallel circuit of the first resistor R1 and the capacitor C1 is on the power supply side, and the second resistor R2 is on the ground side.

この場合では、時定数回路における直列接続点での分圧電圧Ｖxは、下式（２）になる。但し、ｅは自然対数の底、ｔは時間、τは時定数であり、τ＝｛Ｒ1*Ｒ2／（Ｒ1＋Ｒ2）｝・Ｃである。
Ｖx＝｛Ｒ2／（Ｒ1＋Ｒ2）｝・Ｖdd・（ｅ−ｔ／τ） ・・（２） In this case, the divided voltage Vx at the series connection point in the time constant circuit is expressed by the following expression (2). However, e is the base of the natural logarithm, t is time, τ is a time constant, and τ = {R1 * R2 / (R1 + R2)} · C.
Vx = {R2 / (R1 + R2)}. Vdd. (Et / .tau.) .. (2)

これにより、第４図（ｂ）に示したように、分圧電圧Ｖxは電源投入後、時定数τに基づき、電源電圧Ｖddから指数関数的に減少する。そして、電源投入からＴｍsec（1msec）後に、Ｖxは反転インバータ７の反転電圧（Ｖxo）を通過し、次第に第１抵抗Ｒ1と第２抵抗Ｒ2との分圧比による最小電圧Ｖmini「＝｛Ｒ2／（Ｒ1＋Ｒ2）｝・Ｖdd」へ収束する。   As a result, as shown in FIG. 4B, the divided voltage Vx decreases exponentially from the power supply voltage Vdd based on the time constant τ after the power is turned on. Then, after Tmsec (1 msec) from turning on the power, Vx passes through the inversion voltage (Vxo) of the inverting inverter 7, and gradually, the minimum voltage Vmini “= {R2 // by the voltage dividing ratio between the first resistor R1 and the second resistor R2. R1 + R2)} · Vdd ”.

これにより、電源投入からＴｍsec（1msec）間は反転インバータ７の出力をＬレベルとし、スイッチングＮＭＯＳ５Ｂのドレイン・ソース間を非導通とする。したがって、前述同様に、電源投入直後（Ｔmsec）までは、伝達インバータ２とアース間が遮断されて、伝達インバータ２の出力はＨレベルに維持される。したがって、次段回路には微少振幅信号は送出されず、発振段の起動特性を良好にする。   As a result, the output of the inverting inverter 7 is set to the L level during the Tmsec (1 msec) after the power is turned on, and the drain and the source of the switching NMOS 5B are made non-conductive. Therefore, as described above, until the power is turned on (Tmsec), the transmission inverter 2 is disconnected from the ground, and the output of the transmission inverter 2 is maintained at the H level. Therefore, a minute amplitude signal is not sent to the next stage circuit, and the start-up characteristic of the oscillation stage is improved.

そして電源投入からＴmsec以降では、時定数回路６Ｂの分圧電圧Ｖxは反転インバータ７の反転電圧（Ｖxo）以下になる。これにより、反転インバータ７の出力がＨレベルになって、スイッチングＮＭＯＳ５Ｂを導通する。したがって、伝達インバータ２とアース間が導通して、伝達インバータ２が通常通りに動作し、安定振幅信号を次段回路に送出する。   Then, after Tmsec from turning on the power, the divided voltage Vx of the time constant circuit 6B becomes equal to or lower than the inverted voltage (Vxo) of the inverting inverter 7. As a result, the output of the inverting inverter 7 becomes H level, and the switching NMOS 5B is conducted. Therefore, the transmission inverter 2 is electrically connected to the ground, the transmission inverter 2 operates as usual, and sends a stable amplitude signal to the next stage circuit.

（第３実施形態）
第５図は本発明の第３実施形態を説明する概念的な図である。第３実施形態では、伝達インバータ２の電源側及びアース側のいずれにもスイッチングタイマー回路４を設けた例である。 (Third embodiment)
FIG. 5 is a conceptual diagram for explaining a third embodiment of the present invention. In the third embodiment, the switching timer circuit 4 is provided on both the power supply side and the ground side of the transmission inverter 2.

すなわち、第３実施形態では、伝達インバータ２と電源Ｖdd及びアースとの間のいずれにもスイッチング素子５を設ける。そして、スイッチング素子５には共通としたタイマー回路６を接続して、スイッチング素子５を導通及び非導通とする。   That is, in the third embodiment, the switching element 5 is provided between the transmission inverter 2 and the power source Vdd and the ground. Then, a common timer circuit 6 is connected to the switching element 5 to make the switching element 5 conductive and non-conductive.

この場合でも、タイマー回路６は、先ず、電源投入からＴmsecまでは、電源Ｖdd及びアース側のスイッチング素子５を非導通とする信号を印加する。これにより、伝達インバータ２への電源供給を停止するとともにアース電位との接続も遮断する。したがって、伝達インバータ２の次段回路へは微少振幅信号は送出せず、雑音の発生を抑止して発振段での起動特性を良好にする。   Even in this case, the timer circuit 6 first applies a signal for making the power source Vdd and the ground side switching element 5 non-conductive from power-on to Tmsec. Thereby, the power supply to the transmission inverter 2 is stopped and the connection with the ground potential is also cut off. Therefore, a very small amplitude signal is not sent to the next stage circuit of the transfer inverter 2, and noise generation is suppressed to improve the start-up characteristics at the oscillation stage.

次に、電源投入からＴmsec以降では、電源Ｖdd及びアース側でのスイッチング素子５を導通とする信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は反転電圧をＶdd／２として通常通りに動作し、デューティー比を基本的に１／２として良好に維持する。   Next, after Tmsec from turning on the power, a signal for turning on the switching element 5 on the power supply Vdd and the ground side is applied to supply power to the transmission inverter 2. As a result, the transmission inverter 2 operates as usual with the inversion voltage set to Vdd / 2, and the duty ratio is basically kept good at 1/2.

（第３実施形態の具体例）
第６図は第３実施形態の具体例を説明する特にスイッチングタイマー回路の図である。 (Specific example of the third embodiment)
FIG. 6 is a diagram showing a specific example of the third embodiment, particularly a switching timer circuit.

この具体例でのスイッチングタイマー回路４は、緩衝インバータ２の電源側のスイッチング素子５をスイッチングＰＭＯＳ５Ａとして、アース側をスイッチングＮＭＯＳ５Ｂとする。タイマー回路６は、電圧印加型とした時定数回路と反転インバータ７ａ、ｂからなる。   The switching timer circuit 4 in this specific example uses the switching element 5 on the power source side of the buffer inverter 2 as a switching PMOS 5A and the ground side as a switching NMOS 5B. The timer circuit 6 includes a voltage application type time constant circuit and inverting inverters 7a and 7b.

時定数回路は第１実施例と同様、第１抵抗Ｒ1とコンデンサＣとの並列回路をアース側として、第２抵抗Ｒ2を電源側とする。そして、電源側のスイッチングＰＭＯＳ５Ａには第１反転インバータ７ａからの出力電圧を印加する。アース側のスイッチングＮＭＯＳ５Ｂには第２反転インバータ７ｂからの出力電圧を印加する。ここでは、第２反転インバータ７ｂの入力には、前述の第１反転インバータ７ａの出力が印加される。 In the time constant circuit, as in the first embodiment, the parallel circuit of the first resistor R1 and the capacitor C is the ground side, and the second resistor R2 is the power source side. The output voltage from the first inverting inverter 7a is applied to the switching PMOS 5A on the power supply side. The output voltage from the second inverting inverter 7b is applied to the switching NMOS 5B on the ground side. Here, the output of the first inverting inverter 7a is applied to the input of the second inverting inverter 7b.

このようなものでは、電源投入後、時定数回路出力電圧Ｖxは時定数τに基づき、０Ｖ電圧から指数関数的に上昇する。そして電源投入からＴｍsec（1msec）時に、Ｖxは反転インバータ７ａの反転電圧（Ｖxo）を通過し、第１反転インバータ7ａの出力をＨレベルからＬレベルに、第２インバータ７ｂの出力をＬレベルからＨレベルに切り替わる。   In such a case, after the power is turned on, the time constant circuit output voltage Vx rises exponentially from 0 V voltage based on the time constant τ. At Tmsec (1 msec) after power-on, Vx passes the inverted voltage (Vxo) of the inverting inverter 7a, the output of the first inverting inverter 7a is changed from H level to L level, and the output of the second inverter 7b is changed from L level. Switch to H level.

従って、電源投入直後のＴmsecまでは、電源側のスイッチングＰＭＯＳ５Ａには、第１反転回路７ａからのＨレベルが印加され、伝達用インバータ２と電源間を遮断する。一方、アース側のスイッチングＮＭＯＳ５Ｂには第２反転インバータ７ｂからのＬレベルが印加され、スイッチングＮＭＯＳ５Ｂのソース・ゲート間を非導通として、伝達インバータ２とアース間は電気的に遮断される。 Accordingly, until Tmsec immediately after the power is turned on, the H level from the first inversion circuit 7a is applied to the switching PMOS 5A on the power source side, and the transmission inverter 2 and the power source are disconnected. On the other hand, the L level from the second inverting inverter 7b is applied to the switching NMOS 5B on the ground side, the source and gate of the switching NMOS 5B are made non-conductive, and the transmission inverter 2 and the ground are electrically disconnected.

そして、電源投入からＴmsec後は第１反転インバータ７ａからのＬレベルによってスイッチングＰＭＯＳ５ａのソース・ドレイン間を導通し、電源Ｖddと伝達インバータ２とは電気的に接続する。同時に、第2反転インバータ７ｂからのＨレベルによってスイッチングＮＭＯＳ５ｂのソース・ドレイン間を導通し、伝達インバータ２とアース間を電気的に接続する。 After Tmsec from turning on the power, the source and drain of the switching PMOS 5a are conducted by the L level from the first inverting inverter 7a, and the power supply Vdd and the transmission inverter 2 are electrically connected. At the same time, the source and drain of the switching NMOS 5b are made conductive by the H level from the second inverting inverter 7b, and the transmission inverter 2 and the ground are electrically connected.

したがって、第３実施形態の具体例Ｂでも、電源投入直後のＴmsecまでは、伝達インバータ２の動作を停止して次段回路の雑音の影響を受けずに、発振段の起動特性を良好にするとともに、Ｔmsec以降は伝達インバータ２が反転電圧をＶdd／２として通常通りに動作するので、デューテー比を良好に維持する。   Therefore, also in the specific example B of the third embodiment, until the Tmsec immediately after the power is turned on, the operation of the transfer inverter 2 is stopped and the start-up characteristic of the oscillation stage is improved without being affected by the noise of the next-stage circuit. At the same time, after Tmsec, the transmission inverter 2 operates as usual with the inversion voltage set to Vdd / 2, so that the duty ratio is kept good.

（その他の実施形態）
以上の実施形態では、時定数回路を全て電圧印加型としたが、それを電流印加型としてもよい。第７図及び第８図は定電流印加型時定数回路を説明する図である。 (Other embodiments)
In the above embodiment, all the time constant circuits are voltage application types, but they may be current application types. 7 and 8 are diagrams for explaining a constant current application type time constant circuit.

第７図（ａ）は、定電流源ＩとコンデンサＣとを直列接続し、直列接続点から時定数関数電圧Ｖxを得る。但し、定電流源Ｉを電源側としてコンデンサＣをアース側とする。この場合、直列接続点からの出力電圧Ｖxは、Ｖx＝Ｉ・（ｔ／Ｃ）となって、アース電位から電源電圧Ｖddまで、直線的に増加する特性となる「第７図（ｂ）」。これは、例えば第１実施形態での具体例「第２図（ｂ）」の電圧印加型とする時定数回路６Ｂに相当する。 In FIG. 7A, a constant current source I and a capacitor C are connected in series, and a time constant function voltage Vx is obtained from the series connection point. However, the constant current source I is the power source side and the capacitor C is the ground side. In this case, the output voltage Vx from the series connection point is Vx = I · (t / C), and the characteristic increases linearly from the ground potential to the power supply voltage Vdd “FIG. 7B”. . This corresponds to, for example, the voltage application type time constant circuit 6B of the specific example “FIG. 2B” in the first embodiment.

第８図（ａ）は、定電流源Ｉをアース側としてコンデンサＣを電源側とする。この場合は、直列接続点での出力電圧Ｖxは、Ｖx＝Ｖdd−Ｉ・（ｔ／Ｃ）となって電源電圧Ｖddからアース電位まで直線的に減少する特性となる「第８図（ｂ）」。これは、例えば第２実施形態での具体例「第４図（ｂ）」に相当する。   FIG. 8A shows the constant current source I as the ground side and the capacitor C as the power source side. In this case, the output voltage Vx at the series connection point becomes Vx = Vdd−I · (t / C), which is a characteristic that linearly decreases from the power supply voltage Vdd to the ground potential (see FIG. 8B). " This corresponds to, for example, the specific example “FIG. 4B” in the second embodiment.

又、上記の実施形態では時定数回路の出力電圧はインバータを経由してスイッチング素子のオン・オフをコントロールとしていましたが、スイッチング素子の導通抵抗の影響が無視できる場合は、時定数回路の出力電圧にて直接スイッチング素子のオン・オフをさせてもよい。   In the above embodiment, the output voltage of the time constant circuit is controlled by turning on / off the switching element via the inverter. However, if the influence of the conduction resistance of the switching element can be ignored, the output of the time constant circuit is The switching element may be directly turned on / off by a voltage.

本発明の第１実施形態を説明する水晶発振器の概念的な図である。It is a conceptual diagram of the crystal oscillator explaining 1st Embodiment of this invention. 本発明の第１実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）（c）はスイッチング電圧発生回路（電圧時定数回路）の出力特性である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the specific example of 1st Embodiment of this invention, The figure (a) is a figure of a crystal oscillator especially a switching timer circuit, The figure (b) (c) is a switching voltage generation circuit (voltage time constant circuit). Is the output characteristic. 本発明の第２実施形態を説明する水晶発振器の概念的な図である。It is a conceptual diagram of the crystal oscillator explaining 2nd Embodiment of this invention. 本発明の第２実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）（c）はスイッチング電圧発生回路（電圧時定数回路）の出力特性である。の図である。FIG. 4A is a diagram for explaining a specific example of the second embodiment of the present invention, in which FIG. 1A is a diagram of a crystal oscillator, particularly a switching timer circuit, and FIGS. 2B and 2C are switching voltage generation circuits (voltage time constant circuits). Is the output characteristic. FIG. 本発明の第３実施形態を説明する水晶発振器の概念的な図である。It is a conceptual diagram of the crystal oscillator explaining 3rd Embodiment of this invention. 本発明の第３実施形態の具体例を説明する水晶発振器特にスイッチングタイマー回路の図である。It is a figure of the crystal oscillator especially the switching timer circuit explaining the specific example of 3rd Embodiment of this invention. 本発明のその他の実施形態の一例を説明する図で、電流印加型時定数回路を説明する図である。It is a figure explaining an example of other embodiments of the present invention, and is a figure explaining a current application type time constant circuit. 本発明のその他の実施形態の他例を説明する図で、電流印加型時定数回路を説明する図である。It is a figure explaining other examples of other embodiments of the present invention, and is a figure explaining a current application type time constant circuit. 従来例を説明する水晶発振器の回路図で、同図（ａ）は発振インバータ及び伝達インバータを記号化して示した回路図、同図（ｂ）（ｃ）従来例を説明するＣＭＯＳインバータの入出力特性である。FIG. 4A is a circuit diagram of a crystal oscillator for explaining a conventional example, in which FIG. 1A is a circuit diagram showing an oscillation inverter and a transmission inverter as symbols, and FIG. 2B and FIG. It is a characteristic. 従来例を説明する水晶発振器の信号伝送特性である。It is the signal transmission characteristic of the crystal oscillator explaining a prior art example.

符号の説明Explanation of symbols

１ 発振インバータ、２ 伝達インバータ、３ 水晶振動子、４ スイッチングタイマー回路、５ スイッチング素子、６ タイマー回路、７ 反転インバータ。   1 oscillation inverter, 2 transmission inverter, 3 crystal oscillator, 4 switching timer circuit, 5 switching element, 6 timer circuit, 7 inverting inverter.

Claims (5)

ＣＭＯＳからなる発振インバータと前記発振インバータに並列に接続された水晶振動子とを有する発振回路と、前記発振インバータの出力にＣＭＯＳからなる伝達インバータを接続した水晶発振器において、前記伝達インバータには、前記発振インバータの起動よりも前記伝達インバータが遅れて起動するスイッチングタイマー回路が設けられ、前記スイッチングタイマー回路はスイッチング素子と前記スイッチング素子の導通を前記発振インバータの起動よりも遅らせるタイマー回路とからなることを特徴とする水晶発振器。   In an oscillation circuit having an oscillation inverter made of CMOS and a crystal resonator connected in parallel to the oscillation inverter, and a crystal oscillator in which a transmission inverter made of CMOS is connected to the output of the oscillation inverter, the transmission inverter includes the A switching timer circuit is provided in which the transmission inverter is started after the start of the oscillation inverter, and the switching timer circuit includes a switching element and a timer circuit that delays the conduction of the switching element from the start of the oscillation inverter. A featured crystal oscillator. 請求項１において、前記スイッチングタイマー回路は前記伝達インバータと電源との間、前記伝達インバータとアースとの間、又は前記伝達インバータと前記電源及び前記アースとの間のいずれにも設けられた水晶発振器。   2. The crystal oscillator according to claim 1, wherein the switching timer circuit is provided between the transmission inverter and the power source, between the transmission inverter and the ground, or between the transmission inverter and the power source and the ground. . 請求項１及び２において、前記タイマー回路は少なくともスイッチング電圧発生回路を有し、前記スイッチング電圧発生回路は電源投入から時間の関数とした出力電圧特性を発生するとともに前記電圧特性中には前記スイッチング素子を非導通から導通とする反転電圧を含む水晶発振器。   3. The timer circuit according to claim 1, wherein the timer circuit has at least a switching voltage generation circuit, and the switching voltage generation circuit generates an output voltage characteristic as a function of time from power-on and includes the switching element in the voltage characteristic. A crystal oscillator that includes an inversion voltage that switches from non-conductive to conductive. 請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと抵抗とを有する電圧印加型とする。これにより、コンデンサの充放電によって電源投入から時間の関数とした出力電圧特性を得る水晶発振器。   The switching voltage generation circuit according to claim 3 is a voltage application type having at least a capacitor and a resistor. Thus, a crystal oscillator that obtains output voltage characteristics as a function of time from power-on by charging and discharging a capacitor. 請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと定電流源とを含む電流印加型とする水晶発振器。   4. The crystal oscillator according to claim 3, wherein the switching voltage generation circuit is a current application type including at least a capacitor and a constant current source.
JP2006355481A 2006-12-28 2006-12-28 Crystal oscillator Pending JP2008167236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006355481A JP2008167236A (en) 2006-12-28 2006-12-28 Crystal oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355481A JP2008167236A (en) 2006-12-28 2006-12-28 Crystal oscillator

Publications (1)

Publication Number Publication Date
JP2008167236A true JP2008167236A (en) 2008-07-17

Family

ID=39696048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355481A Pending JP2008167236A (en) 2006-12-28 2006-12-28 Crystal oscillator

Country Status (1)

Country Link
JP (1) JP2008167236A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101779A1 (en) 2009-03-05 2010-09-10 Nel Frequency Controls, Inc. Crystal-based oscillator for use in synchronized system
JP2014155184A (en) * 2013-02-13 2014-08-25 Seiko Npc Corp Integrated circuit for oscillation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101779A1 (en) 2009-03-05 2010-09-10 Nel Frequency Controls, Inc. Crystal-based oscillator for use in synchronized system
JP2010206784A (en) * 2009-03-05 2010-09-16 Nel Frequency Controls Inc Crystal-based oscillator for use in synchronized system
EP2404379A1 (en) * 2009-03-05 2012-01-11 Nel Frequency Controls, Inc. Crystal-based oscillator for use in synchronized system
JP2014075818A (en) * 2009-03-05 2014-04-24 Nel Frequency Controls Inc Crystal-based oscillator for use in synchronized system
EP2404379A4 (en) * 2009-03-05 2015-01-07 Sync N Scale Llc Crystal-based oscillator for use in synchronized system
EP3098967A1 (en) * 2009-03-05 2016-11-30 Sync-n-Scale, LLC Crystal-based oscillator for use in synchronized system
JP2014155184A (en) * 2013-02-13 2014-08-25 Seiko Npc Corp Integrated circuit for oscillation

Similar Documents

Publication Publication Date Title
JP3141816B2 (en) Oscillator circuit
US10211727B1 (en) Circuit for level shifting a clock signal using a voltage multiplier
KR101043418B1 (en) Differential colpitts voltage controlled oscillstor for improving negative resistance
US5469116A (en) Clock generator circuit with low current frequency divider
US6252467B1 (en) Voltage controlled oscillator including a plurality of differential amplifiers
JP5090494B2 (en) Low phase noise amplifier
JP2008124852A (en) Circuit for charge pump
JPH064181A (en) Power-on reset signal generator
JP2010279246A (en) Boost circuit and level shifter
US20050046494A1 (en) Low power quadrature voltage controlled oscillator using back gate
US4947140A (en) Voltage controlled oscillator using differential CMOS circuit
JP5814542B2 (en) Oscillator circuit
US20020067215A1 (en) Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise
JP2008147815A (en) Oscillation circuit
JP2008167236A (en) Crystal oscillator
JP2005079828A (en) Step-down voltage output circuit
US7511584B2 (en) Voltage controlled oscillator capable of operating in a wide frequency range
US6624710B2 (en) External oscillator resistor detection circuit
US20070152764A1 (en) Delay unit of voltage control oscillator
US7321270B2 (en) Current-controlled CMOS ring oscillator circuit
JP2003283307A (en) Cr oscillation circuit
KR100391023B1 (en) input circuit
KR100349356B1 (en) Power on reset circuit
JP2004056472A (en) Oscillation circuit
JP7379660B2 (en) Improved level shifter for integrated circuits