JP2014154562A - 固体撮像装置、その製造方法、及び撮像システム - Google Patents

Abstract

【課題】固体撮像装置の画素信号の読み出しに有利な技術を提供する。
【解決手段】複数の画素セルを含む固体撮像装置であって、前記複数の画素セルのそれぞれは、光電変換部と、前記光電変換部で生じた電荷量にしたがう信号を増幅するためのソースフォロワ回路を構成する第１トランジスタと、前記第１トランジスタのゲートの電位を初期化する第２トランジスタと、を有し、前記第１トランジスタは、埋め込みチャネル型トランジスタであり、前記第２トランジスタよりもチャネル長が小さいことを特徴とする。
【選択図】図２

Description

本発明は、固体撮像装置、その製造方法、及び撮像システムに関する。

ＭＯＳデバイスを構成する半導体と絶縁膜との界面に存在する原子の未結合手（ダングリングボンド）により生じる界面トラップは、ＭＯＳデバイスの電気特性に影響をおよぼす。界面トラップは、例えば、固体撮像装置の画素信号を読み出す回路においては、光電変換部からの信号を増幅するためのソースフォロワトランジスタの出力にノイズをもたらしうる。

特許文献１には、半導体領域の表面部分に形成されたＰ型不純物領域８より深い位置にチャネルが形成された埋め込みチャネル型のＭＯＳトランジスタを用いたソースフォロワトランジスタの構造が開示されている。特許文献１によると、埋め込みチャネル型のＭＯＳトランジスタを用いて当該トランジスタの界面トラップによるノイズを低減している。

特開平７−１２２７３３号公報

特許文献１は、界面トラップによってソースフォロワトランジスタの出力にノイズが生じることを考慮したものであるが、回路全体の動作や他のトランジスタとの関係を考慮したものではない。

本発明の目的は、固体撮像装置の画素信号の読み出しに有利な技術を提供することにある。

本発明の一つの側面は固体撮像装置にかかり、前記固体撮像装置は、複数の画素セルを含む固体撮像装置であって、前記複数の画素セルのそれぞれは、光電変換部と、前記光電変換部で生じた電荷量にしたがう信号を増幅するためのソースフォロワ回路を構成する第１トランジスタと、前記第１トランジスタのゲートの電位を初期化する第２トランジスタと、を有し、前記第１トランジスタは、埋め込みチャネル型トランジスタであり、前記第２トランジスタよりもチャネル長が小さいことを特徴とする。

本発明によれば、固体撮像装置の画素信号の読み出しに有利である。

画素セルの回路構成の例を示した図。 第１実施形態の固体撮像装置における画素セルのレイアウト例を示した模式図。 ソースフォロワトランジスタのノイズおよび閾値電圧を説明する図。 ソースフォロワトランジスタのリセット成分を読み出すときの表面電子電流密度のＬ依存性を説明する図。 ソースフォロワトランジスタのＶｇ−Ｖｓ特性の線形性を説明する図。 埋め込みチャネル型および表面チャネル型のトランジスタのＶｇ−Ｖｓ特性を説明する図。 画素セルのレイアウトの断面を示した模式図。

ＣＭＯＳイメージセンサに代表される固体撮像装置は、行列状に配列された複数の画素セル（ないし画素）を備える。複数の画素セルのそれぞれには行ごとに制御信号が入力され、各画素セルからの画素信号が列ごとに読み出されうる。単位画素は少なくとも１つの光電変換部を有し、単位画素セルは、図１に例示されるように、フォトダイオード（光電変換部）および複数のＭＯＳトランジスタを用いて構成される。ここでは、フォトダイオード１、ソースフォロワトランジスタ６（第１トランジスタ）、リセットトランジスタ４（第２トランジスタ）、転送トランジスタ２（第３トランジスタ）および選択トランジスタ５（第４トランジスタ）を用いた構成を示している。リセットトランジスタ４およびソースフォロワトランジスタ６のドレイン側のそれぞれにはＶＤＤ電源線７が接続されている。なお、１つの単位画素セルには、各々が１つの光電変換部を有する複数の画素が含まれていてもよい。例えば、１つの単位画素セルにおいて、２以上の光電変換部（第１の光電変換部および第２の光電変換部）と、１つのソースフォロワトランジスタ６と、１つのリセットトランジスタ４とが配されうる。

図２は、固体撮像装置における単位画素セルのレイアウトを模式的に示している。各トランジスタのゲート電極にはポリシリコンが用いられうる。また、ＶＤＤ電源７および信号線８の金属配線は、コンタクトを介して、各トランジスタのソース電極あるいはドレイン電極（ソース領域あるいはドレイン領域）に接続されうる。

転送トランジスタ２のゲート端子に与えられる制御信号が活性化されると、フォトダイオード１で受光によって発生し蓄積された電荷が、転送トランジスタ２によって、フローティングディフュージョン容量３に転送される。ソースフォロワトランジスタ６に流れる電流量は、フローティングディフュージョン容量３に転送された電荷量の変動に応じて変化する。選択トランジスタ２のゲート端子に与えられる制御信号が活性化されると、選択トランジスタ２は、ソースフォロワトランジスタ６の電流量に応じた画素信号を信号線８（列信号線）に出力する。信号線８は定電流源９が接続されており、読み出された画素信号を増幅するようにソースフォロワ回路を構成している。また、リセットトランジスタ４のゲート端子に与えられる制御信号が活性化されると、リセットトランジスタ４はフローティングディフュージョン容量３の電位をリセット（初期化）する。

固体撮像装置において生じるノイズは、同一の画素セルにおいて生じる当該画素セル固有の固定パターンノイズと、撮影のタイミングによって生じうるランダムノイズとを含む。当該ランダムノイズは、ソースフォロワトランジスタ６のトランジスタの構成におけるシリコン（基板）とゲート絶縁膜との界面における界面トラップ（欠陥準位）に起因するノイズを含む。

そこで、ソースフォロワトランジスタ６に埋め込みチャネル型のＭＯＳトランジスタを用いる。図３（ａ）は、ソースフォロワトランジスタ６におけるノイズおよび閾値電圧Ｖ_{ｔｈ＿ＳＦ}のチャネル幅Ｗ依存性を示している。図３（ａ）に例示されるように、チャネル幅Ｗを大きくすると、狭チャネル効果が低減されることによって、閾値電圧Ｖ_{ｔｈ＿ＳＦ}が下がり、また、ノイズが低減する。また、埋め込みチャネル型のＭＯＳトランジスタにおいてチャネル幅Ｗを大きくすると、当該トランジスタの導通状態におけるチャネル電子電流密度が下がり、チャネルが界面から深い位置に形成され、ノイズが低減する。また、図３（ｂ）は、ソースフォロワトランジスタ６におけるノイズおよび閾値電圧Ｖ_{ｔｈ＿ＳＦ}のチャネル長Ｌ依存性を示している。図３（ｂ）に例示されるように、チャネル長Ｌを小さくすると、短チャネル効果によって、閾値電圧Ｖ_{ｔｈ＿ＳＦ}が下がり、また、界面から深い位置にチャネルが形成されうるため界面トラップの影響が抑制されてノイズが低減する。図４は、ソースフォロワトランジスタ６のリセット成分（暗電流成分）の読み出すときの界面における表面電子電流密度分布（Ｌ方向）を、Ｌ＝７５０ｎｍ、６５０ｎｍについて、シミュレーション結果をそれぞれ例示している。Ｌ＝７５０ｎｍよりもＬ＝６５０ｎｍの方が界面における電流密度が低く、即ち、界面から深い位置にチャネルが形成され、界面トラップの影響が抑制されうることが分かる。

よって、ソースフォロワトランジスタ６におけるノイズを低減するためには、チャネル長Ｌが短い又はチャネル幅Ｗが広い埋め込みチャネル型のＭＯＳトランジスタを用いるとよい。

一方、ソースフォロワトランジスタ６と同様の構成のリセットトランジスタ４によってフォトダイオード１をリセットすると、フローティングディフュージョン容量の電位Ｖ_ＦＤが高くなってしまう。これは、リセットトランジスタ４の閾値電圧をＶ_{ｔｈ＿ＲＥＳ}とすると、リセット電圧Ｖ_ＲＥＳ≒ＶＤＤ−Ｖ_{ｔｈ＿ＲＥＳ}と表せ、リセットトランジスタ４が上述の構成を採ることによって閾値電圧Ｖ_{ｔｈ＿ＲＥＳ}が下がるからである。ここで、ソースフォロワトランジスタ６の閾値電圧Ｖ_{ｔｈ＿ＳＦ}が下がると、図５に例示されるようにＶｇ−Ｖｓ特性がシフトする。当該特性のシフトにより、ソースフォロワトランジスタ６は当該特性の線形性を有しない領域（非線形領域）で動作しうる。このことは、製造ばらつきによって生じる閾値電圧Ｖ_{ｔｈ＿ＳＦ}のばらつきにより、前述の固定パターンノイズをもたらしうる。

そこで、ソースフォロワトランジスタ６を上記特性の線形性を有する領域（線形領域）で動作させるため、電位Ｖ_ＦＤのリセット時の電圧Ｖ_ＲＥＳ≒ＶＤＤ−Ｖ_{ｔｈ＿ＲＥＳ}を低くして動作点を下げるとよい（図６）。具体的には、ソースフォロワトランジスタ６のゲート端子の電圧（フローティングディフュージョン容量の電位Ｖ_ＦＤ）の動作点を調整すればよい。即ち、ソースフォロワトランジスタ６の上述の構成によって閾値電圧Ｖ_{ｔｈ＿ＳＦ}が下がることによるＶｇ−Ｖｓ特性のシフトに対応させて、リセット電圧Ｖ_ＲＥＳ≒ＶＤＤ−Ｖ_{ｔｈ＿ＲＥＳ}を同程度だけ低くシフトさせればよい。

よって、リセットトランジスタ４は、閾値電圧Ｖ_{ｔｈ＿ＲＥＳ}が閾値電圧Ｖ_{ｔｈ＿ＳＦ}よりも高くなるように設けられうる。ここでは、リセットトランジスタ４を、そのチャネル長Ｌ（ないしゲート長）がソースフォロワトランジスタ６よりも大きくなるように設ける。リセットトランジスタ４においては短チャネル効果が抑制され、閾値電圧Ｖ_{ｔｈ＿ＲＥＳ}が閾値Ｖ_{ｔｈ＿ＳＦ}よりも高くなる。ソースフォロワトランジスタ６は、チャネル長Ｌが例えば６５０ｎｍであり、リセットトランジスタ４は、チャネル長Ｌが例えば８００ｎｍである。ＶＤＤ電源は、例えば５．０Ｖである。信号線８は、例えば１０μＡの定電流源９に接続されうる。本構成によると、ソースフォロワトランジスタ６の閾値電圧Ｖ_{ｔｈ＿ＳＦ}は−０．４Ｖとなり、リセットトランジスタ４の閾値電圧Ｖ_{ｔｈ＿ＲＥＳ}は０．０Ｖとなる。

ソースフォロワトランジスタ６は、トランジスタとしての機能が保障される範囲内で、チャネル長がリセットトランジスタ４より小さくなるように設けられればよい。一方で、リセットトランジスタ４は、単にチャネル長を大きくすると却って高画素化の妨げとなりうる。そこで、例えば、本実施形態の条件下では、ソースフォロワトランジスタ６のチャネル長を５００ｎｍ以上７５０ｎｍ未満とし、リセットトランジスタ４のチャネル長を７５０ｎｍ以上１０００ｎｍ以下とすればよい。

また、リセットトランジスタ４を、そのチャネル幅Ｗ（ないしゲート長）がソースフォロワトランジスタ６よりも大きくなるように設けても、上述と同様の効果が得られうる。

本発明の画素セルの構成は、公知の半導体製造プロセスによって製造可能である。図７は画素セルのレイアウトの断面図を模式的に示している。まず、例えばＮ型のシリコンの基板１１を用意し、ＬＯＣＯＳ法等により素子分離領域が形成されうる。このとき、例えば、該素子分離領域へのボロン注入（ドーズ量１．５×１０^１３［ｃｍ^−２］、注入強度８０ＫｅＶ）を行ってもよい。これにより、フォトダイオード１のＮ型領域の周辺におけるＬＯＣＯＳ酸化膜の界面準位がピニングされ、フォトダイオード１の暗電流成分が抑制されうる。次に、ボロン注入により、Ｐ型のウエル領域１４が形成されうる。その後、レジストパターニングを行ってフォトダイオード１の部分を除く領域にボロン注入を行うことにより、Ｎ型領域に対するポテンシャル障壁およびＰ型のウエル領域１５が形成されうる。さらに、各トランジスタ（ソースフォロワトランジスタ６、リセットトランジスタ４、転送トランジスタ２等）のチャネル領域にヒ素注入（ドーズ量２×１０^１２［ｃｍ^−２］、注入強度５０ＫｅＶ）を行うことによってチャネルドープ領域１３が形成される。これにより、埋め込みチャネル型の各トランジスタが形成される。さらにその後、各トランジスタのゲート電極がそれぞれ形成されうる。これらのゲート電極は、ゲート絶縁膜の上に堆積させたポリシリコンをパターニングすることによって同時に形成されうる。

ソースフォロワトランジスタ６のゲート電極（第１パターン）は、例えばチャネル長Ｌが６５０ｎｍになるように形成されうる。リセットトランジスタ４のゲート電極（第２パターン）は、例えばチャネル長Ｌが８００ｎｍになるように形成されうる。その他の各トランジスタ（例えば、選択トランジスタ５）のゲート電極は、例えばチャネル長が８００ｎｍになるようにそれぞれ形成されればよい。また、リセットトランジスタ４、ソースフォロワトランジスタ６および選択トランジスタ５のそれぞれは、チャネル幅が１２００ｎｍである。

ゲート電極を形成した後、例えばフォトダイオード１にＮ型不純物を注入し、又は各トランジスタのＬＤＤ領域を形成するためにリン注入が為されうる。また、ソースあるいはドレインの電極部分は、例えばサイドスペーサ形成後にレジストパターンを形成した後にヒ素注入（ドーズ量４×１０^１５［ｃｍ^−２］、注入強度６５ＫｅＶ）を行うことによって形成されうる。なお、以上の各工程において為された不純物注入には、導電型が同じ他の不純物を用いてもよい。

以上の製造工程では、各画素セルから画素信号を読み出すための周辺回路その他の回路部分も上述の複数の画素セルと共に形成されうる。その後は、同様に、公知の半導体製造プロセスにしたがって層間絶縁膜、コンタクト（又はビア）、金属配線が適宜繰り返し形成されうる。

以上において、ソースフォロワトランジスタ６におけるノイズを低減するために、チャネル幅Ｗが広い又はチャネル長Ｌが短い埋め込みチャネル型トランジスタを用いた。ここで、ソースフォロワトランジスタ６の閾値電圧Ｖ_{ｔｈ＿ＳＦ}が下がることによるＶｇ−Ｖｓ特性のシフト量に対して、リセット電圧Ｖ_ＲＥＳ≒ＶＤＤ−Ｖ_{ｔｈ＿ＲＥＳ}が低くなるようにリセットトランジスタ４を形成すればよい。リセットトランジスタ４は閾値電圧Ｖ_{ｔｈ＿ＲＥＳ}が閾値電圧Ｖ_{ｔｈ＿ＳＦ}よりも高くなるように設けられればよく、例えば、ソースフォロワトランジスタ６をリセットトランジスタ４よりもチャネル長が小さくなるように構成すればよい。これにより、ランダムパターンノイズを低減しつつ、固定パターンノイズの発生を防止することができ、画素信号の読み出しにおいて有利である。

また、ソースフォロワトランジスタ６の増幅特性の線形性を維持する他の方法として、リセットトランジスタ４およびソースフォロワトランジスタ６に、互いに電源電圧の異なる電源（例えばＶＤＤ１およびＶＤＤ２）をそれぞれに個別に設けてもよい。しかし、本発明によると、１つの電源（ＶＤＤのみ）を用いた構成において上述の効果が得られ、電源および電源線の数量を低減することができ、高画素化に有利である。

また、ソースフォロワトランジスタ６の増幅特性の線形性を維持する他の方法として、リセットトランジスタ４を表面チャネル型にしてもよいし、不純物注入（チャネルインプラ）を個別に行ってもよい。しかし、本発明によると、製造工程やマスクの数を増やすことなく上述の効果が得られ、製造面においても有利である。

本発明は上述の実施形態に限られるものではなく、目的、状態、用途及び機能その他の仕様に応じて、適宜、変更が可能であり、他の実施形態によっても為されうる。

（撮像システム）
また、以上の実施形態は、カメラ（撮像システム）に含まれる固体撮像装置について述べたが、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims (10)

1. 複数の画素セルを含む固体撮像装置であって、
   前記複数の画素セルのそれぞれは、光電変換部と、前記光電変換部で生じた電荷量にしたがう信号を増幅するためのソースフォロワ回路を構成する第１トランジスタと、前記第１トランジスタのゲートの電位を初期化する第２トランジスタと、を有し、
   前記第１トランジスタは、埋め込みチャネル型トランジスタであり、前記第２トランジスタよりもチャネル長が小さい、
   ことを特徴とする固体撮像装置。
2. 前記第１トランジスタは前記第２トランジスタよりもチャネル幅が大きい、
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 複数の画素セルを含む固体撮像装置であって、
   前記複数の画素セルのそれぞれは、光電変換部と、前記光電変換部で生じた電荷量にしたがう信号を増幅するためのソースフォロワ回路を構成する第１トランジスタと、前記第１トランジスタのゲートの電位を初期化する第２トランジスタと、を有し、
   前記第１トランジスタは、埋め込みチャネル型トランジスタであり、前記第２トランジスタよりもチャネル幅が大きい、
   ことを特徴とする固体撮像装置。
4. 前記第２トランジスタは、埋め込みチャネル型トランジスタである、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記複数の画素セルのそれぞれは、前記光電変換部で生じた電荷量にしたがう信号を前記第１トランジスタのゲートに転送する第３トランジスタをさらに有しており、
   前記第３トランジスタは、埋め込みチャネル型トランジスタである、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記第１トランジスタのチャネル長は、５００ｎｍ以上７５０ｎｍ未満であり、
   前記第２トランジスタのチャネル長は、７５０ｎｍ以上１０００ｎｍ以下である、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
7. 前記複数の画素セルは、複数の行および複数の列を形成するように配列されており、
   前記複数の画素セルのそれぞれは、前記第１トランジスタから出力される信号を、前記複数の列のそれぞれに対応して配された列信号線に出力するための第４トランジスタをさらに有しており、
   前記第４トランジスタは、埋め込みチャネル型トランジスタである、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 前記複数の画素セルのそれぞれは、第２の光電変換部をさらに有している、
   ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
9. 請求項１乃至８のいずれか１項に記載の固体撮像装置と、
   前記固体撮像装置から出力される信号を処理する処理部と、を備える、
   ことを特徴とする撮像システム。
10. 複数の画素セルを含む固体撮像装置の製造方法であって、
    前記複数の画素セルのそれぞれは、光電変換部と、前記光電変換部で生じた電荷量にしたがう信号を増幅するためのソースフォロワ回路を構成する第１トランジスタと、前記第１トランジスタのゲートの電位を初期化する第２トランジスタと、をそれぞれ有し、
    前記固体撮像装置の製造方法は、
    前記第１トランジスタのゲート電極となる第１パターンと、前記第１パターンよりも長さが小さく、前記第２トランジスタのゲート電極となる第２パターンとを、基板の上に同時に形成する工程と、
    前記第１トランジスタおよび前記第２トランジスタのソース領域およびドレイン領域の導電型と同じ導電型の不純物を、前記第１トランジスタのチャネル領域および前記第２トランジスタのチャネル領域に同時に注入する工程と、を有する、
    ことを特徴とする固体撮像装置の製造方法。

Images