JP2014150138A - チップ部品積層体、チップ部品モジュールおよびそれらの製造方法 - Google Patents
チップ部品積層体、チップ部品モジュールおよびそれらの製造方法 Download PDFInfo
- Publication number
- JP2014150138A JP2014150138A JP2013017354A JP2013017354A JP2014150138A JP 2014150138 A JP2014150138 A JP 2014150138A JP 2013017354 A JP2013017354 A JP 2013017354A JP 2013017354 A JP2013017354 A JP 2013017354A JP 2014150138 A JP2014150138 A JP 2014150138A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- chip component
- spacer
- component module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 複数のチップ部品を実装基板に垂直に実装する際に、高い接合強度を確保する。
【解決手段】 チップ基板4の端部まで延伸された電極6を有する複数のチップ部品1がスペーサ2を介して積層され、チップ積層体3を形成している。各電極6はチップ積層体3の一側面上に配列し、電極6の表面上にはスペーサが存在しない空間が形成されている。
【選択図】 図1
【解決手段】 チップ基板4の端部まで延伸された電極6を有する複数のチップ部品1がスペーサ2を介して積層され、チップ積層体3を形成している。各電極6はチップ積層体3の一側面上に配列し、電極6の表面上にはスペーサが存在しない空間が形成されている。
【選択図】 図1
Description
本発明はチップ部品積層体と、チップ部品モジュールと、それらの製造方法に関する。
電子機器の高性能化や小型化の進展に伴い、電子部品の高集積化、実装の高密度化が強く求められている。この要求に応えるため種々の方法が提案されている。
特許文献1には、複数の平板状チップ部品を、平板をなす面同士で貼り合わせ、立てた状態で実装する方法が開示されている。
特許文献2には半導体チップを、その平面部と実装基板とを垂直に、すなわち半導体チップを立てた状態で実装する技術が開示されている。図13(a)はこの技術による半導体チップを示す断面図である。半導体チップ101は、基板102に所定の機能が作りこまれ、基板102上には外部接続用の電極103が形成されている。電極103上には厚い導電体104が形成され半導体チップ101の端部まで延伸している。導電体104上には封止樹脂層105が形成されている。図示していないが、半導体チップ101は、複数の半導体チップ101が作りこまれたウェハをダイシング(切断)することによって作製される。図13(b)に示すように、この切断面(側面)で導電体104は外部に露出している。
この半導体チップ101の実装基板106への実装は、半導体チップ101の側面に露出した導電体104と、実装基板106に設けられたパッド107とをハンダ108等により接続して行われる。この構成では、半導体チップ101を立てた状態で実装するため、寝かせて(平面部を用いて)実装する場合に比べて、大幅に実装面積を縮小できる。
また図14(a)に示すように半導体チップ101を積層して接着し、図14(b)のように半導体チップ101の側面を実装基板106に対向させて実装することにより、さらに集積度を上げることが可能である。
しかしながら、特許文献1の技術には、実装基板上の部品レイアウトが部品の形状に依存してしまいうことが問題であった。その結果、全体の集積度を高めることが困難になっていた。
また特許文献2の技術では、導電体材料が多く必要となること、および導電体を形成、パターンニングするための工程が増えることが問題であった。導電体材料を多く必要とする原因は、ハンダ接合が導電体層の断面で行わることにあった。断面積を確保するためには、導電体層を極めて厚くしなければならなかったからである。
本発明は、上記の問題点に鑑みて成されたものであり、実装面積が小さく、かつ接合強度の高いチップ実装構造および方法を提供する。また材料や工程を増やすことなくこれを実現するものである。
上記の課題を解決するために本発明では、一辺の端部に電極が形成された平板状の複数のチップ部品と、それぞれの前記チップ部品の間に前記電極の形成された領域を除いて挟持されたスペーサと、複数の電極パッドを有する配線基板とからなり、前記電極が前記電極パッドの配列と対応するように一平面上に配列され、前記チップ部品の平面部が前記配線基板の実装面と略垂直に配置され、前記電極と前記電極パッドとがハンダにより接続されたチップ部品モジュールを構成している。
本発明によれば、高密度に実装された信頼性の高いチップ部品モジュールが得られる。
以下、図面を用いながら本発明について詳細に説明する。
(第1の実施の形態)
図1は本発明第1の実施の形態を示す断面図である。複数の平板形状を有するチップ部品1がスペーサ2を介して積層され、チップ積層体3を形成している。
(第1の実施の形態)
図1は本発明第1の実施の形態を示す断面図である。複数の平板形状を有するチップ部品1がスペーサ2を介して積層され、チップ積層体3を形成している。
チップ部品1は、チップ基板4と、電気的な機能を有する機能部(図示せず)と、配線5と、配線5に接続された外部接続用の電極6を有する。電極6はチップ基板4の端部まで延伸されている。配線5の上には絶縁性の保護膜7が設けられている。電極6上には保護膜7は設けられておらず、電極6の表面は外部に露出している。
スペーサ2は板状体であり、隣り合うチップ部品1同士の間隔を規定する。またスペーサ2は電極6の近傍には存在せず、電極6の周囲には空間が形成されている。なおスペーサ2の材質は、チップ部品1同士の間隔が温度によって変化しないように、温度による体積変化が小さいものであることが望ましい。
チップ積層体3はチップ部品1とスペーサ2とを例えば接着層8によって接着して形成する。チップ積層体3は電極6を介して外部と電気的に接続される。
本実施の形態は、チップ部品1を高密度に実装基板に実装する場合に特に好適である。図2は、この全体像を模式的に表した斜視図である。実装基板9上には配線10が設けられ、配線10に接続する外部接続用のパッド11が設けられている。チップ積層体3においては、接着層8を含めたスペーサ2の厚さ、すなわち隣接するチップ部品1間の間隔は実装基板上に設けられた接続用パッドのレイアウトにしたがって決められる。図2の場合では、隣接するチップ部品1間の間隔a、bを、パッドの間隔a、bと一致させるようにスペーサ2の厚さが設定されている。このようして各電極6の位置と、パッド9の位置を対応させる。
チップ積層体3の実装においては、各電極6と対応するパッド11の位置合わせを行った上でハンダ12を用いて接合を行う。図3はこの状態を模式的に示す斜視図である。
次に、チップ積層体3の製造方法について説明する。図4(a)〜(e)はチップ積層体3の製造方法を示す断面図である。(a)まずチップ部品1を用意する。(b)次に電極6を含む領域以外のチップ部品表面に接着層8を形成する。接着層の形成には、スクリーン印刷、各種のダイコーティングなどを用いることができる。(c)次に接着層8に対してスペーサ2を接着する。このとき電極6の上にはスペーサ2が存在しないようにする。またスペーサ2の材質は、隣接するチップ部品1間で電気的な干渉が生じないように、絶縁体であり、かつ誘電率の低いものが望ましい。また後工程で加わる熱や環境温度の変化に対して体積変化の小さいものが望ましい。これらの条件を満たす板状の樹脂、ガラスなどを用いることができる。(d)次にスペーサ2上に接着層8を形成する。接着層8は(b)と同じものでも良いが、違うものであっても良い。(e)次に、接着層8に対して第2のチップ部品1’を接着する。このときチップ部品1と第2のチップ部品1’の電極6側の端部が同一平面状に並ぶように位置合わせする。次に前記(a)から(e)の工程を繰り返し、所望の数のチップ部品1を積層して、チップ積層体3が完成する。なおスペーサ2に接着性のある材料、例えばポリオレフィン系接着性樹脂、ポリアミド系接着性樹脂などを用いれば、接着層8を省略することも可能である。
(第2の実施の形態)
図5は本実施の形態にかかる電極6近傍の構成を示す平面図である。また図6および図7は図5A−A’における断面図である。図5に示すように電極6の周囲はチップ端部を除き保護膜7に覆われている。電極6はハンダ接続に適するように、ハンダ濡れ性の高いものであることが望ましい。ハンダ濡れ性を確保する手段としては、まず表面の酸化膜除去および清浄度の確保が挙げられるが、積極的に表面を改質する方法もある。図6は電極表面を粗面化し粗面化面13を形成した例を示している。粗面化により表面積が増大し濡れ性が向上する。粗面化の手段としては、サンドブラスト、プラズマ処理、化学処理などがある。図7は電極6の表面に濡れ性の良い金属層14を形成した例である。積層する金属としてはAu、Ag、Ni、Snおよびこれらの合金などが好適であり、メッキや蒸着などによって形成できる。一般には表面積を大きくするために無光沢メッキが有効だと言われている。
(第3の実施の形態)
本実施の形態は、チップ積層体3を実装基板9に実装したチップ部品モジュールである。本実施の形態ではハンダ12がパッド11および電極6上に広がるため、実装基板9とチップ部品1との接触面積が小さいにも関わらず強い接合強度が得られる。図8は、この様子を示す断面図である。各パッド11の上に電極6が位置合わせされ、ハンダ12によって接続されている。ハンダ12は電極6およびパッド11の表面に沿って広がっているため強い接合強度が得られる。このとき実施の形態2のようにハンダ濡れ性向上策を施しておくことが好ましい。
(第2の実施の形態)
図5は本実施の形態にかかる電極6近傍の構成を示す平面図である。また図6および図7は図5A−A’における断面図である。図5に示すように電極6の周囲はチップ端部を除き保護膜7に覆われている。電極6はハンダ接続に適するように、ハンダ濡れ性の高いものであることが望ましい。ハンダ濡れ性を確保する手段としては、まず表面の酸化膜除去および清浄度の確保が挙げられるが、積極的に表面を改質する方法もある。図6は電極表面を粗面化し粗面化面13を形成した例を示している。粗面化により表面積が増大し濡れ性が向上する。粗面化の手段としては、サンドブラスト、プラズマ処理、化学処理などがある。図7は電極6の表面に濡れ性の良い金属層14を形成した例である。積層する金属としてはAu、Ag、Ni、Snおよびこれらの合金などが好適であり、メッキや蒸着などによって形成できる。一般には表面積を大きくするために無光沢メッキが有効だと言われている。
(第3の実施の形態)
本実施の形態は、チップ積層体3を実装基板9に実装したチップ部品モジュールである。本実施の形態ではハンダ12がパッド11および電極6上に広がるため、実装基板9とチップ部品1との接触面積が小さいにも関わらず強い接合強度が得られる。図8は、この様子を示す断面図である。各パッド11の上に電極6が位置合わせされ、ハンダ12によって接続されている。ハンダ12は電極6およびパッド11の表面に沿って広がっているため強い接合強度が得られる。このとき実施の形態2のようにハンダ濡れ性向上策を施しておくことが好ましい。
次に具体例としてチップ部品1が半導体集積回路である場合について説明する。この場合、チップ基板4はシリコンやガリウム砒素などである。その厚さは数百umで、標準的な300mmシリコンウェハでは775umである。またチップの面積は数十から数百mm2程度である。電極6は金属の膜であり、蒸着やめっきなどによって形成される。このため電極6の厚さはチップ基板に比べて非常に薄く、例えば数um以下である。このように電極6の膜厚は非常に薄いため、その断面は非常に小さい。このため断面だけでハンダ接合することは事実上不可能である。そこで特許文献2では厚い導電体を付加しているが、このようにすると多くの導電性体材料が必要になり、また導電体を成膜、パターニングする工程が必要になる。一方本実施の形態では、このような余分な材料の消費や新たな工程を必要とすることなく、信頼性の高い接合を形成できる。
またチップを平面で実装した場合は1つのチップで数十mm2の面積を必要とするのに対し、本実施の形態では、例えばスペーサ2の厚さを数百umとした場合は、同じ面積に10個程度のチップを実装することができる。したがって、本実施の形態は半導体集積回路に特に適しているといえる。なお、本実施の形態の効果は、チップ部品1の機能には左右されない。このため、他の電子部品、例えば抵抗器、コンデンサ、光学素子、センサーなどに対しても同様に適用することが可能である。
次にチップ積層体3と実装基板9の接合方法について説明する。図9(a)〜(d)は、この接合方法を示す断面図である。(a)まずパッド11と配線(図示せず)の形成された実装基板9を用意する。(b)次にパッド11上にスクリーン印刷等によってペースト状のハンダ12を塗布する。(c)次にハンダ12の上に対応する電極6を位置合わせして、チップ積層体3を載置する。(d)次に全体を加熱しハンダ12をリフローする。ハンダ12は溶融すると濡れ性によって電極6の表面を覆うように広がる。全体を冷却してハンダ12が固化することによって接合が完了する。以上のようにして、チップ部品1の高密度かつ信頼性の高い実装が実現される。
(第4の実施の形態)
図10は本発明第4の実施の形態を示す断面図である。本実施の形態では電極6とパッド9の接合部周囲に形成された空間にアンダーフィル15を充填している。アンダーフィル15の材料としては、半導体パッケージ用に種々のものが開発されており、適宜用いることができる。もっとも代表的なものは一液性エポキシ樹脂系材料である。アンダーフィル15に求められる性質としては、注入時の流動性、硬化時の低体積変化、不透湿性などがある。アンダーフィル15を設けることにより、機械的、化学的な影響を緩和でき、より信頼性の高い実装が実現される。
(第5の実施の形態)
図11は本発明第3の実施の形態を示す断面図である。本実施の形態ではチップ積層体3を実装した実装基板9をモールド16で封止している。モールド16には外部接続用のリード17が設けられている。チップ積層体3とリード17との電気的な接続は、例えばワイヤー18を用いたワイヤボンディングによって行われる。このような封止構造を取ることにより、パッケージとしての信頼性が高まり、また取り扱いも容易になる。
(第6の実施の形態)
図12は本発明第4の実施の形態を示す断面図である。本実施の形態では実装基板にBGA基板19(Ball Grid Array)を用いている。第1の実施の形態と同様な方法で、チップ積層体3の電極はBGA基板19のハンダボール20と電気的に接続される。またチップ積層体3の周囲にはモールド16が形成され、チップ積層体3を封止している。BGA基板19を用いることにより、パッケージ全体をよりコンパクトにできる。
(第4の実施の形態)
図10は本発明第4の実施の形態を示す断面図である。本実施の形態では電極6とパッド9の接合部周囲に形成された空間にアンダーフィル15を充填している。アンダーフィル15の材料としては、半導体パッケージ用に種々のものが開発されており、適宜用いることができる。もっとも代表的なものは一液性エポキシ樹脂系材料である。アンダーフィル15に求められる性質としては、注入時の流動性、硬化時の低体積変化、不透湿性などがある。アンダーフィル15を設けることにより、機械的、化学的な影響を緩和でき、より信頼性の高い実装が実現される。
(第5の実施の形態)
図11は本発明第3の実施の形態を示す断面図である。本実施の形態ではチップ積層体3を実装した実装基板9をモールド16で封止している。モールド16には外部接続用のリード17が設けられている。チップ積層体3とリード17との電気的な接続は、例えばワイヤー18を用いたワイヤボンディングによって行われる。このような封止構造を取ることにより、パッケージとしての信頼性が高まり、また取り扱いも容易になる。
(第6の実施の形態)
図12は本発明第4の実施の形態を示す断面図である。本実施の形態では実装基板にBGA基板19(Ball Grid Array)を用いている。第1の実施の形態と同様な方法で、チップ積層体3の電極はBGA基板19のハンダボール20と電気的に接続される。またチップ積層体3の周囲にはモールド16が形成され、チップ積層体3を封止している。BGA基板19を用いることにより、パッケージ全体をよりコンパクトにできる。
1 チップ部品
2 スペーサ
3 チップ積層体
4 チップ基板
5 配線
6 電極
7 保護膜
8 接着層
9 実装基板
10 配線
11 パッド
12 ハンダ
13 粗面化面
14 金属層
15 アンダーフィル
16 モールド
17 リード
18 ワイヤー
19 BGA基板
20 ハンダボール
101 半導体チップ
102 基板
103 電極
104 導電体
105 封止樹脂層
106 実装基板
107 パッド
108 ハンダ
2 スペーサ
3 チップ積層体
4 チップ基板
5 配線
6 電極
7 保護膜
8 接着層
9 実装基板
10 配線
11 パッド
12 ハンダ
13 粗面化面
14 金属層
15 アンダーフィル
16 モールド
17 リード
18 ワイヤー
19 BGA基板
20 ハンダボール
101 半導体チップ
102 基板
103 電極
104 導電体
105 封止樹脂層
106 実装基板
107 パッド
108 ハンダ
Claims (10)
- 複数のチップ部品がスペーサを介して積層されたチップ積層体において、前記チップ部品が一端部に電極を有し、前記電極が前記チップ積層体の一側面に配列し、前記一側面には前記スペーサの存在しない空間が形成されていることを特徴とするチップ積層体。
- 前記電極の周囲が絶縁膜で覆われていることを特徴とする請求項1に記載のチップ部品モジュール。
- 前記電極の表面に粗面化面が形成されていることを特徴とする請求項1または請求項2いずれか一項に記載のチップ部品モジュール。
- 前記電極の表面に前記電極とは別の金属層が形成されていることを特徴とする請求項1乃至請求項3いずれか一項に記載のチップ部品モジュール。
- 前記チップ部品が半導体集積回路であることを特徴とする請求項1乃至請求項4いずれか一項に記載のチップ部品モジュール。
- 複数のチップ部品がスペーサを介して積層されたチップ積層体と電極パッドの形成された配線基板とが接合されたチップ部品モジュールにおいて、前記チップ部品が一端部まで延伸された電極を有し、前記電極が前記チップ積層体の一側面に配列し、前記電極の上部には前記スペーサの存在しない空間が形成され、前記一側面が前記実装基板に対向され、前記電極と前記電極パッドとがハンダによって接合されていることを特徴とするチップ部品モジュール。
- 前記電極と前記電極パッドが接合された接合部周囲の空間に樹脂が充填されていることを特徴とする請求項6記載のチップ部品モジュール。
- 前記配線基板がBGA(Ball Grid Array)基板であり、前記チップ部品および前記スペーサの周囲が樹脂で覆われていることを特徴とする請求項6または請求項7に記載のチップ部品モジュール。
- 一端部まで延伸された第1の電極を有する第1のチップ部品の上に前記第1の電極部を除いてスペーサを積層する工程と、前記スペーサ上に一端部まで延伸された第2の電極を有する第2のチップ部品を前記第1の電極と前記第2の電極とが一側面上に配列するように積層する工程とを有することを特徴とするチップ積層体の製造方法。
- 請求項1に記載のチップ積層体と電極パッドが形成された配線基板との接合方法であって、前記電極パッド上にハンダを載置する工程と、前記チップ積層体の前記電極が配列した前記チップ積層体の一側面を前記配線基板に対向させる工程と、前記電極パッド上に前記電極を載置する工程と、前記ハンダをリフローする工程とを有することを特徴とするチップ部品モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017354A JP2014150138A (ja) | 2013-01-31 | 2013-01-31 | チップ部品積層体、チップ部品モジュールおよびそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017354A JP2014150138A (ja) | 2013-01-31 | 2013-01-31 | チップ部品積層体、チップ部品モジュールおよびそれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014150138A true JP2014150138A (ja) | 2014-08-21 |
Family
ID=51572900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013017354A Pending JP2014150138A (ja) | 2013-01-31 | 2013-01-31 | チップ部品積層体、チップ部品モジュールおよびそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014150138A (ja) |
-
2013
- 2013-01-31 JP JP2013017354A patent/JP2014150138A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
JP6314070B2 (ja) | 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置 | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6911917B2 (ja) | モジュール | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP6489965B2 (ja) | 電子部品装置及びその製造方法 | |
KR101245454B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
JP2009141169A (ja) | 半導体装置 | |
WO2014148485A1 (ja) | 半導体装置及びその製造方法 | |
US8836102B2 (en) | Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device | |
JP2008153536A (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
KR102117469B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
TW201507097A (zh) | 半導體晶片及具有半導體晶片之半導體裝置 | |
JP2013069988A (ja) | 半導体装置とその製造方法 | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2014150138A (ja) | チップ部品積層体、チップ部品モジュールおよびそれらの製造方法 | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
JP2012227320A (ja) | 半導体装置 | |
JP2016063002A (ja) | 半導体装置およびその製造方法 | |
JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
JP2009218390A (ja) | 半導体装置およびその製造方法 | |
WO2014103855A1 (ja) | 半導体装置およびその製造方法 |