JP2014143853A - 蓄電装置および電池監視装置 - Google Patents
蓄電装置および電池監視装置 Download PDFInfo
- Publication number
- JP2014143853A JP2014143853A JP2013011330A JP2013011330A JP2014143853A JP 2014143853 A JP2014143853 A JP 2014143853A JP 2013011330 A JP2013011330 A JP 2013011330A JP 2013011330 A JP2013011330 A JP 2013011330A JP 2014143853 A JP2014143853 A JP 2014143853A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- node
- difference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
【課題】電池監視装置およびそれを備えた蓄電装置において信頼性の向上を実現する。
【解決手段】例えば、セルバランス回路CLBALnと、電圧測定回路VMESと、セルバランス制御部BALCTと、診断部DIAGとを有する。VMESは、CLBALn内の抵抗R0とトランジスタFETnの共通接続ノードNcの電圧VDと、電池セルBATCLの正極ノードNpおよび負極ノードNnの電圧VC[N+1]およびVC[N]とを測定する。BALCTは、VC[N+1]とVC[N]との間の第1差分値に基づいてFETnのオン・オフを制御する。DIAGは、FETnのオン・オフを表す第1情報と、VC[N+1]とVDとの間の第2差分値と、VDとVC[N]との間の第3差分値とに基づいてCLBALnの異常の有無を診断する。
【選択図】図1
【解決手段】例えば、セルバランス回路CLBALnと、電圧測定回路VMESと、セルバランス制御部BALCTと、診断部DIAGとを有する。VMESは、CLBALn内の抵抗R0とトランジスタFETnの共通接続ノードNcの電圧VDと、電池セルBATCLの正極ノードNpおよび負極ノードNnの電圧VC[N+1]およびVC[N]とを測定する。BALCTは、VC[N+1]とVC[N]との間の第1差分値に基づいてFETnのオン・オフを制御する。DIAGは、FETnのオン・オフを表す第1情報と、VC[N+1]とVDとの間の第2差分値と、VDとVC[N]との間の第3差分値とに基づいてCLBALnの異常の有無を診断する。
【選択図】図1
Description
本発明は、蓄電装置および電池監視装置に関し、例えば、直列接続された複数の充電式の電池セルを対象に各電池セルのセルバランスを監視する電池監視装置、および当該電池監視装置を含んだ蓄電装置に関する。
例えば、特許文献1には、端子のオープン状態と、当該端子のオープン状態から正常状態への復帰を検出する端子開放検出装置が示されている。
近年、電気自動車等の車載用、あるいは、事業所や家庭用の電源システムとして比較的高い電圧を出力可能な二次電池が用いられる。このような二次電池は、例えば直列接続された複数の電池セル(代表的にはリチウムイオン二次電池セル)によって構成される。複数の電池セルを直列接続する場合、各電池セルの電圧を均等化することが必要となる。各電池セルの電圧が均等でない場合、充放電を繰り返す内に各電池セル毎の電圧差が拡大し、二次電池の寿命が低下したり、いずれかの電池セルで過充電や過放電が生じる恐れがある。そこで、蓄電装置を構成する部品として、二次電池に加えて、当該二次電池内の各電池セルの電圧を均等化するための電池監視機能を設けることが求められる。
図10は、本発明の前提として検討した蓄電装置において、その構成例を示す概略図である。図10に示す蓄電装置は、電池セルBATCLと、BATCLと並列に接続されるセルバランス回路CLBALnと、電圧測定回路VMESと、レジスタREG_VCと、セルバランス制御回路CLCTL’と、FET駆動回路FETDV等を備える。ここでは、代表的に1個のBATCLが示されているが、実際には、当該BATCLに対して更に複数のBATCLが直列に接続され、各BATCL毎にそれぞれCLBALn等が設けられる。
セルバランス回路CLBALnは、電池セルBATCLの両端の間に直列接続される抵抗R0およびトランジスタFETnを備える。電圧測定回路VMESは、電圧BATCLの両端の電位差を検出し、その検出結果をレジスタREG_VCに保存する。セルバランス制御回路CLCTL’は、REG_VC内の検出結果に応じてFET駆動回路FETDVを介してCLBALn内のFETnのオン・オフを制御する。具体的には、CLCTLは、例えば、図示しない充電装置からのBATCLの充電動作に伴いBATCLの両端の電位差が所定の電圧値よりも大きくなった場合にFETnをオンに駆動し、充電動作に伴う電流をR0側の経路に逃がす。その結果、直列接続される複数のBATCLは、それぞれ当該所定の電圧値まで充電されることになり、各BATCLの電圧は均等化される。
この構成において、いずれかのCLBALnに故障が生じると、直列接続される複数の電池セルBATCLの各電圧が不均一となり(すなわちセルバランスが崩れ)、故障したCLBALnに対応するBATCLのみならず、他のBATCLが破損する恐れがある。
なお、電圧測定回路VMES、レジスタREG_VC及びFET駆動回路FETDVは電池監視IC内に作りこまれており、電池監視IC、セルバランス回路CLBALn、抵抗R1〜R4、コンデンサーC1は、配線基板上に実装され、電池監視ICの端子VC(N+1),VB,VC(N)に接続された状態で電源システムに組み込まれる。
本発明者等は、電源システムに故障が発生したとき、FET駆動回路FETDVからの制御信号でFETnをオン、オフ制御しながら端子VC[N+1],VB,VC[N]を利用して配線基板上に実装された状態で電圧測定を行い測定結果をレジスタREG_VCに記録し、診断装置でレジスタREG_VCに記録されたデータを読み出し故障診断を行うことを検討した。
しかしながら、本発明者等の検討により、図10に示されるような端子VC(N+1),VB,VC(N)を利用した電圧測定では、セルバランス回路CLBALnに異常(すなわち故障又は故障の予兆)が生じた場合、異常が発生したことの診断はできても、セルバランス回路の故障発生箇所がどこにあるかの特定が困難となり得ることが見いだされた。
したがって、電源システムに異常が発生した時の診断の信頼性を向上させ、CLBALnの異常箇所を早期に検出することが極めて重要であり、特に、高信頼性が要求される電気自動車等の分野においてより重要となる。
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、電池監視装置およびそれを備えた蓄電装置に組み込まれたセルバランス回路で発生した故障箇所、異常動作箇所の特定を可能にし、診断の信頼性の向上を実現することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
本実施の形態による蓄電装置は、直列に接続される複数の電池セルと、電池セルのそれぞれに対応して設けられた抵抗およびトランジスタの直列接続で構成され対応する電池セルに並列に接続されるセルバランス回路を含み、セルバランス回路のそれぞれに対応して設けられた、トランジスタの動作を制御する制御部と、抵抗とトランジスタの共通接続ノードの電圧と、正極ノードの電圧と、負極ノードの電圧とを測定するように接続された電圧測定回路と、記憶手段と、を備えている。制御部は、正極ノードの電圧と負極ノードの電圧との間の電圧差分値に基づいてトランジスタの動作を制御することで対応するセルバランス回路の動作を制御し、電圧測定回路は、制御部から送出されるトランジスタに対するオン・オフ制御信号に対応して、抵抗とトランジスタの共通接続ノードの電圧と、正極ノードの電圧と、負極ノードの電圧とをそれぞれ測定し、トランジスタに対するオン・オフ制御信号を表す第1情報に関連付けて測定に基づくデータを記憶手段に記憶する。前記セルバランス回路に対する診断時において、記憶手段に記憶された測定結果を参照して、正極ノードの電圧と負極ノードの電圧との間の第1差分値と、正極ノードの電圧と共通接続ノードの電圧との間の第2差分値と、共通接続ノードの電圧と負極ノードの電圧との間の第3差分値とに基づいてセルバランス回路に対する診断が行われる構成となっている。
また、本実施の他の形態によるセルバランス回路に対する診断は、(1)トランジスタをオン制御する信号の状態で第2差分値が所定の基準値以下であって、かつ第1差分値の時系列的な変化の傾向が減少傾向である場合に異常発生箇所を抵抗のショートと判定し、(2)トランジスタをオン制御する信号の状態で第2差分値が所定の基準値以下であって、かつ第1差分値の時系列的な変化の傾向が不変傾向である場合に異常発生箇所をトランジスタのゲート・ソース間のショートと判定し、(3)トランジスタをオフ制御する信号の状態で第3差分値が所定の基準値以下であって、かつ第1差分値の時系列的な変化の傾向が減少傾向である場合に異常発生箇所をトランジスタのソース・ドレイン間のショートと判定し、(4)トランジスタをオフ制御する信号の状態で第3差分値が所定の基準値以下であって、かつ第1差分値の時系列的な変化の傾向が不変傾向である場合に異常発生箇所を抵抗のオープンと判定し、(5)トランジスタをオフ制御する信号の状態で第2差分値が所定の基準値以上の場合に異常発生箇所をトランジスタのゲート・ドレイン間のショートと判定する、処理を含む。
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、電池監視装置およびそれを備えた蓄電装置において信頼性の向上が実現可能になる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のCMOS(相補型MOSトランジスタ)等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、MISFET(Metal Insulator Semiconductor Field Effect Transistor)の一例としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)(MOSトランジスタと略す)を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
《蓄電装置の主要部の概略構成》
図1は、本発明の実施の形態1による蓄電装置において、その主要部の構成例を示す概略図である。図1に示す蓄電装置は、電池セルBATCLと、セルバランス回路CLBALnと、抵抗R1〜R5と、容量C1,C2と、FET駆動回路FETDVと、電圧測定回路VMESと、レジスタ回路部REGBKと、セルバランス制御回路CLCTLを備える。BATCLは、代表的にはリチウムイオン二次電池セルであるが、二次電池セルであれば特に限定はされない。
《蓄電装置の主要部の概略構成》
図1は、本発明の実施の形態1による蓄電装置において、その主要部の構成例を示す概略図である。図1に示す蓄電装置は、電池セルBATCLと、セルバランス回路CLBALnと、抵抗R1〜R5と、容量C1,C2と、FET駆動回路FETDVと、電圧測定回路VMESと、レジスタ回路部REGBKと、セルバランス制御回路CLCTLを備える。BATCLは、代表的にはリチウムイオン二次電池セルであるが、二次電池セルであれば特に限定はされない。
セルバランス回路CLBALnは、電池セルBATCLの正極ノードNpと負極ノードNnの間に直列に接続される抵抗R0およびトランジスタFETnを備え、BATCLと並列に接続される。ここでは、FETnとしてnチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いるが、必ずしもこれに限定されるものではなく、スイッチ素子であればよい。R0とFETnは共通接続ノードNcで接続され、R0はNpとNcとの間に接続され、FETnは、ソースがNnに、ドレインがNcにそれぞれ接続される。
抵抗R1、抵抗R3、抵抗R5の一端は、それぞれ、正極ノードNp、負極ノードNn、共通接続ノードNcに接続される。容量C1は、R1の他端とR3の他端との間に接続され、容量C2は、R5の他端とR3の他端との間に接続される。電圧測定回路VMESは、正極ノードNpの電圧を電圧VC[N+1]として測定し、負極ノードNnの電圧を電圧VC[N]として測定し、共通接続ノードNcの電圧を電圧VDとして測定する。VC[N+1]はR1およびC1からなるロウパスフィルタを介して得られたNpの電圧であり、VC[N]はR3およびC1からなるロウパスフィルタを介して得られたNnの電圧であり、VDはR5およびC2からなるロウパスフィルタを介して得られたNcの電圧である。ただし、場合によっては、これらのロウパスフィルタを介さずに、Np,Nn,Ncの電圧を測定することも可能である。
レジスタ回路部REGBKは、電圧VC[N+1]用のレジスタREG_VC[N+1]と、電圧VC[N]用のレジスタREG_VC[N]と、電圧VD用のレジスタREG_VDを備え、各レジスタを用いて電圧測定回路VMESの測定結果を保持する。ここでは、VMESの測定結果を保持するため、レジスタを用いているが、勿論これに限定されるものではなく、例えばRAM(Random Access Memory)等を含めて何らかの記憶回路であればよい。
抵抗R2は、セルバランス回路CLBALn内のトランジスタFETnのゲートとFET駆動回路FETDVの出力ノードとの間に接続される。抵抗R4は、FETnのゲートとソースとの間に接続される。FETDVは、電圧VC[N+1],VC[N]が供給され、出力ノードにおける駆動電圧VBによってFETnのオン・オフを制御する。この際に、FETnのゲート・ソース間に実際に印加される電圧は、R2,R4によって調整可能となっている。また、R4を設けることで、FETnのゲートとFETDVの出力ノードとの間の配線経路における異常を検出することも可能である。例えば、FETDVの出力ノードにおいて、所定の電圧を印加した際に所定の電流が流れれば当該配線経路を正常と判断することができる。
セルバランス制御回路CLCTLは、セルバランス制御部BALCTおよび診断部DIAGを備え、レジスタ回路部REGBKで保持される測定結果(すなわち電圧VC[N+1],VC[N],VDの電圧値)に基づく処理を行う。BALCTは、VC[N+1]とVC[N]との間の第1差分値(VC[N+1]−VC[N])に基づいてFET駆動回路FETDVを介してトランジスタFETnのオン・オフを制御する。具体的には、BALCTは、例えば、充電装置(図示せず)による電池セルBATCLへの充電動作の過程で、第1差分値が所定の基準値を超えた場合にFETnをオンに制御する。これにより、当該充電動作に伴う充電電流は、FETnがオンに制御された以降は抵抗R0によって消費され、第1差分値(すなわちBATCLの電圧)は当該所定の基準値を上限に制限される。診断部DIAGは、詳細は後述するが、セルバランス回路CLBALnの異常の有無を診断し、加えてCLBALn内の異常の発生箇所を推定する。DIAGは、異常が有ると診断した場合、ユーザあるいは所定の管理システム等に通知するために例えば警報信号ARMを発行する。
このように、図1の蓄電装置は、前述した図10の構成例と比較して、共通接続ノードNcの電圧VDを測定する機能と、セルバランス回路CLBALnの診断機能(すなわち診断部DIAG)が加わった構成となっている。なお、図1では、代表的に1個の電池セルBATCLが示されているが、実際には、図5で述べるように、蓄電装置は、比較的高い電圧を出力する二次電池として、直列に接続される複数のBATCLを備える。また、蓄電装置は、当該複数のBATCLにそれぞれ対応して、セルバランス回路CLBALnやFET駆動回路FETDV等も複数備える。
《蓄電装置における診断部の動作》
図2は、図1の蓄電装置において、その診断部DIAGの動作内容の一例を示す説明図である。図2に示すように、DIAGは、主に、トランジスタFETnのオン・オフの情報と、正極ノードNpの電圧VC[N+1]と共通接続ノードNcの電圧VDとの間の第2差分値(VC[N+1]−VD)と、VDと負極ノードNnの電圧VC[N]との間の第3差分値(VD−VC[N])とに基づいてセルバランス回路CLBALnの異常の有無を診断する。さらに、DIAGは、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて、CLBALn内の異常の発生箇所を推定する。具体的には、DIAGは、以下の条件に基づいて異常の有無の診断および異常の発生箇所の推定を行う。
図2は、図1の蓄電装置において、その診断部DIAGの動作内容の一例を示す説明図である。図2に示すように、DIAGは、主に、トランジスタFETnのオン・オフの情報と、正極ノードNpの電圧VC[N+1]と共通接続ノードNcの電圧VDとの間の第2差分値(VC[N+1]−VD)と、VDと負極ノードNnの電圧VC[N]との間の第3差分値(VD−VC[N])とに基づいてセルバランス回路CLBALnの異常の有無を診断する。さらに、DIAGは、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて、CLBALn内の異常の発生箇所を推定する。具体的には、DIAGは、以下の条件に基づいて異常の有無の診断および異常の発生箇所の推定を行う。
(条件[A])トランジスタFETnがオンの状態でVC[N+1]≒VDの場合
この場合、トランジスタFETnがオンの状態であるにも関わらず、オフの状態であるかのような電圧関係となっている。あるいは、FETnがオンの状態で、本来、抵抗R0の両端に印加されるべき電圧(例えば電池セルBATCLの電圧に近い電圧)が印加されず、R0がショートしているような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALnに異常が有ると診断する。
この場合、トランジスタFETnがオンの状態であるにも関わらず、オフの状態であるかのような電圧関係となっている。あるいは、FETnがオンの状態で、本来、抵抗R0の両端に印加されるべき電圧(例えば電池セルBATCLの電圧に近い電圧)が印加されず、R0がショートしているような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALnに異常が有ると診断する。
ここで、VC[N+1]≒VDの場合とは、言い換えると、第2差分値(VC[N+1]−VD)が0V近辺に設定された所定の基準値VR1よりも小さい場合に該当する。このVR1は、FETnのオフの程度やR0のショートの程度を想定して適宜定められる。ただし、実際には、第2差分値は正常時においてBATCLの電圧(Vbatとする)に近い電圧となり、VR1は、この正常時の電圧を確実に除外できればよいため、例えば、0V〜(Vbat/2)Vの範囲で適宜設定することが考えられる。
(条件[A’])条件[A]に加えて更にVC[N+1]−VC[N]が減少傾向の場合あるいは不変傾向の場合
条件[A]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETnがオフに固定されているか、あるいは抵抗R0がショートしているかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETnがオンの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればR0のショートと推定でき、それが不変傾向であればFETnがオフに固定されていると推定できる。
条件[A]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETnがオフに固定されているか、あるいは抵抗R0がショートしているかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETnがオンの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればR0のショートと推定でき、それが不変傾向であればFETnがオフに固定されていると推定できる。
抵抗R0がショートの場合、電池セルBATCLの両端がショートすることになるため、第1差分値(VC[N+1]−VC[N])は減少傾向となる。また、トランジスタFETnがオフに固定されている場合は、代表的にはFETnのゲート・ソース間がショートしている場合に該当する。減少傾向か不変傾向かを区別する際の第1差分値を測定する回数や、それに伴う電圧の変動量は、R0がショートした場合に流れるセルバランス回路CLBALn内の電流を想定し、これに電池セルBATCLの能力を勘案して適宜定めればよい。
(条件[B])トランジスタFETnがオフの状態でVC[N]≒VDの場合
この場合、トランジスタFETnがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。あるいは、FETnがオフの状態で、本来、抵抗R0を介して共通接続ノードNcに印加されるべき電圧(例えばVC[N+1])が印加されず、R0がオープンであるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALnに異常が有ると診断する。
この場合、トランジスタFETnがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。あるいは、FETnがオフの状態で、本来、抵抗R0を介して共通接続ノードNcに印加されるべき電圧(例えばVC[N+1])が印加されず、R0がオープンであるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALnに異常が有ると診断する。
ここで、VC[N]≒VDの場合とは、言い換えると、第3差分値(VD−VC[N])が0V近辺に設定された所定の基準値VR2よりも小さい場合に該当する。このVR2は、FETnのオンの程度やR0のオープンの程度を想定して適宜定められる。ただし、実際には、第3差分値は正常時においてBATCLの電圧(Vbatとする)に近い電圧となり、VR2は、この正常時の電圧を確実に除外できればよいため、例えば、0V〜(Vbat/2)Vの範囲で適宜設定することが考えられる。
(条件[B’])条件[B]に加えて更にVC[N+1]−VC[N]が減少傾向の場合あるいは不変傾向の場合
条件[B]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETnがオンに固定されているか、あるいは抵抗R0がオープンであるかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETnがオフの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればFETnがオンに固定されていると推定でき、それが不変傾向であればR0がオープンであると推定できる。
条件[B]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETnがオンに固定されているか、あるいは抵抗R0がオープンであるかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETnがオフの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればFETnがオンに固定されていると推定でき、それが不変傾向であればR0がオープンであると推定できる。
FETnがオンに固定されている場合、電池セルBATCLの両端がショートすることになるため、第1差分値(VC[N+1]−VC[N])は減少傾向となる。この場合は、代表的にはFETnのソース・ドレイン間がショートしている場合に該当する。減少傾向か不変傾向かを区別する際の第1差分値を測定する回数や、それに伴う電圧の変動量は、FETnがオンに固定されている場合に流れるセルバランス回路CLBALn内の電流を想定し、これに電池セルBATCLの能力を勘案して適宜定めればよい。
(条件[C])トランジスタFETnがオフの状態でVC[N+1]≫VDの場合
この場合、トランジスタFETnがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALnに異常が有ると診断する。ここで、VC[N+1]≫VDの場合とは、言い換えると、第2差分値(VC[N+1]−VD)が所定の基準値VR3よりも大きい場合に該当する。このVR3は、FETnのオンの程度を想定して適宜定められる。なお、当該条件[C]は、前述した条件[B]と同様な条件となっているが、前述した条件[B]と異なり、FETnのソース・ドレイン間のショートではなく、FETnのゲート・ドレイン間のショートを判別するものである。この場合、FETnは等価的に順方向のダイオードとして機能するため、例えば、その順方向電圧を目安としてゲート・ドレイン間のショートと区別することができる。
この場合、トランジスタFETnがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALnに異常が有ると診断する。ここで、VC[N+1]≫VDの場合とは、言い換えると、第2差分値(VC[N+1]−VD)が所定の基準値VR3よりも大きい場合に該当する。このVR3は、FETnのオンの程度を想定して適宜定められる。なお、当該条件[C]は、前述した条件[B]と同様な条件となっているが、前述した条件[B]と異なり、FETnのソース・ドレイン間のショートではなく、FETnのゲート・ドレイン間のショートを判別するものである。この場合、FETnは等価的に順方向のダイオードとして機能するため、例えば、その順方向電圧を目安としてゲート・ドレイン間のショートと区別することができる。
以上、図1の蓄電装置を用いることで、セルバランス回路CLBALnの異常(故障および故障の予兆)を早期に検出することが可能になる。例えば、図10のように、正極ノードNpの電圧VC[N+1]と負極ノードNnの電圧[N]との間の差分値のみを測定するような構成では、CLBALnの故障の検出自体が困難となる場合や、検出できたとしても故障に伴う影響が十分に顕在化した後となってしまう場合がある。この場合、当該故障が生じたCLBALnに対応する電池セルBATCLのみならず、それと直列に接続されるBATCLに既に破損が生じてしまっているような事態が生じ得る。一方、図1の蓄電装置を用いると、CLBALnの故障を検出できるのは勿論のこと、図2に示した基準値VR1〜VR3を適切に設定することで、故障の予兆を検出することが可能になる。その結果、早期に対策を講じることができ、故障診断の信頼性を向上させることが可能になる。
また、図1の蓄電装置を用いることで、セルバランス回路CLBALnの異常の検出のみならず、その異常の発生箇所(接続異常、トランジスタの異常、抵抗の異常等)を迅速に特定することが可能になる。すなわち、図2に述べたように、異常が有るCLBALnを特定できると共に、当該CLBALn内における異常の発生箇所を推定できるため、この推定に基づいてユーザ等が蓄電装置の修理、保守等において具体的な位置を絞って詳細な検査診断を行うことが可能になる。この際には、例えば、CLBALn内の抵抗R0やトランジスタFETnの単位で絞り込みを行ったり、当該R0,FETnと電圧測定回路VMESとの間の配線経路に対して絞り込みを行うことも可能である。さらに、図1の蓄電装置は、このような異常の検出およびその発生箇所の特定を行う際に、電圧測定回路VMESにより電圧VC[N+1],VC[N]に加えて電圧VDを電圧値として測定するため、この測定に伴い電池セルBATCLで余分な電力を消費しない。
本実施の形態では、診断部を蓄電装置に内蔵する例を説明したが、内蔵診断部に代えて、あるいは診断部を内蔵している場合でも、外部診断装置を接続し記憶手段(本実施の形態ではレジスタREG_VC)に格納されている電圧測定データ履歴を読み出して診断を行うことが可能である。また、外部情報処理装置(診断機能を備えた診断装置)からの制御で直接電圧測定を実行し読みだしたデータを用いて診断を行うことも可能である。
《蓄電装置の主要部の概略動作》
図3は、図1の蓄電装置において、その主要部の模式的な動作例を示す図である。図3に示すように、図1における電圧測定回路VMESは、各測定サイクルT=T[M]毎に電圧VC[N+1],VC[N],VDを測定する。図1におけるセルバランス制御部BALCTは、T=T[M−1]におけるVC[N+1],VC[N]から第1差分値(VC[N+1]−VC[N])を算出し、その算出結果に基づいて、T=T[M]においてトランジスタFETnのオン・オフを制御する。
図3は、図1の蓄電装置において、その主要部の模式的な動作例を示す図である。図3に示すように、図1における電圧測定回路VMESは、各測定サイクルT=T[M]毎に電圧VC[N+1],VC[N],VDを測定する。図1におけるセルバランス制御部BALCTは、T=T[M−1]におけるVC[N+1],VC[N]から第1差分値(VC[N+1]−VC[N])を算出し、その算出結果に基づいて、T=T[M]においてトランジスタFETnのオン・オフを制御する。
図1における診断部DIAGは、例えば、測定サイクルT=T[M−1]における電圧測定回路VMESの測定結果(電圧VC[N+1],VC[N],VD)およびトランジスタFETnのオン・オフの情報(すなわちセルバランス制御部BALCTの制御情報)とに基づいて、T=T[M]において異常の有無を診断する。具体的には、DIAGは、各測定サイクルT=T[M]毎に第1処理および第2処理を行う。第1処理において、DIAGは、図2で述べた第2差分値(VC[N+1]−VD)および第3差分値(VD−VC[N])を算出する。第2処理において、DIAGは、当該第2および第3差分値と、その際のFETnのオン・オフの情報との組合せからなるデータが図2で説明した条件(条件[A]、[B]、[C])に適合するか否かを判定する。そして、適合した場合には、対応するセルバランス回路CLBALnに異常が有ると診断する。
さらに、診断部DIAGは、第1および第2処理に加えて、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいてセルバランス回路CLBALn内の異常の発生箇所を推定する処理を行う。すなわち、DIAGは、ある一つの測定サイクルにおける第1差分値およびトランジスタFETnのオン・オフの情報のみならず、それ以前の単数または複数の測定サイクルにおける第1差分値およびFETnのオン・オフの情報を参照し、それが、図2で説明した条件(条件[A’]、条件[B’])に適合するか否かを判定する。そして、この適合結果に応じてCLBALn内の異常の発生箇所を推定する。
このように、図3では、各電池セルBATCLの電圧をバランスさせるというセルバランス制御部BALCTを主体とした通常の動作の過程で、診断部DIAGに、順次、トランジスタFETnの制御情報および電圧測定回路VMESの測定結果を含むログを参照させ、予め定めた図2の異常判定条件に適合するログの有無を判断させている。ただし、このようにDIAGを受動的に用いた診断に限らず、場合によっては、DIAGを能動的に用いた診断を行うことも可能である。すなわち、例えば、異常が検出された際の再検証を行う際や、あるいは、システムの立ち上げ時等で初期診断を行う際等で、DIAGが、主体的にFETnのオン・オフを適宜制御しながら、図2の異常判定条件に適合するか否かを判断することも可能である。
《蓄電装置の主要部の実装形態》
図4は、図1の蓄電装置において、その実装形態の一例を示す概略図である。図4に示す蓄電装置は、配線基板BD上に、1個の半導体チップ(又は1個のパッケージ)で構成される電池監視IC(電池監視装置)MIC1と、当該MIC1とは異なる部品となるセルバランス回路CLBALnとが実装されている。MIC1には、図1で述べた電圧測定回路VMES、レジスタ回路部REGBK、およびFET駆動回路FETDVが形成される。また、MIC1は、電圧VC[N+1],VC[N],VDをそれぞれ測定するための外部端子PN(VC[N+1]),PN(VC[N]),PN(VD)と、駆動電圧VBを出力するための外部端子PN(VB)を備える。
図4は、図1の蓄電装置において、その実装形態の一例を示す概略図である。図4に示す蓄電装置は、配線基板BD上に、1個の半導体チップ(又は1個のパッケージ)で構成される電池監視IC(電池監視装置)MIC1と、当該MIC1とは異なる部品となるセルバランス回路CLBALnとが実装されている。MIC1には、図1で述べた電圧測定回路VMES、レジスタ回路部REGBK、およびFET駆動回路FETDVが形成される。また、MIC1は、電圧VC[N+1],VC[N],VDをそれぞれ測定するための外部端子PN(VC[N+1]),PN(VC[N]),PN(VD)と、駆動電圧VBを出力するための外部端子PN(VB)を備える。
セルバランス回路CLBALnは、図1で述べた抵抗R0およびトランジスタFETnを備える。R0およびFETnは、特に限定はされないが、それぞれディスクリート部品として配線基板BD上に実装される。BDには、電池セルBATCLの正極ノードNpに接続するための外部端子PD+と、BATCLの負極ノードNnに接続するための外部端子PD−とが形成される。電池監視IC(電池監視装置)MIC1の外部端子PN(VC[N+1])は、BDの配線層を用いた配線LN(VC[N+1])を介してPD+に接続され、同様に、PN(VC[N])は、配線LN(VC[N])を介してPD−に接続される。また、MIC1の外部端子PN(VD)は、配線LN(VD)を介してCLBALn内の共通接続ノードNcに接続され、PN(VB)は、配線LN(VB)を介してCLBALn内のFETnのゲートに接続される。
また、ここでは、図1で述べた抵抗R1〜R5および容量C1,C2は、それぞれディスクリート部品として配線基板BD上に適宜実装される。図1のセルバランス制御回路CLCTLは、電池監視IC(電池監視装置)MIC1とは異なる半導体チップ(又はパッケージ)で構成される制御用IC(情報処理装置)CTLIC内に形成される。CTLICは、MIC1との間での通信経路を備えていればよく、MIC1と同じBD上に実装することもMIC1とは異なる配線基板上に実装することも可能である。
ここで、セルバランス回路CLBALnは、電池監視IC(電池監視装置)MIC1内に形成することも可能であるが、このようにMIC1とCLBALnとを異なる部品で形成する方がより望ましい。その理由の一つは、後述する図5に示されるように、CLBALnは実際には複数設けられるため、当該複数のCLBALnをMIC1内に形成した場合、例えば複数のCLBALnの中の一つが故障した場合でもMIC1の交換が必要となってしまうためである。また、理由の他の一つは、CLBALnの機能上、抵抗R0による発熱が大きいため、この発熱によって、例えば、電圧測定回路VMESの測定誤差が増大する等のようにMIC1内の他の回路に悪影響を及ぼす恐れがあるためである。
《蓄電装置および電源監視装置の詳細》
図5は、図4の蓄電装置において、その詳細な構成例を示す回路ブロック図である。図5に示す蓄電装置は、複数の電池セルBATCL[1]〜BATCL[N+1]と、複数のセルバランス回路CLBALn[1]〜CLBALn[N+1]と、電池監視IC(電池監視装置)MIC1aと、アイソレータ装置ISLと、マイクロコンピュータMCUと、CAN制御装置CANCTと、電源レギュレータ装置VREGなどを備える。
図5は、図4の蓄電装置において、その詳細な構成例を示す回路ブロック図である。図5に示す蓄電装置は、複数の電池セルBATCL[1]〜BATCL[N+1]と、複数のセルバランス回路CLBALn[1]〜CLBALn[N+1]と、電池監視IC(電池監視装置)MIC1aと、アイソレータ装置ISLと、マイクロコンピュータMCUと、CAN制御装置CANCTと、電源レギュレータ装置VREGなどを備える。
複数(ここでは(N+1)個)の電池セルBATCL[1]〜BATCL[N+1]は、それぞれ直列に接続され、複数(ここでは(N+1)個)のセルバランス回路CLBALn[1]〜CLBALn[N+1]は、それぞれBATCL[1]〜BATCL[N+1]と並列に接続される。図5の蓄電装置は、例えば、電気自動車を代表とする車載用の蓄電装置である。(N+1)の値は、特に限定はされないが、例えば(N+1)=12などである。この場合、直列に接続された電池セルBATCL[1]〜BATCL[N+1]からなる二次電池によって数十V〜百Vレベルの直流電圧が生成される。
電池監視IC(電池監視装置)MIC1aは、1個の半導体チップ(又はパッケージ)で構成され、複数の外部端子PNを備える。複数のPNの中には、(N+2)個の電圧VC[0]〜VC[N+1]用と、(N+1)個の電圧VD[1]〜VD[N+1]用と、(N+1)個の駆動電圧VB[1]〜VB[N+1]用が含まれる。また、複数のPNの中には、少なくともそれぞれ1個ずつ、外部電源電圧VCC用、接地電源電圧GND用、電源レギュレータ制御電圧VRG用、内部電源電圧VDD用が含まれる。さらに、複数のPNの中には、シリアル通信での各種信号LDT,LDB,LCT,LCB用と、汎用通信での信号GPIO用とが含まれる。
(N+2)個の外部端子PN(VC[0]〜VC[N+1])は、(N+1)個の電池セルBATCL[1]〜BATCL[N+1]が持つ正極ノードNpおよび/または負極ノードNnに接続するための端子である。PN(VC[0])は最下段の電池セルBATCL[1]の負極ノードNn用であり、PN(VC[N+1])は最上段の電池セルBATCL[N+1]の正極ノードNp用であり、その間のPN(VC[1]〜VC[N])は、前段の電池セルBATCL[x]のNp用かつ後段の電池セルBATCL[x+1]のNn用である。
(N+1)個の外部端子PN(VD[1]〜VD[N+1])は、セルバランス回路CLBALn[1]〜CLBALn[N+1]内における抵抗とトランジスタの共通接続ノードNcにそれぞれ接続するための端子である。(N+1)個の外部端子PN(VB[1]〜VB[N+1])は、CLBALn[1]〜CLBALn[N+1]内におけるトランジスタのゲート(オン・オフの制御ノード)にそれぞれ接続するための端子である。外部端子PN(VCC)は最上段の電池セルBATCL[N+1]の正極ノードNpに接続され、外部端子PN(GND)は最下段の電池セルBATCL[1]の負極ノードNnに接続される。
電源レギュレータ装置VREGは、例えば数十V等の電源電圧VCCから例えば3.3V等の内部電源VDDを生成する。ここでは、ドレインにVCCが供給されるnチャネル型のMOSFET(FETnv)を用い、そのゲート電圧(VRG)の制御によってソースからVDDを生成している。マイクロコンピュータ(言い換えれば情報処理装置)MCUは、図4(図1)におけるセルバランス制御回路CLCTLの機能を担う。MCUは、内部にプロセッサを備え、当該プロセッサによるプログラム処理を実行することで、当該プロセッサを図3等で述べたようなセルバランス制御部BALCTおよび診断部DIAGとして機能させる。
また、このセルバランス制御部BALCTおよび診断部DIAGの動作に際して、マイクロコンピュータ(情報処理装置)MCUは、電池監視IC(電池監視装置)MIC1aと通信を行う必要がある。そこで、MCUは、シリアル通信用の各種信号(SDO:データ出力用、SDI:データ入力用、CLK:クロック同期用、CSBI:制御用)を用いてMIC1aにおける外部端子(LDT,LDB,LCT,LCB)との間でシリアル通信を行う。ただし、この際に、MIC1aには、高電圧の電源電圧VCCが印加されているため、安全性のため、当該シリアル通信はアイソレータ装置ISLを介して行われる。CAN制御装置CANCTは、例えば車載用等で広く用いられ、CAN(Controller Area Network)規格に基づくデータ転送を制御する機能を持つ。
なお、図示は省略するが、例えば(N+1)=12の場合で、二次電池の直流電圧として更に高い電圧が必要とされる場合、電池セルBATCLが更に直列に接続され、これに応じて複数の電池監視IC(電池監視装置)MIC1aが設けられる。この場合、各MIC1aは、外部端子PN(GPIO)を介してスタック接続することができる。これにより、MIC1aは、マイクロコンピュータ(情報処理装置)MCUとの間で直接的な接続配線を持たずとも、MCUと直接的に接続された他のMIC1aを介してMCUと通信することができる。
このような車載用の蓄電装置では、特に高い信頼性が要求されるため、本実施の形態の蓄電装置を用いることがより有益となる。この高信頼性への要求に伴い、電池監視IC(電池監視装置)MIC1aとマイクロコンピュータ(情報処理装置)MCUは、それぞれ異なる部品で構成されることが望ましい。また、セルバランス回路CLBALn[1]〜CLBALn[N+1]は、大きい電流が流れるため、発熱対策、温度特性、製品寿命、高信頼度性確保の観点から、図4の場合と同様に、MIC1aとは異なる部品で構成されることが望ましい。例えば、CLBALn[1]〜CLBALn[N+1]をディスクリート部品で構成することにより、高耐圧のMOSFETを選択することが容易となり、また放熱板に面付けする等により発熱対策が容易である。ただし、高耐圧、発熱性、高信頼性を満足可能な設計仕様や製造プロセスが得られる環境では、CLBALn[1]〜CLBALn[N+1]を構成するMOSFETをMIC1aに内蔵させることは可能である。
図6は、図5における電池監視IC(電池監視装置)の主要部の構成例を示す回路ブロック図である。図6に示す電池監視IC(電池監視装置)MIC1aは、複数(ここでは(N+1)個)のFET駆動回路FETDV[1]〜FETDV[N+1]と、マルチプレクサMUXと、アナログ・ディジタル変換回路ADCと、レジスタ回路部REGBKと、制御論理回路CTLLOGとを備える。MUXは、図5で述べた外部端子PN(VC[0]〜VC[N+1])および外部端子PN(VD[1]〜VD[N+1])の中からいずれか1個の外部端子の電圧を選択する。ADCは、MUXによって選択された電圧をディジタル値に変換し、REGBKは、当該ディジタル値を保持する。
制御論理回路CTLLOGは、電池監視IC(電池監視装置)MIC1a全体を制御する機能や、シリアル通信での各種信号Sctl用の外部端子PN(Sctl)を介して図5のマイクロコンピュータ(情報処理装置)MCUとの間で通信を行う機能などを備える。Sctlは、図5におけるLDT,LDB,LCT,LCBの集合体である。CTLLOGの大まかな動作について説明すると、次のようになる。CTLLOGは、所定の測定サイクル(例えば数百ms等)内で電圧VC[0]〜VC[N+1]および電圧VD[1]〜VD[N+1]が全て測定できるように、マルチプレクサMUXにおける選択先を順次制御する。そして、この選択先の制御と連動してアナログ・ディジタル変換回路ADCやレジスタ回路部REGBKを制御し、各電圧の測定結果をREGBKに保持される。
また、制御論理回路CTLLOGは、各測定サイクル毎に、外部端子PN(Sctl)を介してマイクロコンピュータ(情報処理装置)MCUに向けてレジスタ回路部REGBKで保持されるディジタル値をシリアルに送信する。これによって、CTLLOGは、MCUに、セルバランス回路CLBALn[1]〜CLBALn[N+1]内のトランジスタのオン・オフを指示させ、さらに、CLBALn[1]〜CLBALn[N+1]の異常の有無を診断させ、併せてその発生箇所を推定させる。また、これに伴い、CTLLOGは、PN(Sctl)を介してMCUからの指示を受け、当該指示内容に応じてFET駆動回路FETDV[1]〜FETDV[N+1]に出力を行う。FETDV[1]〜FETDV[N+1]は、CTLLOGからの出力を受けて、それぞれ外部端子PN(VB[1]〜VB[N+1])を駆動し、その先に接続される各セルバランス回路CLBALn[1]〜CLBALn[N+1]内のトランジスタのオン・オフを制御する。
以上、本実施の形態1の蓄電装置および電池監視装置を用いることで、代表的には、信頼性の向上が実現可能になる。
(実施の形態2)
《蓄電装置の主要部の概略構成(変形例)》
図7は、本発明の実施の形態2による蓄電装置において、その主要部の構成例を示す概略図である。図7に示す蓄電装置は、図1に示した蓄電装置の変形例となっており、図1と比較してセルバランス回路CLBALp内の構成が異なっている。また、図7では、図1における抵抗R1〜R5および容量C1,C2が削除されている。ただし、勿論、図1の場合と同様に、R1〜R5およびC1,C2を備える構成であってもよい。これ以外の構成に関しては図1と同様であるため、詳細な説明は省略する。
《蓄電装置の主要部の概略構成(変形例)》
図7は、本発明の実施の形態2による蓄電装置において、その主要部の構成例を示す概略図である。図7に示す蓄電装置は、図1に示した蓄電装置の変形例となっており、図1と比較してセルバランス回路CLBALp内の構成が異なっている。また、図7では、図1における抵抗R1〜R5および容量C1,C2が削除されている。ただし、勿論、図1の場合と同様に、R1〜R5およびC1,C2を備える構成であってもよい。これ以外の構成に関しては図1と同様であるため、詳細な説明は省略する。
セルバランス回路CLBALpは、電池セルBATCLの正極ノードNpと負極ノードNnの間に直列に接続されるトランジスタFETpおよび抵抗R0を備え、BATCLと並列に接続される。ここでは、FETpとしてpチャネル型のMOSFETを用いており、これに伴い図1と比較して抵抗とトランジスタの位置関係が入れ替わっている。すなわち、FETpは、ソースがNpに、ドレインが共通接続ノードNcにそれぞれ接続され、R0はNcとNnとの間に接続される。
《蓄電装置における診断部の動作(変形例)》
図8は、図7の蓄電装置において、その診断部DIAGの動作内容の一例を示す説明図である。図8に示すように、DIAGは、主に、トランジスタFETpのオン・オフの情報と、正極ノードNpの電圧VC[N+1]と共通接続ノードNcの電圧VDとの間の第2差分値(VC[N+1]−VD)と、VDと負極ノードNnの電圧VC[N]との間の第3差分値(VD−VC[N])とに基づいてセルバランス回路CLBALpの異常の有無を診断する。さらに、DIAGは、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて、CLBALp内の異常の発生箇所を推定する。具体的には、DIAGは、以下の条件に基づいて異常の有無の診断および異常の発生箇所の推定を行う。
図8は、図7の蓄電装置において、その診断部DIAGの動作内容の一例を示す説明図である。図8に示すように、DIAGは、主に、トランジスタFETpのオン・オフの情報と、正極ノードNpの電圧VC[N+1]と共通接続ノードNcの電圧VDとの間の第2差分値(VC[N+1]−VD)と、VDと負極ノードNnの電圧VC[N]との間の第3差分値(VD−VC[N])とに基づいてセルバランス回路CLBALpの異常の有無を診断する。さらに、DIAGは、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて、CLBALp内の異常の発生箇所を推定する。具体的には、DIAGは、以下の条件に基づいて異常の有無の診断および異常の発生箇所の推定を行う。
(条件[D])トランジスタFETpがオンの状態でVC[N]≒VDの場合
この場合、トランジスタFETpがオンの状態であるにも関わらず、オフの状態であるかのような電圧関係となっている。あるいは、FETpがオンの状態で、本来、抵抗R0の両端に印加されるべき電圧(例えば電池セルBATCLの電圧に近い電圧)が印加されず、R0がショートしているような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALpに異常が有ると診断する。
この場合、トランジスタFETpがオンの状態であるにも関わらず、オフの状態であるかのような電圧関係となっている。あるいは、FETpがオンの状態で、本来、抵抗R0の両端に印加されるべき電圧(例えば電池セルBATCLの電圧に近い電圧)が印加されず、R0がショートしているような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALpに異常が有ると診断する。
ここで、VC[N]≒VDの場合とは、言い換えると、第3差分値(VD−VC[N])が0V近辺に設定された所定の基準値VR4よりも小さい場合に該当する。このVR4は、FETpのオフの程度やR0のショートの程度を想定して適宜定められる。ただし、実際には、第3差分値は正常時においてBATCLの電圧(Vbatとする)に近い電圧となり、VR4は、この正常時の電圧を確実に除外できればよいため、例えば、0V〜(Vbat/2)Vの範囲で適宜設定することが考えられる。
(条件[D’])条件[D]に加えて更にVC[N+1]−VC[N]が減少傾向の場合あるいは不変傾向の場合
条件[D]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETpがオフに固定されているか、あるいは抵抗R0がショートしているかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETpがオンの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればR0のショートと推定でき、それが不変傾向であればFETpがオフに固定されていると推定できる。
条件[D]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETpがオフに固定されているか、あるいは抵抗R0がショートしているかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETpがオンの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればR0のショートと推定でき、それが不変傾向であればFETpがオフに固定されていると推定できる。
抵抗R0がショートの場合、電池セルBATCLの両端がショートすることになるため、第1差分値(VC[N+1]−VC[N])は減少傾向となる。また、トランジスタFETpがオフに固定されている場合は、代表的にはFETpのゲート・ソース間がショートしている場合に該当する。減少傾向か不変傾向かを区別する際の第1差分値を測定する回数や、それに伴う電圧の変動量は、R0がショートした場合に流れるセルバランス回路CLBALp内の電流を想定し、これに電池セルBATCLの能力を勘案して適宜定めればよい。
(条件[E])トランジスタFETpがオフの状態でVC[N+1]≒VDの場合
この場合、トランジスタFETpがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。あるいは、FETpがオフの状態で、本来、抵抗R0を介して共通接続ノードNcに印加されるべき電圧(例えばVC[N])が印加されず、R0がオープンであるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALpに異常が有ると診断する。
この場合、トランジスタFETpがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。あるいは、FETpがオフの状態で、本来、抵抗R0を介して共通接続ノードNcに印加されるべき電圧(例えばVC[N])が印加されず、R0がオープンであるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALpに異常が有ると診断する。
ここで、VC[N+1]≒VDの場合とは、言い換えると、第2差分値(VC[N+1]−VD)が0V近辺に設定された所定の基準値VR5よりも小さい場合に該当する。このVR5は、FETpのオンの程度やR0のオープンの程度を想定して適宜定められる。ただし、実際には、第2差分値は正常時においてBATCLの電圧(Vbatとする)に近い電圧となり、VR2は、この正常時の電圧を確実に除外できればよいため、例えば、0V〜(Vbat/2)Vの範囲で適宜設定することが考えられる。
(条件[E’])条件[E]に加えて更にVC[N+1]−VC[N]が減少傾向の場合あるいは不変傾向の場合
条件[E]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETpがオンに固定されているか、あるいは抵抗R0がオープンであるかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETpがオフの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればFETpがオンに固定されていると推定でき、それが不変傾向であればR0がオープンであると推定できる。
条件[E]を満たす異常は、前述したように、その異常の発生箇所として、トランジスタFETpがオンに固定されているか、あるいは抵抗R0がオープンであるかが推定される。この2個の推定原因は、第1差分値(VC[N+1]−VC[N])の時系列的な変化の傾向に基づいて区別することができる。すなわち、FETpがオフの状態での第1差分値(VC[N+1]−VC[N])を時系列的に複数回測定した結果、それが減少傾向であればFETpがオンに固定されていると推定でき、それが不変傾向であればR0がオープンであると推定できる。
FETpがオンに固定されている場合、電池セルBATCLの両端がショートすることになるため、第1差分値(VC[N+1]−VC[N])は減少傾向となる。この場合は、代表的にはFETpのソース・ドレイン間がショートしている場合に該当する。減少傾向か不変傾向かを区別する際の第1差分値を測定する回数や、それに伴う電圧の変動量は、FETpがオンに固定されている場合に流れるセルバランス回路CLBALp内の電流を想定し、これに電池セルBATCLの能力を勘案して適宜定めればよい。
(条件[F])トランジスタFETpがオフの状態でVD≫VC[N]の場合
この場合、トランジスタFETpがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALpに異常が有ると診断する。ここで、VD≫VC[N]の場合とは、言い換えると、第3差分値(VD−VC[N])が所定の基準値VR6よりも大きい場合に該当する。このVR6は、FETpのオンの程度を想定して適宜定められる。なお、当該条件[F]は、前述した条件[E]と同様な条件となっているが、前述した条件[E]と異なり、FETpのソース・ドレイン間のショートではなく、FETpのゲート・ドレイン間のショートを判別するものである。この場合、FETpは等価的に順方向のダイオードとして機能するため、例えば、その順方向電圧を目安としてゲート・ドレイン間のショートと区別することができる。
この場合、トランジスタFETpがオフの状態であるにも関わらず、オンの状態であるかのような電圧関係となっている。そこで、診断部DIAGは、当該条件を満たすセルバランス回路CLBALpに異常が有ると診断する。ここで、VD≫VC[N]の場合とは、言い換えると、第3差分値(VD−VC[N])が所定の基準値VR6よりも大きい場合に該当する。このVR6は、FETpのオンの程度を想定して適宜定められる。なお、当該条件[F]は、前述した条件[E]と同様な条件となっているが、前述した条件[E]と異なり、FETpのソース・ドレイン間のショートではなく、FETpのゲート・ドレイン間のショートを判別するものである。この場合、FETpは等価的に順方向のダイオードとして機能するため、例えば、その順方向電圧を目安としてゲート・ドレイン間のショートと区別することができる。
以上、本実施の形態2の蓄電装置を用いることで、実施の形態1の場合と同様の効果が得られ、代表的には、信頼性の向上が実現可能になる。
(実施の形態3)
《蓄電装置の主要部の実装形態(変形例)》
図9は、本発明の実施の形態3による蓄電装置において、その実装形態の図4とは異なる一例を示す概略図である。図9に示す蓄電装置は、図4の構成例と比較して、電池監視IC(電池監視装置)MIC2内にプロセッサ(情報処理回路)CPUが備わっている点が異なっている。これ以外の構成は、図4の場合と同様であるため詳細な説明は省略する。CPUは、図1のセルバランス制御回路CLCTLとして機能し、図示しないメモリに格納されたプログラムに基づいて、図1等で述べたセルバランス制御部BALCTおよび診断部DIAGの処理を実行する。
《蓄電装置の主要部の実装形態(変形例)》
図9は、本発明の実施の形態3による蓄電装置において、その実装形態の図4とは異なる一例を示す概略図である。図9に示す蓄電装置は、図4の構成例と比較して、電池監視IC(電池監視装置)MIC2内にプロセッサ(情報処理回路)CPUが備わっている点が異なっている。これ以外の構成は、図4の場合と同様であるため詳細な説明は省略する。CPUは、図1のセルバランス制御回路CLCTLとして機能し、図示しないメモリに格納されたプログラムに基づいて、図1等で述べたセルバランス制御部BALCTおよび診断部DIAGの処理を実行する。
このように、電池監視IC(電池監視装置)MIC2内にセルバランス制御回路CLCTLを搭載することで、図4の構成例と比較して、外部通信が不要となる分だけセルバランス回路CLBALnの異常を迅速に検出することが可能になる。ただし、図5で述べたように、信頼性の観点からは、図4の構成例の方が望ましい場合がある。なお、ここでは、セルバランス制御回路CLCTLをプロセッサ(情報処理回路)CPUで構成したが、必ずしもプロセッサに限らず、ステートマシーン等のような順序回路で構成することも可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
ADC アナログ・ディジタル変換回路
ARM 警報信号
BALCT セルバランス制御部
BATCL 電池セル
BD 配線基板
C 容量
CANCT CAN制御装置
CLBAL セルバランス回路
CLCTL,CLCTL’ セルバランス制御回路
CPU プロセッサ(情報処理回路)
CTLLOG 制御論理回路
DIAG 診断部
FET トランジスタ
FETDV FET駆動回路
GND 接地電源電圧
ISL アイソレータ装置
LN 配線
MCU マイクロコンピュータ(情報処理装置)
MIC 電池監視IC(電池監視装置)
MUX マルチプレクサ
N ノード
PD 外部端子
PN 外部端子
R 抵抗
REBBK レジスタ回路部
REG レジスタ
T 測定サイクル
VB 駆動電圧
VC,VD 電圧
VCC 外部電源電圧
VDD 内部電源電圧
VMES 電圧測定回路
VR 基準値
VREG 電源レギュレータ装置
VRG 電源レギュレータ制御電圧
ARM 警報信号
BALCT セルバランス制御部
BATCL 電池セル
BD 配線基板
C 容量
CANCT CAN制御装置
CLBAL セルバランス回路
CLCTL,CLCTL’ セルバランス制御回路
CPU プロセッサ(情報処理回路)
CTLLOG 制御論理回路
DIAG 診断部
FET トランジスタ
FETDV FET駆動回路
GND 接地電源電圧
ISL アイソレータ装置
LN 配線
MCU マイクロコンピュータ(情報処理装置)
MIC 電池監視IC(電池監視装置)
MUX マルチプレクサ
N ノード
PD 外部端子
PN 外部端子
R 抵抗
REBBK レジスタ回路部
REG レジスタ
T 測定サイクル
VB 駆動電圧
VC,VD 電圧
VCC 外部電源電圧
VDD 内部電源電圧
VMES 電圧測定回路
VR 基準値
VREG 電源レギュレータ装置
VRG 電源レギュレータ制御電圧
Claims (20)
- 直列に接続される複数の電池セルと、前記電池セルのそれぞれに対応して設けられた抵抗およびトランジスタの直列接続で構成され対応する前記電池セルに並列に接続されるセルバランス回路とを含む蓄電装置であって、
前記セルバランス回路のそれぞれに対応して設けられた、前記トランジスタの動作を制御する制御部と、前記抵抗と前記トランジスタの共通接続ノードの電圧と、前記電池セルの正極ノードの電圧および負極ノードの電圧とを測定するように接続された電圧測定回路と、記憶手段と、をさらに備え、
前記制御部は、前記正極ノードの電圧と前記負極ノードの電圧との間の電圧差分値に基づいて前記トランジスタの動作を制御することで対応する前記セルバランス回路の動作を制御し、
前記電圧測定回路は、前記制御部から送出される前記トランジスタに対するオン・オフ制御信号に対応して、前記抵抗と前記トランジスタの共通接続ノードの電圧と、前記正極ノードの電圧と、前記負極ノードの電圧とをそれぞれ測定し、前記トランジスタに対するオン・オフ制御信号を表す第1情報に関連付けて前記測定に基づくデータを前記記憶手段に記憶し、
前記蓄電装置に搭載された診断部若しくは外部情報処理装置によって実行される前記セルバランス回路に対する診断時において、前記記憶手段に記憶された測定結果を参照して、前記正極ノードの電圧と前記負極ノードの電圧との間の第1差分値と、前記正極ノードの電圧と前記共通接続ノードの電圧との間の第2差分値と、前記共通接続ノードの電圧と前記負極ノードの電圧との間の第3差分値とに基づいて前記セルバランス回路に対する診断が行われる構成の蓄電装置。 - 請求項1記載の蓄電装置において、
前記診断時において、前記第2および第3差分値と前記第1情報との組合せからなるデータが予め定めた条件にあるとき当該組み合わせに対応するセルバランス回路における異常発生箇所の判定が行われる構成の蓄電装置。 - 請求項2記載の蓄電装置において、
前記電圧測定回路による測定は所定サイクルで実行され、
前記診断時において、前記第1差分値の時系列的な変化の傾向に基づいて前記セルバランス回路における異常発生箇所の判定が行われる構成の蓄電装置。 - 請求項3記載の蓄電装置において、
前記抵抗は、前記正極ノードと前記共通接続ノードとの間に接続され、
前記トランジスタは、ソースが前記負極ノードに、ドレインが前記共通接続ノードにそれぞれ接続されるFETで構成され、
前記診断時において、前記トランジスタをオン制御する信号の状態で前記第2差分値が所定の基準値以下の場合、あるいは、前記トランジスタをオフ制御する信号の状態で前記第3差分値が所定の基準値以下の場合に前記セルバランス回路に異常発生箇所が有るとの判定が行われる構成の蓄電装置。 - 請求項1記載の蓄電装置において、
前記抵抗は、前記正極ノードと前記共通接続ノードとの間に接続され、
前記トランジスタは、ソースが前記負極ノードに、ドレインが前記共通接続ノードにそれぞれ接続されるFETで構成され、
前記電圧測定回路による測定は所定サイクルで実行され、
前記診断時において、
前記トランジスタをオン制御する信号の状態で前記第2差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が減少傾向である場合に異常発生箇所を前記抵抗のショートと判定され、
前記トランジスタをオン制御する信号の状態で前記第2差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が不変傾向である場合に異常発生箇所を前記トランジスタのゲート・ソース間のショートと判定され、
前記トランジスタをオフ制御する信号の状態で前記第3差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が減少傾向である場合に異常発生箇所を前記トランジスタのソース・ドレイン間のショートと判定され、
前記トランジスタをオフ制御する信号の状態で前記第3差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が不変傾向である場合に異常発生箇所を前記抵抗のオープンと判定され、
前記トランジスタをオフ制御する信号の状態で前記第2差分値が所定の基準値以上の場合に異常発生箇所を前記トランジスタのゲート・ドレイン間のショートと判定される構成の蓄電装置。 - 請求項3記載の蓄電装置において、
前記トランジスタは、ソースが前記正極ノードに、ドレインが前記共通接続ノードにそれぞれ接続されるFETで構成され、
前記抵抗は、前記共通接続ノードと前記負極ノードとの間に接続され、
前記診断時において、前記トランジスタをオン制御する信号の状態で前記第3差分値が所定の基準値以下の場合、あるいは、前記トランジスタをオフ制御する信号状態で前記第2差分値が所定の基準値以下の場合に前記セルバランス回路に異常発生箇所が有るとの判定が行われる構成の蓄電装置。 - 請求項1記載の蓄電装置において、
前記トランジスタは、ソースが前記正極ノードに、ドレインが前記共通接続ノードにそれぞれ接続されるFETで構成され、
前記抵抗は、前記共通接続ノードと前記負極ノードとの間に接続され、
前記電圧測定回路による測定は所定サイクルで実行され、
前記診断時において、
前記トランジスタをオン制御する信号の状態で前記第3差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が減少傾向である場合に異常発生箇所を前記抵抗のショートと判定され、
前記トランジスタをオン制御する信号の状態で前記第3差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が不変傾向である場合に異常発生箇所を前記トランジスタのゲート・ソース間のショートと判定され、
前記トランジスタをオフ制御する信号の状態で前記第2差分値が所定の基準値よりも小さく、かつ前記第1差分値の時系列的な変化の傾向が減少傾向である場合に異常発生箇所を前記トランジスタのソース・ドレイン間のショートと判定され、
前記トランジスタをオフ制御する信号の状態で前記第2差分値が所定の基準値以下であって、かつ前記第1差分値の時系列的な変化の傾向が不変傾向である場合に異常発生箇所を前記抵抗のオープンと判定され、
前記トランジスタをオフ制御する信号の状態で前記第3差分値が所定の基準値以上の場合に異常発生箇所を前記トランジスタのゲート・ドレイン間のショートと判定される構成の蓄電装置。 - 請求項1乃至7のいずれか記載の蓄電装置において、
前記電圧測定回路は、第1半導体チップ上に形成され、
前記第1半導体チップは、配線基板上に実装され、
前記複数のセルバランス回路は、前記第1半導体チップとは異なる部品として前記配線基板上に実装された構成の蓄電装置。 - 請求項1乃至7のいずれか記載の蓄電装置において、
前記電圧測定回路は、第1半導体チップ上に形成され、
前記第1半導体チップは、配線基板上に実装され、
前記複数のセルバランス回路は、前記第1半導体チップとは異なる部品として前記配線基板上に実装され、
前記診断は、前記第1半導体チップとは異なる第2半導体チップ上に形成されたプログラム処理を実行するプロセッサによって実行される構成の蓄電装置。 - 直列に接続される複数の電池セルと、前記複数の電池セルにそれぞれ対応して設けられた抵抗およびトランジスタの直列接続で構成され対応する前記電池セルに並列に接続されるセルバランス回路と、を含む蓄電装置に組み込まれて使用されるように構成された電池監視装置であって、
前記電池監視装置は、
前記セルバランス回路のそれぞれに対応して設けられた、
対応する電池セルの正極ノードに接続されるように配置された第1端子と、
対応する電池セルの負極ノードに接続されるように配置された第2端子と、
対応するセルバランス回路の前記抵抗と前記トランジスタの共通接続ノードに接続されるように配置された第3端子および前記トランジスタに対する制御ノードに接続されるように配置された第4端子と、
前記第1端子、前記第2端子、および前記第3端子の電圧をそれぞれ測定するように構成された電圧測定回路と、
記憶部と、
前記第4端子に前記トランジスタに対する制御信号を与えるように構成された駆動回路と、
外部の情報処理装置との間での通信機能を持つ制御論理回路と、
を備えており、
前記電池監視装置が前記蓄電装置に装着された状態において、
前記駆動回路は、前記正極ノードの電圧と前記負極ノードの電圧との間の電圧差分値に基づき前記トランジスタの動作を制御することで対応する前記セルバランス回路の動作を制御し、
前記電圧測定回路は、前記駆動回路から送出される前記トランジスタに対するオン・オフ制御信号に対応して、前記抵抗と前記トランジスタの共通接続ノードの電圧と、前記正極ノードの電圧と、前記負極ノードの電圧とをそれぞれ測定し、前記トランジスタに対するオン・オフ制御信号の指示を表す第1情報に関連付けて前記測定に基づく電圧データを前記記憶部に記憶するように構成されており、
前記電池監視装置が前記制御論理回路を介して前記情報処理装置に接続されたとき、前記情報処理装置によって実行される前記セルバランス回路に対する診断時において、
前記情報処理装置によって、前記セルバランス回路のそれぞれについて、
前記記憶回路に記録された前記第1端子、前記第2端子および前記第3端子で測定された前記測定電圧データが参照され、
前記第1情報と、前記第1端子の電圧と前記第2端子の電圧との間の第1差分値と、前記第1端子の電圧と前記第3端子の電圧との間の第2差分値と、前記第3端子の電圧と前記第2端子の電圧との間の第3差分値とに基づいて前記セルバランス回路に対する診断が行われる構成の電池監視装置。 - 請求項10記載の電池監視装置において、
前記電池監視装置は、前記セルバランス回路に対する診断時において、前記情報処理装置によって、前記第1乃至第3差分値と前記第1情報との組合せからなるデータが予め定めた条件にあるとき当該組み合わせに対応する前記セルバランス回路における異常発生箇所の判定が行われる構成の電池監視装置。 - 請求項11記載の電池監視装置において、
前記電池監視装置の前記電圧測定回路による測定は、所定サイクルで実行するように構成されており、
前記セルバランス回路に対する診断時において、前記情報処理装置によって、前記第1差分値の時系列的な変化の傾向に基づいて前記セルバランス回路における異常発生箇所の判定が行われる構成の電池監視装置。 - 請求項12記載の電池監視装置において、
前記抵抗は対応する前記電池セルの正極ノードと前記共通接続ノードとの間に接続され、前記トランジスタは前記共通接続ノードと対応する前記電池セルの負極ノードとの間に接続されており、
前記情報処理装置によって、前記トランジスタをオン制御する信号の状態で前記第2差分値が所定の基準値以下の場合、あるいは、前記トランジスタをオフ制御する信号の状態で前記第3差分値が所定の基準値以下の場合に対応する前記セルバランス回路に異常発生箇所が有るとの判定を行われる構成の電池監視装置。 - 請求項12記載の電池監視装置において、
前記トランジスタは対応する前記電池セルの正極ノードと前記共通接続ノードとの間に接続され、前記抵抗は前記共通接続ノードと対応する前記電池セルの負極ノードとの間に接続されており、
前記情報処理装置によって、前記トランジスタをオン制御する信号の状態で前記第3差分値が所定の基準値以下の場合、あるいは、前記トランジスタをオフ制御する信号の状態で前記第2差分値が所定の基準値以下の場合に対応する前記セルバランス回路に異常発生箇所が有るとの判定を行われる構成の電池監視装置。 - 請求項10乃至14のいずれか記載の電池監視装置において、
前記電池監視装置は半導体チップ上に形成された半導体集積回路装置で構成されており、
前記第1乃至第4端子は前記半導体集積回路装置上に配置されており、
前記半導体集積回路装置が前記蓄電装置に組み込まれた状態において、前記セルバランス回路に対する診断は、前記半導体集積回路装置にアクセスする前記情報処理装置によって実行される構成の電池監視装置。 - 直列に接続される複数の電池セルと、前記複数の電池セルにそれぞれ対応して設けられた抵抗およびトランジスタの直列接続で構成され対応する前記電池セルに並列に接続されるセルバランス回路と、を含む蓄電装置に組み込まれて使用されるように構成された電池監視装置であって、
前記電池監視装置は、
前記セルバランス回路のそれぞれに対応して設けられた、
対応する電池セルの正極ノードに接続されるように配置された第1端子と、
対応する前記電池セルの負極ノードに接続されるように配置された第2端子と、
対応する前記セルバランス回路の前記抵抗と前記トランジスタの共通接続ノードに接続されるように配置された第3端子および前記トランジスタに対する制御ノードに接続されるように配置された第4端子と、
前記第1端子、前記第2端子、および前記第3端子の電圧をそれぞれ測定するように構成された電圧測定回路と、
記憶部と、
前記第4端子に前記トランジスタに対する制御信号を与えるように構成された駆動回路と、
情報処理回路と、
を備えており、
前記電池監視装置が前記蓄電装置に装着された状態において、
前記駆動回路は、前記正極ノードの電圧と前記負極ノードの電圧との間の電圧差分値に基づいて前記トランジスタのオン・オフを制御することで対応する前記セルバランス回路の動作を制御し、
前記電圧測定回路は、前記駆動回路から送出される前記トランジスタに対するオン・オフ制御信号に対応して、前記抵抗と前記トランジスタの共通接続ノードの電圧と、前記正極ノードの電圧と、前記負極ノードの電圧とをそれぞれ測定し、前記トランジスタに対するオン・オフ制御信号の指示を表す第1情報に関連付けて前記測定に基づく電圧データを前記記憶部に記憶するように構成されており、
前記情報処理回路は、前記セルバランス回路に対する診断時において、
前記記憶回路に保持される前記第1端子、前記第2端子および前記第3端子で測定された前記測定電圧データを参照し、
前記第1情報と、前記第1端子の電圧と前記第2端子の電圧との間の第1差分値と、前記第1端子の電圧と前記第3端子の電圧との間の第2差分値と、前記第3端子の電圧と前記第2端子の電圧との間の第3差分値とに基づいて前記セルバランス回路に対する診断を行う構成の電池監視装置。 - 請求項16記載の電池監視装置において、
前記セルバランス回路に対する診断時において、前記第1乃至第3差分値と前記第1情報との組合せからなるデータが予め定めた条件にあるとき当該組み合わせに対応する前記セルバランス回路における異常発生箇所の判定が行われる構成の電池監視装置。 - 請求項17記載の電池監視装置において、
前記電圧測定回路による測定は、所定サイクルで実行するように構成されており、
前記セルバランス回路に対する診断時において、前記第1差分値の時系列的な変化の傾向に基づいて前記セルバランス回路における異常発生箇所の判定が行われる構成の電池監視装置。 - 請求項18記載の電池監視装置において、
前記抵抗は対応する前記電池セルの正極ノードと前記共通接続ノードとの間に接続され、前記トランジスタは前記共通接続ノードと対応する前記電池セルの負極ノードとの間に接続されており、
前記セルバランス回路に対する診断時において、前記情報処理回路は、前記トランジスタをオン制御する信号の状態で前記第2差分値が所定の基準値以下の場合、あるいは、前記トランジスタをオフ制御する信号の状態で前記第3差分値が所定の基準値以下の場合に対応する前記セルバランス回路に異常発生箇所が有るとの判定を行う構成の電池監視装置。 - 請求項18記載の電池監視装置において、
前記トランジスタは対応する前記電池セルの正極ノードと前記共通接続ノードとの間に接続され、前記抵抗は前記共通接続ノードと対応する前記電池セルの負極ノードとの間に接続されており、
前記セルバランス回路に対する診断時において、前記情報処理回路は、前記トランジスタをオン制御する信号の状態で前記第3差分値が所定の基準値以下の場合、あるいは、前記トランジスタをオフ制御する信号の状態で前記第2差分値が所定の基準値以下の場合に対応する前記セルバランス回路に異常発生箇所が有るとの判定を行う構成の電池監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011330A JP2014143853A (ja) | 2013-01-24 | 2013-01-24 | 蓄電装置および電池監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011330A JP2014143853A (ja) | 2013-01-24 | 2013-01-24 | 蓄電装置および電池監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014143853A true JP2014143853A (ja) | 2014-08-07 |
Family
ID=51424680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013011330A Pending JP2014143853A (ja) | 2013-01-24 | 2013-01-24 | 蓄電装置および電池監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014143853A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3043440A1 (en) | 2015-01-07 | 2016-07-13 | Toyota Jidosha Kabushiki Kaisha | Battery monitoring device |
JP2016152720A (ja) * | 2015-02-18 | 2016-08-22 | 三菱電機株式会社 | セルバランス回路及びその故障診断装置 |
JP2018529082A (ja) * | 2016-03-15 | 2018-10-04 | エルジー・ケム・リミテッド | 電池モジュールの開放回路欠陥状態を決定する電池システムおよび方法 |
-
2013
- 2013-01-24 JP JP2013011330A patent/JP2014143853A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3043440A1 (en) | 2015-01-07 | 2016-07-13 | Toyota Jidosha Kabushiki Kaisha | Battery monitoring device |
US10164442B2 (en) | 2015-01-07 | 2018-12-25 | Toyota Jidosha Kabushiki Kaisha | Battery monitoring device |
JP2016152720A (ja) * | 2015-02-18 | 2016-08-22 | 三菱電機株式会社 | セルバランス回路及びその故障診断装置 |
JP2018529082A (ja) * | 2016-03-15 | 2018-10-04 | エルジー・ケム・リミテッド | 電池モジュールの開放回路欠陥状態を決定する電池システムおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8587318B2 (en) | Sensor arrangement for an energy storage device and a method of using the same | |
KR101589198B1 (ko) | 셀 밸런싱 회로의 고장 진단 장치 및 방법 | |
KR102052956B1 (ko) | 배터리 팩의 릴레이 진단장치 및 배터리 제어 시스템 | |
US9716520B2 (en) | Integrated standard-compliant data acquisition device | |
JP7471337B2 (ja) | 直列接続電池セルのための監視システム | |
US11965936B2 (en) | Battery diagnosis apparatus and method | |
US10545185B2 (en) | Apparatus and method for diagnosing current sensor | |
US20120007603A1 (en) | Circuits and methods for cell number detection | |
JP6324333B2 (ja) | セルバランス回路及びその故障診断装置 | |
KR20200050899A (ko) | 배터리 진단 장치 | |
JP2018054371A (ja) | 電池装置およびパラメータの設定方法 | |
US11130406B2 (en) | Integrated standard-compliant data acquisition device | |
JP6016754B2 (ja) | 組電池電圧検出装置 | |
JP2014143853A (ja) | 蓄電装置および電池監視装置 | |
KR101858321B1 (ko) | 셀 밸런싱 회로의 고장 진단 장치 및 방법 | |
JP7401058B2 (ja) | 絶縁抵抗測定回路及び診断方法 | |
US20220158264A1 (en) | Temperature Measuring Apparatus, Battery Apparatus Including the Same and Temperature Measuring Method | |
JP2022522342A (ja) | バッテリー診断装置、バッテリー診断方法及びエネルギー貯蔵システム | |
KR102427331B1 (ko) | 전류 센서 진단 장치 및 방법 | |
JP2015102336A (ja) | 電池監視装置 | |
KR102643641B1 (ko) | 전류 센서 진단 장치 및 방법 | |
KR102408066B1 (ko) | 팩 전류 측정부 진단 장치 | |
WO2022107349A1 (ja) | 蓄電池管理システム及び蓄電池管理方法 | |
KR20220045442A (ko) | 다병렬 충/방전 fet 구조의 고장 진단 회로 및 그 진단 방법 | |
US20240110982A1 (en) | Relay diagnosis device and relay diagnosis method |