JP2014143220A - セラミックスデバイス、及び圧電デバイス - Google Patents

セラミックスデバイス、及び圧電デバイス Download PDF

Info

Publication number
JP2014143220A
JP2014143220A JP2011069134A JP2011069134A JP2014143220A JP 2014143220 A JP2014143220 A JP 2014143220A JP 2011069134 A JP2011069134 A JP 2011069134A JP 2011069134 A JP2011069134 A JP 2011069134A JP 2014143220 A JP2014143220 A JP 2014143220A
Authority
JP
Japan
Prior art keywords
piezoelectric
side electrode
electrode
piezoelectric device
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011069134A
Other languages
English (en)
Inventor
Takatomo Ogata
孝友 緒方
Akihiko Ito
陽彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2011069134A priority Critical patent/JP2014143220A/ja
Priority to PCT/JP2012/054311 priority patent/WO2012132662A1/ja
Publication of JP2014143220A publication Critical patent/JP2014143220A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

【課題】本体部と側面電極との接合面の周囲、或いはその近傍にてクラックの発生が抑制されて信頼性の高い圧電デバイスを提供する。
【解決手段】圧電デバイスは、本体部10と、側面電極20とを備えた焼成体である。本体部10は、圧電材料からなる複数の圧電層11と、複数の層状の内部電極12とを有し、最上層及び最下層として圧電層11が位置し且つ圧電層11と内部電極12とが交互に積層された積層体である。側面電極20は、本体部10の側面の一部を覆い且つ内部電極12と接続する。側面電極20の内部には複数のセラミックス粒子が埋設されている。この結果、焼成時における本体部10と側面電極20との収縮量の差を小さくすることができる。
【選択図】図1

Description

本発明は、セラミックス材料(圧電材料)からなるセラミックス層(圧電層)と内部電極とが積層された本体部と、前記本体部の側面の少なくとも一部を覆い且つ前記内部電極と接続する側面電極とを備えた焼成体であるセラミックスデバイス(圧電デバイス)に関する。圧電デバイスは、圧電/電歪デバイスとも称呼される。
この種の圧電デバイスは、光学レンズの位置制御用素子(例えば、カメラ用オートフォーカスやズーム用の超音波モータ)や、磁気的情報等の読取り及び/又は書込み用素子の位置制御用素子(例えば、ハードディスクドライブの磁気ヘッド用のアクチュエータ)、或いは機械的振動を電気信号に変換するセンサ等として活発に開発されてきている(例えば、特許文献1〜2を参照)。
ところで、上述の圧電デバイスは、通常、以下の手順で作製される。即ち、先ず、圧電層と内部電極とが交互に積層・圧着されることによって、積層体である本体部(焼成前)が形成される。次いで、その本体部の側面に側面電極が形成される。その後、本体部と側面電極とが同時に焼成されて、圧電デバイスが完成する。
上述の焼成後、本体部と側面電極との接合面の周囲、或いはその近傍にてクラックが発生する場合があった。これは、以下の理由に基づくと考えられる。即ち、本体部では、焼成前にて、圧電層と内部電極との積層・圧着工程において高さ方向(積層方向)に圧力が既に付与されている。従って、焼成時における本体部の高さ方向の収縮量が小さい。加えて、本体部と側面電極との間で焼成収縮が開始する温度に差がある。これらの相乗作用によって、上記クラックが発生する。上記クラックが発生することは、圧電デバイスの作動不良等に繋がるので好ましくない。
特開2006−100805号公報 特開2002−359148号公報
従って、本発明の目的は、本体部と側面電極との接合面の周囲、或いはその近傍にてクラックの発生が抑制されて信頼性の高いセラミックスデバイス(圧電デバイス)を提供することにある。
上記目的を達成するため、本発明に係るセラミックスデバイス(圧電デバイス)の特徴は、前記側面電極が、前記側面電極の内部に埋設された(複数の)セラミックス粒子を備えたことにある。ここにおいて、「埋設」とは、セラミックス粒子が側面電極の表面に露呈していない(見えない)状態を指す。
これによれば、側面電極の内部に(複数の)セラミックス粒子が埋設されているので、焼成時における本体部と側面電極との収縮量の差を小さくすることができる。従って、前記収縮量の差に起因するクラックの発生を抑制することができる。この結果、信頼性の高いセラミックスデバイス(圧電デバイス)が提供され得る。
上記本発明に係る圧電デバイスでは、前記側面電極に備えられた複数の前記セラミックス粒子のうちの一部が前記側面電極の表面に露呈するように固着し、残りが前記側面電極の内部に埋設されていてもよい。この場合、前記側面電極(焼成後)の厚さは0.5〜10.0μmであり、前記セラミックス粒子(焼成後)の粒径は0.5〜7.0μmであることが好適である。
上記本発明に係る圧電デバイスでは、前記セラミックス粒子は、前記本体部に含まれる前記圧電材料と同じ組成を有する圧電材料の粒子であることが好適である。この場合、前記側面電極を構成する材料における前記圧電材料の含有率は10〜50体積%であることが好適である。検討によれば、前記含有率が10体積%未満であると、前記収縮量の差が大きいことに起因してクラックが発生し易いことが判明した。また、前記含有率が50体積%を超えると、側面電極の表面に絶縁体である圧電材料が多く存在することに起因して導通不良が発生し易いことが判明した。以上についての詳細は後述する。即ち、上記構成によれば、焼成後のクラックの発生、並びに、導通不良の発生を抑制することができる。
上記本発明に係る圧電デバイスにおいて、前記セラミックス粒子を前記側面電極の内部に埋設させるため、以下の手法が考えられる。
前記セラミックス粒子を含む電極材料のペーストを利用して前記側面電極の成形体を形成し、前記形成された成形体を焼成する。
本発明の実施形態に係る圧電デバイスの斜視図である。 図1に示した圧電デバイスの2−2断面図である。 図2のZ部の拡大図である。 基材上に形成された大きな積層体を切断して同一工程で多数個の圧電デバイス対応部を取り出す際の切断の様子を示した図である。 切断によって基材上に多数個の圧電デバイス対応部が取り出された状態を示した図である。 図1に示した圧電デバイスの製造過程を示す図である。 図1に示した圧電デバイスの製造過程を示す図である。 側面電極ペースト中の圧電材料の含有率と、クラック発生率及び導通不良率と、の関係を示すグラフである。
以下、図面を参照しながら本発明による圧電デバイスの実施形態について説明する。
(構成)
図1、図2に示すように、本実施形態に係る圧電デバイスは、焼成体であり、直方体状の本体部10と、本体部10の側面の少なくとも一部を覆うように本体部10に設けられた側面電極20と、を備える。
本体部10は、圧電材料からなる複数(本例では6つ)の圧電層11と、複数(本例では5つ)の層状の内部電極12とを有し、最上層及び最下層として圧電層11が位置し且つ圧電層11と内部電極12とが交互に積層された積層体である。圧電層11と内部電極12の各層は互いに平行に積層されている。本体部10のサイズ(焼成後)は、例えば、縦0.2〜10.0mm、横0.1〜10.0mm、高さ0.01〜10.0mmである。各圧電層11(焼成後)の厚さは1.0〜100.0μmであり、各内部電極12(焼成後)の厚さは0.3〜5.0μmである。
側面電極20は、内部電極12と電気的に接続されている。より具体的には、図2に示すように、(3つの)内部電極12A、及び側面電極20A(以下、これらを総称して「第1電極群」と呼ぶ)が互いに電気的に接続され、(2つの)内部電極12B、及び側面電極20B(以下、これらを総称して「第2電極群」と呼ぶ)が互いに電気的に接続されている。
第1、第2電極群は、絶縁体である圧電層11を介して接続されることによって、互いに電気的に絶縁されている。換言すると、互いに電気的に接続された(3つの)内部電極12Aと、互いに電気的に接続された(2つの)内部電極12Bとは、櫛歯状の電極を構成している。側面電極20(焼成後)の厚さは0.5〜10.0μmである。なお、本例では、内部電極が5層となっているが、内部電極の層の数は特に限定されない。
この圧電デバイスでは、第1、第2電極群の間に与える電位差を調整することによって圧電層11(従って、本体部10)の変形量が制御され得る。この原理を利用することによって、この圧電デバイスは、対象物の位置を制御するアクチュエータとして利用され得る。この対象物として、光学レンズ、磁気ヘッド、光ヘッド等が挙げられる。また、この圧電デバイスでは、圧電層11(従って、本体部10)の変形量に応じて第1、第2電極群の間に発生する電位差が変化する。この原理を利用することによって、この圧電デバイスは、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、質量センサ等の各種センサとしても利用され得る。
圧電層11の材料(圧電材料)としては、圧電セラミックス、電歪セラミックス、強誘電体セラミックス、或いは反強誘電体セラミックスが採用されることが好適である。具体的な材料としては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独であるいは混合物として含有するセラミックスが挙げられる。
側面電極20、及び内部電極12の材料(電極材料)としては、室温で固体であり、導電性に優れた金属で構成されていることが好ましく、例えば、アルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、白金、金、鉛等の金属単体、もしくはこれらの合金が採用され得る。
図2のZ部の拡大図である図3に示すように、側面電極20の内部には、複数のセラミックス粒子Pが埋設されている。本実施形態では、セラミックス粒子Pとして、前記圧電材料と同じ組成を有する圧電材料の粒子が使用されている。
本実施形態では、図3に示すように、側面電極20に備えられた複数のセラミックス粒子Pの一部が側面電極20の表面に露呈するように固着し、残りが側面電極20の内部に埋設されている。しかしながら、側面電極20に備えられた複数のセラミックス粒子Pの全てが側面電極20の内部に埋設されていてもよい。
なお、「セラミックス粒子Pが側面電極20の内部に埋設」とは、セラミックス粒子Pが側面電極20の表面にて(顕微鏡観察等によって)見えない状態を指す。一方、また、「セラミックス粒子Pが側面電極20の表面に露呈する」とは、セラミックス粒子Pの少なくとも一部が側面電極20の表面にて(顕微鏡観察等によって)見える状態を指す。更にいえば、側面電極20の表面において電極材料の粒子に対して露呈したセラミックス粒子Pが突出して配置される状態、従って、電極材料の粒子とセラミックス粒子Pとで側面電極20の表面に凹凸が形成される状態を指す。また、「固着」とは、側面電極20の電極材料の粒子とセラミックス粒子Pとが直接接合している状態を指す。
(製造方法)
次に、上記圧電デバイスの製造方法について簡単に説明する。なお、側面電極20にセラミックス粒子Pを含ませる方法については後述する。以下、「焼成前」であることは、対応する部材の名称に「グリーン」を付し、或いは、対応する部材の符号の末尾に「g」を付すことによって示される。
本例では、先ず、図4に示すように、平板状の基材上に、圧電デバイスに対応する部分(以下、「グリーン圧電デバイス対応部」と呼ぶ)が所定の間隔をおいてマトリクス状に複数個(3×7個)整列した状態で含まれる1枚の大きなグリーン積層体が形成される。この大きなグリーン積層体は、本体部10に対応するグリーン積層体部を含む。
本体部10に対応するグリーン積層体部は、圧電層11に対応するグリーン圧電シートと、内部電極12に対応するグリーン電極膜とが交互に積層されて形成される。グリーン圧電シートは、ドクターブレード法等の周知の手法の一つを利用して前記圧電材料を含むペーストを成形することによって形成される。グリーン圧電シート上へのグリーン電極膜の形成は、スクリーン印刷等の周知の手法の一つを利用して前記電極材料を含むペーストを成形することによってなされる。グリーン圧電シートとグリーン電極膜との圧着性をより確実とするため、グリーン圧電シートとグリーン電極膜との間にグリーン接着層が介装されてもよい。この場合、グリーン圧電シート上へのグリーン接着層の形成は、塗付等の周知の手法の一つを利用してなされる。
次いで、図4に示す切断線(2点鎖線を参照)に沿って切断加工、パンチ加工等の機械加工を施す。この結果、図5に示すように、基材上において、複数個(3×7個)のグリーン圧電デバイス対応部を同一工程で取り出すことができる。以下、説明の便宜上、取り出された複数のグリーン圧電デバイス対応部のうちの1つのみに着目して説明を続ける。
図6は、取り出された1つのグリーン圧電デバイス対応部の図2に対応する断面を示す。図6に示すように、本例では、グリーン圧電デバイス対応部は、本体部10に対応するグリーン積層体10gから構成される。グリーン積層体10gは、最上層及び最下層として圧電シート11gが位置し且つ圧電シート11gと電極膜12gとが交互に積層された積層体である。
次に、図7に示すように、グリーン圧電デバイス対応部の側面の所定箇所にそれぞれ、側面電極20に対応するグリーン電極膜20gが形成される。この形成は、スクリーン印刷等の周知の手法の一つを利用して前記電極材料を含むペーストを成形することによってなされる。
そして、図7に示したグリーン圧電デバイス対応部に対し、所定温度で所定時間に亘って焼成が実行される。この結果、図1及び図2に示す圧電デバイス(焼成後)が得られる。
(側面電極20にセラミックス粒子Pを含ませる方法)
側面電極20にセラミックス粒子Pを含ませるためには、例えば、以下の方法が考えられる。即ち、側面電極20を構成する電極材料を含むペースト中に事前にセラミックス粒子Pを含める。このようにセラミックス粒子Pを含む電極材料のペーストを利用して側面電極20に対応するグリーン電極膜20gを形成する(図7を参照)。形成されたグリーン電極膜20gを焼成することによって、セラミックス粒子Pが側面電極20の内部に埋設される。
(側面電極ペースト中の圧電材料の含有率)
次に、上記第1の方法が採用される場合であって、且つ、セラミックス粒子Pが圧電層11の材料と同じ圧電材料の粒子である場合における、側面電極ペースト中の圧電材料の最適な含有率の範囲について考察するために行った実験について説明する。「側面電極ペースト」とは、側面電極20の形成に使用されたペーストである。この含有率は、「側面電極(焼成後)を構成する材料における圧電材料の含有率」ということもできる。
この実験では、上述した製造方法を利用して作製された圧電デバイスのサンプルであって、圧電層11の厚さが20.0μm、内部電極12の厚さが2.0μm、圧電層11の層数が10層で、側面電極20の厚さが5.0μm、全体のサイズが縦2.0mm、横1.0mm、高さ0.2mmであり、焼成温度が1200℃のものが使用された。各数値は焼成後の値である。側面電極ペーストに含まれる電極材料(焼成前)の粒径は0.1〜1.0μmであり、圧電材料(焼成前)の粒径は0.01〜1.0μmであった。側面電極20(焼成後)に含まれる圧電材料の粒径は0.5〜7.0μmであった。
この実験では、「側面電極ペースト」中に含まれる圧電材料の含有率(体積%、Vol%)が異なるそれぞれの上記サンプルについて、焼成後における圧電デバイスのクラック発生率(%)、並びに、圧電デバイスの特性測定時の導通不良率(%)が評価された。この結果を図8に示す。
図8から理解できるように、前記含有率が10Vol%未満であると、圧電デバイスのクラック発生率が大きくなる。クラック発生箇所は、本体部10と側面電極20との接合面の周囲、或いはその近傍である。これは、以下の理由に基づくと考えられる。即ち、焼成前の本体部10(即ち、上記グリーン積層体10g)では、圧電層と内部電極との積層・圧着工程において高さ方向(積層方向)に圧力が既に付与されている。従って、焼成時における本体部10の高さ方向の収縮量が小さい。加えて、本体部10と側面電極20との間で焼成収縮が開始する温度に差がある。これらの相乗作用によって、上記クラックが発生する。
一方、側面電極20が圧電層11と同じ圧電材料の粒子を含むことによって、焼成時における本体部10と側面電極20との収縮量の差を小さくすることができる。この結果、前記収縮量の差に起因する圧電デバイスのクラックの発生を抑制することができる。このようなクラック発生の抑制効果は前記含有率が大きいほど大きい。従って、前記含有率が10Vol%未満であると、前記収縮量の差が大きいことに起因して前記クラック発生の抑制効果が十分に発揮されず、圧電デバイスのクラック発生率が大きくなる。
一方、前記含有率が50Vol%を超えると、圧電デバイスの導通不良が発生し易い。これは、前記含有率が50Vol%を超えると、側面電極20の表面に絶縁体である圧電材料が多く存在することに基づくと考えられる。以上より、前記含有率は、10〜50Vol%であることが好適である。これによれば、焼成後のクラックの発生、並びに、導通不良の発生を抑制することができる。前記含有率が20〜40Vol%、或いは、20〜30Vol%であればより好ましい。
(作用・効果)
本実施形態に係る圧電デバイスでは、側面電極20の内部に、複数のセラミックス粒子Pが埋設されている。この結果、焼成時における本体部10と側面電極20との収縮量の差を小さくすることができる。従って、前記収縮量の差に起因するクラックの発生を抑制することができる。この結果、信頼性の高い圧電デバイスが提供され得る。
本発明は上記実施形態に限らず、本発明の範囲内において種々の変形例を採用することができる。例えば、上記実施形態においては、本体部10が、圧電層11と内部電極12が交互に積層された積層体であるが、本体部10が圧電材料のみからなる(内部電極を有さない)圧電体であってもよい。また、本体部10が「圧電材料以外のセラミックス材料」のみからなるセラミックス体であってもよい。更には、側面電極20に埋設されるセラミックス粒子Pとして圧電材料の粒子が使用されているが、圧電材料以外の材料のセラミックス粒子が使用されてもよい。
本体部10が「圧電材料以外のセラミックス材料」を含む場合、前記収縮量の差をより小さくするため、側面電極20に埋設されるセラミックス粒子Pの材料として、前記「圧電材料以外のセラミックス材料」と同じ組成を有する材料を使用することが好適である。
10…本体部、11…圧電層、12…内部電極、20…側面電極、P…セラミックス粒子

Claims (7)

  1. セラミックス材料からなる少なくとも2つのセラミックス層と、少なくとも1つの内部電極とが積層された積層体である本体部と、
    前記積層体である本体部の側面の少なくとも一部を覆い且つ前記内部電極と接続する側面電極と、
    を備えた焼成体であるセラミックスデバイスであって、
    前記側面電極は、前記側面電極の内部に埋設されたセラミックス粒子を備えた、セラミックスデバイス。
  2. 圧電材料からなる少なくとも2つの圧電層と、少なくとも1つの内部電極とが積層された積層体である本体部と、
    前記積層体である本体部の側面の少なくとも一部を覆い且つ前記内部電極と接続する側面電極と、
    を備えた焼成体である圧電デバイスであって、
    前記側面電極は、前記側面電極の内部に埋設されたセラミックス粒子を備えた、圧電デバイス。
  3. 請求項2に記載の圧電デバイスにおいて、
    前記側面電極に備えられた複数の前記セラミックス粒子のうちの一部が前記側面電極の表面に露呈するように固着し、残りが前記側面電極の内部に埋設された、圧電デバイス。
  4. 請求項2又は請求項3に記載の圧電デバイスにおいて、
    前記側面電極の厚さは0.5〜10.0μmであり、前記セラミックス粒子の粒径は0.5〜7.0μmである、圧電デバイス。
  5. 請求項2乃至請求項4の何れか一項に記載の圧電デバイスにおいて、
    前記セラミックス粒子は、前記本体部に含まれる前記圧電材料と同じ組成を有する圧電材料の粒子である、圧電デバイス。
  6. 請求項5に記載の圧電デバイスにおいて、
    前記側面電極を構成する材料における前記圧電材料の含有率は10〜50体積%である、圧電デバイス。
  7. 請求項1乃至請求項6の何れか一項に記載のセラミックスデバイス、又は圧電デバイスにおいて、
    前記セラミックス粒子を含む電極材料のペーストを利用して前記側面電極の成形体を形成し、前記形成された成形体を焼成することによって、前記セラミックス粒子が前記側面電極の内部に埋設された、セラミックスデバイス、又は圧電デバイス。
JP2011069134A 2011-03-28 2011-03-28 セラミックスデバイス、及び圧電デバイス Withdrawn JP2014143220A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011069134A JP2014143220A (ja) 2011-03-28 2011-03-28 セラミックスデバイス、及び圧電デバイス
PCT/JP2012/054311 WO2012132662A1 (ja) 2011-03-28 2012-02-22 セラミックスデバイス、及び圧電デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011069134A JP2014143220A (ja) 2011-03-28 2011-03-28 セラミックスデバイス、及び圧電デバイス

Publications (1)

Publication Number Publication Date
JP2014143220A true JP2014143220A (ja) 2014-08-07

Family

ID=46930424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011069134A Withdrawn JP2014143220A (ja) 2011-03-28 2011-03-28 セラミックスデバイス、及び圧電デバイス

Country Status (2)

Country Link
JP (1) JP2014143220A (ja)
WO (1) WO2012132662A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3493607A1 (en) 2014-07-11 2019-06-05 NTT DoCoMo, Inc. User terminal, radio communication method and radio communication system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6132070B2 (ja) * 2014-04-28 2017-05-24 株式会社村田製作所 圧電素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160855B2 (ja) * 1989-08-29 2001-04-25 株式会社村田製作所 積層セラミックコンデンサ
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
JPH09129480A (ja) * 1995-11-02 1997-05-16 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品の製造方法
JP3679529B2 (ja) * 1996-11-15 2005-08-03 松下電器産業株式会社 端子電極ペーストおよび積層セラミックコンデンサ
JP3692263B2 (ja) * 1999-07-30 2005-09-07 京セラ株式会社 積層セラミックコンデンサ
JP2005223014A (ja) * 2004-02-03 2005-08-18 Denso Corp 積層型圧電素子及びその製造方法
JP2007088182A (ja) * 2005-09-21 2007-04-05 Murata Mfg Co Ltd セラミック電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3493607A1 (en) 2014-07-11 2019-06-05 NTT DoCoMo, Inc. User terminal, radio communication method and radio communication system

Also Published As

Publication number Publication date
WO2012132662A1 (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
JP6185991B2 (ja) セラミックスデバイス、及び圧電デバイス
JP2965602B2 (ja) 積層型変位素子
JP5877195B2 (ja) 圧電デバイス、及び、その焼成前の成形体であるグリーン成形体の製造方法
JP5718910B2 (ja) 圧電素子
WO2010035437A1 (ja) 圧電積層体
WO2008023686A1 (fr) Élément actionneur piézoélectrique pour moteur à ultrasons
JP2016051895A (ja) 圧電素子及びこれを含む圧電振動モジュール
JP4725432B2 (ja) 積層型圧電素子及び圧電装置
JP5644925B1 (ja) 圧電素子
JP2010161286A (ja) 積層型圧電素子及びその製造方法
WO2012132661A1 (ja) セラミックスデバイス、及び圧電デバイス
WO2012132662A1 (ja) セラミックスデバイス、及び圧電デバイス
JP2002009359A (ja) 耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法
JP2001189499A (ja) 積層型圧電アクチュエータおよびその製造方法
JP4741197B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP6725049B1 (ja) 積層圧電素子
JP5735829B2 (ja) グリーン積層体
WO2023157523A1 (ja) 積層型圧電素子及び電子機器
JP5725122B2 (ja) 圧電素子及び圧電素子の製造方法
JP2012529180A (ja) 圧電積層アクチュエータアセンブリ
JP2011155126A (ja) 圧電積層部品
WO2016076361A1 (ja) 圧電デバイス
JP6217688B2 (ja) 圧電素子
JP2015092616A (ja) 圧電素子及び圧電素子の製造方法
JP2008004764A (ja) 圧電アクチュエータおよびその製造方法、磁気ディスク装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805