JP2014135324A - リード線が改良されたダイオードパッケージ及びその製造方法 - Google Patents

リード線が改良されたダイオードパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2014135324A
JP2014135324A JP2013001190A JP2013001190A JP2014135324A JP 2014135324 A JP2014135324 A JP 2014135324A JP 2013001190 A JP2013001190 A JP 2013001190A JP 2013001190 A JP2013001190 A JP 2013001190A JP 2014135324 A JP2014135324 A JP 2014135324A
Authority
JP
Japan
Prior art keywords
lead wire
stage
upper lead
molding compound
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013001190A
Other languages
English (en)
Other versions
JP6060454B2 (ja
Inventor
Joek Kim
キム,ジェク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2013001190A priority Critical patent/JP6060454B2/ja
Publication of JP2014135324A publication Critical patent/JP2014135324A/ja
Application granted granted Critical
Publication of JP6060454B2 publication Critical patent/JP6060454B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】リード線が改良されたダイオードパッケージ及びその製造方法の提供。
【解決手段】本発明に係るダイオードパッケージは、上リード線130及び下リード線140は長尺の平板形状を呈して相対向する第1段及び第2段をそれぞれ有し、ダイオードチップ110の上面には上リード線130の第1段の下面が貼着され、ダイオードチップ110の下面には下リード線140の第1段の上面が貼着され、上リード線130の第2段及び下リード線140の第2段がモールディングコンパウンド120の側方向に外部に引き出されることを特徴とする。上リード線130の第1段には上から下へと半球状に窪んで下に半球状に突き出る半球状の接触球132が形成されることが好ましく、この場合、半球状の接触球132の中央には貫通孔133が形成される。
【選択図】図2

Description

本発明は、ダイオードパッケージに係り、特に、リード線の構造を改良することにより、単純な工程により製造可能であるだけではなく、しかも、放熱効率を向上させることのできるダイオードパッケージ及びその製造方法に関する。
最近、電子部品の実装時の集積度が高まるに伴い、ボードに実装される各電子部品からの熱によって製品の信頼度が低下したり、各電子部品の寿命が短縮されたりするという問題が頻発している。特に、ツェナーダイオードや発光ダイオードなど逆方向バイアスによって動作するダイオードや、大容量の電流を消費するパワーダイオードなどの場合にはこのような劣化が深刻な問題となる。
図1は、従来のダイオードパッケージを説明するための図である。図1に示すように、従来のダイオードパッケージは、ダイオードチップ10の両側対向面にリード線30、40の先端をそれぞれ融着させ、ダイオードチップ10及びリード線30、40をモールディングコンパウンド20によって封入。参照番号30a及び40aは融着部を示す。
このとき、二本のリード線30、40を直線状に並べて融着工程を行う必要があるが、このように直線状に並べた状態で融着工程を行うことと、リード線30、40の融着が行われた後にその形状をそのまま保った状態でモールディングコンパウンド20によって封入することと、はかなり煩雑である。
また、リード線30、40が細いワイヤー形状を呈するため、放熱効率が悪い。放熱効率を増大させるためには、リード線30、40を太くしなければならないが、この場合、リード線融着部30a、40aがかなり厚い必要があり、ダイオードチップ10の肥大化が余儀なくされる。このため、ダイオードチップ10が小型である場合には放熱効率を増大させることが困難である。
以上述べたように、従来のダイオードパッケージはその製造工程が非常に煩雑であり、放熱効率を向上させることに限界がある。
そこで、本発明が解決しようとする課題は、リード線の構造を改良することにより、単純な工程により製造可能であるだけではなく、放熱効率を向上させることのできるダイオードパッケージ及びその製造方法を提供するところにある。
前記課題を達成するために、本発明は、ダイオードチップがモールディングコンパウンドによって封止され、前記ダイオードチップに接続されるリード線が前記モールディングコンパウンドの外部に引き出されてなるダイオードパッケージに関し、具体的に、前記リード線は、上リード線と下リード線とに分けられ、前記上リード線及び下リード線は、長尺の平板形状を呈して相対向する第1段及び第2段をそれぞれ有し、前記ダイオードチップの上面には前記上リード線の第1段の下面が貼着され、前記ダイオードチップの下面には前記下リード線の第1段の上面が貼着され、前記上リード線の第2段及び前記下リード線の第2段が前記モールディングコンパウンドの側方向に外部に引き出されることを特徴とする。
前記上リード線の第1段に上から下へと半球状に窪んで下に半球状に突き出る半球状の接触球が形成されることが好ましく、この場合、前記半球状の接触球の中央には貫通孔が形成される。
また、好ましくは、前記上リード線及び下リード線の第2段には係合孔がそれぞれ形成される。
さらに、好ましくは、前記上リード線及び下リード線の第2段が、前記モールディングコンパウンドから互いに逆方向に同じ高さからに引き出されるように、前記下リード線は、前記第1段から第2段へと進みながら前記モールディングコンパウンドの内部において上に折れ曲がる折曲部を有する。
前記課題を達成するために、本発明に係るダイオードパッケージの製造方法は、前記上リード線の第2段が横に連なって複数の上リード線が並列接続されてなる上リードフレームと、前記下リード線の第2段が横に連なって複数の上リード線が並列接続されてなる下リードフレームと、を用意し、前記下リード線の第1段の上面にダイオードチップが貼着され、前記上リード線の半球状の接触球が前記ダイオードチップの上面に貼着されるように前記上リードフレーム及び下リードフレームを位置合わせするステップと、前記上リード線の半球状の接触球を前記貫通孔を介して前記ダイオードチップに半田付けするステップと、前記ダイオードチップが存在する個所を上下方からモールディングコンパウンドによって貼り合わせて封入ステップと、前記上リード線及び下リード線の並列接続が解放されるように前記上リードフレーム及び下リードフレームの第2段の接続個所を切り取るステップと、を含むことを特徴とする。
本発明によれば、前記上リード線及び下リード線が平板形状を呈して面状放熱がなされるので、前記上リード線及び下リード線がワイヤー形状の場合に比べて細くても放熱効率は上がる。また、前記上リード線及び下リード線が前記ダイオードチップの上面及びに貼着されるように前記上リードフレーム及び下リードフレームを配置した後に、上下への一回の貼り合わせにより前記モールディングコンパウンドによって封入することができて製造工程が単純になる。したがって、生産歩留まりが向上して製造コストを下げることができ、しかも、放熱効率が上がるので製品の耐久性及び信頼性が向上する。
本発明に係るダイオードパッケージは、薄肉であり、しかも、高い放熱効果を有することから、最近の大勢であるスマートフォン、スマートテレビなどにスマートダイオードとして用いて好適であり、ソーラーセルのバイパスダイオードとして用いて好適である。
従来のダイオードパッケージを説明するための図である。 本発明に係るダイオードパッケージを説明するための平面図である。 図2のA−A’線に沿って切り取った断面図である。 上リードフレームを説明するための平面図である。 図4のA−A’線に沿って切り取った断面図である。 下リードフレームを説明するための平面図である。 図6のA−A’線に沿って切り取った断面図である。 図4の上リードフレームと図5の下リードフレームとの組み合わせ過程を説明するための平面図である。 図8のA−A’線に沿って切り取った断面図である。 本発明に係るダイオードパッケージの設置例を説明するための図である。
以下、添付図面に基づき、本発明の好適な実施形態について詳述する。下記の実施形態は、本発明の内容を理解するために提示されたものに過ぎず、当分野における通常の知識を有する者であれば、本発明の技術的な思想内において種々の変形が可能である。よって、本発明の権利範囲がこのような実施形態に限定されるものと解釈されてはならない。
図2は、本発明に係るダイオードパッケージを説明するための平面図であり、図3は、図2のA−A’線に沿って切り取った断面図である。図2及び図3に示すように、本発明に係るリード線130、140は、ワイヤー形状を呈する従来の場合とは異なり、長尺の平板形状を呈し、上リード線130と下リード線140とに分けられる。
上リード線130の第1段の下面は、ダイオードチップ110の上面に貼着され、第2段には係合孔131が貫設される。下リード線140の第1段の上面はダイオードチップ110の底面に貼着され、第2段には係合孔141が貫設される。上リード線130及び下リード線140が貼着されたダイオードチップ110は、上リード線130及び下リード線140の第2段が外部にそれぞれ引き出されるようにモールディングコンパウンド120によって封入される。
上リード線130及び下リード線140が、モールディングコンパウンド120から互いに逆方向に同じ高さから外部に引き出されるように、上リード線130は、前記第1段から第2段へと進みながらモールディングコンパウンド120の内部において略ダイオードチップ110の厚さ分だけ下に折れ曲がる折曲部Aを有する。
図4は、上リードフレームを説明するための平面図であり、図5は、図4のA−A’線に沿って切り取った断面図である。図4及び図5を参照すると、上リードフレームは、上リード線130の第2段が横に連なって複数の上リード線130が並列接続されてなる。
上リード線130の第1段には半球状に上から下に窪んで下に半球状に突き出る半球状の接触球132が形成され、半球状の接触球132の中央には貫通孔133が形成される。
上リード線130は、第1段から第2段へと進みながら下に折れ曲がる折曲部Aを有する。これは、上リード線130の半球状の接触球132がダイオードチップ110の上面に貼着されるため、上リード線130がモールディングコンパウンド120から外部に引き出されるときに下リード線140と同じ高さから引き出されるようにするためである。このために、上リード線130の折曲部Aはモールディングコンパウンド120の内部に位置するように半球状の接触球132から適切に離れて形成される。
図6は、下リードフレームを説明するための平面図であり、図7は、図6のA−A’線に沿って切り取った断面図である。図6及び図7を参照すると、下リードフレームは、下リード線140の第2段が横に連なって複数の下リード線140が並列接続されてなる。ダイオードチップ110は、下リード線140の第2段の上面に載置される。
上リード線130が下に折れ曲がっているため、下リード線140は上に折れ曲がる必要がなく、フラットな形状を呈する。もし、上リード線130がフラットな形状を呈するならば、下リード線140は、第1段から第2段へと進みながら上に折れ曲がらなければならない。
図8は、図4の上リードフレームと図5の下リードフレームとの組み合わせ過程を説明するための平面図であり、図9は、図8のA−A’線に沿って切り取った断面図である。図8及び図9に示すように、下リード線140の第1段にダイオードチップ110を載置した状態で上リード線130の半球状の接触球132がダイオードチップ110の上面に接触されるようにして、上リード線130及び下リード線140が一対一で対応するように配置する。このとき、上リード線130の第2段及び下リード線140の第2段は互いに逆方向に相対向するように位置して、上リード線130及び下リード線140は直線状に配列される。
この状態で、半球状の接触球132の凹部の入口において上リード線130とダイオードチップ110とを貼り合わせるための半田付けを行う。すると、半田付けが貫通孔133を介して行われる。貫通孔133は小さいものの、半球状の接触球132の凹部の入口が大きいため、前記半田付けに際して工程余裕度が大きくて半田付け工程を簡単に行うことができる。もちろん、下リード線140とダイオードチップ110との貼り合わせ工程も上リード線130の設置前または設置後に行われる。
このようにして上リード線130と下リード線140とを貼り合わせると、下リード線140がダイオードチップ110を下から支えているため、空間中に浮遊していても、従来の場合とは異なり、その結果物の形状が正常に保たれる。このとき、上側及び下側から同時にモールディングコンパウンド120によって貼り合わせると、一回の貼り合わせ工程によりモールディングコンパウンド120による封入が行われる。次いで、図8の切取線に沿って切り取ると、図3に示す本発明に係るダイオードパッケージが得られる。切取線に沿って切り取った後に、個別的にモールディングコンパウンド120による封入が行われてもよいが、前者の場合の方が量産に向いている。
図10は、本発明に係るダイオードパッケージの設置例を説明するための図である。図10に示すように、放熱効率を上げるために上リード線130及び下リード線140の幅を増やしても厚さは増大しないので上下に容易に折り曲げることができ、上リード線130及び下リード線140を状況に応じて適切に折り曲げて係合手段150を介して種々のボードに実装することが可能になる。
以上述べたように、本発明によれば、前記上リード線130及び下リード線140が平板形状を呈して面状放熱がなされるので、前記上リード線及び下リード線がワイヤー形状の場合に比べて細くても放熱効率は上がる。また、前記上リード線130及び下リード線140が前記ダイオードチップ110の上面及び底面に貼着されるように前記上リードフレーム及び下リードフレームを配置した後に、上下への一回の貼り合わせ工程により前記モールディングコンパウンド120によって封入することができて製造工程が単純になる。したがって、生産歩留まりが向上して製造コストを下げることができ、しかも、放熱効率が上がるので製品の耐久性及び信頼性が向上する。
本発明に係るダイオードパッケージは、薄肉であり、しかも、高い放熱効果を有することから、最近の大勢であるスマートフォン、スマートテレビなどにスマートダイオードとして用いて好適であり、ソーラーセルのバイパスダイオードとして用いて好適である。
110:ダイオードチップ
120:モールディングコンパウンド
130:上リード線
131、141:係合孔
132:半球状の接触球
133:貫通孔
140:下リード線
150:係合手段

Claims (6)

  1. ダイオードチップがモールディングコンパウンドによって封止され、前記ダイオードチップに接続されるリード線が前記モールディングコンパウンドの外部に引き出されてなるダイオードパッケージにおいて、
    前記リード線は、上リード線と下リード線とに分けられ、前記上リード線及び下リード線は、長尺の平板形状を呈して相対向する第1段及び第2段をそれぞれ有し、前記ダイオードチップの上面には前記上リード線の第1段の下面が貼着され、前記ダイオードチップの下面には前記下リード線の第1段の上面が貼着され、前記上リード線の第2段及び前記下リード線の第2段が前記モールディングコンパウンドの側方向に外部に引き出されることを特徴とするダイオードパッケージ。
  2. 前記上リード線の第1段に上から下へと半球状に窪んで下に半球状に突き出る半球状の接触球が形成され、前記半球状の接触球の中央には貫通孔が形成されることを特徴とする請求項1に記載のダイオードパッケージ。
  3. 前記上リード線及び下リード線の第2段には係合孔がそれぞれ形成されることを特徴とする請求項1に記載のダイオードパッケージ。
  4. 前記上リード線及び下リード線の第2段が前記モールディングコンパウンドから互いに逆方向に同じ高さから外部に引き出されるように、前記上リード線は、前記第1段から第2段へと進みながら前記モールディングコンパウンドの内部において下に折れ曲がる折曲部を有することを特徴とする請求項1に記載のダイオードパッケージ。
  5. 前記上リード線及び下リード線の第2段が、前記モールディングコンパウンドから互いに逆方向に同じ高さから外部に引き出されるように、前記下リード線は、前記第1段から第2段へと進みながら前記モールディングコンパウンドの内部において上に折れ曲がる折曲部を有することを特徴とする請求項1に記載のダイオードパッケージ。
  6. 請求項2に記載のダイオードパッケージを製造する方法において、
    前記上リード線の第2段が横に連なって複数の上リード線が並列接続されてなる上リードフレームと、前記下リード線の第2段が横に連なって複数の上リード線が並列接続されてなる下リードフレームと、を用意し、前記下リード線の第1段の上面にダイオードチップが貼着され、前記上リード線の半球状の接触球が前記ダイオードチップの上面に貼着されるように前記上リードフレーム及び下リードフレームを位置合わせするステップと、
    前記上リード線の半球状の接触球を前記貫通孔を介して前記ダイオードチップに半田付けするステップと、
    前記ダイオードチップが存在する個所を上下方からモールディングコンパウンドによって貼り合わせて封入するステップと、
    前記上リード線及び下リード線の並列接続が解放されるように前記上リードフレーム及び下リードフレームの第2段の接続個所を切り取るステップと、
    を含むことを特徴とするダイオードパッケージの製造方法。
JP2013001190A 2013-01-08 2013-01-08 リード線が改良されたダイオードパッケージ及びその製造方法 Expired - Fee Related JP6060454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013001190A JP6060454B2 (ja) 2013-01-08 2013-01-08 リード線が改良されたダイオードパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013001190A JP6060454B2 (ja) 2013-01-08 2013-01-08 リード線が改良されたダイオードパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014135324A true JP2014135324A (ja) 2014-07-24
JP6060454B2 JP6060454B2 (ja) 2017-01-18

Family

ID=51413419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013001190A Expired - Fee Related JP6060454B2 (ja) 2013-01-08 2013-01-08 リード線が改良されたダイオードパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6060454B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JP3166216B2 (ja) * 1991-07-03 2001-05-14 ソニー株式会社 オンチップレンズ付固体撮像装置およびその製造方法
JP2003133496A (ja) * 2001-10-29 2003-05-09 Origin Electric Co Ltd リードフレ−ム構造及びそれを用いた半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321854U (ja) * 1989-07-11 1991-03-05
JP3166216B2 (ja) * 1991-07-03 2001-05-14 ソニー株式会社 オンチップレンズ付固体撮像装置およびその製造方法
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JP2003133496A (ja) * 2001-10-29 2003-05-09 Origin Electric Co Ltd リードフレ−ム構造及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP6060454B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
CN201994337U (zh) Led封装支架结构及led器件
JP2008300553A (ja) 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
US9812423B2 (en) Semiconductor device having wire formed with loop portion and method for producing the semiconductor device
CN205406565U (zh) 一种csp led
TW201336122A (zh) 發光二極體燈條及其製造方法
CN102832315B (zh) 发光二极管覆晶封装结构
CN202977376U (zh) 传感器封装模块
US20140061697A1 (en) Light emitting diode package and method for manufacturing the same
KR20140121507A (ko) 플래시용 led 모듈 및 그 제조방법
CN201435387Y (zh) Led封装用支架及led封装结构
US9065030B2 (en) Diode package having improved lead wire and manufacturing method thereof
JP6060454B2 (ja) リード線が改良されたダイオードパッケージ及びその製造方法
KR101482326B1 (ko) 걸쇠형 리드 부재를 구비한 전력 반도체 모듈
CN104733602A (zh) 发光二极管之封装结构
CN210429881U (zh) 一种led支架封装结构
KR101511032B1 (ko) Led 패키지 제조용 리드프레임을 이용한 led 패키지
CN102832330B (zh) 一种圆片级led封装结构
CN202352671U (zh) 一种led封装结构
CN213184344U (zh) 一种高寿命的plcc led的封装结构
KR101259320B1 (ko) 광소자용 플라스틱 패키지 및 그 제조방법
CN103178191A (zh) 发光二极管
KR101956128B1 (ko) 테이프 타입의 광소자 패키지 및 그 제조 방법
CN208365219U (zh) 一种led高显指贴片元件
CN201549490U (zh) Sip基板
CN104979450A (zh) 用于封装发光二极管的支架阵列及发光二极管装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161124

R150 Certificate of patent or registration of utility model

Ref document number: 6060454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees