JP2014128038A - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
JP2014128038A
JP2014128038A JP2012280521A JP2012280521A JP2014128038A JP 2014128038 A JP2014128038 A JP 2014128038A JP 2012280521 A JP2012280521 A JP 2012280521A JP 2012280521 A JP2012280521 A JP 2012280521A JP 2014128038 A JP2014128038 A JP 2014128038A
Authority
JP
Japan
Prior art keywords
voltage
circuit
switching
regulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012280521A
Other languages
Japanese (ja)
Inventor
Takehiko Umeyama
竹彦 梅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012280521A priority Critical patent/JP2014128038A/en
Publication of JP2014128038A publication Critical patent/JP2014128038A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To allow for stabilized output voltage supply, in a power supply device capable of supplying a voltage to a load by switching a series regulator and a switching regulator.SOLUTION: A power supply device (1) can supply a voltage (VOUT) to a load (8) by switching a series regulator (10) and a switching regulator (11). When switching voltage supply to the load from the series regulator to the switching regulator, the power supply device pre-biases a phase compensation capacity (CC1), being connected with the output terminal of a differential amplifier circuit in the switching regulator while stopping the differential amplifier circuit, so as to be in the bias state when the control loop of the switching regulator is closed, and then enables operation of the differential amplifier circuit.

Description

本発明は、電源装置に関し、特にシリーズレギュレータとスイッチングレギュレータとを切り替えて負荷に電力を供給する電源装置に適用して有効な技術に関する。   The present invention relates to a power supply device, and more particularly to a technique effective when applied to a power supply device that switches a series regulator and a switching regulator to supply power to a load.

近年、マイクロコントローラやシステムＬＳＩ、アナログＩＣなどの電子部品を搭載したシステムの省電力化の要求から、マイクロコントローラ等の低消費電流化のみならず、それらに電力を供給する電源装置自体の低消費電流化も必要となってきている。従来、マイクロコントローラ等に電力を供給する電源装置として、高効率なスイッチングレギュレータが用いられてきた。スイッチングレギュレータの消費電流を抑える方法として、負荷の軽重に応じてスイッチングレギュレータを通常動作モードと低消費電力動作モードで切り替えて制御する方法がある。従来、低消費電力動作モードにおいてスイッチング周波数を落とすことにより消費電流を抑える方法が採られていたが、そのスイッチング周波数を決める周期信号を生成するための発振回路を低消費電力動作モードでも動作させておく必要があり、消費電流を抑える効果はそれほど大きくはなかった。   In recent years, due to demands for power saving in systems equipped with electronic components such as microcontrollers, system LSIs, and analog ICs, not only low current consumption of microcontrollers, etc., but also low consumption of power supply devices themselves that supply power to them. Electricity is also needed. Conventionally, a high-efficiency switching regulator has been used as a power supply device that supplies power to a microcontroller or the like. As a method of suppressing the current consumption of the switching regulator, there is a method of switching and controlling the switching regulator between a normal operation mode and a low power consumption operation mode according to the load of the load. Conventionally, the method of suppressing the current consumption by reducing the switching frequency in the low power consumption operation mode has been adopted, but the oscillation circuit for generating the periodic signal that determines the switching frequency is also operated in the low power consumption operation mode. The effect of suppressing the current consumption was not so great.

電源装置の低消費電流化のための別の方法として、下記特許文献１乃至４に開示されているように、負荷の軽重に応じてスイッチングレギュレータとシリーズレギュレータとを切り替えて電力を供給する方法が知られている。この方法は、通常動作モード（重負荷時）ではスイッチングレギュレータによって負荷に電力を供給し、低消費電力動作モード（軽負荷時）ではＬＤＯ（Ｌｏｗ ＤｒｏｐＯｕｔ）に代表されるシリーズレギュレータによって電力を供給する。   As another method for reducing the current consumption of the power supply device, there is a method of supplying power by switching between a switching regulator and a series regulator according to the load weight as disclosed in Patent Documents 1 to 4 below. Are known. In this method, power is supplied to a load by a switching regulator in a normal operation mode (when heavy load), and power is supplied by a series regulator represented by LDO (Low DropOut) in a low power consumption operation mode (when light load). .

特開２００５−１９８４８４号公報JP 2005-198484 A 特開２００５−１６８２３０号公報JP 2005-168230 A 特開２００８−６１４５２号公報JP 2008-61452 A 特開２００４−３２０８９３号公報JP 2004-320893 A

スイッチングレギュレータとシリーズレギュレータとを切り替えて負荷に電力を供給する場合、レギュレータを切り替えたときの過渡状態において出力電圧が変動し、その給電により動作する負荷（例えばマイクロコントローラ等）の内部電圧が変動し、システムが誤動作する虞がある。この出力電圧の変動は、シリーズレギュレータからスイッチングレギュレータに切り替える際、切り替える直前におけるスイッチングレギュレータの誤差増幅回路（エラーアンプ）の出力信号の大きさと、切り替え後に電源装置の出力電圧が安定した状態における上記誤差増幅回路の出力信号の大きさが異なることに起因するものである。   When power is supplied to a load by switching between a switching regulator and a series regulator, the output voltage fluctuates in the transient state when the regulator is switched, and the internal voltage of the load (such as a microcontroller) that operates by the power supply fluctuates. The system may malfunction. This change in output voltage is caused by the above error when the output voltage of the error amplifier circuit (error amplifier) of the switching regulator immediately before switching and the output voltage of the power supply device is stable after switching when switching from the series regulator to the switching regulator. This is due to the difference in the magnitude of the output signal of the amplifier circuit.

上記特許文献１乃至３には、シリーズレギュレータからスイッチングレギュレータに切り替えるときに、所定期間だけシリーズレギュレータとスイッチングレギュレータをオーバーラップさせて動作させることにより、当該切り替わり時の出力電圧の変動を抑える方法が開示されている。上記オーバーラップさせる期間においてシリーズレギュレータの動作に影響を与えないようにするため、特許文献１ではスイッチングレギュレータのＰＷＭ信号のパルス幅を狭くするとともにデッドタイム期間を長くする制御を行い、特許文献２ではソフトスタート動作が完了するまでスイッチングレギュレータによる電圧出力を停止させる制御を行っている。また、特許文献３では、上記オーバーラップさせる期間においてスイッチングレギュレータの同期整流用トランジスタの駆動能力を低下させる制御を行っている。特許文献４では、スイッチングレギュレータに切り替える直前の所定期間においてスイッチングレギュレータの誤差増幅回路を通常の制御ループとは異なる別の制御ループで動作させることにより、出力電圧の変動を抑えている。   Patent Documents 1 to 3 disclose a method for suppressing fluctuations in output voltage at the time of switching by operating the series regulator and the switching regulator to overlap each other for a predetermined period when switching from the series regulator to the switching regulator. Has been. In order to avoid affecting the operation of the series regulator in the overlapping period, in Patent Document 1, control is performed to narrow the pulse width of the PWM signal of the switching regulator and lengthen the dead time period. Control is performed to stop the voltage output by the switching regulator until the soft start operation is completed. In Patent Document 3, control is performed to reduce the driving capability of the synchronous rectification transistor of the switching regulator during the overlapping period. In Patent Document 4, the fluctuation of the output voltage is suppressed by operating the error amplification circuit of the switching regulator in a control loop different from the normal control loop in a predetermined period immediately before switching to the switching regulator.

上記特許文献１乃至４の技術を用いることで、シリーズレギュレータからスイッチングレギュレータに切り替えたときの電源装置の出力電圧の変動を小さくすることは可能である。しかしながら、従来技術ではオーバーラップ期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータの誤差増幅回路を通常の制御ループとは別の制御ループで動作させたりする必要があるため、レギュレータを切り替えるための制御が複雑となり、また、オーバーラップ期間中の消費電力の低減効果も期待できない。そこで、本願発明者は、電源装置に関し、出力電圧を安定して供給するための新たな技術が必要であると考えた。   By using the techniques of Patent Documents 1 to 4, it is possible to reduce fluctuations in the output voltage of the power supply device when the series regulator is switched to the switching regulator. However, in the prior art, it is necessary to provide an overlap period or to operate the error amplification circuit of the switching regulator in a control loop different from the normal control loop during the operation of the series regulator. Control is complicated, and the effect of reducing power consumption during the overlap period cannot be expected. Therefore, the inventor of the present application has considered that a new technique for stably supplying the output voltage is necessary for the power supply device.

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。   Means for solving such problems will be described below, but other problems and novel features will become apparent from the description of the present specification and the accompanying drawings.

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。   An outline of representative ones of the embodiments disclosed in the present application will be briefly described as follows.

すなわち、本電源装置は、シリーズレギュレータとスイッチングレギュレータとを切り替えて負荷に電圧を供給することが可能とされる。本電電源装置は、負荷への電圧供給をシリーズレギュレータからスイッチングレギュレータに切り替えるとき、スイッチングレギュレータの誤差増幅回路を停止した状態で当該誤差増幅回路の出力端子に接続される位相補償容量をスイッチングレギュレータの制御ループが閉じたときのバイアス状態になるようにプリバイアスしてからスイッチングレギュレータの誤差増幅回路の動作を可能にする。   That is, this power supply device can supply a voltage to the load by switching between the series regulator and the switching regulator. When switching the voltage supply to the load from the series regulator to the switching regulator, the main power supply device sets the phase compensation capacitor connected to the output terminal of the error amplification circuit with the error amplification circuit of the switching regulator stopped. The operation of the error amplification circuit of the switching regulator is made possible after pre-biasing so as to be in the bias state when the control loop is closed.

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。   The effects obtained by the representative ones of the embodiments disclosed in the present application will be briefly described as follows.

すなわち、本電源装置によれば、安定した出力電圧の供給が可能となる。   That is, according to this power supply device, a stable output voltage can be supplied.

図１は、実施の形態１に係る電源装置を例示する図である。FIG. 1 is a diagram illustrating a power supply device according to the first embodiment. 図２は、シリーズレギュレータ１１の詳細な内部構成を例示する図である。FIG. 2 is a diagram illustrating a detailed internal configuration of the series regulator 11. 図３は、スイッチングレギュレータ１０の詳細な内部構成を例示する図である。FIG. 3 is a diagram illustrating a detailed internal configuration of the switching regulator 10. 図４は、プリバイアス回路１２の回路構成を例示する図である。FIG. 4 is a diagram illustrating a circuit configuration of the pre-bias circuit 12. 図５は、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作の切り替わり時のタイミングチャートを例示する図である。FIG. 5 is a diagram illustrating a timing chart when the operations of the series regulator 11 and the switching regulator 10 are switched. 図６は、実施の形態２に係る電源装置を例示する図である。FIG. 6 is a diagram illustrating a power supply device according to the second embodiment. 図７は、電源装置２におけるレギュレータの動作の切り替わり時のタイミングチャートを例示する図である。FIG. 7 is a diagram illustrating a timing chart when the operation of the regulator in the power supply device 2 is switched. 図８は、実施の形態３に係る電源装置を例示する図である。FIG. 8 is a diagram illustrating a power supply device according to the third embodiment. 図９は、実施の形態４に係る電源装置を例示する図である。FIG. 9 is a diagram illustrating a power supply device according to the fourth embodiment. 図１０は、実施の形態５に係る電源装置を例示する図である。FIG. 10 is a diagram illustrating a power supply device according to the fifth embodiment.

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。 1. First, an outline of a typical embodiment disclosed in the present application will be described. Reference numerals in the drawings referred to in parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.

〔１〕（スイッチングレギュレータの誤差増幅回路の位相補償容量をプリバイアスする電源装置）
本願の代表的な実施の形態に係る電源装置（１〜５）は、入力電圧（ＶＩＮ）を目標とする電圧に降圧して出力端子（ＯＵＴ）に供給するためのシリーズレギュレータ（１１、２１、４１）と、インダクタ（Ｌ）に流れる電流を制御することにより、前記入力電圧を前記目標とする電圧に降圧して前記出力端子に供給するための降圧型のスイッチングレギュレータ（１０、３０、５０）を有する。本電源装置は更に、前記シリーズレギュレータによる前記出力端子への電圧供給と前記スイッチングレギュレータによる前記出力端子への電圧供給とを切り替えるための制御を行う切替制御部（１４）と、前記スイッチングレギュレータの位相補償容量（ＣＣ１）をプリバイアスするための第１プリバイアス回路（１２）とを有する。前記スイッチングレギュレータは、前記目標とする電圧に対する前記出力端子の電圧の誤差に応じた誤差信号を生成する第１誤差増幅回路（１０１）と、前記第１誤差増幅回路によって生成された誤差信号に基づいて生成したＰＷＭ信号（ＰＷＭ）によってスイッチング素子のオン・オフを制御することにより前記インダクタに流れる電流を制御する出力回路（１０２、１０４）とを有する。前記第１プリバイアス回路は、前記第１誤差増幅回路の出力ノード（ＥＯ１）に接続される位相補償容量（ＣＣ１）に対して、前記スイッチングレギュレータの制御ループが閉じたときのバイアス電圧と等しくなるような電圧（ＶＢ１）の供給が可能にされる。前記切替制御部は、前記出力端子への電圧供給を前記シリーズレギュレータから前記スイッチングレギュレータに切り替えるとき、前記第１誤差増幅回路の帰還ループを開いた状態において前記第１プリバイアス回路を制御することにより前記第１誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから、前記第１誤差増幅回路の帰還ループを閉じる制御を行う。 [1] (Power supply device that pre-bias the phase compensation capacitance of the error amplification circuit of the switching regulator)
The power supply devices (1 to 5) according to the representative embodiments of the present application step down the input voltage (VIN) to a target voltage and supply it to the output terminal (OUT) (11, 21, 41) and a step-down switching regulator (10, 30, 50) for controlling the current flowing in the inductor (L) to step down the input voltage to the target voltage and supply it to the output terminal. Have The power supply apparatus further includes a switching control unit (14) that performs control for switching between voltage supply to the output terminal by the series regulator and voltage supply to the output terminal by the switching regulator, and a phase of the switching regulator. And a first pre-bias circuit (12) for pre-biasing the compensation capacitor (CC1). The switching regulator is based on a first error amplifier circuit (101) that generates an error signal corresponding to an error in the voltage of the output terminal with respect to the target voltage, and an error signal generated by the first error amplifier circuit. Output circuits (102, 104) for controlling the current flowing in the inductor by controlling on / off of the switching element by the PWM signal (PWM) generated in this manner. The first pre-bias circuit is equal to the bias voltage when the control loop of the switching regulator is closed with respect to the phase compensation capacitor (CC1) connected to the output node (EO1) of the first error amplifier circuit. Such a voltage (VB1) can be supplied. The switching control unit controls the first pre-bias circuit in a state in which a feedback loop of the first error amplifier circuit is opened when switching the voltage supply to the output terminal from the series regulator to the switching regulator. After the phase compensation capacitor connected to the output node of the first error amplifier circuit is pre-biased, the feedback loop of the first error amplifier circuit is closed.

これによれば、前記第１誤差増幅回路の誤差信号が前記スイッチングレギュレータの制御ループが閉じたときと略等しい電圧になった状態からスイッチングレギュレータによる電圧供給動作が開始されるから、シリーズレギュレータからスイッチングレギュレータに切り替えるときの前記出力端子の電圧の変動を抑えることができる。また、スイッチングレギュレータの第１誤差増幅回路の帰還ループを開いた状態で位相補償容量のプリチャージを行うことから、シリーズレギュレータの動作中にスイッチングレギュレータの第１誤差増幅回路や出力回路等を動作させる必要はない。すなわち、従来のようにスイッチングレギュレータとシリーズレギュレータをオーバーラップさせて動作させる期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータの誤差増幅回路を通常制御ループとは別の制御ループで動作させたりする必要はないから、レギュレータを切り替えるための制御が容易となり、電源装置の消費電流の低減も期待できる。   According to this, since the voltage supply operation by the switching regulator is started from a state in which the error signal of the first error amplifier circuit is substantially equal to the voltage when the control loop of the switching regulator is closed, the switching from the series regulator is performed. It is possible to suppress fluctuations in the voltage of the output terminal when switching to the regulator. Further, since the phase compensation capacitor is precharged with the feedback loop of the first error amplifier circuit of the switching regulator opened, the first error amplifier circuit and output circuit of the switching regulator are operated during the operation of the series regulator. There is no need. In other words, a period for operating the switching regulator and the series regulator to overlap is provided as in the conventional case, or the error amplification circuit of the switching regulator is operated in a control loop different from the normal control loop during the operation of the series regulator. Since it is not necessary, control for switching the regulator becomes easy, and a reduction in current consumption of the power supply device can be expected.

〔２〕（プリバイアス電圧の生成）
項１の電源装置において、前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と三角波状の周期信号（ＶＰ）とを比較することによって前記ＰＷＭ信号を生成する。前記第１プリバイアス回路は、前記出力端子の電圧（ＶＯＵＴ）と前記入力電圧（ＶＩＮ）とに基づいて、前記出力端子の電圧と前記入力電圧の比率に応じた電圧を生成する。 [2] (Generation of pre-bias voltage)
In the power supply device of item 1, the output circuit generates the PWM signal by comparing the error signal generated by the first error amplifier circuit with a triangular wave-like periodic signal (VP). The first pre-bias circuit generates a voltage according to a ratio between the voltage at the output terminal and the input voltage based on the voltage (VOUT) at the output terminal and the input voltage (VIN).

スイッチングレギュレータにおいて、一般に、誤差増幅回路の誤差信号の大きさは、スイッチングレギュレータの出力電圧と入力電圧との比率に応じて決定される。本電源装置によれば、前記スイッチングレギュレータの制御ループが閉じたときの位相補償容量のバイアス電圧に近い電圧を容易に生成することができる。   In a switching regulator, generally, the magnitude of an error signal of an error amplifier circuit is determined according to the ratio between the output voltage and the input voltage of the switching regulator. According to this power supply device, a voltage close to the bias voltage of the phase compensation capacitor when the control loop of the switching regulator is closed can be easily generated.

〔３〕（シリーズレギュレータのプリバイアス方法１）
項１又は２の電源装置（１、３、５）は、前記シリーズレギュレータの位相補償容量（ＣＣ２）をプリバイアスするための第２プリバイアス回路（１３）を更に有する。前記シリーズレギュレータは、前記目標とする電圧に応じた基準電圧（ＶＲＥＦ）と出力端子の検出電圧（ＶＳＥＮ）とを入力し、入力した電圧の差に応じた誤差信号を生成するための第２誤差増幅回路（１１１）と、前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を前記出力端子に出力するためのトラジスタ回路（１１２）を有する。前記第２プリバイアス回路は、前記第２誤差増幅回路の出力ノード（ＥＯ２）に接続される位相補償容量（ＣＣ２）に対して、前記シリーズレギュレータの制御ループが閉じたときのバイアス電圧と等しくなるような電圧（ＶＢ２）の供給が可能にされる。前記切替制御部は、前記出力端子への電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、前記トランジスタ回路の動作を停止させた状態において前記第２プリバイアス回路を制御することにより、前記第２誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから前記トランジスタ回路の動作を可能にする。 [3] (Series regulator pre-bias method 1)
The power supply device (1, 3, 5) according to Item 1 or 2 further includes a second pre-bias circuit (13) for pre-biasing the phase compensation capacitor (CC2) of the series regulator. The series regulator inputs a reference voltage (VREF) corresponding to the target voltage and a detection voltage (VSEN) of the output terminal, and generates a second error for generating an error signal corresponding to the difference between the input voltages. An amplifier circuit (111) and a transistor circuit (112) for outputting a voltage generated by controlling a current flowing through the transistor based on an error signal of the second error amplifier circuit to the output terminal. The second pre-bias circuit is equal to the bias voltage when the control loop of the series regulator is closed with respect to the phase compensation capacitor (CC2) connected to the output node (EO2) of the second error amplifier circuit. Such a voltage (VB2) can be supplied. The switching control unit controls the second pre-bias circuit in a state where the operation of the transistor circuit is stopped when switching the voltage supply to the output terminal from the switching regulator to the series regulator. The transistor circuit can be operated after pre-biasing the phase compensation capacitor connected to the output node of the two-error amplifier circuit.

これによれば、前記第２誤差増幅回路の誤差信号が前記シリーズレギュレータの制御ループが閉じたときと略等しい電圧になった状態から前記シリーズレギュレータによる電圧供給動作が開始されるから、スイッチングレギュレータからシリーズレギュレータに切り替えるときの出力端子の電圧の変動を抑えることができる。   According to this, since the voltage supply operation by the series regulator is started from a state in which the error signal of the second error amplification circuit becomes substantially equal to the voltage when the control loop of the series regulator is closed. The fluctuation of the voltage of the output terminal when switching to the series regulator can be suppressed.

〔４〕（シリーズレギュレータの誤差増幅回路の入力電圧を切り替えた状態で位相補償容量をプリバイアスする）
項３の電源装置において、前記切替制御部は、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記トランジスタ回路の動作を停止させるとともに、前記第２誤差増幅回路の入力電圧として、前記出力端子の検出電圧の代わりに前記基準電圧を供給する。 [4] (The phase compensation capacitor is pre-biased with the input voltage of the error amplifier circuit of the series regulator switched)
In the power supply device according to item 3, when the voltage supply by the switching regulator is enabled, the switching control unit stops the operation of the transistor circuit and uses the output as the input voltage of the second error amplification circuit. The reference voltage is supplied instead of the terminal detection voltage.

これによれば、第２誤差増幅回路の動作を停止させなくても、第２誤差増幅回路の位相補償容量のプリバイアス状態に悪影響を及ぼす虞はない。また、第２誤差増幅回路の動作を停止させる必要がないから、スイッチングレギュレータからシリーズレギュレータに切り替えたときに、シリーズレギュレータが起動するまでの時間を短くすることができ、出力電圧を速やかに安定させることができる。   According to this, even if the operation of the second error amplifier circuit is not stopped, there is no possibility of adversely affecting the pre-bias state of the phase compensation capacitor of the second error amplifier circuit. In addition, since it is not necessary to stop the operation of the second error amplifier circuit, when switching from the switching regulator to the series regulator, the time until the series regulator is started can be shortened, and the output voltage can be stabilized quickly. be able to.

〔５〕（シリーズレギュレータのプリバイアス方法２）
項１又は２の電源装置（２）において、前記シリーズレギュレータは、前記目標とする電圧に応じた基準電圧（ＶＲＥＦ）とフィードバック電圧とを入力し、前記基準電圧に対する前記フィードバック電圧の誤差に応じた誤差信号を生成するための第２誤差増幅回路（１１１）を有する。前記シリーズレギュレータは更に、前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を出力するトラジスタ回路（１１２）と、前記トランジスタ回路の出力ノードと前記出力端子と間の接続と遮断を切り替えるスイッチ回路（ＳＷ５）とを有する。前記切替制御部（２４）は、前記シリーズレギュレータによる電圧供給を可能にする場合には、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノード（ＯＵＴ＿ＬＤＯ）と前記出力端子（ＯＵＴ）とを接続させるとともに、前記フィードバック電圧として前記出力端子の検出電圧（ＶＳＥＮ）を入力させる。一方、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記切替制御部は、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノードと前記出力端子との間の接続を遮断するとともに、前記フィードバック電圧として前記トランジスタ回路の出力ノードの電圧を入力させる。 [5] (Series regulator pre-bias method 2)
In the power supply device (2) according to Item 1 or 2, the series regulator inputs a reference voltage (VREF) corresponding to the target voltage and a feedback voltage, and corresponds to an error of the feedback voltage with respect to the reference voltage. A second error amplifier circuit (111) for generating an error signal is included. The series regulator further includes a transistor circuit (112) that outputs a voltage generated by controlling a current flowing through the transistor based on an error signal of the second error amplifier circuit, an output node of the transistor circuit, and the output terminal And a switch circuit (SW5) for switching between connection and disconnection. The switching control unit (24) connects the output node (OUT_LDO) of the transistor circuit and the output terminal (OUT) by controlling the switch circuit when voltage supply by the series regulator is possible. In addition, the detection voltage (VSEN) of the output terminal is input as the feedback voltage. On the other hand, when enabling voltage supply by the switching regulator, the switching control unit cuts off the connection between the output node of the transistor circuit and the output terminal by controlling the switch circuit, The voltage at the output node of the transistor circuit is input as the feedback voltage.

これによれば、スイッチングレギュレータによる電圧供給が可能にされている場合においても、第２誤差増幅回路はシリーズレギュレータによる電圧供給が可能にされている場合と同じような動作状態に維持されるので、スイッチングレギュレータからシリーズレギュレータに切り替えたときの出力端子の電圧変動を抑えることができる。また、第２誤差増幅回路の位相補償容量をプリバイアスするために別途、回路を容易する必要はない。   According to this, even when the voltage supply by the switching regulator is enabled, the second error amplification circuit is maintained in the same operating state as when the voltage supply by the series regulator is enabled. The voltage fluctuation of the output terminal when switching from the switching regulator to the series regulator can be suppressed. In addition, it is not necessary to facilitate the circuit separately in order to pre-bias the phase compensation capacitance of the second error amplifier circuit.

〔６〕（スイッチングレギュレータの位相補償容量の接続先：対グラウンド）
項１乃至５の何れかの電源装置（１、２、４、５）において、前記第１誤差増幅回路の位相補償容量は、前記第１誤差増幅回路の出力ノードとグラウンドノードとの間に接続される。 [6] (Switching regulator phase compensation capacitor connected to ground)
In the power supply device (1, 2, 4, 5) according to any one of Items 1 to 5, the phase compensation capacitor of the first error amplifier circuit is connected between an output node of the first error amplifier circuit and a ground node. Is done.

〔７〕（スイッチングレギュレータの位相補償容量の接続先：対入力端子）
項１乃至５の何れかの電源装置（３）において、前記第１誤差増幅回路の位相補償容量（ＣＣ３）は、前記第１誤差増幅回路の出力ノードと前記第１誤差増幅回路の反転入力端子との間に接続される。 [7] (Switching regulator phase compensation capacitor connection: input terminal)
In the power supply device (3) of any one of Items 1 to 5, the phase compensation capacitor (CC3) of the first error amplifier circuit includes an output node of the first error amplifier circuit and an inverting input terminal of the first error amplifier circuit. Connected between.

〔８〕（シリーズレギュレータの位相補償容量の接続先：対グラウンド）
項３乃至７の何れかの電源装置（１、２、３、５）において、前記第２誤差増幅回路の位相補償容量は、前記第２誤差増幅回路の出力ノードとグラウンドノードとの間に接続される。 [8] (Series regulator phase compensation capacitor connection to ground)
In the power supply device (1, 2, 3, 5) according to any one of Items 3 to 7, the phase compensation capacitor of the second error amplifier circuit is connected between an output node of the second error amplifier circuit and a ground node. Is done.

〔９〕（電流帰還型のスイッチングレギュレータ）
項１の電源装置（５）において、前記スイッチングレギュレータは、電流帰還型のＤＣ−ＤＣコンバータである。 [9] (Current feedback type switching regulator)
In the power supply device (5) according to Item 1, the switching regulator is a current feedback type DC-DC converter.

〔１０〕（電流帰還型のスイッチングレギュレータにおけるプリバイアス電圧の生成）
項９の電源装置において、前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と前記インダクタに流れる出力電流に応じた電圧とを比較することによって前記ＰＷＭ信号を生成する。前記第１プリバイアス回路は、前記出力端子の電圧と前記入力電圧とに基づいて、前記出力電流に応じた電圧と等しくなるようなプリバイアス電圧を生成する。 [10] (Generation of pre-bias voltage in a current feedback type switching regulator)
In the power supply device of item 9, the output circuit generates the PWM signal by comparing the error signal generated by the first error amplification circuit with a voltage corresponding to the output current flowing through the inductor. The first pre-bias circuit generates a pre-bias voltage that is equal to a voltage corresponding to the output current based on the voltage of the output terminal and the input voltage.

〔１１〕（スイッチングレギュレータの誤差増幅回路の位相補償容量をプリバイアスする電源装置）
本願の別の代表的な実施の形態に係る電源装置（１〜５）は、シリーズレギュレータ（１１、２１、４１）とスイッチングレギュレータ（１０、３０、５０）とを有し、前記シリーズレギュレータと前記スイッチングレギュレータとを切り替えて負荷（８）に電圧（ＶＯＵＴ）を供給することが可能な電源装置である。本電源装置は、負荷に対する電圧供給をシリーズレギュレータからスイッチングレギュレータに切り替えるとき、スイッチングレギュレータの誤差増幅回路（１０１、３０１）の動作を停止させた状態で当該誤差増幅回路の出力ノード（ＥＯ１）に接続される位相補償容量（ＣＣ１）をスイッチングレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから当該誤差増幅回路の動作を可能にする。 [11] (Power supply device for pre-biasing the phase compensation capacitance of the error amplification circuit of the switching regulator)
A power supply device (1-5) according to another representative embodiment of the present application includes a series regulator (11, 21, 41) and a switching regulator (10, 30, 50). The power supply device can switch the switching regulator and supply the voltage (VOUT) to the load (8). When switching the voltage supply to the load from the series regulator to the switching regulator, the power supply apparatus is connected to the output node (EO1) of the error amplification circuit in a state where the operation of the error amplification circuit (101, 301) of the switching regulator is stopped. The phase compensation capacitor (CC1) to be operated is pre-biased to a voltage in a state where the control loop of the switching regulator is closed, and then the operation of the error amplification circuit is enabled.

これによれば、前記誤差増幅回路の出力ノードの電圧がスイッチングレギュレータの制御ループが閉じたときと略等しい電圧になった状態からスイッチングレギュレータによる電圧供給動作が開始されるので、シリーズレギュレータからスイッチングレギュレータに切り替えたときの前記出力端子の電圧変動を抑えることができる。また、従来のようにスイッチングレギュレータとシリーズレギュレータをオーバーラップさせて動作させる期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータの誤差増幅回路を通常制御ループとは別の制御ループで動作させたりする必要はないから、レギュレータを切り替えるための制御が容易となり、電源装置の消費電流の低減も期待できる。   According to this, since the voltage supply operation by the switching regulator is started from a state in which the voltage of the output node of the error amplifier circuit is substantially equal to the voltage when the control loop of the switching regulator is closed, the series regulator is switched to the switching regulator. The voltage fluctuation of the output terminal when switching to can be suppressed. In addition, a period for operating the switching regulator and the series regulator to overlap is provided as in the conventional case, or the error amplification circuit of the switching regulator is operated in a control loop different from the normal control loop during the operation of the series regulator. Since it is not necessary, control for switching the regulator becomes easy, and a reduction in current consumption of the power supply device can be expected.

〔１２〕（シリーズレギュレータの誤差増幅回路の位相補償容量をプリバイアスする）
項１１の電源装置において、前記負荷に対する電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、シリーズレギュレータの位相補償容量（ＣＣ２）をシリーズレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから、前記シリーズレギュレータの制御ループを閉じるための制御を行う。 [12] (Pre-bias the phase compensation capacity of the series regulator error amplifier circuit)
In the power supply device according to Item 11, when the voltage supply to the load is switched from the switching regulator to the series regulator, the phase compensation capacitor (CC2) of the series regulator is pre-biased to a voltage in a state in which the control loop of the series regulator is closed. Then, control for closing the control loop of the series regulator is performed.

これによれば、シリーズレギュレータの誤差増幅回路の出力ノードの電圧がシリーズレギュレータの制御ループが閉じたときと略等しい電圧になった状態からシリーズレギュレータによる電圧供給動作が開始されるので、スイッチングレギュレータからシリーズレギュレータに切り替えるときの出力端子の電圧変動を抑えることができる。   According to this, since the voltage supply operation by the series regulator is started from the state where the voltage of the output node of the error amplifier circuit of the series regulator is substantially equal to the voltage when the control loop of the series regulator is closed, the switching regulator The voltage fluctuation of the output terminal when switching to the series regulator can be suppressed.

２．実施の形態の詳細
実施の形態について更に詳述する。 2. Details of Embodiments Embodiments will be further described in detail.

≪実施の形態１≫
図１に実施の形態１に係る電源装置を例示する。同図に示される電源装置１は、例えばリチウムイオン二次電池のようなバッテリや電源アダプタ等から供給された入力電圧ＶＩＮに基づいて、負荷（ＲＬ）８の動作電源となる電圧ＶＯＵＴを生成する。負荷８としては、例えば、マイクロコントローラやシステムＬＳＩ、アナログＩＣ等が挙げられる。電源装置１は、スイッチングレギュレータ１０とシリーズレギュレータ１１とを備え、動作モードに応じて２つのレギュレータの動作を切り替えることにより、何れか一方のレギュレータによって生成された電圧を出力端子ＯＵＴから出力する。例えば、負荷８としてのマイクロコントローラ等が通常動作を行う場合にはスイッチングレギュレータ１０によって電圧を生成することで高効率な電力供給を実現し、マイクロコントローラ等が低消費電力モードで動作する場合には、シリーズレギュレータ１１によって電圧を生成することでシステム全体の低消費電力化を実現する。具体的に、電源装置１は、スイッチングレギュレータ１０、シリーズレギュレータ１１、及び切替制御部（ＴＣＮＴ）１４に加え、スイッチングレギュレータ１０の位相補償容量をプリバイアスするためのプリバイアス回路１２、及びシリーズレギュレータ１１の位相補償容量をプリバイアスするためのプリバイアス回路１３を含んで構成される。図１において、電源回路１における主要部分（参照符号１００で示される部分）は、特に制限されないが、公知の半導体集積回路製造技術（例えばＣＭＯＳプロセスの製造技術）により、シリコン基板などの一つの半導体基板に形成された半導体装置として構成される。以下、当該部分を「電源ＩＣ」と称する。電源ＩＣ１００は、例えば、シリーズレギュレータ１１と、インダクタＬ及び出力容量ＣＯＵＴを除くスイッチングレギュレータ１０の各機能部と、プリバイアス回路１２、１３と、切替制御部１４とを含んで構成される。また、電源ＩＣ１００には、複数の外部端子が設けられるが、図示を省略している。なお、図１では、出力電圧ＶＯＵＴを検出するための抵抗Ｒｘ、Ｒｙは電源ＩＣ１００の外部に設けられた外付け抵抗によって構成する場合が図示されているが、電源ＩＣ１００の内部に形成しても良いし、必要に応じて内部に形成した抵抗と外付け抵抗とを切り替える構成としても良く、特に制限されない。 << Embodiment 1 >>
FIG. 1 illustrates a power supply device according to the first embodiment. The power supply device 1 shown in the figure generates a voltage VOUT serving as an operating power supply for the load (RL) 8 based on an input voltage VIN supplied from a battery such as a lithium ion secondary battery or a power adapter, for example. . Examples of the load 8 include a microcontroller, a system LSI, and an analog IC. The power supply device 1 includes a switching regulator 10 and a series regulator 11, and outputs the voltage generated by one of the regulators from the output terminal OUT by switching the operation of the two regulators according to the operation mode. For example, when a microcontroller or the like as the load 8 performs a normal operation, a voltage is generated by the switching regulator 10 to realize high-efficiency power supply, and when the microcontroller or the like operates in a low power consumption mode. By generating a voltage with the series regulator 11, low power consumption of the entire system is realized. Specifically, the power supply apparatus 1 includes a pre-bias circuit 12 and a series regulator 11 for pre-biasing the phase compensation capacitance of the switching regulator 10 in addition to the switching regulator 10, the series regulator 11, and the switching control unit (TCNT) 14. And a pre-bias circuit 13 for pre-biasing the phase compensation capacitor. In FIG. 1, the main portion (portion denoted by reference numeral 100) in the power supply circuit 1 is not particularly limited, but one semiconductor such as a silicon substrate is formed by a known semiconductor integrated circuit manufacturing technique (for example, a CMOS process manufacturing technique). The semiconductor device is formed on a substrate. Hereinafter, this part is referred to as “power supply IC”. The power supply IC 100 includes, for example, a series regulator 11, functional units of the switching regulator 10 excluding the inductor L and the output capacitance COUT, pre-bias circuits 12 and 13, and a switching control unit 14. The power supply IC 100 is provided with a plurality of external terminals, which are not shown. In FIG. 1, the resistors Rx and Ry for detecting the output voltage VOUT are illustrated as being configured by external resistors provided outside the power supply IC 100, but may be formed inside the power supply IC 100. It is good and it is good also as a structure which switches the resistance formed inside and an external resistance as needed, and it does not restrict | limit in particular.

シリーズレギュレータ１１による出力端子ＯＵＴへの電力供給とスイッチングレギュレータ１０による出力端子ＯＵＴへの電力供給との切り替えは、切替制御部１４によって制御される。具体的に、切替制御部１４は、例えば外部から入力されたモード切替信号ＭＯＤに基づいて、各機能部の活性化・非活性化を指示するイネーブル信号ＥＮ１〜ＥＮ５を生成することにより、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替える。更に、切替制御部１４は、前述したレギュレータの切り替わり時に発生する出力電圧ＶＯＵＴの変動を抑えるために、所定の機能部のバイアス状態等を制御するための制御信号ＣＳ１〜ＣＳ３を生成する。なお、イネーブル信号ＥＮ１〜ＥＮ５及び制御信号ＣＳ１〜ＣＳ３による具体的な制御方法については後述する。   Switching between power supply to the output terminal OUT by the series regulator 11 and power supply to the output terminal OUT by the switching regulator 10 is controlled by the switching control unit 14. Specifically, the switching control unit 14 generates enable signals EN1 to EN5 for instructing activation / deactivation of each functional unit based on, for example, a mode switching signal MOD input from the outside, whereby a series regulator is generated. 11 and the operation of the switching regulator 10 are switched. Further, the switching control unit 14 generates control signals CS1 to CS3 for controlling the bias state and the like of a predetermined functional unit in order to suppress the fluctuation of the output voltage VOUT generated when the regulator is switched. A specific control method using the enable signals EN1 to EN5 and the control signals CS1 to CS3 will be described later.

シリーズレギュレータ１１は、入力電圧ＶＩＮを目標とする電圧に降圧して出力端子ＯＵＴに供給する。シリーズレギュレータ１１は、特に制限されないが、例えばＬＤＯである。具体的に、シリーズレギュレータ１１は、エラーアンプ（誤差増幅回路）１１１と、出力トランジスタ回路１１２と、位相補償回路１１３と、スイッチ回路ＳＷ２とを含む。エラーアンプ１１１は、出力電圧ＶＯＵＴの目標値に応じた基準電圧ＶＲＥＦと、出力電圧ＶＯＵＴの検出用抵抗Ｒｘ、Ｒｙの接続ノードＳＥＮの電圧（以下、検出電圧ＶＳＥＮと称する。）とを入力し、入力した電圧の差に応じた誤差信号を生成する。出力トランジスタ回路１１２は、エラーアンプ１１１の誤差信号に基づいて出力端子ＯＵＴに電圧を出力する。位相補償回路１１３は、例えば、抵抗ＲＣ２と位相補償容量ＣＣ２とがエラーアンプ１１１の出力ノードＥＯ２とグラウンドノードとの間に直列に接続された構成とされる。スイッチ回路ＳＷ２は、電源装置１の動作モードに応じて、エラーアンプ１１１の反転入力端子の接続先を切り替える。例えば、スイッチ回路ＳＷ２は、制御信号ＣＳ２の論理レベルに応じて、エラーアンプ１１１の反転入力端子の接続先を、基準電圧ＶＲＥＦが供給されるノードＲＥＦと、検出用抵抗Ｒｘ、Ｒｙが接続されるノードＳＥＮの間で切り替える。   The series regulator 11 steps down the input voltage VIN to a target voltage and supplies it to the output terminal OUT. The series regulator 11 is not particularly limited, but is an LDO, for example. Specifically, the series regulator 11 includes an error amplifier (error amplification circuit) 111, an output transistor circuit 112, a phase compensation circuit 113, and a switch circuit SW2. The error amplifier 111 receives the reference voltage VREF corresponding to the target value of the output voltage VOUT and the voltage of the connection node SEN of the detection resistors Rx and Ry for the output voltage VOUT (hereinafter referred to as the detection voltage VSEN). An error signal corresponding to the difference between the input voltages is generated. The output transistor circuit 112 outputs a voltage to the output terminal OUT based on the error signal from the error amplifier 111. The phase compensation circuit 113 has, for example, a configuration in which a resistor RC2 and a phase compensation capacitor CC2 are connected in series between the output node EO2 of the error amplifier 111 and the ground node. The switch circuit SW2 switches the connection destination of the inverting input terminal of the error amplifier 111 according to the operation mode of the power supply device 1. For example, in the switch circuit SW2, the connection destination of the inverting input terminal of the error amplifier 111 is connected to the node REF to which the reference voltage VREF is supplied and the detection resistors Rx and Ry according to the logic level of the control signal CS2. Switch between nodes SEN.

図２にシリーズレギュレータ１１の詳細な内部構成を例示する。同図に示されるように、シリーズレギュレータ１１の出力トランジスタ回路１１２は、例えば、Ｎチャネル型のＭＯＳトランジスタＭＮ１と、Ｐチャネル型のＭＯＳトランジスタＭＰ１、ＭＰ２と、スイッチ回路１１２０と、を含んで構成される。ＭＯＳトランジスタＭＮ１は、エラーアンプ１１１の出力ノードＥＯ２の電圧によってゲートが駆動される。ＭＯＳトランジスタＭＰ１、ＭＰ２はカレントミラー回路を構成し、ＭＯＳトランジスタＭＮ１に流れる電流をカレントミラー比に応じて増大させて出力する。ＭＯＳトランジスタＭＰ１とＭＰ２のトランジスタサイズ比は、例えば１対１０００程度である。スイッチ回路１１２０は、例えばＭＯＳトランジスタＭＰ１のゲート・ソース間に接続され、イネーブル信号ＥＮ５に基づいてオン・オフが制御される。例えば、イネーブル信号ＥＮ５によって出力トランジスタ回路１１２の活性化が指示された場合には、スイッチ回路１１２０はオフ状態とされる。これにより、出力端子ＯＵＴに対する出力トランジスタ回路１１２からの電圧出力が可能にされる。他方、出力トランジスタ回路１１２の非活性化が指示された場合には、スイッチ回路１１２０はオン状態とされる。これにより、出力トランジスタ回路１１２から出力端子ＯＵＴへの電圧出力が停止される。エラーアンプ１１１は、例えば差動増幅回路であって、イネーブル信号ＥＮ４によって活性・非活性が制御される。エラーアンプ１１１の出力ノードＥＯ２に接続された位相補償回路１１３における位相補償容量ＣＣ２は、出力トランジスタ回路１１２が非活性化されている場合に、プリバイアス回路１３によってプリバイアスされる。   FIG. 2 illustrates a detailed internal configuration of the series regulator 11. As shown in the figure, the output transistor circuit 112 of the series regulator 11 includes, for example, an N-channel MOS transistor MN1, P-channel MOS transistors MP1 and MP2, and a switch circuit 1120. The The gate of the MOS transistor MN1 is driven by the voltage of the output node EO2 of the error amplifier 111. The MOS transistors MP1 and MP2 constitute a current mirror circuit, and outputs the current flowing through the MOS transistor MN1 in accordance with the current mirror ratio. The transistor size ratio of the MOS transistors MP1 and MP2 is, for example, about 1: 1000. The switch circuit 1120 is connected, for example, between the gate and source of the MOS transistor MP1, and on / off is controlled based on the enable signal EN5. For example, when the activation of the output transistor circuit 112 is instructed by the enable signal EN5, the switch circuit 1120 is turned off. Thereby, the voltage output from the output transistor circuit 112 to the output terminal OUT is enabled. On the other hand, when deactivation of the output transistor circuit 112 is instructed, the switch circuit 1120 is turned on. Thereby, the voltage output from the output transistor circuit 112 to the output terminal OUT is stopped. The error amplifier 111 is a differential amplifier circuit, for example, and its activation / deactivation is controlled by an enable signal EN4. The phase compensation capacitor CC2 in the phase compensation circuit 113 connected to the output node EO2 of the error amplifier 111 is prebiased by the prebias circuit 13 when the output transistor circuit 112 is inactivated.

プリバイアス回路１３は、位相補償容量ＣＣ２がシリーズレギュレータ１１の制御ループが閉じた状態（シリーズレギュレータ１１によって出力電圧ＶＯＵＴを供給している状態）におけるバイアス状態になるように、位相補償容量ＣＣ２に対するプリバイアス電圧ＶＢ２の供給が可能にされる。プリバイアス回路１３１は、例えば、電流源回路１３２及びＮチャネル型のＭＯＳトランジスタＭＮ２から構成される電圧発生回路１３１と、スイッチ回路ＳＷ３とを含んで構成される。ＭＯＳトランジスタＭＮ２は、例えばそのソースがグラウンドノードに接続され、ゲートとドレインが共通に接続される。電流源回路１３２から出力された電流がＭＯＳトランジスタＭＮ２のドレインに供給されることによって発生した電圧ＶＢ２が、スイッチ回路ＳＷ３によって位相補償容量ＣＣ２に供給可能にされる。スイッチ回路ＳＷ３は制御信号ＣＳ３によってオン・オフが制御される。   The pre-bias circuit 13 pre-compensates the phase compensation capacitor CC2 so that the phase compensation capacitor CC2 is in a bias state in a state where the control loop of the series regulator 11 is closed (a state where the output voltage VOUT is supplied by the series regulator 11). Supply of the bias voltage VB2 is enabled. The pre-bias circuit 131 includes, for example, a voltage generation circuit 131 including a current source circuit 132 and an N-channel type MOS transistor MN2, and a switch circuit SW3. For example, the source of the MOS transistor MN2 is connected to the ground node, and the gate and the drain are connected in common. The voltage VB2 generated by supplying the current output from the current source circuit 132 to the drain of the MOS transistor MN2 can be supplied to the phase compensation capacitor CC2 by the switch circuit SW3. The switch circuit SW3 is controlled to be turned on / off by a control signal CS3.

シリーズレギュレータ１１の制御ループが閉じた状態では、位相補償容量ＣＣ２の両端の電圧は、ＭＯＳトランジスタＭＮ１のゲート・ソース間電圧と略等しい電圧とされる。そこで、ＭＯＳトランジスタＭＮ２のゲート・ソース間電圧がシリーズレギュレータ１１の制御ループが閉じた状態におけるＭＯＳトランジスタＭＮ１のゲート・ソース間電圧と等しくなるように、ＭＯＳトランジスタＭＮ２と電流源１３２の電流値を設計する。具体的には、ＭＯＳトランジスタＭＮ１、ＭＮ２のマッチングが取れるようにレイアウト配置をする。また、シリーズレギュレータ１１の制御ループが閉じた状態においてＭＯＳトランジスタＭＮ１に流れる電流と等しくなるような電流を電流源回路１３２によって生成する。例えば、負荷８としてのマイクロコントローラ等が低消費電力モードで動作する際にシリーズレギュレータ１１から電力供給を行う場合、シリーズレギュレータ１１の動作時に出力トラジスタ回路１１２のＭＯＳトランジスタＭＰ２に流れる電流（負荷８に流れる電流）の１０００分の１程度の電流を電流源回路１３２によって生成する。これにより、シリーズレギュレータ１１の制御ループが閉じていない状態（シリーズレギュレータ２１によって電力供給が行われていない状態）においても、位相補償容量ＣＣ２のバイアス状態が維持される。   In a state in which the control loop of the series regulator 11 is closed, the voltage across the phase compensation capacitor CC2 is substantially equal to the gate-source voltage of the MOS transistor MN1. Therefore, the current values of the MOS transistor MN2 and the current source 132 are designed so that the gate-source voltage of the MOS transistor MN2 becomes equal to the gate-source voltage of the MOS transistor MN1 when the control loop of the series regulator 11 is closed. To do. Specifically, the layout is arranged so that the MOS transistors MN1 and MN2 can be matched. Further, the current source circuit 132 generates a current that is equal to the current flowing through the MOS transistor MN1 when the control loop of the series regulator 11 is closed. For example, when power is supplied from the series regulator 11 when the microcontroller or the like as the load 8 operates in the low power consumption mode, the current flowing in the MOS transistor MP2 of the output transistor circuit 112 during the operation of the series regulator 11 (the load 8 The current source circuit 132 generates a current that is about 1/1000 of the flowing current. Thereby, even in a state where the control loop of the series regulator 11 is not closed (a state where power is not supplied by the series regulator 21), the bias state of the phase compensation capacitor CC2 is maintained.

スイッチングレギュレータ１０は、インダクタＬに流れる電流を制御することにより、入力電圧ＶＩＮを目標とする電圧に降圧して出力端子ＯＵＴに供給する。具体的に、スイッチングレギュレータ１０は、エラーアンプ１０１と、ＰＷＭコンパレータ１０２と、ドライバ回路１０４と、位相補償回路１０３と、発振回路１０５と、インダクタＬと、出力容量ＣＯＵＴとを含んで構成される。エラーアンプ１０１は、目標とする電圧に応じた基準電圧ＶＲＥＦと、出力端子ＯＵＴの検出電圧ＶＳＥＮとを入力し、入力した電圧の差に応じた誤差信号を生成する。発振回路１０５は、所定の周波数の周期信号ＶＰを生成する。ＰＷＭコンパレータ１０２は、エラーアンプ１０１の誤差信号と周期信号ＶＰとを比較し、比較結果に応じてＰＷＭ信号（ＰＷＭ）を生成する。ドライバ回路１０４は、ＰＷＭコンパレータ１０２から出力された信号ＰＷＭに基づいて、スイッチング素子をオン・オフさせることにより、インダクタに流れる電流を制御する。位相補償回路１０３は、例えば、抵抗ＲＣ１と位相補償容量ＣＣ１とがエラーアンプ１０１の出力ノードＥＯ１とグラウンドノードとの間に直列に接続された構成とされる。   The switching regulator 10 controls the current flowing through the inductor L to step down the input voltage VIN to a target voltage and supply it to the output terminal OUT. Specifically, the switching regulator 10 includes an error amplifier 101, a PWM comparator 102, a driver circuit 104, a phase compensation circuit 103, an oscillation circuit 105, an inductor L, and an output capacitor COUT. The error amplifier 101 receives the reference voltage VREF corresponding to the target voltage and the detection voltage VSEN of the output terminal OUT, and generates an error signal corresponding to the difference between the input voltages. The oscillation circuit 105 generates a periodic signal VP having a predetermined frequency. The PWM comparator 102 compares the error signal of the error amplifier 101 with the periodic signal VP, and generates a PWM signal (PWM) according to the comparison result. The driver circuit 104 controls the current flowing through the inductor by turning on and off the switching element based on the signal PWM output from the PWM comparator 102. For example, the phase compensation circuit 103 has a configuration in which a resistor RC1 and a phase compensation capacitor CC1 are connected in series between an output node EO1 of the error amplifier 101 and a ground node.

図３にスイッチングレギュレータ１０の詳細な内部構成を例示する。前述したように、発振回路１０５は周期信号ＶＰを生成する。周期信号ＶＰはＰＷＭコンパレータ１０２の反転入力端子に入力される。周期信号ＶＰは、例えばボトム電圧をＶ１とし、振幅電圧をＶ２とする三角波である。ＰＷＭコンパレータ１０２は、この三角波とエラーアンプ１０１の出力ノードＥＯ１の電圧とを比較し、比較結果に応じたパルスを生成する。具体的には、エラーアンプ１０１の出力ノードＥＯ１の電圧が大きくなるほどパルス幅が小さくなるようなＰＷＭ信号を生成する。発振回路１０はイネーブル信号ＥＮ０によって、周期信号ＶＰの生成と停止が制御される。また、ＰＷＭコンパレータ１０２はイネーブル信号ＥＮ２によって信号ＰＷＭの生成と停止が制御される。ドライバ回路１０４は、例えば、プリドライバ回路１０４１と、ハイサイドトランジスタＨＴＲと、ローサイドトランジスタＬＴＲとを含んで構成される。プリドライバ回路１０４１は、ＰＷＭコンパレータ１０２から出力された信号ＰＷＭに応じてハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲを交互にオン・オフさせることにより、インダクタＬに流れる電流を制御する。このとき、プリドライバ回路１０４１は、ハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲが同時にオン状態にならないようにデッドタイムを設けて２つのトランジスタを駆動する。プリドライバ回路１０４１はイネーブル信号ＥＮ３によって活性・非活性が制御される。プリドライバ回路１０４１は、非活性状態において、ハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲを共にオフ状態にする。これにより、スイッチングレギュレータ１０による出力端子ＯＵＴに対する電圧出力が停止される。他方、活性状態において、プリドライバ回路１０４１は、上述のように信号ＰＷＭに基づいてハイサイドトランジスタＨＴＲとローサイドトランジスタＬＴＲを駆動する。これにより、スイッチングレギュレータ１０による出力端子ＯＵＴへの電圧出力が可能にされる。   FIG. 3 illustrates a detailed internal configuration of the switching regulator 10. As described above, the oscillation circuit 105 generates the periodic signal VP. The periodic signal VP is input to the inverting input terminal of the PWM comparator 102. The periodic signal VP is, for example, a triangular wave having a bottom voltage V1 and an amplitude voltage V2. The PWM comparator 102 compares this triangular wave with the voltage of the output node EO1 of the error amplifier 101, and generates a pulse corresponding to the comparison result. Specifically, a PWM signal is generated such that the pulse width decreases as the voltage at the output node EO1 of the error amplifier 101 increases. The oscillation circuit 10 is controlled to generate and stop the periodic signal VP by the enable signal EN0. The PWM comparator 102 controls the generation and stop of the signal PWM by the enable signal EN2. The driver circuit 104 includes, for example, a pre-driver circuit 1041, a high side transistor HTR, and a low side transistor LTR. The pre-driver circuit 1041 controls the current flowing through the inductor L by alternately turning on and off the high-side transistor HTR and the low-side transistor LTR according to the signal PWM output from the PWM comparator 102. At this time, the pre-driver circuit 1041 drives the two transistors with a dead time so that the high-side transistor HTR and the low-side transistor LTR are not turned on at the same time. Activation / deactivation of the pre-driver circuit 1041 is controlled by an enable signal EN3. In the inactive state, the pre-driver circuit 1041 turns off both the high side transistor HTR and the low side transistor LTR. Thereby, the voltage output to the output terminal OUT by the switching regulator 10 is stopped. On the other hand, in the active state, the pre-driver circuit 1041 drives the high side transistor HTR and the low side transistor LTR based on the signal PWM as described above. Thereby, the voltage output to the output terminal OUT by the switching regulator 10 is enabled.

エラーアンプ１０１は、例えば差動増幅回路であって、イネーブル信号ＥＮ１によって活性・非活性が制御される。エラーアンプ１０１の出力ノードＥＯ１に接続された位相補償回路１０３における位相補償容量ＣＣ１は、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わる直前の所定の期間に、プリバイアス回路１２によってプリバイアスされる。プリバイアス回路１２は、位相補償容量ＣＣ１が、スイッチングレギュレータ１０の制御ループが閉じた状態（スイッチングレギュレータ１０によって出力電圧ＶＯＵＴを供給している状態）におけるバイアス状態になるように、位相補償容量ＣＣ１に対するプリバイアス電圧ＶＢ１の供給が可能にされる。以下、プリバイアス回路１２について詳細に説明する。   The error amplifier 101 is a differential amplifier circuit, for example, and its activation / deactivation is controlled by an enable signal EN1. The phase compensation capacitor CC1 in the phase compensation circuit 103 connected to the output node EO1 of the error amplifier 101 is prebiased by the prebias circuit 12 in a predetermined period immediately before the operation is switched from the series regulator 11 to the switching regulator 10. The pre-bias circuit 12 sets the phase compensation capacitor CC1 to the phase compensation capacitor CC1 so that the phase compensation capacitor CC1 is in a bias state in a state where the control loop of the switching regulator 10 is closed (a state where the output voltage VOUT is supplied by the switching regulator 10). The supply of the pre-bias voltage VB1 is enabled. Hereinafter, the pre-bias circuit 12 will be described in detail.

エラーアンプ１０１の帰還ループが閉じてスイッチングレギュレータ１０によって出力電圧ＶＯＵＴが安定して供給されている状態では、位相補償容量ＣＣ１の両端の電圧は、エラーアンプ１０１の出力ノードＥＯ１の電圧と略等しい。この状態におけるエラーアンプ１０１の出力電圧Ｖｃは、下記の近似式（式１）によって表すことができる。ここで、ＶＩＮは入力電圧であり、ＶＯＵＴは出力端子ＯＵＴの電圧である。また、前述したように、Ｖ１は周期信号ＶＰ（三角波）のボトム電圧であり、Ｖ２は周期信号ＶＰの振幅電圧である。   In a state where the feedback loop of the error amplifier 101 is closed and the output voltage VOUT is stably supplied by the switching regulator 10, the voltage across the phase compensation capacitor CC1 is substantially equal to the voltage at the output node EO1 of the error amplifier 101. The output voltage Vc of the error amplifier 101 in this state can be expressed by the following approximate expression (Expression 1). Here, VIN is an input voltage, and VOUT is a voltage of the output terminal OUT. As described above, V1 is the bottom voltage of the periodic signal VP (triangular wave), and V2 is the amplitude voltage of the periodic signal VP.

Figure 2014128038
Figure 2014128038

すなわち、スイッチングレギュレータ１０によって出力電圧ＶＯＵＴを安定して供給している状態においては、エラーアンプ１０１の出力電圧Ｖｃはスイッチングレギュレータ１０の出力電圧ＶＯＵＴと入力電圧ＶＩＮの比率に応じて決定される。したがって、スイッチングレギュレータ１０の制御ループが閉じていない状態においても、位相補償容量ＣＣ１が当該制御ループが閉じた状態と同じバイアス状態になるようにするためには、上記（式１）で表される電圧をプリバイアス電圧ＶＢ１として生成すればよい。プリバイアス電圧ＶＢ１を生成するための電圧発生回路１２１として、出力電圧ＶＯＵＴと入力電圧ＶＩＮを除算する除算回路を用いた回路構成を採用することも可能である。しかしながら、本実施の形態では、回路規模をより小さくするため、以下に示す回路構成によってプリバイアス電圧ＶＢ１を生成する。   That is, in a state where the output voltage VOUT is stably supplied by the switching regulator 10, the output voltage Vc of the error amplifier 101 is determined according to the ratio between the output voltage VOUT and the input voltage VIN of the switching regulator 10. Therefore, even when the control loop of the switching regulator 10 is not closed, the phase compensation capacitor CC1 is expressed by the above (formula 1) in order to be in the same bias state as the state where the control loop is closed. The voltage may be generated as the pre-bias voltage VB1. As the voltage generation circuit 121 for generating the pre-bias voltage VB1, a circuit configuration using a division circuit that divides the output voltage VOUT and the input voltage VIN may be employed. However, in this embodiment, in order to reduce the circuit scale, the pre-bias voltage VB1 is generated with the circuit configuration shown below.

前述したようにエラーアンプ１０１の出力電圧Ｖｃは上記（式１）によって近似されるが、出力電圧Ｖｃを更に近似した（式２）によって表すこともできる。ここで、Ａは係数である。   As described above, the output voltage Vc of the error amplifier 101 is approximated by the above (Equation 1), but can also be expressed by (Equation 2) that further approximates the output voltage Vc. Here, A is a coefficient.

Figure 2014128038
Figure 2014128038

すなわち、エラーアンプ１０１の出力電圧Ｖｃは、スイッチングレギュレータ１０の出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差に応じた電圧（ＶＯＵＴ−ＶＩＮ）によって表すことができる。そこで、図４に例示する回路によってプリバイアス電圧ＶＢ１を生成する。   That is, the output voltage Vc of the error amplifier 101 can be represented by a voltage (VOUT−VIN) corresponding to the difference between the output voltage VOUT of the switching regulator 10 and the input voltage VIN. Therefore, the pre-bias voltage VB1 is generated by the circuit illustrated in FIG.

図４は、プリバイアス回路１２の回路構成を例示する図である。同図に示されるように、出力電圧ＶＯＵＴ及び抵抗Ｒ２に基づいて生成した電流Ｉ２と、入力電圧ＶＩＮ及び抵抗Ｒ３に基づいて生成した電流Ｉ３との差に応じた電流（Ｉ３−Ｉ２）に、定電流Ｉ１を加算した電流Ｉｃを抵抗Ｒ１に流し込むことによって電圧ＶＢ１を生成する。具体的な回路構成は以下である。Ｎチャネル型のＭＯＳトランジスタＭＮ５、ＭＮ６によってカレントミラー回路を構成し、ゲート・ドレインが共通接続されたＭＯＳトランジスタＭＮ５のドレインと出力電圧ＶＯＵＴとの間に抵抗Ｒ２を接続する。また、Ｎチャネル型のＭＯＳトランジスタＭＮ３、ＭＮ４によってカレントミラー回路を構成し、ゲート・ドレインが共通接続されたＭＯＳトランジスタＭＮ３のドレインと入力電圧ＶＩＮとの間に抵抗Ｒ３を接続する。Ｐチャネル型のＭＯＳトランジスタＭＰ３、ＭＰ４によってカレントミラー回路を構成し、ＭＯＳトランジスタＭＮ４に流れる電流をＭＯＳトランジスタＭＮ６のドレインが接続されるノードに供給する。更に、Ｐチャネル型のＭＯＳトランジスタＭＰ５、ＭＰ６によってカレントミラー回路を構成し、ＭＯＳトランジスタＭＰ４に流れる電流Ｉ３とＭＯＳトランジスタＭＮ６に流れる電流Ｉ２との差分の電流（Ｉ３−Ｉ２）を抵抗Ｒ１に供給する。また、定電流源回路１２２によって生成した電流Ｉ１を抵抗Ｒ１に供給する。これにより、抵抗Ｒ１の両端に発生するプリバイアス電圧ＶＢ１は、下記（式３）よって表される。ここで、ＶＧＳ３はＭＯＳトランジスタＭＮ３のゲート・ソース間電圧であり、ＶＧＳ５はＭＯＳトランジスタＭＮ５のゲート・ソース間電圧である。   FIG. 4 is a diagram illustrating a circuit configuration of the pre-bias circuit 12. As shown in the figure, the current (I3-I2) corresponding to the difference between the current I2 generated based on the output voltage VOUT and the resistor R2 and the current I3 generated based on the input voltage VIN and the resistor R3 is A voltage VB1 is generated by flowing a current Ic obtained by adding the constant current I1 into the resistor R1. The specific circuit configuration is as follows. The N-channel MOS transistors MN5 and MN6 constitute a current mirror circuit, and a resistor R2 is connected between the drain of the MOS transistor MN5 whose gate and drain are commonly connected and the output voltage VOUT. Further, the N-channel MOS transistors MN3 and MN4 constitute a current mirror circuit, and a resistor R3 is connected between the drain of the MOS transistor MN3 whose gate and drain are commonly connected and the input voltage VIN. The P-channel MOS transistors MP3 and MP4 constitute a current mirror circuit, and the current flowing through the MOS transistor MN4 is supplied to the node to which the drain of the MOS transistor MN6 is connected. Further, a current mirror circuit is configured by the P-channel MOS transistors MP5 and MP6, and a difference current (I3-I2) between the current I3 flowing through the MOS transistor MP4 and the current I2 flowing through the MOS transistor MN6 is supplied to the resistor R1. . Further, the current I1 generated by the constant current source circuit 122 is supplied to the resistor R1. Thereby, the pre-bias voltage VB1 generated at both ends of the resistor R1 is expressed by the following (formula 3). Here, VGS3 is a gate-source voltage of the MOS transistor MN3, and VGS5 is a gate-source voltage of the MOS transistor MN5.

Figure 2014128038
Figure 2014128038

ここで、例えば、ＶＧＳ３≒ＶＧＳ５とし、Ｒ２＝Ｒ３とすると、上記（式３）は（式４）で表される。   Here, for example, assuming that VGS3≈VGS5 and R2 = R3, the above (Expression 3) is expressed by (Expression 4).

Figure 2014128038
Figure 2014128038

（式２）及び（式４）から理解されるように、抵抗Ｒ１と電流Ｉ１との積が電圧Ｖ１と等しくなるように抵抗Ｒ１及び定電流源１２２を設計するとともに抵抗Ｒ１と抵抗Ｒ２の比率を調整すれば、エラーアンプ１０１の出力電圧Ｖｃと等しくなるようなプリバイアス電圧ＶＢを容易に生成することができる。   As understood from (Equation 2) and (Equation 4), the resistor R1 and the constant current source 122 are designed so that the product of the resistor R1 and the current I1 is equal to the voltage V1, and the ratio of the resistor R1 to the resistor R2 Is adjusted, the pre-bias voltage VB that is equal to the output voltage Vc of the error amplifier 101 can be easily generated.

次に、シリーズレギュレータ１１及びスイッチングレギュレータ１０の切り替わり時における各機能部の動作について、図５を用いて詳細に説明する。図５は、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作の切り替わり時のタイミングチャートを例示する図である。同図では、時刻ｔ０の初期状態において、電源装置１がスイッチングレギュレータ１０による電圧供給を可能とする動作モード（以下、ＳＷＲＥＧモードと称する。）で動作しているものとする。この状態では、切替制御部１４がイネーブル信号ＥＮ１、ＥＮ２、ＥＮ３を例えばハイレベルにすることによって、スイッチングレギュレータ１０におけるエラーアンプ１０１、ＰＷＭコンパレータ１０２、及びドライバ回路１０４が活性化され、ＰＷＭコンパレータ１０２には周期信号ＶＰが供給される。これにより、スイッチングレギュレータ１０による電圧出力が可能にされる。このとき、スイッチ回路ＳＷ１は制御信号ＣＳ１によってオフ状態にされ、エラーアンプ１０１の位相補償容量ＣＣ１にプリバイアス電圧ＶＢ１は供給されない。他方、シリーズレギュレータ１１は、切替制御部１４がイネーブル信号ＥＮ５を例えばローレベルにすることによって、出力トランジスタ回路１１２が非活性状態にされるため、電圧出力が停止される。また、切替制御部１４が制御信号ＣＳ３によってプリバイアス回路１３のスイッチ回路ＳＷ３をオン状態にすることにより、エラーアンプ１１１の位相補償容量ＣＣ２にプリバイアス電圧ＶＢ２が供給される。これにより、シリーズレギュレータ１１の制御ループが閉じていない状態においても、位相補償容量ＣＣ２のバイアス状態が維持される。このとき、エラーアンプ１１１は、切替制御部１４がイネーブル信号ＥＮ４を例えばハイレベルにすることによって活性状態にされるが、制御信号ＣＳ２によってエラーアンプ１１１の反転入力端子（−端子）がノードＲＥＦに接続されるため、エラーアンプ１１１の出力電圧はシリーズレギュレータ１１の制御ループが閉じているときと同程度の電圧となる。これにより、エラーアンプ１１１の動作を停止させなくても、位相補償容量ＣＣ２のプリバイアス状態に悪影響を及ぼす虞はない。また、スイッチングレギュレータ１０の動作中にエラーアンプ１１１を停止させないので、スイッチングレギュレータからシリーズレギュレータに動作を切り替えたときに、シリーズレギュレータが起動するまでの時間を短くすることができ、出力電圧ＶＯＵＴを速やかに安定させることが可能となる。   Next, the operation of each functional unit when the series regulator 11 and the switching regulator 10 are switched will be described in detail with reference to FIG. FIG. 5 is a diagram illustrating a timing chart when the operations of the series regulator 11 and the switching regulator 10 are switched. In the figure, it is assumed that the power supply device 1 is operating in an operation mode (hereinafter referred to as SWREG mode) in which voltage can be supplied by the switching regulator 10 in the initial state at time t0. In this state, when the switching control unit 14 sets the enable signals EN1, EN2, and EN3 to, for example, a high level, the error amplifier 101, the PWM comparator 102, and the driver circuit 104 in the switching regulator 10 are activated, and the PWM comparator 102 Is supplied with a periodic signal VP. Thereby, the voltage output by the switching regulator 10 is enabled. At this time, the switch circuit SW1 is turned off by the control signal CS1, and the pre-bias voltage VB1 is not supplied to the phase compensation capacitor CC1 of the error amplifier 101. On the other hand, the voltage output from the series regulator 11 is stopped because the switching control unit 14 sets the enable signal EN5 to, for example, a low level so that the output transistor circuit 112 is deactivated. Further, when the switching control unit 14 turns on the switch circuit SW3 of the pre-bias circuit 13 by the control signal CS3, the pre-bias voltage VB2 is supplied to the phase compensation capacitor CC2 of the error amplifier 111. Thereby, even when the control loop of the series regulator 11 is not closed, the bias state of the phase compensation capacitor CC2 is maintained. At this time, the error amplifier 111 is activated when the switching control unit 14 sets the enable signal EN4 to a high level, for example, but the inverting input terminal (− terminal) of the error amplifier 111 is set to the node REF by the control signal CS2. Since the connection is made, the output voltage of the error amplifier 111 is the same level as when the control loop of the series regulator 11 is closed. Thereby, there is no possibility of adversely affecting the pre-bias state of the phase compensation capacitor CC2 without stopping the operation of the error amplifier 111. In addition, since the error amplifier 111 is not stopped during the operation of the switching regulator 10, when the operation is switched from the switching regulator to the series regulator, the time until the series regulator is activated can be shortened, and the output voltage VOUT can be quickly increased. It is possible to stabilize.

その後、時刻ｔ１において、シリーズレギュレータ１０による電圧供給を可能とする動作モード（以下、ＬＤＯモードと称する。）がモード切替信号ＭＯＤによって指示されると、切替制御部１４は、イネーブル信号ＥＮ０〜ＥＮ３を例えばローレベルにすることにより、発振回路１０５、エラーアンプ１０１、ＰＷＭコンパレータ１０２、及びドライバ回路１０４を非活性化する。これにより、スイッチングレギュレータ１０による電圧出力が停止される。また、切替制御部１４は、イネーブル信号ＥＮ４のハイレベル状態を維持しながらイネーブル信号ＥＮ５をハイレベルにするとともに、制御信号ＣＳ２によってエラーアンプ１１１の反転入力端子をノードＳＥＮに接続することにより、シリーズレギュレータ１１の制御ループを閉じる。また、切替制御部１４は、制御信号ＣＳ３によってスイッチ回路ＳＷ３をオフ状態にすることにより、エラーアンプ１１１の位相補償容量ＣＣ２に対するプリバイアス電圧ＶＢ２は供給を停止する。これにより、シリーズレギュレータ１１による電圧出力が可能にされる。このとき、エラーアンプ１１１の位相補償容量ＣＣ２に供給されていたバイアス電圧ＶＢ２により、エラーアンプ１１１の出力ノードＥＯ２がシリーズレギュレータ１１の制御ループが閉じて安定したときと同程度のバイアス状態からエラーアンプ１１１の動作が開始される。これにより、出力トランジスタ回路１１２における入力段のＭＯＳトランジスタＭＮ１は、シリーズレギュレータ１１による電圧出力が安定したときと同程度のバイアス状態から動作が開始されるので、スイッチングレギュレータ１０からシリーズレギュレータ１１に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。   After that, at time t1, when an operation mode (hereinafter referred to as LDO mode) that enables voltage supply by the series regulator 10 is instructed by the mode switching signal MOD, the switching control unit 14 sends the enable signals EN0 to EN3. For example, the oscillation circuit 105, the error amplifier 101, the PWM comparator 102, and the driver circuit 104 are inactivated by setting to a low level. Thereby, the voltage output by the switching regulator 10 is stopped. Further, the switching control unit 14 sets the enable signal EN5 to the high level while maintaining the high level state of the enable signal EN4, and connects the inverting input terminal of the error amplifier 111 to the node SEN by the control signal CS2. The control loop of the regulator 11 is closed. Further, the switching control unit 14 turns off the switch circuit SW3 by the control signal CS3, thereby stopping the supply of the pre-bias voltage VB2 to the phase compensation capacitor CC2 of the error amplifier 111. Thereby, voltage output by the series regulator 11 is enabled. At this time, the bias voltage VB2 supplied to the phase compensation capacitor CC2 of the error amplifier 111 causes the output node EO2 of the error amplifier 111 to start from the same bias state as when the control loop of the series regulator 11 is closed and stabilized. The operation 111 is started. As a result, the operation of the MOS transistor MN1 in the input stage in the output transistor circuit 112 is started from the same bias state as when the voltage output by the series regulator 11 is stabilized. Variations in the output voltage VOUT when switching can be suppressed.

その後の時刻ｔ２において、モード切替信号ＭＯＤによりＳＷＲＥＧモードが指示されると、切替制御部１４は先ず、イネーブル信号ＥＮ０をハイレベルにすることにより発振回路１０５を活性化させる。また、切替制御部１４が制御信号ＣＳ１によってスイッチ回路ＳＷ１をオン状態にすることにより、エラーアンプ１０１の位相補償容量ＣＣ１にプリバイアス電圧ＶＢ１が供給される。これにより、エラーアンプ１０１の出力ノードＥＯ１は、スイッチングレギュレータ１０の制御ループが閉じたときと同程度の電圧にされる。その後、所定の時間が経過した時刻ｔ３において、切替制御部１４は、イネーブル信号ＥＮ５をローレベルにすることにより出力トランジスタ回路１１２を非活性化するとともに、制御信号ＣＳ２によってエラーアンプ１１１の反転入力端子をノードＲＥＦに接続させることにより、シリーズレギュレータ１１による電圧出力を停止させる。また、切替制御部１４は、イネーブル信号ＥＮ０〜ＥＮ３を例えばハイレベルにすることによりエラーアンプ１０１、ＰＷＭコンパレータ１０２、及びドライバ回路１０４を活性化させるとともに、制御信号ＣＳ１によってスイッチ回路ＳＷ１をオフ状態にすることにより、位相補償容量ＣＣ１に対するプリバイアス電圧ＶＢ１の供給を停止させる。これにより、スイッチングレギュレータ１０による電圧出力が可能にされる。このとき、エラーアンプ１０１の位相補償容量ＣＣ１に供給されていたバイアス電圧ＶＢ１により、エラーアンプ１０１の出力ノードＥＯ１がスイッチングレギュレータ１０の制御ループが閉じて安定したときと同程度の電圧になった状態から、エラーアンプ１０１の動作が開始される。これにより、ＰＷＭコンパレータ１０２は、スイッチングレギュレータ１０の制御ループが閉じて安定したときと同程度のパルス幅の信号ＰＷＭを出力するから、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。   At the subsequent time t2, when the SWREG mode is instructed by the mode switching signal MOD, the switching control unit 14 first activates the oscillation circuit 105 by setting the enable signal EN0 to a high level. Further, when the switching control unit 14 turns on the switch circuit SW1 by the control signal CS1, the pre-bias voltage VB1 is supplied to the phase compensation capacitor CC1 of the error amplifier 101. As a result, the output node EO1 of the error amplifier 101 is set to the same voltage as when the control loop of the switching regulator 10 is closed. After that, at a time t3 when a predetermined time has elapsed, the switching control unit 14 deactivates the output transistor circuit 112 by setting the enable signal EN5 to a low level, and the inverting input terminal of the error amplifier 111 by the control signal CS2. Is connected to the node REF to stop the voltage output by the series regulator 11. In addition, the switching control unit 14 activates the error amplifier 101, the PWM comparator 102, and the driver circuit 104 by setting the enable signals EN0 to EN3 to, for example, a high level, and turns off the switch circuit SW1 by the control signal CS1. By doing so, the supply of the pre-bias voltage VB1 to the phase compensation capacitor CC1 is stopped. Thereby, the voltage output by the switching regulator 10 is enabled. At this time, the bias voltage VB1 supplied to the phase compensation capacitor CC1 of the error amplifier 101 causes the output node EO1 of the error amplifier 101 to have a voltage comparable to that when the control loop of the switching regulator 10 is closed and stabilized. Thus, the operation of the error amplifier 101 is started. As a result, the PWM comparator 102 outputs a signal PWM having a pulse width comparable to that when the control loop of the switching regulator 10 is closed and stabilized, and therefore the output voltage VOUT when the operation is switched from the series regulator 11 to the switching regulator 10. Fluctuations can be suppressed.

以上、実施の形態１に係る電源装置１によれば、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。また、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作を切り替えるときには、エラーアンプ１０１の帰還ループを開いた状態で位相補償容量ＣＣ１のプリバイアスを行うので、シリーズレギュレータ１１の動作中にスイッチングレギュレータ１０におけるエラーアンプ１０１やＰＷＭコンパレータ１０２等を動作させる必要はない。すなわち、従来のようにスイッチングレギュレータとシリーズレギュレータをオーバーラップさせて動作させる期間を設けたり、シリーズレギュレータの動作中にスイッチングレギュレータのエラーアンプを通常制御ループとは別の制御ループで動作させたりする必要はないから、レギュレータを切り替えるための制御が容易となり、電源装置の消費電流の低減も期待できる。   As described above, according to the power supply device 1 according to the first embodiment, it is possible to suppress fluctuations in the output voltage VOUT when the operations of the series regulator 11 and the switching regulator 10 are switched. Further, when switching the operation from the series regulator 11 to the switching regulator 10, the phase compensation capacitor CC1 is pre-biased with the feedback loop of the error amplifier 101 open, so that the error amplifier in the switching regulator 10 during the operation of the series regulator 11 There is no need to operate 101, the PWM comparator 102, or the like. In other words, it is necessary to provide a period in which the switching regulator and the series regulator are overlapped as before, or to operate the error amplifier of the switching regulator in a control loop different from the normal control loop during the series regulator operation. Therefore, control for switching the regulator becomes easy, and a reduction in current consumption of the power supply device can be expected.

≪実施の形態２≫
実施の形態１では、スイッチングレギュレータの動作中にシリーズレギュレータの位相補償容量をプリバイアスする構成を例示したが、本実施の形態では、シリーズレギュレータの出力をシリーズレギュレータのエラーアンプの反転入力端子に接続することで、スイッチングレギュレータの動作中にシリーズレギュレータのエラーアンプの出力電圧を安定させる構成を例示する。 << Embodiment 2 >>
In the first embodiment, the configuration in which the phase compensation capacitance of the series regulator is pre-biased during the operation of the switching regulator is exemplified. However, in this embodiment, the output of the series regulator is connected to the inverting input terminal of the error amplifier of the series regulator. Thus, a configuration for stabilizing the output voltage of the error amplifier of the series regulator during the operation of the switching regulator is illustrated.

図６に実施の形態２に係る電源装置を例示する。同図における電源装置２において、電源装置１と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置２では、シリーズレギュレータのプリバイアス回路１３が不要とされる。電源装置２におけるシリーズレギュレータ２１は、エラーアンプ１１１の反転入力端子の接続先を、ノードＳＥＮと出力トランジスタ回路１１２の出力ノードＯＵＴ＿ＬＤＯの間で切り替えるためのスイッチ回路ＳＷ４を備える。スイッチ回路ＳＷ４による接続ノードの切り替えは切替制御部２４から出力される制御信号ＣＳ４によって制御される。更に、シリーズレギュレータ２１は、出力トランジスタ回路１１２の出力ノードＯＵＴ＿ＬＤＯと出力端子ＯＵＴとの間に設けられたスイッチ回路ＳＷ５を備える。スイッチ回路ＳＷ５のオン・オフは、制御信号ＣＳ５によって切替可能にされる。   FIG. 6 illustrates a power supply device according to the second embodiment. In the power supply device 2 in the figure, the same components as those of the power supply device 1 are denoted by the same reference numerals, and detailed description thereof is omitted. In the power supply device 2 shown in the figure, the pre-bias circuit 13 of the series regulator is unnecessary. The series regulator 21 in the power supply device 2 includes a switch circuit SW4 for switching the connection destination of the inverting input terminal of the error amplifier 111 between the node SEN and the output node OUT_LDO of the output transistor circuit 112. Switching of connection nodes by the switch circuit SW4 is controlled by a control signal CS4 output from the switching control unit 24. The series regulator 21 further includes a switch circuit SW5 provided between the output node OUT_LDO of the output transistor circuit 112 and the output terminal OUT. The switch circuit SW5 can be turned on / off by a control signal CS5.

図７に、電源装置２におけるレギュレータの動作の切り替わり時のタイミングチャートを例示する。同図では、時刻ｔ０の初期状態において、電源装置１がＳＷＲＥＧモードで動作しているものとする。この状態では、スイッチングレギュレータ１０における各機能部は、前述の図５と同様に制御される。他方、シリーズレギュレータ２１における各機能部は以下のように制御される。切替制御部２４が、制御信号ＣＳ５によってスイッチ回路ＳＷ５をオフ状態にすることよって出力トランジスタ回路１１２を非活性化する。これにより、シリーズレギュレータ２１の電圧出力が停止される。また、切替制御部２４が制御信号ＣＳ４によってエラーアンプ１１１の反転入力端子をノードＯＵＴ＿ＬＤＯに接続させる。このとき、切替制御部２４はイネーブル信号ＥＮ４、ＥＮ５を例えばハイレベルに維持することによって、エラーアンプ１１１及び出力トランジスタ回路１１２の活性状態を維持する。これにより、出力トランジスタ回路１１２の出力ノードＯＵＴ＿ＬＤＯの電圧が基準電圧ＶＲＥＦと等しくなるように制御される。すなわち、シリーズレギュレータ２１のエラーアンプ１１１の反転入力端子の電圧が基準電圧ＶＲＥＦと等しくなるように制御される。これにより、シリーズレギュレータ２１による電圧出力が停止した状態においても、シリーズレギュレータ２１のエラーアンプ１１１の出力電圧は、シリーズレギュレータ１１の制御ループが閉じているときと同程度の電圧となる。これにより、プリバイアス回路を別途用意しなくても、プリバイアス回路によって位相補償容量ＣＣ２をプリバイアスした場合と同様の効果が得られる。   FIG. 7 illustrates a timing chart when the operation of the regulator in the power supply device 2 is switched. In the figure, it is assumed that the power supply apparatus 1 is operating in the SWREG mode in the initial state at time t0. In this state, each functional unit in the switching regulator 10 is controlled in the same manner as in FIG. On the other hand, each functional unit in the series regulator 21 is controlled as follows. The switching control unit 24 deactivates the output transistor circuit 112 by turning off the switch circuit SW5 by the control signal CS5. Thereby, the voltage output of the series regulator 21 is stopped. Further, the switching control unit 24 connects the inverting input terminal of the error amplifier 111 to the node OUT_LDO by the control signal CS4. At this time, the switching control unit 24 maintains the active states of the error amplifier 111 and the output transistor circuit 112 by maintaining the enable signals EN4 and EN5 at, for example, a high level. Thereby, the voltage of the output node OUT_LDO of the output transistor circuit 112 is controlled to be equal to the reference voltage VREF. That is, the voltage at the inverting input terminal of the error amplifier 111 of the series regulator 21 is controlled to be equal to the reference voltage VREF. As a result, even when the voltage output by the series regulator 21 is stopped, the output voltage of the error amplifier 111 of the series regulator 21 is the same level as when the control loop of the series regulator 11 is closed. Accordingly, the same effect as that obtained when the phase compensation capacitor CC2 is pre-biased by the pre-bias circuit can be obtained without preparing a pre-bias circuit separately.

その後の時刻ｔ１において、モード切替信号ＭＯＤによりＬＤＯモードが指示されると、切替制御部２４は前述の図５と同様の手順でイネーブル信号ＥＮ０〜ＥＮ３等を制御することにより、スイッチングレギュレータ１０による電圧出力を停止させる。また、切替制御部２４は、イネーブル信号ＥＮ４、ＥＮ５のハイレベル状態を維持しながら、制御信号ＣＳ４によってエラーアンプ１１１の反転入力端子をノードＳＥＮに接続させるとともに、制御信号ＣＳ５によってスイッチ回路ＳＷ５をオン状態にする。これにより、シリーズレギュレータ２１による電圧出力が可能にされる。このとき、エラーアンプ１１１の出力ノードＥＯ２がシリーズレギュレータ２１の制御ループが閉じて安定したときと同程度の電圧になった状態から、エラーアンプ１１１の動作が開始される。これにより、出力トランジスタ回路１１２における入力段のＭＯＳトランジスタＭＮ１は、シリーズレギュレータ１１が安定したときと同程度のバイアス状態から動作が開始されるので、スイッチングレギュレータ１０からシリーズレギュレータ１１に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。   At time t1, when the LDO mode is instructed by the mode switching signal MOD, the switching control unit 24 controls the enable signals EN0 to EN3 and the like in the same procedure as in FIG. Stop output. Further, the switching control unit 24 connects the inverting input terminal of the error amplifier 111 to the node SEN by the control signal CS4 while maintaining the high level state of the enable signals EN4 and EN5, and turns on the switch circuit SW5 by the control signal CS5. Put it in a state. Thereby, voltage output by the series regulator 21 is enabled. At this time, the operation of the error amplifier 111 is started from a state in which the output node EO2 of the error amplifier 111 becomes the same voltage as when the control loop of the series regulator 21 is closed and stabilized. As a result, the operation of the MOS transistor MN1 at the input stage in the output transistor circuit 112 starts from the same bias state as when the series regulator 11 is stabilized, and therefore, when the operation is switched from the switching regulator 10 to the series regulator 11. Variations in the output voltage VOUT can be suppressed.

その後の時刻ｔ２において、モード切替信号ＭＯＤにより電源装置１に対してＳＷＲＥＧモードが指示されると、切替制御部２４は前述の図５と同様の手順でイネーブル信号ＥＮ０〜ＥＮ３等を制御することにより、所定の時間が経過した時刻ｔ３においてスイッチングレギュレータ１０による電圧出力を可能にする。また、切替制御部２４は、時刻ｔ３において、制御信号ＣＳ４によってエラーアンプ１１１の反転入力端子をノードＯＵＴ＿ＬＤＯに接続させるとともに、制御信号ＣＳ５によってスイッチ回路ＳＷ５をオフ状態にすることにより、シリーズレギュレータ２１による電圧出力を停止させる。   After that, when the SWREG mode is instructed to the power supply device 1 by the mode switching signal MOD at time t2, the switching control unit 24 controls the enable signals EN0 to EN3 and the like in the same procedure as in FIG. The voltage output by the switching regulator 10 is enabled at time t3 when a predetermined time has elapsed. Further, at time t3, the switching control unit 24 connects the inverting input terminal of the error amplifier 111 to the node OUT_LDO by the control signal CS4 and turns off the switch circuit SW5 by the control signal CS5, thereby causing the series regulator 21 to Stop voltage output.

以上、実施の形態２に係る電源装置２によれば、電源装置１と同様に、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。また、シリーズレギュレータの位相補償容量ＣＣ２をプリバイアスするためのプリバイアス回路が不要となるから、電源装置２の回路規模をより小さくすることができる。   As described above, according to the power supply device 2 according to the second embodiment, similarly to the power supply device 1, it is possible to suppress fluctuations in the output voltage VOUT when the operations of the series regulator 11 and the switching regulator 10 are switched. In addition, since a pre-bias circuit for pre-biasing the phase compensation capacitor CC2 of the series regulator is not required, the circuit scale of the power supply device 2 can be further reduced.

≪実施の形態３≫
実施の形態１では、スイッチングレギュレータにおけるエラーアンプの出力ノードとグラウンドノードとの間に接続された位相補償容量をプリバイアスする構成を例示したが、本実施の形態では、スイッチングレギュレータにおけるエラーアンプの出力ノードと反転入力端子との間に接続された位相補償容量をプリバイアスする構成を例示する。 << Embodiment 3 >>
In the first embodiment, the configuration in which the phase compensation capacitor connected between the output node of the error amplifier in the switching regulator and the ground node is pre-biased is exemplified. However, in the present embodiment, the output of the error amplifier in the switching regulator is illustrated. A configuration for pre-biasing a phase compensation capacitor connected between a node and an inverting input terminal is illustrated.

図８に実施の形態３に係る電源装置を例示する。同図における電源装置３において、電源装置１、２と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置３では、スイッチングレギュレータ３０におけるエラーアンプ３０１はオペアンプ構成とされ、エラーアンプ３０１の出力端子とエラーアンプ３０１の反転入力端子（−端子）との間に位相補償回路３０３が接続される。位相補償回路３０３は、例えば、エラーアンプ３０１の出力端子とエラーアンプ３０１の反転入力端子との間に直列接続された抵抗ＲＣ３と位相補償容量ＣＣ３とから構成される。エラーアンプ３０１の出力端子とノードＥＯ１との間にはスイッチ回路ＳＷ６が接続され、例えばエラーアンプ３０１と同様にイネーブル信号ＥＮ１によってオン・オフが制御される。   FIG. 8 illustrates a power supply device according to the third embodiment. In the power supply device 3 in the figure, the same components as those of the power supply devices 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted. In the power supply device 3 shown in the figure, the error amplifier 301 in the switching regulator 30 has an operational amplifier configuration, and a phase compensation circuit 303 is provided between the output terminal of the error amplifier 301 and the inverting input terminal (−terminal) of the error amplifier 301. Connected. The phase compensation circuit 303 includes, for example, a resistor RC3 and a phase compensation capacitor CC3 connected in series between the output terminal of the error amplifier 301 and the inverting input terminal of the error amplifier 301. A switch circuit SW6 is connected between the output terminal of the error amplifier 301 and the node EO1, and on / off is controlled by an enable signal EN1 as in the error amplifier 301, for example.

プリバイアス回路３２は、シリーズレギュレータ１１によって出力電圧ＶＯＵＴが生成されているときにも、位相補償容量ＣＣ３がスイッチングレギュレータ１０の制御ループが閉じているとき（スイッチングレギュレータ３０によって出力電圧ＶＯＵＴが安定供給されているとき）と同じバイアス状態になるように、位相補償容量ＣＣ３に対する電圧ＶＢ３の供給が可能にされる。プリバイアス回路３２は、実施の形態１におけるプリバイアス回路１２による電圧ＶＢ１と同様の生成原理によって電圧ＶＢ３を生成することが可能であるが、位相補償容量ＣＣ３のバイアス電圧の基準ノードがグラウンドノードではなくノードＳＥＮとなるため、この点を考慮して電圧ＶＢ３を生成する必要がある。   Even when the output voltage VOUT is generated by the series regulator 11, the pre-bias circuit 32 has the phase compensation capacitor CC3 closed when the control loop of the switching regulator 10 is closed (the output voltage VOUT is stably supplied by the switching regulator 30). So that the voltage VB3 can be supplied to the phase compensation capacitor CC3. The pre-bias circuit 32 can generate the voltage VB3 by the same generation principle as the voltage VB1 by the pre-bias circuit 12 in the first embodiment, but the reference node of the bias voltage of the phase compensation capacitor CC3 is the ground node. Therefore, it is necessary to generate the voltage VB3 in consideration of this point.

切替制御部１４によるスイッチングレギュレータ３０及びシリーズレギュレータ１１の制御方法は、前述の図５と同様である。ただし、位相補償容量ＣＣ３をプリバイアスするときには、イネーブル信号ＥＮ１によってスイッチ回路ＳＷ６をオフ状態にすることにより、出力ノードＥＯ１をハイインピーダンス状態にする。これによれば、電源装置１と同様に、位相補償容量ＣＣ３をプリバイアスすることができる。   The control method of the switching regulator 30 and the series regulator 11 by the switching control unit 14 is the same as that in FIG. However, when pre-biasing the phase compensation capacitor CC3, the output node EO1 is brought into a high impedance state by turning off the switch circuit SW6 by the enable signal EN1. According to this, like the power supply device 1, the phase compensation capacitor CC3 can be pre-biased.

以上、実施の形態３に係る電源装置３によれば、電源装置１と同様に、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。   As described above, according to the power supply device 3 according to the third embodiment, similarly to the power supply device 1, it is possible to suppress fluctuations in the output voltage VOUT when the operations of the series regulator 11 and the switching regulator 10 are switched.

≪実施の形態４≫
実施の形態１では、シリーズレギュレータにおけるエラーアンプの出力ノードとグラウンドノードの間に接続された位相補償容量をプリバイアスする構成を例示したが、本実施の形態では、シリーズレギュレータの位相補償容量を出力電圧の検出用抵抗と並列に接続した場合の構成を例示する。 << Embodiment 4 >>
In the first embodiment, the configuration in which the phase compensation capacitor connected between the output node and the ground node of the error amplifier in the series regulator is pre-biased is exemplified. However, in this embodiment, the phase compensation capacitor of the series regulator is output. A configuration when connected in parallel with a voltage detection resistor is illustrated.

図９に実施の形態４に係る電源装置を例示する。同図に示される電源装置４において、電源装置１乃至３と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置４におけるシリーズレギュレータ２１は、エラーアンプ１１１の反転入力端子の接続先を切り替えるスイッチ回路が取り除かれ、当該反転入力端子は直接ノードＳＥＮに接続される。シリーズレギュレータ４１の位相補償容量ＣＣ４は、出力電圧ＶＯＵＴの検出用の抵抗Ｒｘと並列に接続される。   FIG. 9 illustrates a power supply device according to the fourth embodiment. In the power supply device 4 shown in the figure, the same components as those of the power supply devices 1 to 3 are denoted by the same reference numerals, and detailed description thereof is omitted. In the series regulator 21 in the power supply device 4 shown in the figure, the switch circuit for switching the connection destination of the inverting input terminal of the error amplifier 111 is removed, and the inverting input terminal is directly connected to the node SEN. The phase compensation capacitor CC4 of the series regulator 41 is connected in parallel with the resistor Rx for detecting the output voltage VOUT.

切替制御部４４によるスイッチングレギュレータ１０側の制御方法は、前述の図５と同様である。切替制御部４４によるシリーズレギュレータ４１の制御は、イネーブル信号ＥＮ４、ＥＮ５によって行われる。具体的には、切替制御部４４は、図５と同様にモード切替信号ＭＯＤに関わらずイネーブル信号ＥＮ４をハイレベルに維持することによりエラーアンプ１１１の活性状態を維持しつつ、イネーブル信号ＥＮ５を切り替えることによりシリーズレギュレータ４１による電圧の出力と停止を制御する。これによれば、スイッチングレギュレータ１０による電圧出力が行われている場合においてもシリーズレギュレータ４１の位相補償容量ＣＣ４はシリーズレギュレータレギュレータ１０の制御ループが閉じて安定したときと同程度のバイアス状態となるので、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。   The control method on the switching regulator 10 side by the switching control unit 44 is the same as that in FIG. Control of the series regulator 41 by the switching control unit 44 is performed by enable signals EN4 and EN5. Specifically, the switching control unit 44 switches the enable signal EN5 while maintaining the active state of the error amplifier 111 by maintaining the enable signal EN4 at a high level regardless of the mode switching signal MOD as in FIG. Thus, the output and stop of the voltage by the series regulator 41 are controlled. According to this, even when the voltage output by the switching regulator 10 is being performed, the phase compensation capacitor CC4 of the series regulator 41 is in the same bias state as when the control loop of the series regulator regulator 10 is closed and stabilized. The fluctuation of the output voltage VOUT when the operation is switched from the series regulator 11 to the switching regulator 10 can be suppressed.

これによれば、電源装置１と同様に、シリーズレギュレータ１１とスイッチングレギュレータ１０の動作を切り替えるときの出力電圧ＶＯＵＴの変動を抑えることができる。また、シリーズレギュレータの位相補償容量をプリバイアスするための回路が不要となり、回路規模をより小さくすることができる。   According to this, similarly to the power supply device 1, fluctuations in the output voltage VOUT when switching the operation of the series regulator 11 and the switching regulator 10 can be suppressed. In addition, a circuit for pre-biasing the phase compensation capacitance of the series regulator is not required, and the circuit scale can be further reduced.

≪実施の形態５≫
実施の形態１では、電圧帰還方式のスイッチングレギュレータの位相補償容量をプリバイアスする構成を例示したが、実施の形態５では、電流帰還方式のスイッチングレギュレータの位相補償容量をプリバイアスする構成を例示する。 << Embodiment 5 >>
In the first embodiment, the configuration for pre-biasing the phase compensation capacitance of the voltage feedback switching regulator is illustrated. In the fifth embodiment, the configuration for pre-biasing the phase compensation capacitance of the current feedback switching regulator is illustrated. .

図１０に実施の形態５に係る電源装置を例示する。同図に示される電源装置５において、電源装置１乃至４と同一構成要素には同一の符号を付してその詳細な説明を省略する。同図に示される電源装置５におけるスイッチングレギュレータ５０は、電流帰還方式のＤＣ−ＤＣコンバータを構成する。具体的にスイッチングレギュレータ５０は、電圧帰還型のスイッチングレギュレータ１０の機能部に加えて、電流センスアンプ５０１、電流検出用の抵抗ＲＳ、及びその他の図示されないスロープ補償回路等を含んで構成される。電流検出用の抵抗ＲＳは、インダクタＬと直列に接続され、インダクタＬに流れる電流を検出する。電流センスアンプ５０１は、電流検出用の抵抗ＲＳの両端の電圧を増幅することにより検出信号ＶＳを生成する。電流センスアンプ５０１によって生成された検出信号ＶＳは、図示されないスロープ補償回路によってスロープ補償が施されて、ＰＷＭコンパレータ１０２の反転入力端子に供給される。ＰＷＭコンパレータ１０２は、検出信号ＶＳとエラーアンプ１０１の出力ノードＥＯ１の電圧とを比較し、比較結果に応じたパルスを生成する。   FIG. 10 illustrates a power supply device according to the fifth embodiment. In the power supply device 5 shown in the figure, the same components as those of the power supply devices 1 to 4 are denoted by the same reference numerals, and detailed description thereof is omitted. The switching regulator 50 in the power supply device 5 shown in the figure constitutes a current feedback type DC-DC converter. Specifically, the switching regulator 50 includes a current sense amplifier 501, a current detection resistor RS, other slope compensation circuits (not shown), and the like in addition to the functional units of the voltage feedback switching regulator 10. The current detection resistor RS is connected in series with the inductor L and detects a current flowing through the inductor L. The current sense amplifier 501 generates the detection signal VS by amplifying the voltage across the current detection resistor RS. The detection signal VS generated by the current sense amplifier 501 is subjected to slope compensation by a slope compensation circuit (not shown) and supplied to the inverting input terminal of the PWM comparator 102. The PWM comparator 102 compares the detection signal VS with the voltage of the output node EO1 of the error amplifier 101, and generates a pulse corresponding to the comparison result.

電流センスアンプ５０１によって生成される検出信号ＶＳのピーク値ＶＳ＿ｐｅａｋは、例えば、下記（式５）によって近似される。ここで、Ｇａは電流センスアンプ５０１のゲインであり、ＩＯＵＴは負荷８に供給される負荷電流であり、ＬはインダクタンスＬの大きさであり、Ｔｓはスイッチング周期であり、Ｖｂｉaｓは電流センスアンプ５０１の出力ＤＣバイアス電圧である。また、Ｖｓｌｏｐｅはスロープ補償回路のスロープ電圧である。   The peak value VS_peak of the detection signal VS generated by the current sense amplifier 501 is approximated by, for example, (Equation 5) below. Here, Ga is the gain of the current sense amplifier 501, IOUT is the load current supplied to the load 8, L is the magnitude of the inductance L, Ts is the switching period, and Vbias is the current sense amplifier 501. Output DC bias voltage. Vslope is the slope voltage of the slope compensation circuit.

Figure 2014128038
Figure 2014128038

プリバイアス回路５２は、位相補償回路ＣＣ１に供給するプリバイアス電圧ＶＢ５を生成する。具体的には、電源装置５の動作をシリーズレギュレータ１１からスイッチングレギュレータ５０に切り替えたときに負荷８に供給される負荷電流ＩＯＵＴの大きさに応じて決定される検出信号ＶＳのピーク値ＶＳ＿ｐｅａｋと等しくなるようなプリバイアス電圧ＶＢ５を生成する。その他の制御は、実施の形態１と同様にすることで、シリーズレギュレータ１１からスイッチングレギュレータ１０に動作が切り替わるときの出力電圧ＶＯＵＴの変動を抑えることができる。   The pre-bias circuit 52 generates a pre-bias voltage VB5 to be supplied to the phase compensation circuit CC1. Specifically, when the operation of the power supply device 5 is switched from the series regulator 11 to the switching regulator 50, it is equal to the peak value VS_peak of the detection signal VS determined according to the magnitude of the load current IOUT supplied to the load 8. Such a pre-bias voltage VB5 is generated. Other control can be performed in the same manner as in the first embodiment, so that fluctuations in the output voltage VOUT when the operation is switched from the series regulator 11 to the switching regulator 10 can be suppressed.

以上、実施の形態５に係る電源装置５によれば、電圧帰還方式のスイッチングレギュレータを備える電源装置１と同様に、電流帰還方式のスイッチングレギュレータを備える電源装置においても、シリーズレギュレータとスイッチングレギュレータの動作を切り替えるときの出力電圧の変動を抑えることができる。   As described above, according to the power supply device 5 according to the fifth embodiment, the operation of the series regulator and the switching regulator is performed in the power supply device including the current feedback switching regulator as well as the power supply device 1 including the voltage feedback switching regulator. The fluctuation of the output voltage when switching the can be suppressed.

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.

例えば、シリーズレギュレータとスイッチングレギュレータの動作を切り替える際の各機能部の切り替えタイミングは、図５や図７に示されるタイミングに限定されない。すなわち、シリーズレギュレータとスイッチングレギュレータの動作を切り替える際には、２つのレギュレータの出力が切り替わる前の段階で位相補償容量ＣＣ１やＣＣ２等がバイアスされていれば良く、イネーブル信号ＥＮ０〜ＥＮ５等の切り替わりタイミングは種々の変更が可能である。   For example, the switching timing of each functional unit when switching the operation of the series regulator and the switching regulator is not limited to the timing shown in FIG. 5 and FIG. That is, when switching between the operation of the series regulator and the switching regulator, the phase compensation capacitors CC1, CC2, etc. need only be biased before the output of the two regulators is switched, and the switching timing of the enable signals EN0-EN5 etc. Various modifications are possible.

また、プリバイアス回路１２における電圧発生回路１２１の構成として図４を例示したが、必ずしもこの構成に限られない。例えば、さらに低消費電流にするため、イネーブル信号によって電圧発生回路１２１の活性・非活性を制御可能な構成にしても良い。すなわち、図５や図７における時刻ｔ２からｔ３までの期間だけ電圧発生回路１２１による電流Ｉｃの生成を可能にし、それ以外の期間は電圧発生回路１２１の動作を停止させるように制御しても良い。   4 illustrates the configuration of the voltage generation circuit 121 in the pre-bias circuit 12, but the configuration is not necessarily limited thereto. For example, in order to further reduce the current consumption, the activation / deactivation of the voltage generation circuit 121 may be controlled by the enable signal. That is, control may be performed so that the voltage generation circuit 121 can generate the current Ic only during the period from time t2 to time t3 in FIGS. 5 and 7, and the operation of the voltage generation circuit 121 is stopped during other periods. .

周期信号ＶＰは三角波に限られず、例えば鋸波であっても良い。この場合、鋸波の振幅を考慮してプリバイアス電圧ＶＢ１を生成する必要がある。   The periodic signal VP is not limited to a triangular wave, and may be a sawtooth wave, for example. In this case, it is necessary to generate the pre-bias voltage VB1 in consideration of the amplitude of the sawtooth wave.

実施の形態１乃至５において、１チップの半導体装置で実現される範囲として、参照符号１００、２００、３００、４００、５００を例示したが、必ずしも上記の範囲に限定されるものではない。例えば、スイッチングレギュレータのハイサイドトランジスタＨＴＲ及びローサイドトランジスタＬＴＲを電源ＩＣとは別のＩＣとして構成しても良い。   In the first to fifth embodiments, the reference numerals 100, 200, 300, 400, and 500 are exemplified as the range realized by a one-chip semiconductor device, but the range is not necessarily limited to the above range. For example, the high-side transistor HTR and the low-side transistor LTR of the switching regulator may be configured as an IC different from the power supply IC.

１ 電源装置
８ 負荷
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＩＮ 入力端子
ＯＵＴ 出力端子
１０ スイッチングレギュレータ
１１ シリーズレギュレータ
１２、１３ プリバイアス回路
１４ 切替制御部
Ｒｘ、Ｒｙ 出力電圧ＶＯＵＴの検出用抵抗
ＳＥＮ、ＲＥＦ、ＥＯ１、ＥＯ２ ノード
ＶＲＥＦ 基準電圧
１００ 半導体装置
１０１、１１１ エラーアンプ
１０２ ＰＷＭコンパレータ
１１２ 出力トランジスタ回路
１０３、１１３ 位相補償回路
ＲＣ１、ＲＣ２ 位相補償用の抵抗
ＣＣ１、ＣＣ２ 位相補償容量
１０４ ドライバ回路
１０４１ プリドライバ回路
ＨＴＲ ハイサイドトランジスタ
ＬＴＲ ローサイドトランジスタ
１０５ 発振回路
Ｌ インダクタ
ＣＯＵＴ 出力容量
ＭＯＤ モード切替信号
ＥＮ０〜ＥＮ５ イネーブル信号
ＣＳ１〜ＣＳ３ 制御信号
ＶＰ 周期信号
ＳＷ１〜ＳＷ３ スイッチ回路
ＶＢ１、ＶＢ２ プリバイアス電圧
ＭＮ１〜ＭＮ６ Ｎチャネル型のＭＯＳトランジスタ
ＭＰ１〜ＭＰ６ Ｐチャネル型のＭＯＳトランジスタ
１１２０ スイッチ回路
１２１、１３１ 電圧発生回路
１２２、１３２ 電流源回路
Ｖ１ 三角波のボトム電圧
Ｖ２ 三角波の振幅
１２２ 定電流源
Ｉ１、Ｉ２、Ｉ３、Ｉｃ 電流
Ｒ１〜Ｒ３ 抵抗
２ 電源装置
２００ 半導体装置
２１ シリーズレギュレータ
ＯＵＴ＿ＬＤＯ ノード
ＳＷ４、ＳＷ５ スイッチ回路
２４ 切替制御部
３ 電源装置
３００ 半導体装置
３０ スイッチングレギュレータ
３０１ エラーアンプ
ＳＷ６ スイッチ回路
３０３ 位相補償回路
ＲＣ３ 位相補償用の抵抗
ＣＣ３ 位相補償容量
３２ プリバイアス回路
ＶＢ３ プリバイアス電圧
４ 電源装置
４００ 半導体装置
４１ シリーズレギュレータ
４４ 切替制御部
ＣＣ４ 位相補償容量
５ 電源装置
５００ 半導体装置
５０ スイッチングレギュレータ
５０１ 電流センスアンプ
ＲＳ 電流検出用の抵抗
ＶＳ 検出電圧
５２ プリバイアス回路
ＶＢ５ プリバイアス電圧 DESCRIPTION OF SYMBOLS 1 Power supply device 8 Load VIN Input voltage VOUT Output voltage IN Input terminal OUT Output terminal 10 Switching regulator 11 Series regulator 12, 13 Pre-bias circuit 14 Switching control part Rx, Ry Resistance for detection of output voltage VOUT SEN, REF, EO1, EO2 Node VREF Reference voltage 100 Semiconductor device 101, 111 Error amplifier 102 PWM comparator 112 Output transistor circuit 103, 113 Phase compensation circuit RC1, RC2 Phase compensation resistor CC1, CC2 Phase compensation capacitor 104 Driver circuit 1041 Pre-driver circuit HTR High side transistor LTR Low side transistor 105 Oscillation circuit L Inductor COUT Output capacity MOD Mode switching signal EN0 to EN5 Enable signal CS1 to CS 3 control signal VP periodic signal SW1 to SW3 switch circuit VB1, VB2 pre-bias voltage MN1 to MN6 N channel type MOS transistor MP1 to MP6 P channel type MOS transistor 1120 switch circuit 121, 131 voltage generation circuit 122, 132 current source circuit V1 Triangular wave bottom voltage V2 Triangular wave amplitude 122 Constant current source I1, I2, I3, Ic Current R1 to R3 Resistor 2 Power supply device 200 Semiconductor device 21 Series regulator OUT_LDO Node SW4, SW5 Switch circuit 24 Switching control unit 3 Power supply device 300 Semiconductor Device 30 Switching regulator 301 Error amplifier SW6 Switch circuit 303 Phase compensation circuit RC3 Phase compensation resistor CC3 Phase compensation capacitor 32 Pre-bias circuit VB3 Previa Voltage 4 Power supply 400 semiconductor device 41 a series regulator 44 switch controller CC4 phase compensation capacitor 5 Power supply 500 semiconductor device 50 switching regulator 501 current sense amplifier RS current resistance VS detection voltage 52 pre-bias circuit VB5 pre-bias voltage for detection

Claims (12)

入力電圧を目標とする電圧に降圧して出力端子に供給するためのシリーズレギュレータと、
インダクタに流れる電流を制御することにより、前記入力電圧を前記目標とする電圧に降圧して前記出力端子に供給するための降圧型のスイッチングレギュレータと、
前記シリーズレギュレータによる前記出力端子への電圧供給と、前記スイッチングレギュレータによる前記出力端子への電圧供給とを切り替えるための制御を行う切替制御部と、
前記スイッチングレギュレータの位相補償容量をプリバイアスするための第１プリバイアス回路と、を有し、
前記スイッチングレギュレータは、前記目標とする電圧に対する前記出力端子の電圧の誤差に応じた誤差信号を生成する第１誤差増幅回路と、前記第１誤差増幅回路によって生成された誤差信号に基づいて生成したＰＷＭ信号によってスイッチング素子のオン・オフを制御することにより、前記インダクタに流れる電流を制御する出力回路と、を有し、
前記第１プリバイアス回路は、前記第１誤差増幅回路の出力ノードに接続される位相補償容量に対して、前記スイッチングレギュレータの制御ループが閉じたときのバイアス電圧と等しくなるような電圧の供給が可能にされ、
前記切替制御部は、前記出力端子への電圧供給を前記シリーズレギュレータから前記スイッチングレギュレータに切り替えるとき、前記第１誤差増幅回路の帰還ループを開いた状態において前記第１プリバイアス回路を制御することにより前記第１誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから、前記第１誤差増幅回路の帰還ループを閉じる制御を行う電源装置。 A series regulator that steps down the input voltage to the target voltage and supplies it to the output terminal;
A step-down switching regulator for stepping down the input voltage to the target voltage and supplying it to the output terminal by controlling the current flowing through the inductor;
A switching control unit that performs control for switching between voltage supply to the output terminal by the series regulator and voltage supply to the output terminal by the switching regulator;
A first pre-bias circuit for pre-biasing the phase compensation capacitance of the switching regulator,
The switching regulator is generated based on a first error amplifier circuit that generates an error signal corresponding to an error in the voltage of the output terminal with respect to the target voltage, and an error signal generated by the first error amplifier circuit An output circuit for controlling the current flowing through the inductor by controlling on / off of the switching element by a PWM signal;
The first pre-bias circuit supplies a voltage equal to the bias voltage when the control loop of the switching regulator is closed to the phase compensation capacitor connected to the output node of the first error amplifier circuit. Enabled,
The switching control unit controls the first pre-bias circuit in a state in which a feedback loop of the first error amplifier circuit is opened when switching the voltage supply to the output terminal from the series regulator to the switching regulator. A power supply apparatus that controls to close a feedback loop of the first error amplification circuit after pre-biasing a phase compensation capacitor connected to an output node of the first error amplification circuit. 前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と三角波状の周期信号とを比較することによって前記ＰＷＭ信号を生成し、
前記第１プリバイアス回路は、前記出力端子の電圧と前記入力電圧とに基づいて、前記出力端子の電圧と前記入力電圧の比率に応じた前記周期信号の変動範囲内の電圧を生成する請求項１に記載の電源装置。 The output circuit generates the PWM signal by comparing the error signal generated by the first error amplifier circuit with a triangular wave-like periodic signal,
The first pre-bias circuit generates a voltage within a fluctuation range of the periodic signal according to a ratio of the voltage of the output terminal and the input voltage based on the voltage of the output terminal and the input voltage. The power supply device according to 1. 前記シリーズレギュレータの位相補償容量をプリバイアスするための第２プリバイアス回路を更に有し、
前記シリーズレギュレータは、
前記目標とする電圧に応じた基準電圧と前記出力端子の検出電圧とを入力し、入力した電圧の差に応じた誤差信号を生成するための第２誤差増幅回路と、
前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を前記出力端子に出力するためのトラジスタ回路と、を有し、
前記第２プリバイアス回路は、前記第２誤差増幅回路の出力ノードに接続される位相補償容量を、前記シリーズレギュレータの制御ループが閉じた状態における電圧にプリバイアスすることが可能にされ、
前記切替制御部は、前記出力端子への電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、前記トランジスタ回路の動作を停止させた状態において前記第２プリバイアス回路を制御することにより、前記第２誤差増幅回路の出力ノードに接続される位相補償容量をプリバイアスしてから前記トランジスタ回路の動作を可能にする請求項２に記載の電源装置。 A second pre-bias circuit for pre-biasing the phase compensation capacitance of the series regulator;
The series regulator is
A second error amplification circuit for inputting a reference voltage corresponding to the target voltage and a detection voltage of the output terminal, and generating an error signal corresponding to the difference between the input voltages;
A transistor circuit for outputting a voltage generated by controlling a current flowing through a transistor based on an error signal of the second error amplifier circuit to the output terminal;
The second pre-bias circuit is capable of pre-biasing a phase compensation capacitor connected to an output node of the second error amplifier circuit to a voltage in a state where a control loop of the series regulator is closed,
The switching control unit controls the second pre-bias circuit in a state where the operation of the transistor circuit is stopped when switching the voltage supply to the output terminal from the switching regulator to the series regulator. 3. The power supply device according to claim 2, wherein the transistor circuit is allowed to operate after pre-biasing the phase compensation capacitor connected to the output node of the two-error amplifier circuit. 前記切替制御部は、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記トランジスタ回路の動作を停止させるとともに、前記第２誤差増幅回路の入力電圧として、前記出力端子の検出電圧の代わりに前記基準電圧を供給する請求項３に記載の電源装置。   When the switching controller enables voltage supply by the switching regulator, the switching control unit stops the operation of the transistor circuit, and as an input voltage of the second error amplification circuit, instead of the detection voltage of the output terminal The power supply device according to claim 3, wherein the reference voltage is supplied. 前記シリーズレギュレータは、
前記目標とする電圧に応じた基準電圧とフィードバック電圧とを入力し、前記基準電圧に対する前記フィードバック電圧の誤差に応じた誤差信号を生成するための第２誤差増幅回路と、
前記第２誤差増幅回路の誤差信号に基づいてトランジスタに流れる電流を制御することにより生成した電圧を出力するトラジスタ回路と、
前記トランジスタ回路の出力ノードと前記出力端子と間の接続と遮断を切り替えるスイッチ回路と、を有し、
前記切替制御部は、前記シリーズレギュレータによる電圧供給を可能にする場合には、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノードと前記出力端子とを接続させるとともに、前記フィードバック電圧として前記出力端子の検出電圧を入力させ、前記スイッチングレギュレータによる電圧供給を可能にする場合には、前記スイッチ回路を制御することにより前記トランジスタ回路の出力ノードと前記出力端子との間の接続を遮断するとともに、前記フィードバック電圧として前記トランジスタ回路の出力ノードの電圧を入力させる請求項２に記載の電源装置。 The series regulator is
A second error amplification circuit for inputting a reference voltage and a feedback voltage according to the target voltage, and generating an error signal according to an error of the feedback voltage with respect to the reference voltage;
A transistor circuit that outputs a voltage generated by controlling a current flowing through the transistor based on an error signal of the second error amplifier circuit;
A switch circuit that switches between connection and disconnection between the output node of the transistor circuit and the output terminal;
The switching control unit, when enabling voltage supply by the series regulator, connects the output node of the transistor circuit and the output terminal by controlling the switch circuit, and outputs the output as the feedback voltage. When the detection voltage of the terminal is input and voltage supply by the switching regulator is enabled, the switch circuit is controlled to cut off the connection between the output node of the transistor circuit and the output terminal, The power supply device according to claim 2, wherein a voltage at an output node of the transistor circuit is input as the feedback voltage. 前記第１誤差増幅回路の位相補償容量は、前記第１誤差増幅回路の出力ノードとグラウンドノードとの間に接続される請求項２に記載の電源装置。   The power supply device according to claim 2, wherein the phase compensation capacitor of the first error amplifier circuit is connected between an output node of the first error amplifier circuit and a ground node. 前記第１誤差増幅回路の位相補償容量は、前記第１誤差増幅回路の出力ノードと前記第１誤差増幅回路の反転入力端子との間に接続される請求項２に記載の電源装置。   The power supply device according to claim 2, wherein the phase compensation capacitor of the first error amplifier circuit is connected between an output node of the first error amplifier circuit and an inverting input terminal of the first error amplifier circuit. 前記第２誤差増幅回路の位相補償容量は、前記第２誤差増幅回路の出力ノードとグラウンドノードとの間に接続される請求項３に記載の電源装置。   4. The power supply device according to claim 3, wherein the phase compensation capacitor of the second error amplifier circuit is connected between an output node of the second error amplifier circuit and a ground node. 前記スイッチングレギュレータは、電流帰還型のＤＣ−ＤＣコンバータである請求項１に記載の電源装置。   The power supply device according to claim 1, wherein the switching regulator is a current feedback type DC-DC converter. 前記出力回路は、前記第１誤差増幅回路によって生成された誤差信号と前記インダクタに流れる出力電流に応じた電圧とを比較することによって前記ＰＷＭ信号を生成し、
前記第１プリバイアス回路は、前記出力端子の電圧と前記入力電圧とに基づいて、前記出力電流に応じた電圧と等しくなるようなプリバイアス電圧を生成する請求項９に記載の電源装置。 The output circuit generates the PWM signal by comparing the error signal generated by the first error amplifier circuit with a voltage corresponding to an output current flowing through the inductor,
10. The power supply device according to claim 9, wherein the first pre-bias circuit generates a pre-bias voltage that is equal to a voltage corresponding to the output current, based on the voltage of the output terminal and the input voltage. シリーズレギュレータとスイッチングレギュレータとを有し、前記シリーズレギュレータと前記スイッチングレギュレータとを切り替えて負荷に電圧を供給することが可能な電源装置であって、
前記負荷に対する電圧供給を前記シリーズレギュレータから前記スイッチングレギュレータに切り替えるとき、前記スイッチングレギュレータの誤差増幅回路の動作を停止させた状態で当該誤差増幅回路の出力ノードに接続される位相補償容量を前記スイッチングレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから、前記スイッチングレギュレータの誤差増幅回路の動作を可能にする電源装置。 A power supply device having a series regulator and a switching regulator, capable of supplying a voltage to a load by switching between the series regulator and the switching regulator,
When switching the voltage supply to the load from the series regulator to the switching regulator, a phase compensation capacitor connected to the output node of the error amplification circuit in a state where the operation of the error amplification circuit of the switching regulator is stopped is the switching regulator A power supply apparatus that enables operation of the error amplification circuit of the switching regulator after pre-biasing to a voltage in a closed state of the control loop. 前記負荷に対する電圧供給を前記スイッチングレギュレータから前記シリーズレギュレータに切り替えるとき、前記シリーズレギュレータの位相補償容量をシリーズレギュレータの制御ループが閉じた状態における電圧にプリバイアスしてから、前記シリーズレギュレータの制御ループを閉じるための制御を行う請求項１１に記載の電源装置。   When switching the voltage supply to the load from the switching regulator to the series regulator, the phase compensation capacity of the series regulator is pre-biased to a voltage in a state where the control loop of the series regulator is closed, and then the control loop of the series regulator is The power supply device according to claim 11, wherein control for closing is performed.
JP2012280521A 2012-12-25 2012-12-25 Power supply device Pending JP2014128038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012280521A JP2014128038A (en) 2012-12-25 2012-12-25 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012280521A JP2014128038A (en) 2012-12-25 2012-12-25 Power supply device

Publications (1)

Publication Number Publication Date
JP2014128038A true JP2014128038A (en) 2014-07-07

Family

ID=51407165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012280521A Pending JP2014128038A (en) 2012-12-25 2012-12-25 Power supply device

Country Status (1)

Country Link
JP (1) JP2014128038A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016220402A (en) * 2015-05-20 2016-12-22 ローム株式会社 Power supply circuit and electronic apparatus
DE102017209184A1 (en) 2016-06-30 2018-01-04 Fujitsu Semiconductor Limited Control circuit and integrated circuit semiconductor device
JP2018107930A (en) * 2016-12-27 2018-07-05 ローム株式会社 Phase compensation circuit and dc/dc converter using the same
US10135332B2 (en) 2017-03-21 2018-11-20 Kabushiki Kaisha Toshiba DC-DC converter
JP2020124042A (en) * 2019-01-30 2020-08-13 日本無線株式会社 Power supply circuit
CN111786556A (en) * 2020-08-05 2020-10-16 合肥工业大学 Dual-mode compensation system for peak current control mode boost converter
CN117826926A (en) * 2024-03-04 2024-04-05 华南理工大学 Low-power consumption LDO circuit with double loop control

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016220402A (en) * 2015-05-20 2016-12-22 ローム株式会社 Power supply circuit and electronic apparatus
DE102017209184A1 (en) 2016-06-30 2018-01-04 Fujitsu Semiconductor Limited Control circuit and integrated circuit semiconductor device
US10270341B2 (en) 2016-06-30 2019-04-23 Fujitsu Semiconductor Limited Regulator circuit and semiconductor integrated circuit device
DE102017209184B4 (en) 2016-06-30 2019-12-24 Fujitsu Semiconductor Limited Control circuit and integrated circuit semiconductor device
JP2018107930A (en) * 2016-12-27 2018-07-05 ローム株式会社 Phase compensation circuit and dc/dc converter using the same
US10135332B2 (en) 2017-03-21 2018-11-20 Kabushiki Kaisha Toshiba DC-DC converter
JP2020124042A (en) * 2019-01-30 2020-08-13 日本無線株式会社 Power supply circuit
JP7399551B2 (en) 2019-01-30 2023-12-18 日本無線株式会社 power circuit
CN111786556A (en) * 2020-08-05 2020-10-16 合肥工业大学 Dual-mode compensation system for peak current control mode boost converter
CN111786556B (en) * 2020-08-05 2021-05-25 合肥工业大学 Dual-mode compensation system for peak current control mode boost converter
CN117826926A (en) * 2024-03-04 2024-04-05 华南理工大学 Low-power consumption LDO circuit with double loop control
CN117826926B (en) * 2024-03-04 2024-04-30 华南理工大学 Low-power consumption LDO circuit with double loop control

Similar Documents

Publication Publication Date Title
JP6212225B2 (en) Power converter soft start circuit
US7034586B2 (en) Startup circuit for converter with pre-biased load
US10666272B2 (en) COT control circuit and associated DC-DC converter
JP2014128038A (en) Power supply device
US9244102B2 (en) Comparator, oscillator using the same, dc/dc converter, control circuit thereof, and electronic apparatus
US7764113B2 (en) Output circuit
US7508176B2 (en) Controller for a DC to DC converter having linear mode and switch mode capabilities
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US7453287B2 (en) Switching power-supply circuit and semiconductor integrated circuit
US20060087303A1 (en) Controller for a DC to DC converter having linear mode and switch mode capabilities
TWI528690B (en) Converter including a bootstrap circuit and method
JP6791722B2 (en) Power regulator
US7528633B2 (en) Current sensing circuit and boost converter having the same
JP5444869B2 (en) Output device
US9817427B2 (en) Static offset reduction in a current conveyor
CN115118140A (en) Step-down DC/DC converter, controller thereof, control method thereof and electronic equipment
US20150270774A1 (en) Power supply circuit
US20030184268A1 (en) Protection circuit for miller compensated voltage regulators
JP6793772B2 (en) Voltage generator
CN110417256B (en) Apparatus and method for controlling charge pump circuit
US20170179812A1 (en) Soft start circuit and power supply device equipped therewith
US20240126317A1 (en) Low dropout regulator
US20240113709A1 (en) Bias circuit
JP4211369B2 (en) AGC circuit
JP2021128530A (en) Error amplifier and power supply circuit