JP4211369B2 - AGC circuit - Google Patents
AGC circuit Download PDFInfo
- Publication number
- JP4211369B2 JP4211369B2 JP2002341675A JP2002341675A JP4211369B2 JP 4211369 B2 JP4211369 B2 JP 4211369B2 JP 2002341675 A JP2002341675 A JP 2002341675A JP 2002341675 A JP2002341675 A JP 2002341675A JP 4211369 B2 JP4211369 B2 JP 4211369B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- channel transistor
- output
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、低電圧駆動用アナログ回路に用いて好適なAGC(AUTOMATIC GAIN CONTROL)回路に関する。
【0002】
【従来の技術】
従来のAGC回路を図1(b)に示す。該AGC回路は、差動増幅回路30ならびに抵抗器53,55および電解コンデンサ62から構成される増幅回路と、MOSFET75および抵抗器51から構成される分圧回路と、基準電圧Vrefを発生する基準電源85および入力電圧を前記基準電圧Vrefと比較した結果に応じて所定電流を出力するコンパレータ回路35から構成される比較回路と、抵抗器57およびコンデンサ64とから構成される。入力交流信号にVDD/2の直流電圧が重畳された入力信号と、FET75のソース端に印加されているVDD/2の直流電圧との差分信号が、基準電圧Vrefにより定まる所定のゲインで増幅される。
さらに、差動増幅回路30の構成を図1(a)に示す。差動増幅回路30は、pチャンネルMOSトランジスタ21,22による差動入力回路およびnチャンネルMOSトランジスタ11,12によるカレントミラー回路と、pチャンネルMOSトランジスタ23,24から構成されるカレントミラー回路と、nチャンネルMOSトランジスタ13およびpチャンネルMOSトランジスタ25から構成される出力回路とから構成される。なお、該差動増幅回路の出力を調整することにより同一の回路構成でコンパレータ回路(35)としても使用可能である。なお、特許文献1には、集積回路内部のチャージポンプ回路を用いて供給された正電源より負電圧を発生させ、出力ドライバを駆動させた回路が開示されている。さらに、特許文献2には、非反転増幅器出力を正電源とし、チャージポンプ回路を用いた負電源を使用してクロストークノイズの防止を図った電源回路が開示されている。
ここで、チャージポンプ回路の具体例を図4(a)、図5(a)に示す。双方の回路とも、複数のコンデンサ、複数のMOSスイッチおよびクロック発生回路から構成され、電源電圧VDDを昇圧した電圧HVoutを出力する。なお、動作中のクロック波形を図4(b)、図5(b)に示す。
【0003】
【特許文献1】
特開2001−309400号公報
【特許文献2】
特開平11−346473号公報
【0004】
【発明が解決しようとする課題】
ところで、単一電源(電源VDDと接地GND間)で動作させる従来のAGC回路においては、FET75のソース端に直流電圧VDD/2を印加しているため、ゲート閾値電圧をVthにしたとき、ゲート電位を「VDD/2+Vth」以上で制御する必要がある。これに対して、コンパレータ回路35の出力電圧変化範囲は0からVDDであるので、低電圧で駆動する場合には制御電圧範囲が{VDD−(VDD/2+Vth)}={VDD/2−Vth}となり、狭くなる問題点があった。その結果、FET75をオン方向へ制御可能な電圧範囲は、「VDD/2−Vth」、すなわち、電源電圧の半分未満の値になる。VDDが十分に大きいときにはVthの電圧降下は問題にならないが、VDDが2V〜3V程度になると、このVthの電圧降下は問題になる。たとえば、VDD=10V、Vth=1Vであれば、VDD/2−Vth=4Vの制御電圧範囲を確保できるが、VDD=3Vであれば、0.5Vの制御電圧範囲に制限される。さらに、差動増幅回路30内部のpチャンネルMOSトランジスタ24によるドレイン−ソース間電圧、nチャンネルMOSトランジスタ11,12のゲート−ソース間電圧の存在により、低電圧で駆動する場合には非反転入力電圧V+、反転入力電圧V-を低電圧にすることが出来なかった。さらに、pチャンネルMOSトランジスタ23,24から構成されるカレントミラー回路の存在により、入力電圧を電源電圧近傍で動作させることが出来なかった。これらの問題点は、近年の携帯電話等、低電源電圧(たとえば、約3V)で駆動する回路においては特に重要である。
この発明は、上述した事情に鑑みてなされたものであり、低電源電圧で駆動する回路においても広範囲な制御電圧範囲を確保できるAGC回路を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
請求項1記載のAGC回路にあっては、出力電圧と基準電圧とを比較するコンパレータ回路(200)と、前記コンパレータ回路(200)の電源電圧よりも高い出力電圧を発生するとともに、前記コンパレータ回路(200)の出力に基づいて、該出力電圧のオン/オフ状態が切り替わるチャージポンプ回路(84)と、前記チャージポンプ回路の高電圧出力を時間平均する平均化回路(47,64)と、前記平均化回路の出力により増幅率を増減する増幅回路(41,70,43,45,62,100)とを有し、前記増幅回路(41,70,43,45,62,100)は、第1の入力電圧(非反転入力電圧)によりインピーダンスを増減する第1の素子(24)に流れる電流と第2の入力電圧(反転入力電圧)によりインピーダンスを増減する第2の素子(23)に流れる電流との和を制御する第1のカレントミラー回路(21,22)と、前記電源電圧を昇圧し、前記第1のカレントミラー回路を駆動する第1の高電圧電源回路(80)と、前記第1の素子に流れる電流と前記第2の素子に流れる電流との差に応じた電圧を出力する第1の負荷回路(25,26)と、前記電源電圧によって駆動され、前記第1の負荷回路の出力を増幅する第1の出力回路(15,27)とを備え、前記第1の素子および前記第2の素子は、MOSトランジスタによって構成され、前記第1の素子を前記第1の負荷回路に接続する点の電位および前記第2の素子を前記第1の負荷回路(25,26)に接続する点の電位の双方をゲート閾値電圧以下に設定したことを特徴とする。
さらに、請求項2記載の構成にあっては、請求項1記載のAGC回路において、前記コンパレータ回路(200)は、第3の入力電圧(非反転入力電圧)によりインピーダンスを増減する第3の素子(224)に流れる電流と第4の入力電圧(反転入力電圧)によりインピーダンスを増減する第4の素子(223)に流れる電流との和を制御する第2のカレントミラー回路(221,222)と、所定の電源電圧を昇圧し、前記第2のカレントミラー回路を駆動する第2の高電圧電源回路(280)と、前記第3の素子に流れる電流と前記第4の素子に流れる電流との差に応じた電圧を出力する第2の負荷回路(214,215)と、前記電源電圧によって駆動され、前記第2の負荷回路の出力を増幅する第2の出力回路(216,226)とを有するものであることを特徴とする。
さらに、請求項3記載の構成にあっては、請求項2記載のAGC回路において、前記第3および第4の素子は、MOSトランジスタによって構成され、前記第3および第4の素子を前記第2の負荷回路に接続する点の電位をゲート閾値電圧以下に設定したことを特徴とする。
【0006】
【発明の実施の形態】
1. 実施形態の構成
1.1 全体構成
次に、本発明の一実施形態であるAGC回路の全体構成を図2(a)を参照し説明する。
図において、100は差動増幅回路(オペアンプ回路)であり、非反転入力端(+)および反転入力端(−)を有し、入力電位差に比例した電圧を高い増幅率により出力する。200はコンパレータ回路であり、非反転入力端(+)および反転入力端(−)を有し、入力電位差に比例した電圧を高い増幅率により出力する。ここで、差動増幅回路の場合は非飽和出力電圧で使用され、コンパレータ回路の場合は、飽和出力電圧(電源電位に近似する電位あるいは接地電位に近似する電位)で使用される。なお、差動増幅回路100およびコンパレータ回路200の詳細は後述する。41,43,45,47は抵抗器であり、62は電解コンデンサであり、64はコンデンサである。なお、この回路がIC化される場合には、抵抗器、コンデンサはポリシリコン抵抗器、MOSキャパシタで作成される。
【0007】
差動増幅回路100の出力端には抵抗器43の一端が接続され、抵抗器43の他端は差動増幅回路100の反転入力端および抵抗器45の一端に接続されている。また、抵抗器45の他端は電解コンデンサ62を介して接地される。なお、差動増幅回路100には電源としてVDDおよびGND(接地)が接続されている。したがって、差動増幅回路100、抵抗器43,45、電解コンデンサ62の回路は単一電源による非反転増幅回路を構成している。
【0008】
コンパレータ回路200の非反転入力端は、差動増幅回路100の出力端に接続され、反転入力端は基準電圧Vrefを生成する基準電源95を介して接地されている。84はチャージポンプ回路であり、コンデンサおよびスイッチ素子から構成され、コンパレータ回路からの入力信号がONのときに電源電圧VDDを昇圧した電圧を出力する。具体的には、図4(a)あるいは図5(a)の回路が使用されるが、公知技術であるので説明を省略する。70はMOSトランジスタであり、ゲート−ソース間電圧に対応してソース−ドレイン間インピーダンスを変化する。コンパレータ回路200の出力は、チャージポンプ回路84に入力されている。なお、コンパレータ回路200には電源としてVDDおよびGND(接地)が接続されている。
【0009】
チャージポンプ回路84の出力端は抵抗器47およびコンデンサ64の並列回路に接続され、さらに、該出力端はMOSトランジスタ70のゲート端に接続されている。MOSトランジスタ70のドレイン端は、抵抗器41の一端および差動増幅回路100の非反転入力端に接続されている。MOSトランジスタ70のソースは電源電圧VDDの半分の電位に維持されている。AGC回路の入力端子INは抵抗器41に接続され、出力端OUTは差動増幅回路100の出力端に接続されている。なお、AGC回路の入力端子INには、入力交流信号にVDD/2の直流電圧が重畳された信号が入力される。以上の構成により、AGC回路1000が実現される。
【0010】
1.2 差動増幅器の構成
ここで、AGC回路1000に使用される差動増幅回路100の構成を図3を参照して説明する。
図3において、11,12,13,14,15,16,17はnチャンネルトランジスタであり、MOS構造を採用している。これらnチャンネルトランジスタの飽和領域においては、ゲート−ソース間電圧(正)に対して二乗特性の飽和電流がドレイン−ソース間に流れる。また、ゲート電位はドレイン電位よりもゲート閾値電圧だけ増加しても動作可能である。さらに、非飽和領域においては、ドレイン−ソース間インピーダンスRは、ゲート−ソース間電圧をVGSとして、おおよそ「VGS−Vth」に反比例する。また、21,22,23,24,25,26,27はpチャンネルトランジスタであり、MOS構造を採用している。これらpチャンネルトランジスタの飽和領域においては、ゲート−ソース間電圧(負)により二乗特性の飽和電流(負)がドレイン−ソース間に流れる。また、ゲート電位はドレイン電位よりもゲート閾値電圧だけ低下しても動作可能である。なお、これらのトランジスタはエンハンスメント型であり、ゲート閾値電圧は約1[V]である。
【0011】
90は定電流源であり、一定電流Iを出力する。定電流源90の一端は、nチャンネルトランジスタ11のドレイン端およびゲート端に接続され、さらに、nチャンネルトランジスタ12,13,14,15のゲート端に接続されている。そして、nチャンネルトランジスタ11,12,13,14,15のソース端はGND(接地)に接続されている。これらのトランジスタ回路は、カレントミラー回路を構成し、定電流源90に流れる電流Iに比例するように、nチャンネルトランジスタ12,13,14,15のドレイン電流が各々決定される。
【0012】
nチャンネルトランジスタ12のドレイン端は、pチャンネルトランジスタ21のドレイン端およびゲート端に接続され、さらに、pチャンネルトランジスタ22のゲート端に接続されている。80は高電圧発生回路であり、図4(a)あるいは図5(a)の回路が使用される。高電圧発生回路80の出力端は、pチャンネルトランジスタ21,22のソース端に接続され、電源電圧VDDより高い電圧を供給している。pチャンネルトランジスタ21,22はカレントミラー回路を構成している。
【0013】
pチャンネルトランジスタ23,24のソース端はpチャンネルトランジスタ22のドレイン端に接続されている。さらに、pチャンネルトランジスタ23のドレイン端はnチャンネルトランジスタ13のドレイン端に接続され、さらに、nチャンネルトランジスタ16のソース端に接続されている。一方、pチャンネルトランジスタ24のドレイン端は、nチャンネルトランジスタ14のドレイン端に接続され、さらに、nチャンネルトランジスタ17のソース端に接続されている。非反転入力端+INにおける電圧V+がpチャンネルトランジスタ24のゲート端に入力され、反転入力端-INにおける電圧V-がpチャンネルトランジスタ23のゲート端に入力されている。pチャンネルトランジスタ23,24によって、差動入力回路が構成される。
【0014】
nチャンネルトランジスタ16,17のゲート端にバイアス電圧VBが印加されている。nチャンネルトランジスタ16のドレイン端は、pチャンネルトランジスタ25のドレイン端およびゲート端に接続され、さらに、pチャンネルトランジスタ26のゲート端に接続されている。一方、nチャンネルトランジスタ17のドレイン端は、pチャンネルトランジスタ26のドレイン端に接続され、さらにpチャンネルトランジスタ27のゲート端および抵抗器50の一端に接続されている。なお、pチャンネルトランジスタ25、26のソース端には、電源としてVDDが接続されている。pチャンネルトランジスタ25,26によってカレントミラー回路が構成される。なお、nチャンネルトランジスタ13,14,16,17による回路は折り返しカスコード回路といい、pチャンネルトランジスタ25,26を負荷回路という。
【0015】
pチャンネルトランジスタ27のソース端に電源としてVDDが接続され、ドレイン端がnチャンネルトランジスタ15のドレイン端およびコンデンサ60の一端に接続されている。nチャンネルトランジスタ15のドレイン端およびpチャンネルトランジスタ27のドレイン端が出力端OUTに接続されている。つまり、pチャンネルトランジスタ27およびnチャンネルトランジスタ15は出力回路を構成している。なお、コンデンサ60の他端および抵抗器50の他端は互いに接続され、位相補償が行われる。
【0016】
nチャンネルトランジスタ11,12,13,14,15,16,17の基板はGND(接地)に接続され、pチャンネルトランジスタ21,22,23,24,25,26,27の基板はソース端に接続されている。以上の要素により、第1実施形態である差動増幅回路100が構成される。
【0017】
1.3 コンパレータ回路の構成
AGC回路1000に使用されるコンパレータ回路200を図2(b)に示す。
図において、211,212,213,214,215,216はnチャンネルトランジスタであり、221,222,223,224,225,226は、pチャンネルトランジスタであり、280は高電圧発生回路であり、290は定電流源である。nチャンネルトランジスタ211,212,213、pチャンネルトランジスタ221,222、高電圧発生回路280、定電流源290の構成は、図3におけるnチャンネルトランジスタ11,12,13、pチャンネルトランジスタ21,22、高電圧発生回路80、定電流源90の構成と同様である。
【0018】
pチャンネルトランジスタ222のドレイン端はpチャンネルトランジスタ223,224のソース端に接続されている。非反転入力端+INにおける入力電圧V+’がpチャンネルトランジスタ224のゲート端に入力され、反転入力端-INにおける入力電圧V-’がpチャンネルトランジスタ223のゲート端に入力されている。これにより、pチャンネルトランジスタ223,224は差動入力回路を構成している。
【0019】
pチャンネルトランジスタ223のドレイン端は、nチャンネルトランジスタ214のドレイン端、ゲート端およびnチャンネルトランジスタ215のゲート端に接続されている。また、pチャンネルトランジスタ224のドレイン端は、nチャンネルトランジスタ215のドレイン端およびnチャンネルトランジスタ216のゲート端に接続されている。なお、nチャンネルトランジスタ214,215,216のソースはGND(接地)に接続されている。nチャンネルトランジスタ214,215はカレントミラー回路を構成する。
【0020】
pチャンネルトランジスタ225のドレイン端およびゲート端は、pチャンネルトランジスタ226のゲート端に接続され、さらに、nチャンネルトランジスタ212のドレイン端に接続されている。なお、pチャンネルトランジスタ225,226のソース端には電源VDDが接続されている。この接続により、pチャンネルトランジスタ225,226により、カレントミラー回路が構成される。さらに、pチャンネルトランジスタ226およびnチャンネルトランジスタ216により、出力回路が構成される。以上の構成により、コンパレータ回路200が実現される。
【0021】
2. 実施形態の動作
2.1 差動増幅回路100の動作
ここで、AGC回路1000に使用される差動増幅回路100の動作を図3を参照して説明する。
nチャンネルトランジスタ11,12はカレントミラー回路を構成しているので、nチャンネルトランジスタ12に流れる電流は、nチャンネルトランジスタ11に流れる電流すなわち定電流源90に流れる電流Iに比例する。一方、pチャンネルトランジスタ21,22もカレントミラー回路を構成しているので、pチャンネルトランジスタ22に流れる電流はpチャンネルトランジスタ21に流れる電流、すなわち、nチャンネルトランジスタ12に流れる電流に比例する。したがって、pチャンネルトランジスタ22に流れる電流は、定電流源90に流れる電流Iに比例する。ここで、高電圧発生回路80は、電源電圧VDDよりも高い電圧をpチャンネルトランジスタ21,22に印加している。それにより、非反転入力電圧端(+),反転入力電圧端(−)に、電源電圧VDDと同程度の電圧を印加しても、pチャンネルトランジスタ22におけるドレイン−ソース間の電圧降下に制限されることなく、pチャンネルトランジスタ23,24のゲート−ソース間電圧の極性が反転せず、差動増幅回路100が機能する。
【0022】
なお、図4(a)あるいは図5(a)に示されるチャージポンプ回路は、大電流を出力しようとすると回路が大型化する欠点があるが、簡易な回路で構成できる利点がある。一方、pチャンネルトランジスタ23,24から構成される差動入力回路は比較的消費電流を少なく構成することが可能であるため、IC化する際には、高電圧発生回路80としてチャージポンプ回路の使用が適している。
【0023】
(1) V+=V-のとき
非反転入力電圧V+と反転入力電圧V-とが等しい場合においては、pチャンネルトランジスタ23,24のゲート−ソース間電圧VGSが等しいから、両者のドレイン電流が等しい値にされる。そして、各々のドレイン電流が、nチャンネルトランジスタ13,14に流される。その一方、nチャンネルトランジスタ13,14にに流れる電流は、定電流源Iに比例した電流に制限されている。したがって、pチャンネルトランジスタ25に流れる電流は、nチャンネルトランジスタ13に流れる電流からpチャンネルトランジスタ23に流れる電流を減じた電流にされる。その結果、pチャンネルトランジスタ25のゲート−ソース間電圧は、ドレイン電流に対応した値にされ、pチャンネルトランジスタ26のドレイン−ソース間インピーダンスが定められる。
【0024】
一方、pチャンネルトランジスタ26に流れる電流は、nチャンネルトランジスタ14に流れる電流からpチャンネルトランジスタ24に流れる電流を減じた電流にされる。したがって、pチャンネルトランジスタ26のドレイン−ソース間電圧、すなわち、pチャンネルトランジスタ27のゲート−ソース間電圧が定められる。その結果、pチャンネルトランジスタ27のドレイン−ソース間特性が定められる。一方、nチャンネルトランジスタ15はカレントミラー回路を構成しているので、定電流Iに比例した電流が流れる。したがって、pチャンネルトランジスタ27には所定のドレイン−ソース間電圧が生じ、該ドレイン電圧が出力端OUTに出力される。この電圧は、通常VDD/2に設定される。
【0025】
ここで、バイアス電圧VBを調整することにより、nチャンネルトランジスタ16,17のソース電位は、接地電位に対して(ゲート閾値電圧以下の電圧を増加させた電位、具体的には)0.2Vから0.3V増加した電位に設定される。それにより、pチャンネルトランジスタ23,24のドレイン電位が接地電位に対して0.2Vから0.3V増加した電位に設定される。一方、pチャンネルトランジスタ23,24のゲート電位はドレイン電位よりもゲート閾値電圧(約1V)だけ低下しても動作する。したがって、pチャンネルトランジスタ23,24のゲート電位が接地電位まで低下しても、差動増幅回路100が機能する。したがって、高電圧発生回路80による効果を含めて、RAIL to RAIL機能が実現される。ここで、RAIL to RAIL機能とは入力信号レベルが電源電位から接地電位の範囲で動作可能であることを意味する。
【0026】
(2) V+>V-のとき
次に、反転入力電圧V-の方が、非反転入力電圧V+よりも低くされた場合の動作を説明する。この場合においては、pチャンネルトランジスタ24のゲート−ソース間電圧が、pチャンネルトランジスタ23のゲート−ソース間電圧よりも低い値にされる。それにより、pチャンネルトランジスタ24に流れる電流は小さくなる。一方、nチャンネルトランジスタ14に流れる電流は一定に制限されている。そのため、pチャンネルトランジスタ26に流れる電流が大きくなる。したがって、pチャンネルトランジスタ27のゲート−ソース間電圧が大きくなり、ドレイン−ソース間インピーダンスが低下する。ここで、nチャンネルトランジスタ15およびpチャンネルトランジスタ27に流れる電流は一定であるので、pチャンネルトランジスタ27のドレイン−ソース間電圧が低くなり、出力電圧VOUTがVDD/2よりも高い値にされる。ここで、たとえば、nチャンネルトランジスタ13,14に供給される電流を一定電流Iとし、pチャンネルトランジスタ22に流れる電流を変化すれば、差動入力回路による増幅率を変化することが可能である。
【0027】
(3) V+<V-のとき
次に、非反転入力電圧V+の方が、反転入力電圧V-よりも低い場合について説明する。この場合には、pチャンネルトランジスタ24のゲート−ソース間電圧が、pチャンネルトランジスタ23のゲート−ソース間電圧よりも大きな値にされる。その結果、pチャンネルトランジスタ24にはpチャンネルトランジスタ23よりも大きな電流が流れる。一方、nチャンネルトランジスタ14に流れる電流は一定にされている。そのため、pチャンネルトランジスタ26に流れる電流が小さくなり、pチャンネルトランジスタ27のゲート−ソース間電圧が低くなる。そして、pチャンネルトランジスタ27のドレイン−ソース間インピーダンスが増加する。その一方、nチャンネルトランジスタ15およびpチャンネルトランジスタ27に流れる電流は一定であるので、pチャンネルトランジスタ27のドレイン−ソース間電圧が高くなる。すなわち、出力電圧VOUTがVDD/2よりも低下する。
【0028】
2.2 コンパレータ回路の動作
次に、コンパレータ回路200の動作を図2(b)を参照して説明する。
図において、nチャンネルトランジスタ211,212,213、pチャンネルトランジスタ221,222、高電圧発生回路280、定電流源290の動作は、図3におけるnチャンネルトランジスタ11,12,13、pチャンネルトランジスタ21,22、高電圧発生回路80、定電流源90の動作と同様である。したがって、pチャンネルトランジスタ222のドレイン電流は、定電流源290に流れる電流Iに比例する。
【0029】
(1)V+’=V-’のとき
非反転入力電圧V+と反転入力電圧V-とが等しくされた場合について説明する。
この場合においては、pチャンネルトランジスタ223,224のゲート−ソース間電圧が等しいから、両者のドレイン電流が等しくなる。nチャンネルトランジスタ214のドレイン電流はpチャンネルトランジスタ223のドレイン電流に等しいため、その電流値によりゲート−ソース間電圧が定められる。そのゲート−ソース間電圧によりnチャンネルトランジスタ215のドレイン−ソース間インピーダンスが定められる。一方、pチャンネルトランジスタ224に流れる電流がnチャンネルトランジスタ215に流れることによって、nチャンネルトランジスタ215のドレイン電圧が定まる。これにより、nチャンネルトランジスタ216のゲート−ソース間電圧が定まりドレイン−ソース間インピーダンスが定められる。
【0030】
ところで、pチャンネルトランジスタ225に流れる電流は、nチャンネルトランジスタ212に流れる電流であり、定電流源290に流れる電流Iに比例する。また、pチャンネルトランジスタ225,226はカレントミラー回路を構成しているので、pチャンネルトランジスタ226に流れる電流はpチャンネルトランジスタ225に流れる電流に比例する。したがって、pチャンネルトランジスタ226に流れる電流は、定電流源290に流れる電流Iに比例した電流にされている。その結果、nチャンネルトランジスタ216のドレイン−ソース間電圧が定まり、nチャンネルトランジスタ216のドレイン電圧が出力される。この電圧は、通常VDD/2に設定される。
【0031】
(2) V+’>V-’のとき
次に、非反転入力電圧V+の方が反転入力電圧V-よりも高い値にされた場合について説明する。この場合においては、pチャンネルトランジスタ223のゲート−ソース間電圧が、pチャンネルトランジスタ224のゲート−ソース間電圧よりも高い値にされる。それにより、pチャンネルトランジスタ223に流れる電流、すなわち、nチャンネルトランジスタ214に流れる電流が大きな値にされる。それにより、nチャンネルトランジスタ214のゲート−ソース間電圧、すなわち、nチャンネルトランジスタ215のゲート−ソース間電圧が高くなる。その結果、nチャンネルトランジスタ215のドレイン−ソース間インピーダンスが低い値になり、nチャンネルトランジスタ215のドレイン電圧、すなわち、nチャンネルトランジスタ216のゲート−ソース間電圧が低下する。それにより、nチャンネルトランジスタ216のドレイン−ソース間インピーダンスが増加し、オープン状態にされる。その結果、出力電圧VOUT’が電源電位VDD付近の値にされる。
【0032】
(2) V+’<V-’のとき
次に、反転入力電圧V-の方が非反転入力電圧V+よりも高い値にされた場合について説明する。この場合においては、pチャンネルトランジスタ223のゲート−ソース間電圧が、pチャンネルトランジスタ224のゲート−ソース間電圧よりも低い値にされる。その結果、pチャンネルトランジスタ223に流れる電流、すなわち、nチャンネルトランジスタ214に流れる電流が、小さな値にされる。それにより、nチャンネルトランジスタ214のゲート−ソース間電圧、すなわち、nチャンネルトランジスタ215のゲート−ソース間電圧が低くなる。その結果、nチャンネルトランジスタ215のドレイン−ソース間インピーダンスが高い値になり、nチャンネルトランジスタ215のドレイン電圧、すなわち、nチャンネルトランジスタ216のゲート−ソース間電圧が高くなる。その結果、nチャンネルトランジスタ216のドレイン−ソース間インピーダンスが低下し、出力電圧VOUT’が接地電位付近の値にされる。
【0033】
2.3 AGC回路の動作
ここで、AGC回路1000の動作を図2(a)を参照して説明する。
差動増幅回路100、抵抗器43,45、電解コンデンサ62から構成される非反転増幅回路の出力電圧VOUTは、その非反転入力電圧をV+、電解コンデンサ62両端の直流電圧をVcとすると
Vout=(1+R43/R45)V+−(R43/R45)Vc
となる。ただし、差動増幅回路100の増幅率は十分に大きいものとする。
差動増幅回路100の非反転入力電圧V+が高く、出力電圧VOUTも高い場合においては、コンパレータ回路200の非反転入力電圧V+’が基準電源95の基準電圧Vrefよりも高くなるため、コンパレータ回路200の出力電圧が電源電位VDD付近の値にされる。そして、チャージポンプ回路84がON状態にされ、コンデンサ64が充電され、コンデンサ64両端の電圧が増加する。そして、コンデンサ64、抵抗器47およびチャージポンプ回路84の出力抵抗の作用により、コンデンサ64両端の電圧が平均化される。そして、MOSトランジスタ70のゲート−ソース間電圧が増加して、ソース−ドレイン間のインピーダンスが徐々に低下する。ただし、抵抗器41の抵抗値が充分に大きくトランジスタが非飽和領域で駆動しているとする。一方、入力交流信号にVDD/2の直流電圧が重畳された入力信号VINと、MOSトランジスタ70のソース端に印加されたVDD/2の直流電圧との差分信号すなわち入力交流信号が、抵抗器41およびMOSトランジスタ70のインピーダンスによって分圧される。その結果、非反転入力電圧V+の信号電圧が低下し、AGC回路のゲインが低下する。なお、入力信号VINに重畳されている直流電圧がVDD/2以外の電圧であっても、該直流電圧が増幅されて出力電圧に重畳されるのみである。
【0034】
ここで、チャージポンプ回路84によって電源電圧より高く昇圧された電圧が、MOSトランジスタ70のゲート端に印加される。そして、「VDD/2+Vth」からチャージポンプ回路の最大出力電圧までのゲート電圧の変動範囲により、MOSトランジスタ70のインピーダンス可変範囲が広がる。その結果、電源電圧VDDが低い場合であっても、十分な範囲でMOSトランジスタ70のインピーダンスを調節することが出来る。
【0035】
一方、差動増幅回路100の非反転入力電圧V+が低く、出力電圧VOUTも低い場合においては、コンパレータ回路200の非反転入力電圧V+’が基準電源95の基準電圧Vrefよりも低くなるため、コンパレータ回路200の出力電圧が接地電位付近の値にされる。そして、チャージポンプ回路84がOFF状態にされ、コンデンサ64の充電が停止し、徐々に電圧が低下する。そして、MOSトランジスタ70のゲート−ソース間電圧が減少して、ソース−ドレイン間のインピーダンスが徐々に増加する。それにより、差動増幅回路100の非反転入力電圧V+が徐々に増加し、AGC回路のゲインが増加する。
【0036】
なお、定常的には、電解コンデンサ62に充電される電圧Vcが、ほぼ一定値になり、その一定値を保つようにチャージポンプ回路84のON/OFF状態が繰り返されてゆくことになる。
【0037】
3. 変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能であり、全て本発明の範疇に含まれる。
(1)上記実施形態は、nチャンネルトランジスタ、pチャンネルトランジスタによって構成したが、ジャンクションFETなどの入力電圧によってインピーダンスが増減する素子を用いても構成可能である。
(2)上記実施形態は、チャージポンプ回路を用いた高電圧発生回路80,280によりカレントミラー回路を駆動したが、スイッチング電源等を用いて高電圧を発生してもよい。
(3)上記実施形態において、MOSトランジスタ70によるゲイン調整回路を増幅回路の入力部に設けたが、これに代えて、MOSトランジスタをオペアンプの帰還回路に挿入した増幅回路を使用しても良い。
(4)チャージポンプ回路の動作状態の切替例として、ON/OFF制御する例を示したが、動作周波数の高低で出力電圧を変化させるものであっても良い。
(5)差動増幅回路100あるいはコンパレータ回路200について使用されるnチャンネルトランジスタをpチャンネルトランジスタに変更し、pチャンネルトランジスタをnチャンネルトランジスタに変更し、電源電位VDDを接地電位に変更し、接地電位を電源電位VDDに変更し、さらに電流源の電流方向を反転した構成によっても実現可能である。
【0038】
【発明の効果】
以上説明したように本発明によれば、チャージポンプ回路による出力電圧を用いて、増幅率を増減するため、広い範囲で増幅率を増減することが出来る。
【図面の簡単な説明】
【図1】 従来の差動増幅回路(含むコンパレータ回路)およびAGC回路の回路図である。
【図2】 本発明の一実施形態であるコンパレータ回路および本発明の一実施形態であるAGC回路の回路図である。
【図3】 本発明の一実施形態である差動増幅回路の回路図である。
【図4】 チャージポンプの回路図およびクロック波形を示す図である。
【図5】 チャージポンプの回路図およびクロック波形を示す図である。
【符号の説明】
11,12,13,14,15,16,17,211,212,213,214,215,216…nチャンネルトランジスタ、21,22,23,24,25,26,27,221,222,223,224,225,226…pチャンネルトランジスタ、30…差動増幅回路、35…コンパレータ回路、43,45,47,51,53,55,57…抵抗器、62…電解コンデンサ、64…コンデンサ、70…MOSトランジスタ、75…MOSトランジスタ、80,280…高電圧発生回路(高圧電源回路)、84…チャージポンプ回路、90,290…定電流源、100…差動増幅回路、200…コンパレータ回路、300…AGC回路[0001]
BACKGROUND OF THE INVENTION
The present invention is an AGC (AUTOMATIC GAIN CONTROL) circuit suitable for use in an analog circuit for low voltage drive. In Related.
[0002]
[Prior art]
A conventional AGC circuit is shown in FIG. The AGC circuit includes an amplifier circuit composed of a
Furthermore, the configuration of the
Here, a specific example of the charge pump circuit is shown in FIGS. 4 (a) and 5 (a). Both circuits are composed of a plurality of capacitors, a plurality of MOS switches, and a clock generation circuit, and the power supply voltage V DD HV boosted voltage HV out Is output. The clock waveforms during operation are shown in FIGS. 4B and 5B.
[0003]
[Patent Document 1]
JP 2001-309400 A
[Patent Document 2]
Japanese Patent Laid-Open No. 11-346473
[0004]
[Problems to be solved by the invention]
By the way, a single power supply (power supply V DD In the conventional AGC circuit operated between the ground voltage and the ground GND, the DC voltage V is applied to the source terminal of the
The present invention has been made in view of the above-described circumstances, and an AGC circuit capable of ensuring a wide control voltage range even in a circuit driven by a low power supply voltage. The The purpose is to provide.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, the present invention is characterized by having the following configuration. The parentheses are examples.
2. The AGC circuit according to claim 1, wherein a comparator circuit (200) for comparing an output voltage with a reference voltage, an output voltage higher than a power supply voltage of the comparator circuit (200) are generated, and the comparator circuit A charge pump circuit (84) in which the on / off state of the output voltage is switched based on the output of (200), an averaging circuit (47, 64) for averaging the high voltage output of the charge pump circuit, and An amplification circuit (41, 70, 43, 45, 62, 100) that increases or decreases the amplification factor according to the output of the averaging circuit, and the amplification circuit (41, 70, 43, 45, 62, 100) Impedance is increased or decreased by an input voltage of 1 (non-inverted input voltage). Impedance is generated by a current flowing through the first element (24) and a second input voltage (inverted input voltage). A first current mirror circuit (21, 22) that controls the sum of the current flowing through the second element (23) that increases or decreases, and a first current that boosts the power supply voltage and drives the first current mirror circuit High voltage power circuit ( 80 ), A first load circuit (25, 26) that outputs a voltage corresponding to the difference between the current flowing through the first element and the current flowing through the second element, and the power supply voltage, A first output circuit (15, 15) for amplifying the output of the
Furthermore, in the configuration according to
Furthermore, in the configuration according to claim 3, in the AGC circuit according to
[0006]
DETAILED DESCRIPTION OF THE INVENTION
1. Configuration of the embodiment
1.1 Overall configuration
Next, the overall configuration of the AGC circuit according to an embodiment of the present invention will be described with reference to FIG.
In the figure,
[0007]
One end of the
[0008]
The non-inverting input terminal of the
[0009]
The output terminal of the
[0010]
1.2 Configuration of differential amplifier
Here, the configuration of the
In FIG. 3,
[0011]
A constant
[0012]
The drain end of the n-
[0013]
The source ends of the p-
[0014]
The bias voltage V is applied to the gate ends of the n-
[0015]
V power is supplied to the source terminal of the p-
[0016]
The substrates of n-
[0017]
1.3 Configuration of comparator circuit
A
In the figure, 211, 212, 213, 214, 215, 216 are n-channel transistors, 221, 222, 223, 224, 225, 226 are p-channel transistors, 280 is a high voltage generating circuit, 290 Is a constant current source. The configuration of the n-
[0018]
The drain end of the p-
[0019]
The drain end of the p-
[0020]
The drain end and gate end of the p-
[0021]
2. Operation of the embodiment
2.1 Operation of the
Here, the operation of the
Since the n-
[0022]
Note that the charge pump circuit shown in FIG. 4A or FIG. 5A has a disadvantage that the circuit becomes large when trying to output a large current, but has an advantage that it can be configured with a simple circuit. On the other hand, since the differential input circuit composed of the p-
[0023]
(1) V + = V - When
Non-inverting input voltage V + And inverted input voltage V - Is equal, the gate-source voltage V of the p-
[0024]
On the other hand, the current flowing through the p-
[0025]
Where the bias voltage V B By adjusting the source potential, the source potential of the n-
[0026]
(2) V + > V - When
Next, the inverting input voltage V - Is the non-inverting input voltage V + The operation when it is lowered will be described. In this case, the gate-source voltage of the p-
[0027]
(3) V + <V - When
Next, the non-inverting input voltage V + Is the inverting input voltage V - Will be described. In this case, the gate-source voltage of the p-
[0028]
2.2 Operation of comparator circuit
Next, the operation of the
In the figure, the operations of the n-
[0029]
(1) V + '= V - 'When
Non-inverting input voltage V + And inverted input voltage V - A case where and are equal will be described.
In this case, since the gate-source voltages of the p-
[0030]
Incidentally, the current flowing through the p-
[0031]
(2) V + '> V - 'When
Next, the non-inverting input voltage V + Is the inverting input voltage V - A case where the value is set to a higher value will be described. In this case, the gate-source voltage of the p-
[0032]
(2) V + '<V - 'When
Next, the inverting input voltage V - Is the non-inverting input voltage V + A case where the value is set to a higher value will be described. In this case, the gate-source voltage of the p-
[0033]
2.3 AGC circuit operation
Here, the operation of the
The output voltage V of the non-inverting amplifier circuit composed of the
Vout = (1 + R43 / R45) V + -(R43 / R45) Vc
It becomes. However, the amplification factor of the
Non-inverting input voltage V of
[0034]
Here, a voltage boosted higher than the power supply voltage by the
[0035]
On the other hand, the non-inverting input voltage V of the
[0036]
In a steady state, the voltage Vc charged in the
[0037]
3. Modified example
The present invention is not limited to the above-described embodiments, and various modifications such as the following are possible, and are all included in the scope of the present invention.
(1) Although the above embodiment is configured by an n-channel transistor and a p-channel transistor, it can also be configured by using an element whose impedance is increased or decreased by an input voltage such as a junction FET.
(2) In the above embodiment, the current mirror circuit is driven by the high
(3) In the above embodiment, the gain adjustment circuit using the
(4) As an example of switching the operation state of the charge pump circuit, an example of ON / OFF control has been shown, but the output voltage may be changed depending on the operating frequency.
(5) The n-channel transistor used for the
[0038]
【The invention's effect】
As explained above According to the present invention, Since the amplification factor is increased or decreased using the output voltage from the charge pump circuit, the amplification factor can be increased or decreased over a wide range.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a conventional differential amplifier circuit (including a comparator circuit) and an AGC circuit.
FIG. 2 is a circuit diagram of a comparator circuit according to an embodiment of the present invention and an AGC circuit according to an embodiment of the present invention.
FIG. 3 is a circuit diagram of a differential amplifier circuit according to an embodiment of the present invention.
FIG. 4 is a circuit diagram of a charge pump and a diagram showing clock waveforms.
FIG. 5 is a circuit diagram of a charge pump and a diagram showing clock waveforms.
[Explanation of symbols]
11, 12, 13, 14, 15, 16, 17, 211, 212, 213, 214, 215, 216 ... n-channel transistors, 21, 22, 23, 24, 25, 26, 27, 221, 222, 223 224, 225, 226 ... p-channel transistor, 30 ... differential amplifier circuit, 35 ... comparator circuit, 43, 45, 47, 51, 53, 55, 57 ... resistor, 62 ... electrolytic capacitor, 64 ... capacitor, 70 ... MOS transistor, 75 ... MOS transistor, 80,280 ... high voltage generation circuit (high voltage power supply circuit), 84 ... charge pump circuit, 90,290 ... constant current source, 100 ... differential amplifier circuit, 200 ... comparator circuit, 300 ... AGC circuit
Claims (3)
前記コンパレータ回路の電源電圧よりも高い出力電圧を発生するとともに、前記コンパレータ回路の出力に基づいて、該出力電圧のオン/オフ状態が切り替わるチャージポンプ回路と、
前記チャージポンプ回路の高電圧出力を時間平均する平均化回路と、
前記平均化回路の出力により増幅率を増減する増幅回路と
を有し、
前記増幅回路は、
第1の入力電圧によりインピーダンスを増減する第1の素子に流れる電流と第2の入力電圧によりインピーダンスを増減する第2の素子に流れる電流との和を制御する第1のカレントミラー回路と、
前記電源電圧を昇圧し、前記第1のカレントミラー回路を駆動する第1の高電圧電源回路と、
前記第1の素子に流れる電流と前記第2の素子に流れる電流との差に応じた電圧を出力する第1の負荷回路と、
前記電源電圧によって駆動され、前記第1の負荷回路の出力を増幅する第1の出力回路と
を備え、
前記第1の素子および前記第2の素子は、MOSトランジスタによって構成され、前記第1の素子を前記第1の負荷回路に接続する点の電位および前記第2の素子を前記第1の負荷回路に接続する点の電位の双方をゲート閾値電圧以下に設定した
ことを特徴とするAGC回路。A comparator circuit that compares the output voltage with a reference voltage;
A charge pump circuit that generates an output voltage higher than a power supply voltage of the comparator circuit and that switches an on / off state of the output voltage based on an output of the comparator circuit;
An averaging circuit for time averaging the high voltage output of the charge pump circuit;
An amplification circuit that increases or decreases the amplification factor according to the output of the averaging circuit;
The amplifier circuit is
A first current mirror circuit for controlling a sum of a current flowing through a first element that increases or decreases an impedance by a first input voltage and a current flowing through a second element that increases or decreases an impedance by a second input voltage;
A first high-voltage power supply circuit that boosts the power supply voltage and drives the first current mirror circuit;
A first load circuit that outputs a voltage corresponding to a difference between a current flowing through the first element and a current flowing through the second element;
A first output circuit that is driven by the power supply voltage and amplifies the output of the first load circuit;
The first element and the second element are constituted by MOS transistors, and a potential at a point connecting the first element to the first load circuit and the second element as the first load circuit. An AGC circuit characterized in that both of the potentials of the points connected to are set to a gate threshold voltage or less.
第3の入力電圧によりインピーダンスを増減する第3の素子に流れる電流と第4の入力電圧によりインピーダンスを増減する第4の素子に流れる電流との和を制御する第2のカレントミラー回路と、
所定の電源電圧を昇圧し、前記第2のカレントミラー回路を駆動する第2の高電圧電源回路と、
前記第3の素子に流れる電流と前記第4の素子に流れる電流との差に応じた電圧を出力する第2の負荷回路と、
前記電源電圧によって駆動され、前記第2の負荷回路の出力を増幅する第2の出力回路と
を有するものであることを特徴とする請求項1記載のAGC回路。The comparator circuit is
A second current mirror circuit that controls a sum of a current flowing through a third element that increases or decreases an impedance by a third input voltage and a current that flows through a fourth element that increases or decreases an impedance by a fourth input voltage;
A second high-voltage power supply circuit for boosting a predetermined power supply voltage and driving the second current mirror circuit;
A second load circuit that outputs a voltage according to a difference between a current flowing through the third element and a current flowing through the fourth element;
The AGC circuit according to claim 1, further comprising: a second output circuit that is driven by the power supply voltage and amplifies the output of the second load circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002341675A JP4211369B2 (en) | 2002-11-26 | 2002-11-26 | AGC circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002341675A JP4211369B2 (en) | 2002-11-26 | 2002-11-26 | AGC circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179814A JP2004179814A (en) | 2004-06-24 |
JP4211369B2 true JP4211369B2 (en) | 2009-01-21 |
Family
ID=32703932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002341675A Expired - Fee Related JP4211369B2 (en) | 2002-11-26 | 2002-11-26 | AGC circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211369B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4782471B2 (en) * | 2005-05-24 | 2011-09-28 | オンセミコンダクター・トレーディング・リミテッド | Regulator circuit |
JP5480017B2 (en) * | 2010-05-27 | 2014-04-23 | ラピスセミコンダクタ株式会社 | Folded cascode differential amplifier and semiconductor device |
-
2002
- 2002-11-26 JP JP2002341675A patent/JP4211369B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004179814A (en) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11876510B2 (en) | Load driver | |
US8823343B2 (en) | Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit | |
US7777472B2 (en) | Current detector circuit and current mode switching regulator | |
US7764113B2 (en) | Output circuit | |
JP4559643B2 (en) | Voltage regulator, switching regulator, and charge pump circuit | |
US10541677B2 (en) | Low output impedance, high speed and high voltage generator for use in driving a capacitive load | |
US20120075001A1 (en) | Level shift circuit and switching regulator using the same | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
US7227413B1 (en) | Audio amplification device with antipop circuitry | |
US7511563B2 (en) | Ripple current reduction circuit | |
JP3181507B2 (en) | Apparatus for low voltage differential amplifier incorporating switched capacitor | |
KR20110087234A (en) | Switching regulator | |
US7391201B2 (en) | Regulated analog switch | |
JP5444869B2 (en) | Output device | |
US6756839B2 (en) | Low voltage amplifying circuit | |
US6310520B1 (en) | High slew-rate operational amplifier architecture | |
US6236195B1 (en) | Voltage variation correction circuit | |
JP3482159B2 (en) | Power supply device and liquid crystal display device using the same | |
JP4211369B2 (en) | AGC circuit | |
JP4357698B2 (en) | Reset circuit and power supply device | |
CN110622403B (en) | Power supply circuit | |
US8395437B2 (en) | Charge pump circuit and semiconductor integrated circuit | |
JP3385100B2 (en) | Operational amplifier | |
JP3801412B2 (en) | MOS regulator circuit | |
US20240128933A1 (en) | Class-d amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |