JP2014123642A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2014123642A JP2014123642A JP2012278915A JP2012278915A JP2014123642A JP 2014123642 A JP2014123642 A JP 2014123642A JP 2012278915 A JP2012278915 A JP 2012278915A JP 2012278915 A JP2012278915 A JP 2012278915A JP 2014123642 A JP2014123642 A JP 2014123642A
- Authority
- JP
- Japan
- Prior art keywords
- collector layer
- layer
- collector
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】第1コレクタ層121と第2コレクタ層122との間に形成されたIII−V族化合物半導体からなる第3コレクタ層123を備える。ここで、第3コレクタ層123の伝導帯端エネルギーは、第1コレクタ層121と第3コレクタ層123との接合界面において第1コレクタ層121の伝導帯端エネルギーよりも小さく、かつ、第3コレクタ層123の伝導帯端エネルギーは、第2コレクタ層122と第3コレクタ層123との接合界面において第2コレクタ層122の伝導帯端エネルギーよりも小さくされている。
【選択図】 図1
Description
はじめに、本発明の実施の形態1について図1,図2を用いて説明する。図1は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。また、図2は、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタの積層方向のバンド状態を示すエネルギー・バンド図である。
次に、本発明の実施の形態2について図3,図4を用いて説明する。図3は、本発明の実施の形態2におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。また、図4は、本発明の実施の形態2におけるヘテロ接合バイポーラトランジスタの積層方向のバンド状態を示すエネルギー・バンド図である。
Claims (5)
- III−V族化合物半導体からなる基板と、
前記基板の上に形成されたn型のIII−V族化合物半導体からなる第1コレクタ層と、
前記第1コレクタ層の上に形成されたIII−V族化合物半導体からなる第2コレクタ層と、
前記第2コレクタ層の上に形成されたp型のIII−V族化合物半導体からなるベース層と、
前記ベース層の上に形成されたn型のIII−V族化合物半導体からなるエミッタ層と、
前記第1コレクタ層と第2コレクタ層との間に形成されたIII−V族化合物半導体からなる第3コレクタ層と
を少なくとも備え、
前記第3コレクタ層の伝導帯端エネルギは、前記第1コレクタ層と前記第3コレクタ層との接合界面において前記第1コレクタ層の伝導帯端エネルギよりも小さく、かつ、前記第3コレクタ層の伝導帯端エネルギは、前記第2コレクタ層と前記第3コレクタ層との接合界面において前記第2コレクタ層の伝導帯端エネルギよりも小さくされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1記載のヘテロ接合バイポーラトランジスタにおいて、
前記第3コレクタ層は、アンドープのIII−V族化合物半導体から構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1記載のヘテロ接合バイポーラトランジスタにおいて、
前記第3コレクタ層は、n型のIII−V族化合物半導体から構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項3記載のヘテロ接合バイポーラトランジスタにおいて、
前記第3コレクタ層を構成する半導体層のうちすくなくとも前記第2コレクタ層に接する半導体層は、縮退しない範囲でn型の不純物が導入されていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1〜4のいずれか1項に記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1コレクタ層および前記第2コレクタ層は、InPから構成され、
前記第3コレクタ層は、InGaAsから構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012278915A JP6096503B2 (ja) | 2012-12-21 | 2012-12-21 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012278915A JP6096503B2 (ja) | 2012-12-21 | 2012-12-21 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014123642A true JP2014123642A (ja) | 2014-07-03 |
JP6096503B2 JP6096503B2 (ja) | 2017-03-15 |
Family
ID=51403915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012278915A Active JP6096503B2 (ja) | 2012-12-21 | 2012-12-21 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6096503B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444064A (en) * | 1987-08-12 | 1989-02-16 | Nec Corp | Hetero-junction bipolar transistor |
JPH02280338A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
JP2002076012A (ja) * | 2000-08-25 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
JP2008258563A (ja) * | 2007-03-12 | 2008-10-23 | Sony Corp | 半導体装置の製造方法、半導体装置および電子機器 |
-
2012
- 2012-12-21 JP JP2012278915A patent/JP6096503B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444064A (en) * | 1987-08-12 | 1989-02-16 | Nec Corp | Hetero-junction bipolar transistor |
JPH02280338A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
JP2002076012A (ja) * | 2000-08-25 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
JP2008258563A (ja) * | 2007-03-12 | 2008-10-23 | Sony Corp | 半導体装置の製造方法、半導体装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP6096503B2 (ja) | 2017-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7009225B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
CN109671769B (zh) | 异质结双极晶体管 | |
US20030032253A1 (en) | InPSb/InAs BJT device and method of making | |
US9331187B2 (en) | Bipolar transistor | |
JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
US10374071B2 (en) | Heterojunction bipolar transistor | |
JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2007128989A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5410856B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5681031B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2014183145A (ja) | ヘテロ接合バイポーラトランジスタ | |
Chen et al. | A new InP-InGaAs HBT with a superlattice-collector structure | |
JPH05326546A (ja) | ヘテロ接合トランジスタ | |
JP2015149378A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5946136B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP6240061B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2017022279A (ja) | ヘテロ接合バイポーラトランジスタ | |
Mohammad | Composition induced design considerations for InP/GaxIn1− xAs heterojunction bipolar transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6096503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |