JP2014119574A - 電気光学装置の駆動方法および電気光学装置 - Google Patents
電気光学装置の駆動方法および電気光学装置 Download PDFInfo
- Publication number
- JP2014119574A JP2014119574A JP2012274074A JP2012274074A JP2014119574A JP 2014119574 A JP2014119574 A JP 2014119574A JP 2012274074 A JP2012274074 A JP 2012274074A JP 2012274074 A JP2012274074 A JP 2012274074A JP 2014119574 A JP2014119574 A JP 2014119574A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- transistor
- driving transistor
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 230000000750 progressive effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】画素回路のトランジスタの数を増やすことなく、駆動トランジスタの閾値電圧の補償の精度を向上させることを目的の一とする。
【解決手段】駆動トランジスタの閾値電圧の変動分を補償する構成を備えた画素回路を有する電気光学装置において、データプログラム動作前に駆動トランジスタの閾値電圧を検出し、データプログラム動作前のゲート初期電圧を閾値電圧に基づいて設定する。閾値電圧の補償は、所定の電圧を駆動トランジスタに印加して行い、データプログラム時にはゲート電圧を保持する容量素子の接続先の電位を変化させる。このような構成にすることで、駆動トランジスタの閾値電圧のばらつきを正確に検出し補償することができる。それにより電気光学装置の表示ムラを抑制することができる。
【選択図】図4
【解決手段】駆動トランジスタの閾値電圧の変動分を補償する構成を備えた画素回路を有する電気光学装置において、データプログラム動作前に駆動トランジスタの閾値電圧を検出し、データプログラム動作前のゲート初期電圧を閾値電圧に基づいて設定する。閾値電圧の補償は、所定の電圧を駆動トランジスタに印加して行い、データプログラム時にはゲート電圧を保持する容量素子の接続先の電位を変化させる。このような構成にすることで、駆動トランジスタの閾値電圧のばらつきを正確に検出し補償することができる。それにより電気光学装置の表示ムラを抑制することができる。
【選択図】図4
Description
本発明は、電流により発光する電流発光素子を用いた電気光学装置及び電気光学装置を駆動する技術に関する。
有機エレクトロルミネセンス(Organic Electroluminescence)素子のように、供給される電流に応じた強度で発光する素子(以下、「電流発光素子」ともいう)を用いた電気光学装置が開発されている。このような電気光学装置は電流発光素子に供給される電流量を、各画素に設けられた駆動トランジスタにより制御して表示の階調を制御している。そのため、電流発光素子の電流を制御する駆動トランジスタに特性ばらつきがあると、その特性ばらつきが表示に直接現れてしまう。特に、駆動トランジスタのゲートに階調に応じた電圧レベルの信号を与えて電流発光素子へ流す電流を制御する画素回路では、駆動トランジスタの閾値電圧の変動が影響を与え、表示の階調を乱してしまう。
そこで、データ信号が与えられたときに駆動トランジスタの閾値電圧の変動分を検出して、その変動分を補償する画素回路を備えた電気光学装置が開示されている(特許文献1参照)。この画素回路は駆動トランジスタの他に、駆動トランジスタのドレインとゲートを接続するトランジスタ、電流発光素子の発光タイミングを制御するトランジスタ、データ信号線に接続されるトランジスタ、電源線に接続されるトランジスタおよび駆動トランジスタに初期化電圧を与えるトランジスタの合計6個のトランジスタとストレージキャパシタで構成されている。
図22は電流発光素子を用いた画素回路の一例を示す。図22で示す画素回路は、駆動トランジスタ201、駆動トランジスタ201のドレインとゲートを接続するスイッチングトランジスタ202、駆動トランジスタ201のゲートにイニシャル電圧を与える初期化トランジスタ204、容量素子205、電流発光素子206と電源(ELVDD)との接続を制御する発光制御トランジスタ203,208、データ信号線と駆動トランジスタ201の接続を制御する選択トランジスタ207で構成されている。
ここで、電源(ELVDD)は発光期間における電流発光素子206のアノード側の電圧であり、電源(ELVSS)はカソード側の電圧である。初期化トランジスタ204に印加される電圧(VRES)は駆動トランジスタ201のゲートをある所望の電圧に初期化するためのイニシャル電圧である。図22で示す画素回路のトランジスタは全てpチャネル型トランジスタが用いられており、ゲート信号線Scan(n)、ゲート信号線Scan(n−2)、ゲート信号線EM(n)に与えられる各制御信号により画素回路の動作が制御される。図22で示す画素回路は、一つの画素に6個のトランジスタと1個の容量素子から構成されている。
図23は、この画素回路の動作を示すタイミングチャートである。期間(a)は初期化期間であり、ゲート信号線Scan(n−2)にイニシャル信号(INIT)がロウレベル(VGL)となって、初期化トランジスタ204がオンすることにより、駆動トランジスタ201のゲート電圧をVRESに初期化する。
次に、期間(b)+(c)において、ゲート信号線Scan(n)の信号がロウレベルとなり、スイッチングトランジスタ202、選択トランジスタ207がオンとなる。これによりデータ信号の電圧(VDATA)が駆動トランジスタ201のゲートに印加される。このとき駆動トランジスタ201とスイッチングトランジスタ202の接続は、駆動トランジスタ201のゲートとドレインがダイオード接続された状態となるので、結果として駆動トランジスタ201には、式(1)で示すようにデータ信号の電圧(VDATA)から駆動トランジスタの閾値電圧(Vth)を差し引いた電圧が与えられる。そして、このゲート電圧(VGATE)が容量素子205で保持される。
期間(d)は、発光期間であり、スイッチングトランジスタ202および選択トランジスタ207がオフとなり、ゲート信号線EM(n)がロウレベルとなり、発光制御トランジスタ203,208がオンとなる。容量素子205の両端の電圧は駆動トランジスタ201のゲート・ソース間の電圧Vgsと等しくなるので、駆動トランジスタ201には容量素子205によりバイアスされた電流が電源(ELVDD)から駆動トランジスタ201を通して電流発光素子206に供給される。駆動トランジスタ201は飽和領域で動作するためドレイン電流は式(2)で表すことができる。
ここで、βはトランジスタのサイズ等で決定される係数であり、Vgsはゲート・ソース間電圧、Vthは駆動トランジスタ201の閾値電圧である。また、VgsはELVDD−(VDATA―Vth)と等しいので、上記、式(1)、式(2)式から、電流発光素子に流れる電流は式(3)で表すことができる。
ここで、式(3)式から判るようにVthは相殺され、結果として駆動トランジスタ201の閾値電圧のばらつきに依存せず、入力されたデータ信号の電圧(VDATA)のみで電流発光素子206に流れる電流量を制御することができる。このように、図22の画素回路では、駆動トランジスタ201の閾値電圧のばらつきを効果的に補償でき、有機ELパネルの表示均一性を向上させることが可能である。
しかしながら、図23で示すように、データ更新期間(b)+(c)の時間が十分でないと、閾値電圧のばらつきを十分補正できないという問題が発生する。例えば、画素数を増やしたとき、閾値電圧を補償するための時間(VDATAを駆動トランジスタ201に書き込む時間)が短くなるため、この問題が顕在化し、表示ムラ等の画質劣化が顕著なものとなる。
さらに、画素密度を高めて高精細化をする場合、1画素あたりの面積がより小さくなるため、画素回路に必要なトランジスタの数が増えると所定の面積内にトランジスタのレイアウトができないといった新たな問題も発生する。そのためトランジスタ数を増やさずに、閾値電圧のばらつきを補償する能力を上げた画素回路の構成および駆動方法の実現が必要となる。
本発明はこのような状況に鑑みなされたものであり、電流発光素子等を用いた電気光学装置において、画素回路のトランジスタの数を増やすことなく、駆動トランジスタの閾値電圧の補償の精度を向上させることを目的の一とする。
本発明の一実施形態によると、駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースに接続されるデータ信号線に第1の電圧を与え、該第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして前記データ信号線にデータ電圧を与え、該データ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップと、前記データ信号線に前記第1の電圧を与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて発光させるステップとを有することを特徴とする電気光学装置の駆動方法が提供される。
この電気光学装置の駆動方法によれば、閾値電圧補償期間とデータプログラム期間を分けることにより、データプログラム動作前に駆動トランジスタの閾値電圧を検出し、データプログラム動作前のゲート初期電圧を閾値電圧に基づいて設定することができる。それにより駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。
別の好ましい態様において、前記第1の電圧は、電流発光素子の陽極側の電源電圧であってもよい。
電流発光素子の陽極側の電源電圧と第1の電圧と共通化することができる。
本発明の一実施形態によると、マトリクス状に配列された複数の画素回路と、行方向に延びて前記複数の画素回路の動作を制御する複数のゲート信号線と、列方向に延びて前記複数の画素回路にデータ信号または電流発光素子を発光させる電源電圧が与えられるデータ信号線とを有する電気光学装置の駆動方法であって、前記画素回路の駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースに接続されるデータ信号線に第1の電圧を与え、該第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして前記データ信号線にデータ電圧を与え、該データ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップとを前記複数の画素回路のそれぞれについて行った後、前記データ信号線に前記第1の電圧を与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて前記複数の画素回路における前記電流発光素子を略同時に発光させることを特徴とする電気光学装置の駆動方法が提供される。
この電気光学装置の駆動方法によれば、イニシャル電圧を与えるゲート信号線INIT、セット電圧線VCST、ゲート信号線EMを全ての画素回路について共通にしつつ、駆動トランジスタの閾値電圧の補償をするときに、データ電圧を使うのではなくデータ電圧とは異なる電圧を使って閾値電圧を検出することができる。それにより駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。
別の好ましい態様において、前記第1の電圧は、前記電流発光素子の陽極側の電源電圧であってもよい。
電流発光素子の陽極側の電源電圧と第1の電圧と共通化することができる。
本発明の一実施形態によると、駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースと電流発光素子の陽極側の電源電圧が与えられる電源線との間に接続された第3のトランジスタをオンにして前記電源線から第1の電圧を該駆動トランジスタのソースに与え、前記第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして、前記駆動トランジスタのソースとデータ信号線との間に接続された第4のトランジスタをオンにして、前記データ信号線に与えられたデータ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップと、前記第3のトランジスタをオンにして前記電源線から第1の電圧を前記駆動トランジスタに与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて発光させるステップとを有することを特徴とする電気光学装置の駆動方法が提供される。
この電気光学装置の駆動方法によれば、データ更新期間以外は発光期間とすることができるので、1垂直期間内で発光のデューティー比を大きくすることができる。それにより電流発光素子に与えるピーク電流を小さくすることができるため、電流発光素子の劣化を抑制することができる。また、駆動トランジスタの閾値電圧の補償をするときに、データ電圧を使うのではなくデータ電圧とは異なる電圧を使って閾値電圧を検出することができる。それにより駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。
本発明の一実施形態によると、マトリクス状に配列された複数の画素回路と、行方向に延びて前記複数の画素回路の動作を制御する複数のゲート信号線と、列方向に延びて前記複数の画素回路にデータ信号または電流発光素子を発光させる電源電圧が与えられるデータ信号線とを有する電気光学装置の駆動方法であって、前記画素回路の駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースと電流発光素子の陽極側の電源電圧が与えられる電源線との間に接続された第3のトランジスタをオンにして前記電源線から第1の電圧を該駆動トランジスタのソースに与え、前記第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして、前記駆動トランジスタのソースとデータ信号線との間に接続された第4のトランジスタをオンにして、前記データ信号線に与えられたデータ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップとを前記複数の画素回路のそれぞれについて行った後、前記複数の画素回路におけるそれぞれの、前記第3のトランジスタをオンにして前記電源線から第1の電圧を前記駆動トランジスタに与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて前記複数の画素回路における前記電流発光素子を略同時に発光させることを特徴とする電気光学装置の駆動方法が提供される。
この電気光学装置の駆動方法によれば、電源線とデータ信号線DTから電源電圧(ELVDD)を供給することにより、実質的に電源線の配線抵抗が低減し、表示パネルの面内における輝度差が低減し、表示均一性を大幅に向上させることができる。また、駆動トランジスタの閾値電圧の補償をするときに、データ電圧を使うのではなくデータ電圧とは異なる電圧を使って閾値電圧を検出することができる。それにより駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。
本発明の一実施形態によると、データ信号線にソースが接続され、前記データ信号線から階調に応じたデータ信号が与えられるデータプログラム動作時に、ダイオード接続された状態で前記データ信号に応じたデータ電圧がゲートに与えられる駆動トランジスタと、前記駆動トランジスタのドレイン側に接続され、前記駆動トランジスタのゲート電圧に応じたドレイン電流が与えられる電流発光素子と、を画素回路に有し、前記データプログラム動作前に、前記駆動トランジスタの閾値電圧を検出し、前記駆動トランジスタのゲート電圧の初期値を前記閾値電圧に基づいて設定することを特徴とする電気光学装置が提供される。
この電気光学装置によれば、画素回路に必要なトランジスタの数を6個から4個に減らすことができる。そして、この画素回路では、駆動トランジスタの閾値電圧の補償にデータ電圧を使うのではなく、データ電圧とは異なる電圧を使って閾値電圧を検出するので、閾値電圧のばらつきを精度よく検出し補償することができる。
別の好ましい態様において、 前記データプログラム動作前において、前記駆動トランジスタの閾値電圧の検出を、前記電流発光素子の陽極側の電源電圧を印加して行い、前記データプログラム動作時に、前記駆動トランジスタのゲートに接続された容量素子の該ゲートと接続されない他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を前記データ信号の電位よりも低くするようにしてもよい。
データプログラムの開始前に閾値電圧の補償を行い駆動トランジスタのゲート電圧にイニシャル電圧を与えて閾値と連動して変化させるため、駆動トランジスタの閾値電圧が異なる画素間においても同じドレイン電流値からデータプログラムを開始することができる。
本発明の一実施形態によれば、駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。それにより電気光学装置の表示ムラを抑制することができる。
以下、本発明の実施の形態に係る電気光学装置およびその駆動方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施の形態は本発明の一例であって、本発明はこれらの実施の形態に限定されるものではない。
例えば、以下で例示する実施の形態では、駆動トランジスタの閾値電圧を補償して電流発光素子へ流すドレイン電流を制御する回路についてpチャネル型トランジスタの画素回路を例示して説明するが、pチャネル型トランジスタの他にnチャネル型トランジスタ、またはpチャネル型トランジスタとnチャネル型トランジスタを組み合わせて画素回路を構成した場合にも同様に適用することができる。なお、本明細書で開示する発明では、トランジスタの端子を便宜上、ソース、ドレイン、ゲートと表すが、ソースとドレインは、第1端子、第2端子と称し、ゲートは制御端子と称してもよい。
<実施の形態1>
本実施の形態は、電流発光素子と、4つのトランジスタと1つの容量素子で画素回路を構成した電気光学装置の一態様について示す。
本実施の形態は、電流発光素子と、4つのトランジスタと1つの容量素子で画素回路を構成した電気光学装置の一態様について示す。
[画素回路について]
図1に本実施の形態に係る画素回路100の回路図を示す。この画素回路100は4つのpチャネル型トランジスタと1つの容量素子、および電流発光素子を有している。駆動トランジスタ101はソースがデータ信号線DTと接続され、ドレインとゲートの間には第1のトランジスタ102が接続されている。第1のトランジスタ102のゲートは、ゲート信号線Scan(n)の信号が与えられオン・オフの動作が制御される。なお、データ信号線DTは、階調に基づく電圧レベルのデータ信号が与えられる期間と、電流発光素子の高電位の電源電圧(ELVDD)が与えられる期間があり、信号線と電源線の機能を兼ね備えている。なお、Scan(n)などのnは、画素の行に対応している。以下において一の画素回路100について説明する場合には、n行目の画素についての画素回路100について説明する。後述する図5に示すとおり、本実施の形態では、n行の画素により構成されている。
図1に本実施の形態に係る画素回路100の回路図を示す。この画素回路100は4つのpチャネル型トランジスタと1つの容量素子、および電流発光素子を有している。駆動トランジスタ101はソースがデータ信号線DTと接続され、ドレインとゲートの間には第1のトランジスタ102が接続されている。第1のトランジスタ102のゲートは、ゲート信号線Scan(n)の信号が与えられオン・オフの動作が制御される。なお、データ信号線DTは、階調に基づく電圧レベルのデータ信号が与えられる期間と、電流発光素子の高電位の電源電圧(ELVDD)が与えられる期間があり、信号線と電源線の機能を兼ね備えている。なお、Scan(n)などのnは、画素の行に対応している。以下において一の画素回路100について説明する場合には、n行目の画素についての画素回路100について説明する。後述する図5に示すとおり、本実施の形態では、n行の画素により構成されている。
駆動トランジスタ101のドレインと電流発光素子106の陽極との間には第2のトランジスタ103が接続されている。第2のトランジスタ103は、ゲートがゲート信号線EM(n)に接続され発光制御信号(EM)によってオン・オフが制御される。電流発光素子106の陰極は低電位の電源(ELVSS)と接続されている。第2のトランジスタ103がオンとなり、データ信号線DTに高電位の電源電圧(ELVDD)が与えられると、駆動トランジスタ101のゲート電圧に基づいたドレイン電流が電流発光素子106に与えられ発光する。
駆動トランジスタ101のゲートには第3のトランジスタ104が接続されている。この第3のトランジスタ104を通してイニシャル電圧が駆動トランジスタ101のゲートに与えられる。第3のトランジスタ104はドレインとゲートが接続されており、ゲート信号線Scan(n−2)からゲートに信号が入力される。ゲート信号線Scan(n−2)にロウレベルのイニシャル信号が与えられると、第3のトランジスタ104は導通し、イニシャル電圧が駆動トランジスタ101のゲートに印加される。駆動トランジスタ101のゲートには容量素子105が接続されており、容量素子105はゲートに与えられた電圧を保持する。容量素子105のゲートと接続されない他方の端子はセット電圧を与えるセット電圧線VCSTに接続されている。
[駆動方法について]
図2は本実施の形態に係る電気光学装置の駆動方法を示す。この駆動方法は、1垂直期間において、初期化、駆動トランジスタの閾値電圧補償、データプログラムの一連の動作を線順次で行うプログレッシブ駆動である。プログレッシブ駆動では、ある画素についてデータの更新を行っているとき、他のデータ更新を行っていない画素では電流発光素子を発光させているので、比較的発光期間を長くすることが可能である。なお、本実施の形態では、データの更新を行なっている期間以外の半分の期間において、発光するようになっている。
図2は本実施の形態に係る電気光学装置の駆動方法を示す。この駆動方法は、1垂直期間において、初期化、駆動トランジスタの閾値電圧補償、データプログラムの一連の動作を線順次で行うプログレッシブ駆動である。プログレッシブ駆動では、ある画素についてデータの更新を行っているとき、他のデータ更新を行っていない画素では電流発光素子を発光させているので、比較的発光期間を長くすることが可能である。なお、本実施の形態では、データの更新を行なっている期間以外の半分の期間において、発光するようになっている。
図3は、プログレッシブ駆動における水平期間のタイミングチャートを示す。画素回路100の動作は、データ更新期間と発光期間に分かれている。さらにデータ更新期間は、(a)初期化期間、(b)閾値電圧補償期間、(c)データプログラム期間に分かれている。ここで、閾値電圧の補償とデータプログラムは同時に行われることが通常であるが,本実施の形態では、閾値電圧補償期間とデータプログラム期間とが分かれているところに特徴がある。
閾値電圧の補償とデータプログラムを同時に行うと、データ電圧によって駆動トランジスタの閾値電圧を検出することになるため、データ電圧のレベルによっては閾値電圧の補償を十分に行うことができない場合がある。しかし、図3で示すように、閾値電圧補償期間とデータプログラム期間とを分離することにより、閾値電圧の補償を行う際に、データ電圧以外の任意の電圧を設定して駆動トランジスタに与えることができることになる。また、データ書き込み時間以外の時間を使用することができるので、閾値電圧補償期間を長くとることが可能となる。これにより、精度よく駆動トランジスタの閾値電圧を補償することができるという利点がある。
次に、図3で示すタイミングチャートに基づく画素回路100の動作を、図4を参照しながら詳細に説明する。図4は、初期化期間、閾値電圧補償期間、データプログラム期間、および発光期間における画素回路100の状態を説明する回路図である。
図4(a)は初期化期間を示す。ゲート信号線Scan(n)、ゲート信号線EM(n)はハイレベルであり、第1のトランジスタ102と第2のトランジスタ103はオフ状態である。ゲート信号線Scan(n−2)からイニシャル電圧としてロウレベル(VGL)の信号が入力され、第3のトランジスタ104が導通状態となり、駆動トランジスタ101のゲート電圧をイニシャル電圧(VGL−|Vth|)に初期化する。なお、ここでのVthは、第3のトランジスタ104のVthである。ゲート信号線Scan(n−2)がロウレベルに変化してから、1水平期間遅れてセット電圧線VCSTをロウレベル(VBAS)からハイレベル(VSET)にする。
図4(b)は閾値電圧補償期間を示す。データ信号線DTに電源電圧(ELVDD)が与えられる。これによりデータ信号線DTとソースが接続された駆動トランジスタ101のソースに電源電圧(ELVDD)が印加される。ゲート信号線Scan(n)の信号がハイレベルからロウレベルに変化して第1のトランジスタ102がオンになり、駆動トランジスタ101のドレインとゲートが接続される。そうすると駆動トランジスタ101のゲートには、電源電圧(ELVDD)から閾値電圧(Vth)分変化した電圧(ELVDD−|Vth|)が与えられ、この電圧で容量素子105が充電される。なお、ここでのVthは、駆動トランジスタ101のVthである。上記した初期化のときに説明したVth以外は、特に断らない限りVthとは、駆動トランジスタ101のVthを示す。
図4(c−1)はデータプログラム期間を示す。まず、容量素子105につながるセット電圧線VCSTをハイレベル(VSET)からロウレベル(VBAS)にする。これにより、駆動トランジスタ101のゲートの電位をVSET−VBAS分だけ下げている。これは、データ信号をゲートに書き込めるように、駆動トランジスタのゲート電位を下げておく必要があるためである。このように、容量素子105に接続されるセット電圧線VCSTの電圧を変えることにより、駆動トランジスタ101のゲートに閾値電圧の情報を保持させたまま、データ信号を書き込むことが可能となる。
図4(c−2)は同様にデータプログラム期間を示す。データ信号線DTにデータ信号線(VDATA)を与える。第1のトランジスタ102はオン状態なので、駆動トランジスタ101のゲートには閾値電圧(Vth)分変化したデータ電圧(VDATA−|Vth|)が与えられ、容量素子105にそのゲート電圧が保持される。
図4(d)は発光期間を示す。データ信号線DTに電源電圧(ELVDD)を与えると共に、ゲート信号線EM(n)にロウレベルの信号を入れ、第2のトランジスタ103をオンにする。電流発光素子106には、駆動トランジスタ101のゲート電圧に基づくドレイン電流が流れ、電流発光素子106はこのドレイン電流に応じて発光する。その後、1水平期間毎に発光と非発光を繰り返す。
このように、閾値電圧補償期間とデータプログラム期間を分けることにより、駆動トランジスタ101の閾値電圧を検出するときの電圧と、データ電圧を異ならせることができる。この場合、データ信号線DTに与える電圧を、閾値電圧補償期間とデータプログラム期間とで変化させれば良いので、画素回路100のトランジスタ数を増やす必要がなく、むしろ4つのトランジスタで、図3に示すようなプログレッシブ駆動をすることができる。
図5は画素回路100をマトリクス状に配列させた画素部の構成を示す。データ信号線は、画素回路100の各列に対して2本設けられており、一方のデータ信号線DT1は奇数行の画素回路100と、他方のデータ信号線DT2は偶数行の画素回路100と接続されている。これは、データ信号線DT1とデータ信号線DT2の双方に電源電圧(ELVDD)とデータ信号(VDATA)を交互に与えるためである。電源電圧(ELVDD)とデータ信号(VDATA)の切り替えは、例えばデマルチプレクサ回路に制御信号DCTL1,DCTL2を与えることによって制御している。また、ゲート信号線Scan(m−2)、ゲート信号線Scan(m)、セット電圧線VCST、ゲート信号線EM(m)が画素回路100にそれぞれ接続されている。ここで、m=1、2、・・・nである。
なお、図5は画素回路100がマトリクス状に配列した画素部とデータ信号線の駆動回路の一部を示すが、本実施の形態に係る電気光学装置は、これらに加えゲート信号線駆動回路、データ信号線駆動回路、データ信号を扱うコントローラーなどの周辺回路が付加されていてもよい。
図6は垂直期間のタイミングチャートを示す。プログレッシブ駆動では、ゲート信号線Scan(m−2)、ゲート信号線Scan(m)で選択された画素回路の行毎に初期化、閾値電圧の補償、データプログラム、発光が順次行われる。例えば、ある奇数行で閾値電圧の補償とデータプログラムが行われているとき、次の奇数行では駆動トランジスタの初期化が行われている。そして、ある奇数行については、データプログラム期間が終了すると、発光制御信号(EM)に応じて電流発光素子を発光させる発光期間に移行する。これは偶数行についても同様であり、1垂直期間内で画素は逐次発光してゆくこととなる。
フレーム周波数が一定である場合、画素数が増えてゲート信号線の数が増加すると画素回路100へのデータ書き込み時間が短くなるが、本実施の形態で示すように、所定の一定電圧(データ信号の電圧よりも高い電圧であって、例えば電源電圧(ELVDD))で駆動トランジスタの閾値電圧を検出することで、精度よく閾値電圧の補償を行うことができる。
[駆動トランジスタのゲート電圧とドレイン電流の関係]
ここで、図7のグラフを参照して、データプログラム時の駆動トランジスタにおけるゲート電圧とドレイン電流の関係を説明する。
ここで、図7のグラフを参照して、データプログラム時の駆動トランジスタにおけるゲート電圧とドレイン電流の関係を説明する。
図7(a)は、従来例におけるデータプログラム時のゲート電圧とドレイン電流の関係を示す。この場合、一定の電圧(VRES)で初期化を行っているため、駆動トランジスタの閾値電圧が異なる2つの画素(IVTH1,IVTH2)についてみると、ゲート電圧はVRESで共通であるが、ドレイン電流は2つの画素でIINIT1,IINIT2と異なっている。従ってこの場合、異なるドレイン電流値から閾値電圧の補償とデータプログラムを開始することになる。
閾値電圧の補償とデータプログラムにより、駆動トランジスタのゲート電圧はVDATA−|Vth|まで変化しようとするが、閾値電圧を補償する時間が不足する場合には十分にVDATA−|Vth|までゲート電圧が変化せず、データ更新期間の完了時にはドレイン電流値がID1,ID2と異なったところでセットされてしまう。このため、2つの画素間でドレイン電流が異なることになり、これが電流発光素子の発光強度に反映され表示ムラとして視認されてしまうことになる。
一方、図7(b)では、データプログラムの開始前に、閾値電圧の補償を行い駆動トランジスタのゲート電圧にイニシャル電圧を与えて閾値と連動して変化させるため、ドレイン電流IINIT1,IINIT2は同じ値からデータプログラムを開始することになる。データプログラム期間でゲート電圧はVDATA−|Vth|に変化するが、容量素子とデータプログラム時間にばらつきがなければ、ゲート電圧の変動値ΔV1,ΔV2はそれぞれ同一量だけシフトした電圧となる。そのため、データプログラム完了時に駆動トランジスタのドレイン電流ID1,ID2は同一となり、2つの画素間で駆動トランジスタの閾値電圧が異なっていても表示ムラを無くすことができる。
このように、本実施の形態によれば、閾値電圧補償期間とデータプログラム期間を分けることにより、データプログラム動作前に駆動トランジスタの閾値電圧を検出し、データプログラム動作前のゲート初期電圧を閾値電圧に基づいて設定することができる。そして、駆動トランジスタの閾値電圧の補償にデータ電圧を使うのではなく、データ電圧とは異なる一定の電圧(例えば電源電圧(ELVDD))を使って閾値電圧を検出するので、駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。さらに、画素回路に必要なトランジスタの数を6個から4個に減らすことができるので、高精細化にも有利である。
<実施の形態2>
本実施の形態は、図1と同じ画素回路100を用いて、初期化、閾値電圧補償、発光をすべての画素同時に行う駆動方法(サイマルテーニアス駆動)について例示する。
本実施の形態は、図1と同じ画素回路100を用いて、初期化、閾値電圧補償、発光をすべての画素同時に行う駆動方法(サイマルテーニアス駆動)について例示する。
図8は、サイマルテーニアス駆動の垂直期間における動作を示す。サイマルテーニアス駆動は、1垂直期間内に初期化、閾値電圧補償、データプログラムを全画素について行った後、全画素を一斉に発光させる駆動方法である。
図9はサイマルテーニアス駆動における水平期間のタイミングチャートを示す。画素回路100の動作は、(a)初期化期間、(b)閾値電圧補償期間、(c)データプログラム期間、および(d)発光期間に分かれている。(c)データプログラム期間では、(c−1)駆動トランジスタのゲート電位であるセット電圧(VCST)をロウレベル(VBAS)に下げる期間まで、データ信号線DTには電源電圧(ELVDD)が与えられており、その後データ信号線DTにデータ信号が与えられ、(c−2)データプログラムに移行する。
図10は画素回路100をマトリクス状に配列させた画素部の構成を示す。実施の形態1とは異なり、閾値電圧補償期間とデータプログラム期間が分かれているのでデータ信号線DTは、各画素列に1本ずつ設けられている。したがって、サイマルテーニアス駆動を行うときは、図1に示す画素回路を用いる場合でも、データ信号線の本数を減らすことができる。また、イニシャル電圧を与えるゲート信号線INIT、セット電圧線VCST、ゲート信号線EMは全画素共通の配線となり、ゲート信号線Scan(n)が各画素行に対応して設けられている。
なお、図10は画素回路100がマトリクス状に配列した画素部とデータ信号線の駆動回路の一部を示すが、本実施の形態に係る電気光学装置は、これらに加えゲート信号線駆動回路、データ信号線駆動回路、データ信号を扱うコントローラーなどの周辺回路が付加されていてもよい。
図11は垂直期間のタイミングチャートを示す。1垂直期間はデータ更新期間と発光期間に分かれている。データ更新期間はさらに、初期化期間、閾値電圧補償期間、データプログラム期間に分かれている。データ更新期間において、初期化期間では、イニシャル電圧を与えるゲート信号線INITに一斉にロウレベルのイニシャル電圧を与え、全画素を同時に初期化する。その後、ゲート信号線Scan(n)のそれぞれに、同じタイミングでロウレベルの選択信号を与え、全画素について駆動トランジスタの閾値電圧の補償を行う。このときデータ信号線DTには電源電圧(ELVDD)が与えられている。その後、ゲート信号線Scan(n)に順次ロウレベルの選択信号を与え、各行の画素回路にデータプログラムを行う。そして、データ更新期間が終了すると、発光制御信号(EM)を与え、全画素を一斉に発光可能な状態とし、駆動トランジスタ100のゲート電圧に応じて発光させる。
サイマルテーニアス駆動を行う場合には、イニシャル電圧を与えるゲート信号線INIT、セット電圧線VCST、ゲート信号線EMを全ての画素回路について共通にすることができるので、駆動回路を簡略化することができ、表示パネルの狭額縁化を図る上で有利である。また、駆動トランジスタの閾値電圧の補償にデータ電圧を使うのではなく、データ電圧とは異なる一定の電圧(例えば電源電圧(ELVDD))を使って閾値電圧を検出するので、駆動トランジスタの閾値電圧のばらつきを精度よく検出し補償することができる。さらに、画素回路に必要なトランジスタの数を6個から4個に減らすことができるので、高精細化にも有利である。
<実施の形態3>
本実施に形態では、図1に示す画素回路とは異なる画素回路を用いて、実施の形態1と同様のプログレッシブ駆動を行う一態様について説明する。
本実施に形態では、図1に示す画素回路とは異なる画素回路を用いて、実施の形態1と同様のプログレッシブ駆動を行う一態様について説明する。
[画素回路について]
図12は、本実施の形態に係る画素回路200の回路図を示す。図12において、駆動トランジスタ101、第1のトランジスタ102、第2のトランジスタ103、第3のトランジスタ104、容量素子105および電流発光素子106については、図1の画素回路100におけるものと同様である。
図12は、本実施の形態に係る画素回路200の回路図を示す。図12において、駆動トランジスタ101、第1のトランジスタ102、第2のトランジスタ103、第3のトランジスタ104、容量素子105および電流発光素子106については、図1の画素回路100におけるものと同様である。
図12に示す画素回路200は、データ信号線DTと駆動トランジスタ101のソースとの間に第4のトランジスタ107が設けられている。第4のトランジスタ107は、ゲートがゲート信号線DAON(n)に接続されている。また電源電圧(ELVDD)を与える電源線と駆動トランジスタ101のソースの間に第5のトランジスタ108が設けられている。第5のトランジスタ108は、ゲートがゲート信号線VTON(n)と接続されている。
画素回路200において、駆動トランジスタ101のゲートに所定のデータ電圧が与えられており、第2のトランジスタ103と第5のトランジスタ108がオンのとき、電流発光素子106は発光する。この意味で第2のトランジスタ103と第5のトランジスタ108は発光制御トランジスタとみなすことができる。しかしながら、第2のトランジスタ103を制御するゲート信号線EM(n)と、第5のトランジスタ108を制御するゲート信号線VTON(n)は異なるタイミング信号を与えることが可能であり、この2つのトランジスタを個別にオン・オフの制御することができる。これにより、発光期間においては、データ信号線DTにデータ電圧が与えられていても、電源電圧(ELVDD)を与える電源線からの電流により電流発光素子106を発光させることができるため、発光デューティを大きくすることができる。
[駆動方法について]
図13は画素回路200の動作を説明する水平期間のタイミングチャートを示す。図13において、データ更新期間は、(a)初期化期間、(b)閾値電圧補償期間、(c)データプログラム期間に分かれている。初期化期間は実施の形態1におけるものと同様である。閾値電圧補償期間では、ゲート信号線VTON(n)にロウレベルの信号を与え、第5のトランジスタ108をオンにして電源電圧(ELVDD)を駆動トランジスタ101に与えている。一方、データプログラム期間では、第5のトランジスタ108をオフとして、ゲート信号線DAON(n)にロウレベルの信号を与え、第4のトランジスタ107をオンにしてデータ信号線DTからデータ信号を駆動トランジスタ101に与えている。
図13は画素回路200の動作を説明する水平期間のタイミングチャートを示す。図13において、データ更新期間は、(a)初期化期間、(b)閾値電圧補償期間、(c)データプログラム期間に分かれている。初期化期間は実施の形態1におけるものと同様である。閾値電圧補償期間では、ゲート信号線VTON(n)にロウレベルの信号を与え、第5のトランジスタ108をオンにして電源電圧(ELVDD)を駆動トランジスタ101に与えている。一方、データプログラム期間では、第5のトランジスタ108をオフとして、ゲート信号線DAON(n)にロウレベルの信号を与え、第4のトランジスタ107をオンにしてデータ信号線DTからデータ信号を駆動トランジスタ101に与えている。
このように、データ信号線DTと電源電圧(ELVDD)を与える電源線を分けた場合でも、これらを選択するトランジスタを設けることで実施の形態1と同様に、閾値電圧補償期間とデータプログラム期間を分け、データプログラム動作前に駆動トランジスタの閾値電圧を検出し、データプログラム動作前のゲート初期電圧を閾値電圧に基づいて設定することができる。そして、駆動トランジスタ101の閾値電圧の補償をデータ信号の電圧とは異なる電圧レベルで行うことができる。
図14は画素回路100をマトリクス状に配列させた画素部の構成を示す。図14では、全画素共通に一定の電源電圧(ELVDD)を与える電源線は省略してあり、データ信号線DTは各画素列に1本ずつ設けられている。また、画素回路200の各行に対してデータ信号線DAON(n)とデータ信号線VTON(n)が追加されている。
なお、図14は画素回路200がマトリクス状に配列した画素部とデータ信号線の駆動回路の一部を示すが、本実施の形態に係る電気光学装置は、これらに加えゲート信号線駆動回路、データ信号線駆動回路、データ信号を扱うコントローラーなどの周辺回路が付加されていてもよい。
図15と図16は1垂直期間のタイミングチャートを示す。プログレッシブ駆動では、ゲート信号線Scan(n−2)、ゲート信号線Scan(n)で選択された画素回路の行毎に初期化、閾値電圧の補償、データプログラム、発光が順次行われる。例えば、ある奇数行で閾値電圧の補償とデータプログラムが行われているとき、次の奇数行では駆動トランジスタの初期化が行われている。データ信号線DTには常にデータ信号が与えられており、データ信号DAONによってある奇数行についてデータ信号が書き込まれると、データプログラムが終了し、発光制御信号(EM)が与えられて電流発光素子を発光させる発光期間に移行する。これは偶数行についても同様であり、1垂直期間内で画素は逐次発光してゆくこととなる。
本実施の形態によれば、データ信号線と電源線を分けたことにより、データ更新期間以外は発光期間とすることができるので、1垂直期間内で発光のデューティー比を大きくすることができる。発光のデューティー比を大きくすることで、電流発光素子に与えるピーク電流を小さくすることができるため、電流発光素子の劣化を抑制することができる。それにより、電流発光素子の寿命を延ばすことができる。
<実施の形態4>
本実施に形態では、図12に示す画素回路を変形してサイマルテーニアス駆動を行う一態様について説明する。
本実施に形態では、図12に示す画素回路を変形してサイマルテーニアス駆動を行う一態様について説明する。
[画素回路について]
図17は、本実施の形態に係る画素回路300の回路図を示す。図17において、駆動トランジスタ101、第1のトランジスタ102、第3のトランジスタ104、第4のトランジスタ107、容量素子105および電流発光素子106については、図12の画素回路200におけるものと同様である。
図17は、本実施の形態に係る画素回路300の回路図を示す。図17において、駆動トランジスタ101、第1のトランジスタ102、第3のトランジスタ104、第4のトランジスタ107、容量素子105および電流発光素子106については、図12の画素回路200におけるものと同様である。
図17において、第5のトランジスタ108は電源電圧(ELVDD)を与える電源線と駆動トランジスタ101の間に設けられており、ゲートがゲート信号線EM(n)に接続されている。すなわち、第5のトランジスタ108と第2のトランジスタ103は同じゲート信号線EM(n)と接続されているので、同じタイミングでオン・オフの動作が制御される。
[駆動方法について]
図18に、画素回路300を用いて、サイマルテーニアス駆動を行うときの水平期間のタイミングチャートを示す。画素回路300では電源線(ELVDD)とデータ信号線DTとが分けられているが、閾値電圧補償期間においてデータ信号線DTに電源電圧(ELVDD)が与えられている。
図18に、画素回路300を用いて、サイマルテーニアス駆動を行うときの水平期間のタイミングチャートを示す。画素回路300では電源線(ELVDD)とデータ信号線DTとが分けられているが、閾値電圧補償期間においてデータ信号線DTに電源電圧(ELVDD)が与えられている。
次に、図18で示すタイミングチャートに基づく画素回路300の動作を、図19を参照しながら詳細に説明する。図19は、初期化期間、閾値電圧補償期間、データプログラム期間、および発光期間における画素回路300の状態を説明する図である。
図19(a)は初期化期間を示す。ゲート信号線Scan(n)、ゲート信号線DAON(n)、ゲート信号線EM(n)はハイレベルであり、第1のトランジスタ102と第2のトランジスタ103はオフ状態である。ゲート信号線Scan(n−2)からイニシャル電圧としてロウレベル(VGL)の信号が入力され、第3のトランジスタ104が導通状態となり、駆動トランジスタ101のゲート電圧をイニシャル電圧(VGL−|Vth|)に初期化する。なお、ここでのVthは、第3のトランジスタ104のVthである。ゲート信号線Scan(n−2)に同期して、セット電圧線VCSTをロウレベル(VBAS)からハイレベル(VSET)にする。
図19(b)は閾値電圧補償期間を示す。データ信号線DTに電源電圧(ELVDD)が与えられ、ゲート信号線Scan(n)、ゲート信号線DAON(n)をロウレベルにして第1のトランジスタ102と第4のトランジスタ107をオンにする。これによりデータ信号線DTとソースが接続された駆動トランジスタ101に電源電圧(ELVDD)が与えられる。駆動トランジスタ101のゲートには、電源電圧(ELVDD)から閾値電圧(Vth)分変化した電圧(ELVDD−|Vth|)が与えられ、この電圧で容量素子105が充電される。なお、ここでのVthは、駆動トランジスタ101のVthである。
図19(c−1)はデータプログラム期間を示す。まず、容量素子105につながるセット電圧線VCSTをハイレベル(VSET)からロウレベル(VBAS)にする。これにより、駆動トランジスタ101のゲートの電位をVSET−VBAS分だけ下げている。これは、データ信号をゲートに書き込めるように、駆動トランジスタのゲート電位を十分下げておく必要があるためである。
図19(C−2)は同様にデータプログラム期間を示す。データ信号線DTにデータ信号線(VDATA)を与え、ゲート信号線Scan(n)、ゲート信号線DAON(n)をロウレベルにして第1のトランジスタ102と第4のトランジスタ107をオンにする。駆動トランジスタ101のゲートには閾値電圧(Vth)分変化したデータ電圧(VDATA−|Vth|)が与えられ、容量素子105にそのゲート電圧が保持される。
図19(d)は発光期間を示す。ゲート信号線EM(n)をロウレベルとして第2のトランジスタ102と第5のトランジスタ108をオンにする。このとき、ゲート信号線DTにも電源電圧(ELVDD)を与え、ゲート信号線DAON(n)をロウレベルにすることで、第4のトランジスタ107をオンにし、データ信号線DTからも電源電圧(ELVDD)を電流発光素子106に与える。
このように、電源線とデータ信号線DTから電源電圧(ELVDD)を供給することにより、実質的に電源電圧(ELVDD)を与える配線抵抗を下げることができ、電流発光素子へ流す電流により発生する電圧降下を低減することができる。
図20は、画素回路300をマトリクス状に配列させた画素部の構成を示す。サイマルテーニアス駆動では、データ更新期間と発光期間が分かれているのでデータ信号線DTは、各画素列に1本ずつ設けられている。また、イニシャル電圧を与えるゲート信号線INIT、セット電圧線VCST、ゲート信号線EMは全画素共通の配線となり、ゲート信号線Scan(n)が各画素行に対応して設けられている。また、図20においては、全画素共通に一定の電源電圧(ELVDD)を与える電源線は記載を省略している。
なお、図20は画素回路300がマトリクス状に配列した画素部とデータ信号線の駆動回路の一部を示すが、本実施の形態に係る電気光学装置は、これらに加えゲート信号線駆動回路、データ信号線駆動回路、データ信号を扱うコントローラーなどの周辺回路が付加されていてもよい。
図21は、1垂直期間のタイミングチャートを示す。1垂直期間はデータ更新期間と発光期間に分かれている。データ更新期間はさらに、初期化期間、閾値電圧補償期間、データプログラム期間に分かれている。データ更新期間において、初期化期間では、イニシャル電圧を与えるゲート信号線INITに一斉にロウレベルのイニシャル電圧を与え、全画素を同時に初期化する。その後、ゲート信号線Scan(n)のそれぞれに、同じタイミングでロウレベルの選択信号を与え、全画素について駆動トランジスタの閾値電圧の補償を行う。このときデータ信号線DTには電源電圧(ELVDD)が与えられている。その後、ゲート信号線Scan(n)に順次ロウレベルの選択信号を与え、各行の画素回路にデータプログラムを行う。そして、データ更新期間が終了すると、発光制御信号(EM)を与え、全画素を一斉に発光可能な状態とし、駆動トランジスタ100のゲート電圧に応じて発光させている。
本実施の形態によれば、電源線とデータ信号線DTから電源電圧(ELVDD)を供給することにより、実質的に電源線の配線抵抗が低減し、表示パネルの面内における輝度差が低減し、表示均一性を大幅に向上させることが可能となる。さらにサイマルテーニアス駆動を行うことにより、イニシャル電圧を与えるゲート信号線Scan(n−2)、セット電圧線VCST、ゲート信号線EMを全ての画素回路について共通にすることができるので、駆動回路を簡略化することができ、表示パネルの狭額縁化を図る上で有利である。また、駆動トランジスタの閾値電圧の補償にデータ電圧を使うのではなく、データ電圧とは異なる一定の電圧(例えば電源電圧(ELVDD))を使って閾値電圧を検出するので、駆動トランジスタの閾値電圧のばらつきを正確に検出し補償することができる。さらに、画素回路に必要なトランジスタの数を6個から4個に減らすことができるので、高精細化にも有利である。
100…画素回路、101…駆動トランジスタ、102…第1のトランジスタ、103…第2のトランジスタ(発光制御トランジスタ)、104…第3のトランジスタ、105…容量素子、106…電流発光素子、107…第4のトランジスタ、108…第5のトランジスタ、200…画素回路、300…画素回路
Claims (8)
- 駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、
前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースに接続されるデータ信号線に第1の電圧を与え、該第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、
前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして前記データ信号線にデータ電圧を与え、該データ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップと、
前記データ信号線に前記第1の電圧を与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて発光させるステップと
を有することを特徴とする電気光学装置の駆動方法。 - 前記第1の電圧は、電流発光素子の陽極側の電源電圧であることを特徴とする請求項1に記載の電気光学装置の駆動方法。
- マトリクス状に配列された複数の画素回路と、行方向に延びて前記複数の画素回路の動作を制御する複数のゲート信号線と、列方向に延びて前記複数の画素回路にデータ信号または電流発光素子を発光させる電源電圧が与えられるデータ信号線とを有する電気光学装置の駆動方法であって、
前記画素回路の駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、
前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースに接続されるデータ信号線に第1の電圧を与え、該第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、
前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして前記データ信号線にデータ電圧を与え、該データ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップと
を前記複数の画素回路のそれぞれについて行った後、
前記データ信号線に前記第1の電圧を与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて前記複数の画素回路における前記電流発光素子を略同時に発光させることを特徴とする電気光学装置の駆動方法。 - 前記第1の電圧は、前記電流発光素子の陽極側の電源電圧であることを特徴とする請求項3に記載の電気光学装置の駆動方法。
- 駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、
前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースと電流発光素子の陽極側の電源電圧が与えられる電源線との間に接続された第3のトランジスタをオンにして前記電源線から第1の電圧を該駆動トランジスタのソースに与え、前記第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、
前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして、前記駆動トランジスタのソースとデータ信号線との間に接続された第4のトランジスタをオンにして、前記データ信号線に与えられたデータ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップと、
前記第3のトランジスタをオンにして前記電源線から第1の電圧を前記駆動トランジスタに与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて発光させるステップと
を有することを特徴とする電気光学装置の駆動方法。 - マトリクス状に配列された複数の画素回路と、行方向に延びて前記複数の画素回路の動作を制御する複数のゲート信号線と、列方向に延びて前記複数の画素回路にデータ信号または電流発光素子を発光させる電源電圧が与えられるデータ信号線とを有する電気光学装置の駆動方法であって、
前記画素回路の駆動トランジスタのゲートに接続された第1のトランジスタを導通状態として、データ信号の電圧よりも低いロウレベルのイニシャル電圧を前記駆動トランジスタのゲートに与え、該ゲートの電圧を初期化するステップと、
前記駆動トランジスタのドレインとゲートの間に接続された第2のトランジスタをオンにして該ドレインとゲートの間を導通させ、前記駆動トランジスタのソースと電流発光素子の陽極側の電源電圧が与えられる電源線との間に接続された第3のトランジスタをオンにして前記電源線から第1の電圧を該駆動トランジスタのソースに与え、前記第1の電圧から前記駆動トランジスタの閾値電圧分変化した第2の電圧を該駆動トランジスタのゲートに与えることで、該ゲートの電圧を前記イニシャル電圧から前記第2の電圧に変化させ、該第2の電圧を一方の端子が前記駆動トランジスタのゲートに接続された容量素子に保持させる閾値電圧の補償を行うステップと、
前記容量素子の他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を該データ信号の電位よりも低くして、前記駆動トランジスタのソースとデータ信号線との間に接続された第4のトランジスタをオンにして、前記データ信号線に与えられたデータ電圧から前記駆動トランジスタの閾値電圧分変化した第3の電圧を該駆動トランジスタのゲートに与え、該第3の電圧を前記容量素子に保持させるデータプログラミングを行うステップと
を前記複数の画素回路のそれぞれについて行った後、
前記複数の画素回路におけるそれぞれの、前記第3のトランジスタをオンにして前記電源線から第1の電圧を前記駆動トランジスタに与え、前記駆動トランジスタのドレインと前記電流発光素子の陽極との間に接続された発光制御トランジスタをオンにして、前記電流発光素子に前記駆動トランジスタのゲート電圧である前記第3の電圧に応じたドレイン電流を与えて前記複数の画素回路における前記電流発光素子を略同時に発光させることを特徴とする電気光学装置の駆動方法。 - データ信号線にソースが接続され、前記データ信号線から階調に応じたデータ信号が与えられるデータプログラム動作時に、ダイオード接続された状態で前記データ信号に応じたデータ電圧がゲートに与えられる駆動トランジスタと、
前記駆動トランジスタのドレイン側に接続され、前記駆動トランジスタのゲート電圧に応じたドレイン電流が与えられる電流発光素子と、
を画素回路に有し、
前記データプログラム動作前に、前記駆動トランジスタの閾値電圧を検出し、前記駆動トランジスタのゲート電圧の初期値を前記閾値電圧に基づいて設定することを特徴とする電気光学装置。 - 前記データプログラム動作前において、前記駆動トランジスタの閾値電圧の検出を、前記電流発光素子の陽極側の電源電圧を印加して行い、
前記データプログラム動作時に、前記駆動トランジスタのゲートに接続された容量素子の該ゲートと接続されない他方の端子にロウレベルのセット電圧を与え、前記駆動トランジスタのゲート電位を前記データ信号の電位よりも低くすることを特徴とする請求項7に記載の電気光学装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012274074A JP2014119574A (ja) | 2012-12-14 | 2012-12-14 | 電気光学装置の駆動方法および電気光学装置 |
KR1020130153980A KR20140077843A (ko) | 2012-12-14 | 2013-12-11 | 전기 광학 장치의 구동 방법 및 전기 광학 장치 |
US14/105,936 US20140168195A1 (en) | 2012-12-14 | 2013-12-13 | Electro-optic device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012274074A JP2014119574A (ja) | 2012-12-14 | 2012-12-14 | 電気光学装置の駆動方法および電気光学装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014119574A true JP2014119574A (ja) | 2014-06-30 |
Family
ID=50930330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012274074A Pending JP2014119574A (ja) | 2012-12-14 | 2012-12-14 | 電気光学装置の駆動方法および電気光学装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140168195A1 (ja) |
JP (1) | JP2014119574A (ja) |
KR (1) | KR20140077843A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170178568A1 (en) | 2015-12-21 | 2017-06-22 | Japan Display Inc. | Display Device |
WO2021064902A1 (ja) * | 2019-10-02 | 2021-04-08 | シャープ株式会社 | 表示装置 |
WO2021176528A1 (ja) * | 2020-03-02 | 2021-09-10 | シャープ株式会社 | 表示装置およびその駆動方法 |
US11751446B2 (en) | 2020-01-17 | 2023-09-05 | Seiko Epson Corporation | Display device having first, second, third and fourth transistors, and electronic apparatus |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105096817B (zh) * | 2014-05-27 | 2017-07-28 | 北京大学深圳研究生院 | 像素电路及其驱动方法和一种显示装置 |
JP2016109911A (ja) * | 2014-12-08 | 2016-06-20 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置、表示方法、及びプログラム |
TWI574247B (zh) * | 2015-04-02 | 2017-03-11 | 友達光電股份有限公司 | 主動式有機發光二極體電路及其驅動方法 |
CN108877669A (zh) * | 2017-05-16 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法及显示装置 |
CN107833559B (zh) * | 2017-12-08 | 2023-11-28 | 合肥京东方光电科技有限公司 | 像素驱动电路、有机发光显示面板及像素驱动方法 |
CN110520922B (zh) * | 2018-09-20 | 2021-08-24 | 京东方科技集团股份有限公司 | 显示驱动电路、方法、以及显示设备 |
CN109166523B (zh) * | 2018-09-28 | 2020-07-03 | 北京小米移动软件有限公司 | Oled显示方法及装置 |
CN110060627B (zh) * | 2019-04-08 | 2020-11-10 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
CN113141490B (zh) * | 2020-01-20 | 2023-05-09 | 中强光电股份有限公司 | 发光模块、投影装置与操作方法 |
CN111312167B (zh) * | 2020-04-03 | 2021-05-07 | 深圳市华星光电半导体显示技术有限公司 | 电压输出方法、装置、控制器及存储介质 |
KR20210157642A (ko) * | 2020-06-22 | 2021-12-29 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
CN112259049A (zh) | 2020-10-30 | 2021-01-22 | 合肥京东方卓印科技有限公司 | 一种显示控制方法及装置 |
CN113299244B (zh) * | 2021-05-24 | 2023-02-07 | 京东方科技集团股份有限公司 | 电压控制模组、驱动模组、驱动方法和显示装置 |
US11915649B2 (en) * | 2022-06-08 | 2024-02-27 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel circuit and display panel |
-
2012
- 2012-12-14 JP JP2012274074A patent/JP2014119574A/ja active Pending
-
2013
- 2013-12-11 KR KR1020130153980A patent/KR20140077843A/ko not_active Application Discontinuation
- 2013-12-13 US US14/105,936 patent/US20140168195A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170178568A1 (en) | 2015-12-21 | 2017-06-22 | Japan Display Inc. | Display Device |
JP2017116583A (ja) * | 2015-12-21 | 2017-06-29 | 株式会社ジャパンディスプレイ | 表示装置 |
US10446076B2 (en) | 2015-12-21 | 2019-10-15 | Japan Display Inc. | Display device |
US10810939B2 (en) | 2015-12-21 | 2020-10-20 | Japan Display Inc. | Display device |
WO2021064902A1 (ja) * | 2019-10-02 | 2021-04-08 | シャープ株式会社 | 表示装置 |
US11751446B2 (en) | 2020-01-17 | 2023-09-05 | Seiko Epson Corporation | Display device having first, second, third and fourth transistors, and electronic apparatus |
WO2021176528A1 (ja) * | 2020-03-02 | 2021-09-10 | シャープ株式会社 | 表示装置およびその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20140077843A (ko) | 2014-06-24 |
US20140168195A1 (en) | 2014-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014119574A (ja) | 電気光学装置の駆動方法および電気光学装置 | |
EP2261884B1 (en) | Pixel of an OLED display and the corresponding display | |
KR101008482B1 (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
JP4509851B2 (ja) | 発光表示装置及びその駆動方法 | |
US9647047B2 (en) | Organic light emitting display for initializing pixels | |
KR100986915B1 (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
KR101486538B1 (ko) | 유기 발광 다이오드 표시장치 및 그 구동 방법 | |
EP2736036A2 (en) | Organic light emitting diode display device and method of driving the same | |
US20110084955A1 (en) | Organic light emitting display | |
KR20170026757A (ko) | 화소 및 그의 구동방법 | |
JP6082784B2 (ja) | 有機発光ダイオード表示装置の駆動方法 | |
TWI433107B (zh) | An image display device, and an image display device | |
JP2016081030A (ja) | 有機発光表示装置 | |
KR102137521B1 (ko) | 화소 회로 및 그 구동 방법 | |
KR102206602B1 (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
KR20140126110A (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
KR20140134048A (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
KR100646989B1 (ko) | 유기 발광 표시장치와 그의 구동방법 | |
KR102036247B1 (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
KR101291444B1 (ko) | 표시 장치 및 그 구동 방법 | |
US9728126B2 (en) | Organic light emitting display apparatus having improved uniformity in display brightness, and method of driving the same | |
KR20120044508A (ko) | 유기전계발광 표시장치 | |
US20140354517A1 (en) | Pixel and organic light emitting display device using the same | |
KR20140140810A (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
KR20120014716A (ko) | 유기 전계발광 표시장치 및 그의 구동방법 |