JP2014116358A - 半導体装置および電子機器 - Google Patents
半導体装置および電子機器 Download PDFInfo
- Publication number
- JP2014116358A JP2014116358A JP2012267398A JP2012267398A JP2014116358A JP 2014116358 A JP2014116358 A JP 2014116358A JP 2012267398 A JP2012267398 A JP 2012267398A JP 2012267398 A JP2012267398 A JP 2012267398A JP 2014116358 A JP2014116358 A JP 2014116358A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- prevention plate
- light receiving
- receiving region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 230000002265 prevention Effects 0.000 claims abstract description 64
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 17
- 238000003384 imaging method Methods 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができるようにする。
【解決手段】受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、半導体チップと電気的に接続され、第1の半導体チップの受光領域側の面上に配置される第2の半導体と、第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、フレア防止板が前記第2の半導体に接触している。
【選択図】図1
【解決手段】受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、半導体チップと電気的に接続され、第1の半導体チップの受光領域側の面上に配置される第2の半導体と、第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、フレア防止板が前記第2の半導体に接触している。
【選択図】図1
Description
本技術は、半導体装置および電子機器に関し、特に、小型で高性能な撮像素子を構成する半導体装置であって、画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができるようにする半導体装置および電子機器に関する。
従来より、イメージセンサチップを有する半導体パッケージにおいては、イメージセンサの受光領域に余分な光が漏れ込むことによる迷光への対策が施されている。
特に、イメージセンサチップとパッケージ基板とを接続するボンディングワイヤには、光を反射しやすい金属が用いられることが多く、迷光への対策が求められる。このため、従来より、ボンディングワイヤで反射した光が、イメージセンサチップの受光領域に漏れ込むことを防止するためにフレア防止板が設けられている。
また、近年、電子機器の小型化、高性能化に伴って、イメージセンサチップを有する半導体パッケージに求められる性能も向上している。例えば、従来のものより高速の演算処理が可能な半導体パッケージが求められている。
一方で、近年、半導体チップのプロセスの微細化が進んでおり、単位面積当たりに集積されるトランジスタの数を増やすことが可能な新世代のプロセスで製造された半導体チップ(新世代半導体チップと称することにする)が普及している。
このような、新世代半導体チップを用いることにより、従来の半導体チップよりも演算処理を高速化させることができ、かつ、消費電力を抑制することも可能となる。このため、従来、イメージセンサチップに組み込まれていた周辺回路部を、新世代半導体チップによって構成した半導体パッケージが製造されている。
しかしながら、高速演算処理を実行する新世代半導体チップは、発熱量が大きくなるため、放熱対策を施す必要がある。
例えば、半導体チップとパッケージ基板の双方とを熱的に連結する熱伝導部材を設けて、半導体チップからの発熱を、パッケージ基板へ逃がすようにする技術も提案されている(例えば、特許文献1参照)。
しかしながら、周辺回路部を、新世代半導体チップによって構成した半導体パッケージでは、当該周辺回路部を構成する新世代半導体チップで反射した光が、イメージセンサチップの受光領域に漏れ込むことがあった。
従来の技術では、このような、周辺回路部を構成する新世代半導体チップに係る迷光の対策が十分とは言えず、迷光によるゴーストが発生してしまうことがあった。
本技術はこのような状況に鑑みて開示するものであり、小型で高性能な撮像素子を構成する半導体装置であって、画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができるようにするものである。
本技術の第1の側面は、受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、前記フレア防止板が前記第2の半導体に接触している半導体装置である。
前記フレア防止板の前記受光領域側の端部が、前記第2の半導体チップの受光領域側の端部から200μm以上突出して配置されるようにすることができる。
前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられているようにすることができる。
前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられているようにすることができる。
前記フレア防止板の前記第2の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されているようにすることができる。
本技術の第2の側面は、受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、前記フレア防止板が前記第2の半導体に接触している半導体装置を備える電子機器である。
本技術の第1および第2の側面においては、受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体上に、光を遮光するフレア防止板が配置され、前記フレア防止板が前記第2の半導体に接触している。
本技術によれば、小型で高性能な撮像素子を構成する半導体装置であって、画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができる。
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
図1は、本技術の一実施の形態に係る半導体装置の構成例を示す断面図である。同図に示される半導体装置10は、例えば、固体撮像素子として用いられる半導体パッケージとして構成される。
図1に示されるように、半導体装置10において、パッケージ基板13の上にイメージセンサチップ11が配置されている。イメージセンサチップ11には、受光した光に基づく光電変換を行うための受光領域が設けられている。なお、イメージセンサチップ11の図中上側に受光領域が設けられており、図中上側がイメージセンサチップ11の受光面とされる。
また、半導体装置10において、イメージセンサチップ11の上にロジックチップ12−1およびロジックチップ12−2が配置されている。ロジックチップ12−1およびロジックチップ12−2は、例えば、垂直駆動回路、水平駆動回路、制御回路、信号処理回路などとされる周辺回路を構成する半導体チップとされる。
なお、ロジックチップ12−1およびロジックチップ12−2のそれぞれは、例えば、はんだやメッキなどを用いたバンプ処理によって、イメージセンサチップ11と電気的に接続される。
ロジックチップ12−1およびロジックチップ12−2は、ボデンィングワイヤ14−1およびボンディングワイヤ14−2によってパッケージ基板13と、電気的に接続されている。
また、ロジックチップ12−1およびロジックチップ12−2の上に、フレア防止板15−1およびフレア防止板15−2が設けられている。
フレア防止板15−1およびフレア防止板15−2は、例えば、ロジックチップ12−1およびロジックチップ12−2で反射した光がイメージセンサチップ11の受光領域に漏れ込むことを防止する。
詳細は後述するが、フレア防止板15−1およびフレア防止板15−2は、図中下側の面に放熱樹脂または熱伝導体の膜が形成されており、ロジックチップ12−1およびロジックチップ12−2、並びにパッケージ基板13のそれぞれと接するように配置される。
ロジックチップ12−1およびロジックチップ12−2によって発生した熱は、上述した放熱樹脂または熱伝導体の膜を介してパッケージ基板13に伝えられ、パッケージ基板13から放熱されるようになされている。
さらに、フレア防止板15−1およびフレア防止板15−2の上には、ガラス板21が配置されている。ガラス板21の図中上下両面には、AR(Anti Reflection)コート層23が形成されている。
また、ガラス板21の図中左右両端は、シール樹脂22−1およびシール樹脂22−2によりパッケージ基板13に固定されている。
近年、電子機器の小型化、高性能化に伴って、イメージセンサチップを有する半導体パッケージに求められる性能も向上している。例えば、従来のものより高速の演算処理が可能な半導体パッケージが求められている。
一方で、近年、半導体チップのプロセスの微細化が進んでおり、単位面積当たりに集積されるトランジスタの数を増やすことが可能な新世代のプロセスで製造された半導体チップ(新世代半導体チップと称することにする)が普及している。
このような、新世代半導体チップを用いることにより、従来の半導体チップよりも演算処理を高速化させることができる。このため、本技術を適用した半導体装置10において、周辺回路を構成するロジックチップ12−1およびロジックチップ12−2は、新世代半導体チップによって構成されている。
一方、本技術を適用した半導体装置10において、イメージセンサチップ11は、従来の製造プロセスで製造された半導体チップ(現世代半導体チップと称することにする)によって構成されている。
このように、従来、イメージセンサチップに組み込まれていた周辺回路部を、イメージセンサチップから切り離して新世代半導体チップによって構成することで、高価な新世代半導体チップに要するコストを抑えながら、従来の半導体チップよりも演算処理を高速化させることができる。また、新世代半導体チップによって演算処理が行われるため、駆動電圧の低電圧化を図ることが可能となり、消費電力も抑制することができる。
しかしながら、高速演算処理を実行する新世代半導体チップは、発熱量が大きくなるため、放熱対策を施す必要がある。
このため、本技術では、フレア防止板15−1およびフレア防止板15−2を介してロジックチップ12−1およびロジックチップ12−2の熱が、パッケージ基板13に伝えられるようになされている。このようにすることで、高速演算処理の実行を可能としつつ、発熱対策を充分に施すことが可能となる。
また、周辺回路部を、イメージセンサチップから切り離して新世代半導体チップによって構成する場合、回路の面積を削減するため、図1に示されるように、イメージセンサチップ11上にロジックチップ12−1およびロジックチップ12−2が配置される。つまり、イメージセンサチップ11上にロジックチップ12−1およびロジックチップ12−2は、立体的に配置されて電気的に接続される。
このような構成を採用する場合、イメージセンサチップ11には、周辺回路が設けられなくなるので、周辺回路も含んだイメージセンサチップと比較すると、チップの長さが短くなる。図1の例の場合、イメージセンサチップ11の図中左右方向の長さが短くなり、イメージセンサチップ11の図中左右方向の両端部から受光領域までの距離が短くなる。そうすると、ロジックチップ12−1およびロジックチップ12−2から受光領域までの距離が短くなるので、ロジックチップ12−1およびロジックチップ12−2で反射した光による迷光への対策を充分に施す必要がある。
このため、本技術では、ロジックチップ12−1およびロジックチップ12−2の上に、フレア防止板15−1およびフレア防止板15−2が設けられている。このようにすることで、ロジックチップ12−1およびロジックチップ12−2で反射した光がイメージセンサチップ11の受光領域に漏れ込むことを防止することができる。
図2乃至図4を参照して本技術を適用した半導体装置10の構造について製造過程を参照しながら説明する。
最初に、図2に示されるように、イメージセンサチップ11上にロジックチップ12−1およびロジックチップ12−2が取り付けられる。
上述したように、イメージセンサチップ11には、受光した光に基づく光電変換を行うための受光領域が設けられている。なお、イメージセンサチップ11の図中上側の中央付近に受光領域が設けられており、図中上側がイメージセンサチップ11の受光面とされる。
このため、ロジックチップ12−1およびロジックチップ12−2は、受光領域を避けて、例えば、イメージセンサチップ11の図中左右の端部にそれぞれ配置される。なお、上述したように、ロジックチップ12−1およびロジックチップ12−2のそれぞれは、例えば、はんだやメッキなどを用いたバンプ処理によって、イメージセンサチップ11と電気的に接続される。
ロジックチップ12−1およびロジックチップ12−2が取り付けられたイメージセンサチップ11は、図3に示されるように、パッケージ基板13上に配置される。そして、ロジックチップ12−1およびロジックチップ12−2が、ボデンィングワイヤ14−1およびボンディングワイヤ14−2によってパッケージ基板13と、電気的に接続される。
さらに、図4に示されるように、ロジックチップ12−1およびロジックチップ12−2の上に、フレア防止板15−1およびフレア防止板15−2が配置される。
フレア防止板15−1およびフレア防止板15−2は、図中下側の面に放熱樹脂または熱伝導体の膜が形成されており、ロジックチップ12−1およびロジックチップ12−2、並びにパッケージ基板13のそれぞれと接するように配置される。
図5は、図4の左側の部分の構成を拡大して表示した図である。同図に示されるように、フレア防止板15−1の図中下側のロジックチップ12−1と接する側の面に、放熱樹脂または熱伝導体の膜31−1が形成されている。なお、図5には示されていないが、フレア防止板15−2のロジックチップ12−2と接する側の面にも同様に、放熱樹脂または熱伝導体の膜31−2が形成される。
そして、フレア防止板15−1の図中左側の端部において、フレア防止板15−1の下の膜31−1がパッケージ基板13の一部と接している。このようにすることで、ロジックチップ12−1によって発生した熱は、膜31−1を介してパッケージ基板13に伝えられ、パッケージ基板13から放熱される。
また、ロジックチップ12−1とイメージセンサチップ11との接触面には、アンダーフィル材(封止樹脂)32−1が挿入されている。
フレア防止板15−1は、ロジックチップ12−1における光の反射を防止するものなので、例えば、ロジックチップ12−1の受光領域側(図中右側)の端部から200μmほど、受光領域側に突出するように配置される。なお、図5の例では、ロジックチップ12−1の受光領域側の端部は、アンダーフィル材32−1の図中右側端部とされている。なお、図5には示されていないが、フレア防止板15−2も同様に、ロジックチップ12−2の受光領域側の端部から200μmほど、受光領域側に突出するように配置される。
このようにすることで、図中上側から入射する光がロジックチップ12−1に照射されることを防止することができ、確実にロジックチップ12−1における光の反射を防止することが可能となる。
あるいはまた、フレア防止板15−1およびフレア防止板15−2は、図6に示されるように配置されてもよい。
図6の例では、フレア防止板15−1の受光領域側(図中右側)の端部15−1aが図中下側に斜めに折れ曲がっている。図6におけるその他の部分の構成は、図5を参照して上述した場合と同様である。
なお、この場合、フレア防止板15−2も同様に、受光領域側の端部が図中下側に斜めに折れ曲げられる。
このようにすることで、図中上側から入射する光がロジックチップ12−1に照射されることをより確実に防止することができ、確実にロジックチップ12−1における光の反射を防止することが可能となる。
あるいはまた、フレア防止板15−1およびフレア防止板15−2は、図7に示されるように配置されてもよい。
図7の例では、フレア防止板15−1の受光領域側(図中右側)の端部15−1aが図中下側に直角に折れ曲がっている。すなわち、図7の場合、フレア防止板15−1の受光領域側の端部15−1aの膜31−1がロジックチップ12−1の一面であって、イメージセンサチップ11の受光面と垂直となる面に接している。図7におけるその他の部分の構成は、図5を参照して上述した場合と同様である。
なお、この場合、フレア防止板15−2も同様に、受光領域側の端部が図中下側に直角に折れ曲げられる。
このようにすることで、図中上側から入射する光がロジックチップ12−1に照射されることをさらに確実に防止することができ、確実にロジックチップ12−1における光の反射を防止することが可能となる。
また、このようにすることで、フレア防止板15−1の受光領域側の端部の位置を、ロジックチップ12−1の位置を基準として正確に設定することが可能となる。
上述したように、本技術を適用した半導体装置10の場合、周辺回路も含んだイメージセンサチップと比較すると、チップの長さが短くなる。つまり、ロジックチップ12−1およびロジックチップ12−2から受光領域までの距離が短くなるので、フレア防止板15−1の受光領域側の端部が受光領域側に突出しすぎると、受光領域への光の入射の妨げとなるおそれがある。一方で、フレア防止板15−1の受光領域側の端部が受光領域側に突出していないと、図中上側から入射する光がロジックチップ12−1に照射されて反射されるおそれがある。
図7に示されるように、フレア防止板15−1の受光領域側の端部が図中下側に直角に折れ曲がるようにすることで、ロジックチップ12−1が突出しすぎたり、突出しなかったりするように誤って配置されることを防止することができる。
図8は、本技術を適用した半導体装置10の機能的な概略構成を示すブロック図である。ここでは、半導体装置10が、例えば、CMOSイメージセンサ101として構成されるものとする。
図8のCMOSイメージセンサ101は、半導体基板111に複数の光電変換部を含む画素102が規則的に2次元アレイ状に配列された画素領域(いわゆる画素アレイ)103と、周辺回路部とを有して構成される。
ここで、画素領域103は、イメージセンサチップ11の受光領域として構成されることになる。
周辺回路部は、垂直駆動回路104と、カラム信号処理回路105と、水平駆動回路106と、出力回路107と、制御回路108などを有して構成される。
これらの回路から成る周辺回路部が、ロジックチップ12−1またはロジックチップ12−2として構成されることになる。
制御回路108は、入力クロックと、動作モードなどを指令するデータを受け取り、またCMOSイメージセンサ101の内部情報などのデータを出力する。すなわち、制御回路108では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路104、カラム信号処理回路105及び水平駆動回路106などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路104、カラム信号処理回路105及び水平駆動回路106等に入力する。
垂直駆動回路104は、例えば、シフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路104は、画素領域103の各画素102を行単位で順次垂直方向に選択走査し、垂直信号線109を通して各画素102の光電変換部において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路105に供給する。
カラム信号処理回路105は、例えば、画素102の列ごとに配置されており、1行分の画素102から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。カラム信号処理回路105の出力段には水平選択スイッチ(図示せず)が水平信号線110との間に接続されて設けられる。
水平駆動回路106は、例えば、シフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路105の各々を順番に選択し、カラム信号処理回路105の各々から画素信号を水平信号線110に出力させる。
出力回路107は、カラム信号処理回路105の各々から水平信号線110を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子112は、外部と信号のやりとりをする。
図9は、本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。
図9のカメラ装置600は、レンズ群などからなる光学部601、固体撮像装置(撮像デバイス)602、およびカメラ信号処理回路であるDSP回路603を備える。また、カメラ装置600は、フレームメモリ604、表示部605、記録部606、操作部607、および電源部608も備える。DSP回路603、フレームメモリ604、表示部605、記録部606、操作部607および電源部608は、バスライン609を介して相互に接続されている。
光学部601は、被写体からの入射光(像光)を取り込んで固体撮像装置602の撮像面上に結像する。固体撮像装置602は、光学部601によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置602として、上述した実施の形態に係るCMOSイメージセンサ101を用いることができる。
表示部605は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置602で撮像された動画または静止画を表示する。記録部606は、固体撮像装置602で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
操作部607は、ユーザによる操作の下に、カメラ装置600が有する様々な機能について操作指令を発する。電源部608は、DSP回路603、フレームメモリ604、表示部605、記録部606および操作部607の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子(物理量分布検知装置)全般に対して適用可能である。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
(1)
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、
前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、
前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第2の半導体に接触している
半導体装置。
(2)
前記フレア防止板の前記受光領域側の端部が、前記第2の半導体チップの受光領域側の端部から200μm以上突出して配置される
(1)に記載の半導体装置。
(3)
前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられている
(1)に記載の半導体装置。
(4)
前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられている
(1)に記載の半導体装置。
(5)
前記フレア防止板の前記第2の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されている
(1)乃至(4)のいずれかに記載の半導体装置。
(6)
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、
前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、
前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第2の半導体に接触している半導体装置
を備える電子機器。
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、
前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、
前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第2の半導体に接触している
半導体装置。
(2)
前記フレア防止板の前記受光領域側の端部が、前記第2の半導体チップの受光領域側の端部から200μm以上突出して配置される
(1)に記載の半導体装置。
(3)
前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられている
(1)に記載の半導体装置。
(4)
前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられている
(1)に記載の半導体装置。
(5)
前記フレア防止板の前記第2の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されている
(1)乃至(4)のいずれかに記載の半導体装置。
(6)
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、
前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、
前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第2の半導体に接触している半導体装置
を備える電子機器。
10 半導体装置, 11 イメージセンサチップ, 12−1,12−2 ロジックチップ, 13 パッケージ基板, 14−1,14−2 ボンディングワイヤ, 15−1,15−2 フレア防止板
Claims (6)
- 受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、
前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、
前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第2の半導体に接触している
半導体装置。 - 前記フレア防止板の前記受光領域側の端部が、前記第2の半導体チップの受光領域側の端部から200μm以上突出して配置される
請求項1に記載の半導体装置。 - 前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられている
請求項1に記載の半導体装置。 - 前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられている
請求項1に記載の半導体装置。 - 前記フレア防止板の前記第2の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されている
請求項1に記載の半導体装置。 - 受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第1の半導体チップと、
前記半導体チップと電気的に接続され、前記第1の半導体チップの受光領域側の面上に配置される第2の半導体と、
前記第2の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第2の半導体に接触している半導体装置
を備える電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267398A JP2014116358A (ja) | 2012-12-06 | 2012-12-06 | 半導体装置および電子機器 |
US14/091,698 US9312297B2 (en) | 2012-12-06 | 2013-11-27 | Semiconductor apparatus and electronic apparatus |
CN201310629778.4A CN103855136A (zh) | 2012-12-06 | 2013-11-29 | 半导体设备和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267398A JP2014116358A (ja) | 2012-12-06 | 2012-12-06 | 半導体装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014116358A true JP2014116358A (ja) | 2014-06-26 |
Family
ID=50862594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012267398A Pending JP2014116358A (ja) | 2012-12-06 | 2012-12-06 | 半導体装置および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9312297B2 (ja) |
JP (1) | JP2014116358A (ja) |
CN (1) | CN103855136A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107112341A (zh) * | 2015-03-05 | 2017-08-29 | 索尼公司 | 半导体装置和制造方法以及电子设备 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015099262A (ja) * | 2013-11-19 | 2015-05-28 | ソニー株式会社 | 固体撮像装置およびカメラモジュール、並びに電子機器 |
US9781362B1 (en) * | 2016-03-22 | 2017-10-03 | Omnivision Technologies, Inc. | Flare-reducing imaging system and associated image sensor |
CN106534652A (zh) * | 2016-12-26 | 2017-03-22 | 努比亚技术有限公司 | 一种镜头模组、镜头以及终端 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5820979B2 (ja) * | 2008-12-26 | 2015-11-24 | パナソニックIpマネジメント株式会社 | 固体撮像デバイス |
JP2012124305A (ja) * | 2010-12-08 | 2012-06-28 | Panasonic Corp | 半導体モジュール |
JP5930263B2 (ja) * | 2011-02-18 | 2016-06-08 | ソニー株式会社 | 固体撮像装置 |
-
2012
- 2012-12-06 JP JP2012267398A patent/JP2014116358A/ja active Pending
-
2013
- 2013-11-27 US US14/091,698 patent/US9312297B2/en active Active
- 2013-11-29 CN CN201310629778.4A patent/CN103855136A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107112341A (zh) * | 2015-03-05 | 2017-08-29 | 索尼公司 | 半导体装置和制造方法以及电子设备 |
CN107112341B (zh) * | 2015-03-05 | 2020-12-18 | 索尼公司 | 半导体装置和制造方法以及电子设备 |
CN112687711A (zh) * | 2015-03-05 | 2021-04-20 | 索尼公司 | 半导体装置和制造方法 |
US11862656B2 (en) | 2015-03-05 | 2024-01-02 | Sony Group Corporation | Semiconductor device and manufacturing method, and electronic appliance |
Also Published As
Publication number | Publication date |
---|---|
CN103855136A (zh) | 2014-06-11 |
US20140159186A1 (en) | 2014-06-12 |
US9312297B2 (en) | 2016-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230178575A1 (en) | Semiconductor device and electronic apparatus | |
JP5685898B2 (ja) | 半導体装置、固体撮像装置、およびカメラシステム | |
JP6127869B2 (ja) | 固体撮像素子及びその駆動方法、並びに電子機器 | |
JP5984015B2 (ja) | 固体撮像装置の製造方法 | |
WO2017135062A1 (ja) | 半導体装置および製造方法、撮像装置、並びに電子機器 | |
JP6642002B2 (ja) | 半導体装置、固体撮像素子、および電子機器 | |
CN109585471B (zh) | 半导体封装和图像传感器 | |
US10074757B2 (en) | Semiconductor package, sensor module, and production method | |
JP6672747B2 (ja) | 電子ユニット、撮像装置及びフレキシブル基板 | |
JP2016001681A (ja) | 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置 | |
JP7156456B2 (ja) | 固体撮像素子及び電子機器 | |
JP2014116358A (ja) | 半導体装置および電子機器 | |
JP2015038920A (ja) | 撮像装置および電子機器 | |
JP5904259B2 (ja) | 半導体装置、固体撮像装置、およびカメラシステム | |
JP2013201568A (ja) | 撮像モジュール | |
JP2022158017A (ja) | 信号処理装置 | |
JPWO2019146492A1 (ja) | 撮像ユニット及び撮像装置 | |
TWI812908B (zh) | 影像感測器封裝 | |
KR20180051340A (ko) | 카메라 모듈 | |
JP2005252547A (ja) | カメラ | |
JP2023045100A (ja) | 電子機器 | |
US20170359541A1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic device |