JP2014112645A - 高周波回路モジュール - Google Patents

高周波回路モジュール Download PDF

Info

Publication number
JP2014112645A
JP2014112645A JP2013168547A JP2013168547A JP2014112645A JP 2014112645 A JP2014112645 A JP 2014112645A JP 2013168547 A JP2013168547 A JP 2013168547A JP 2013168547 A JP2013168547 A JP 2013168547A JP 2014112645 A JP2014112645 A JP 2014112645A
Authority
JP
Japan
Prior art keywords
frequency
frequency switch
conductor
circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013168547A
Other languages
English (en)
Inventor
Tetsuo Saji
哲夫 佐治
Hiroshi Nakamura
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013168547A priority Critical patent/JP2014112645A/ja
Publication of JP2014112645A publication Critical patent/JP2014112645A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高周波特性が良好で且つ小型化を容易に実現できる高周波回路モジュールを提供する。
【解決手段】多層回路基板２００に高周波スイッチ１２０を埋設する。多層回路基板２００において高周波スイッチ１２０の主面に対して絶縁体層を挟んで対向する第１導体層２４１にはビア導体を介して入出力端子と接続する回路パターン３１１〜３１８が形成され、第１導体層２４１には高周波スイッチ１２０の主面に対向する領域であって前記回路パターン以外の領域にグランド導体３１０の存在しないパターン抜け部３１９が形成され、且つ、高周波スイッチ１２０に対して第１導体層２４１よりも外側に配置された第３導体層２４３には少なくとも前記高周波スイッチ２１０の主面を多層回路基板２００の厚み方向に投影した領域にグランド導体３３０が形成されている。
【選択図】図２

Description

本発明は、高周波回路が多層回路基板に実装された高周波回路モジュールに関し、特にアンテナと高周波回路との接続を切り替える高周波スイッチの実装構造に関する。
従来、携帯電話に用いられる高周波スイッチを含む回路モジュールでは、ＰＩＮダイオードを用いたスイッチ回路が用いられてきた。しかし近年では、多バンド化や通信周波数帯域の高周波化にともない、ＦＥＴスイッチを使用した高周波スイッチが使用されるようになってきた。このような高周波スイッチを実装した回路モジュールとしては、例えば特許文献１〜３に記載されたものが知られている。特許文献１には、高周波スイッチＩＣを多層回路基板に表面実装した高周波スイッチモジュールが記載されている。また、特許文献２には、ＧａＡｓスイッチ素子を多層基板上に表面実装した高周波モジュールが記載されている。また、特許文献３にはワイヤボンディングにて高周波スイッチ素子を積層体に表面実装した高周波スイッチモジュールが記載されている。
特開２０１２−３９０２０号公報 特開２００４−３１２５４３号公報 特許２００４−３５７０３７号公報
ところで、この種の高周波回路モジュールにおいては、近年、更なる小型化・薄型化の要求が高まってきている。しかし、従来の高周波回路モジュールの構造では、信号ライン間の干渉や信号ラインとグランドパターン間の浮遊容量による特性劣化が問題になってきており小型化・薄型化には限界があった。そこで、高周波スイッチを回路基板内に埋設することが検討されてきている。しかし、上述の特許文献１〜３に記載の構造において単に高周波スイッチを回路基板内に埋設しただけでは、十分な小型化・薄型化を図ることは困難であった。
例えば、上記特許文献１に記載のものでは、高周波スイッチＩＣ下に配置したグランド層ＰＧにより下層の信号ラインとの干渉をさけられるようになっているが、部品内蔵を想定した場合、高周波スイッチＩＣ機能面の直近層にグランドを配置すると両者間の浮遊容量の影響により特性劣化を起こしてしまうという問題があった。また、上記特許文献１に記載のものでは、高周波スイッチＩＣの下に接地配線ＰＧが配置されているが、高周波スイッチＩＣと接地配線との距離が近くなると両者間の浮遊容量の影響で特性劣化を起こすという問題があった。特に、部品内蔵する場合には内層の絶縁体が薄くなるために影響が大きくなると考えられる。また、上記特許文献２に記載のものでは、ＧａＡスイッチ素子搭載用パッドの鉛直下に接地電極１２が配置されているが、基板が薄型化するとパッドと接地電極間の浮遊容量が問題になる。また、上記特許文献３に記載のものでは、ボンディングパッドの下層のグランドと距離を離すことで浮遊容量を減らすことが記載されているが、ボンディングワイヤが必要なため高周波スイッチ素子を内蔵しようとすると薄型化が困難という問題がある。
以上のように従来の特許文献１〜３に記載ものは、そもそも高周波スイッチを回路基板上に表面実装することが前提の構造のため、単に高周波スイッチを回路基板内に埋設しただけでは特性劣化の問題（特に高周波スイッチ及びその周辺において発生する浮遊容量の問題）を解消できなかったり、小型化・薄型化が困難であるいという問題があった。換言すれば、小型化・薄型化のために高周波スイッチを回路基板内に埋設するには、その構造に応じた独自の設計思想が必要である。
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、高周波特性が良好で且つ小型化を容易に実現できる高周波回路モジュールを提供することにある。
上記目的を達成するために、本願発明に係る高周波回路モジュールは、絶縁体層と導体層とを交互に積層してなる多層回路基板と、高周波信号の入出力端子が主面に形成された高周波スイッチとを備え、該高周波スイッチは多層回路基板内に埋設され、前記多層回路基板において前記高周波スイッチの主面に対して絶縁体層を挟んで対向する第１導体層にはビア導体を介して入出力端子と接続する回路パターンが形成され、前記第１導体層に対して絶縁体層を挟んで対向する１つ以上の第２導体層には前記高周波スイッチの入出力端子の配置領域を多層回路基板の厚み方向に投影した領域に導体の存在しないパターン抜け部が形成されていることを特徴とする。
本発明によれば、高周波スイッチを多層回路基板に埋設したので高周波回路モジュールの小型化を実現できる。また、第１導体層に対して絶縁体層を挟んで対向する１つ以上の第２導体層には少なくとも前記主面に対向する領域であって高周波スイッチの入出力端子の近傍には導体が形成されていないので、高周波スイッチの入出力端子と第２導体層との間の浮遊容量を極めて小さく抑えることができる。すなわち本発明によれば、浮遊容量による特性劣化を防止しつつ小型化を図ることができる。
本発明の好適な態様の一例としては、前記高周波スイッチに対して前記第２導体層よりも外側に配置された第３導体層には、少なくとも前記高周波スイッチの入出力端子を多層回路基板の厚み方向に投影した領域にグランド導体が形成されていることを特徴とするものを提案する。本発明によれば、第３導体層に形成されたグランド導体により、高周波回路モジュール上の他の電子部品又は外部からのノイズが高周波スイッチに侵入することを防止することができる。
また、本発明の好適な態様の一例としては、前記第１導体層には前記高周波スイッチの主面に対向する領域であって前記回路パターン以外の領域に導体の存在しないパターン抜け部が形成されていることを特徴とするものが挙げられる。本発明によれば、高周波スイッチと第１導体層との間の浮遊容量を極めて小さく抑えることができる。
また、本発明の好適な態様の他の一例としては、前記入出力端子と接続する回路パターンは、第１導体層において、前記ビア導体の形成位置から高周波スイッチの主面に対向する領域の外側に向けて形成されていることを特徴とするものが挙げられる。本発明によれば、高周波スイッチの入出力端子に接続する回路パターンと高周波スイッチとの間の浮遊容量を極めて小さく抑えることができる。これにより、浮遊容量による特性劣化を更に確実に防止できる。
また、本発明の好適な態様の他の一例としては、前記多層回路基板は、前記高周波スイッチの主面側の第１主面に電子部品が実装され、且つ、第１主面とは反対側の第２主面に高周波回路モジュールの端子電極が形成され、前記多層回路基板の第１主面にはアンテナと高周波スイッチとの間に介在する整合回路が実装されていることを特徴とするものが挙げられる。本発明によれば、高周波スイッチ自体のばらつきや高周波スイッチの実装状況等に起因して所望の特性を得られない場合であっても、整合回路は多層回路基板上に実装されているので該整合回路の交換・調整等により所望の特性を容易に得ることができる。また整合回路と高周波スイッチとの距離を小さくすることができるので高周波信号の損失を抑えることができる。
また、本発明の好適な態様の他の一例としては、前記高周波スイッチの入出力端子は、アンテナと接続するアンテナ端子と、高周波回路と接続する複数の回路端子とを含み、回路端子を通過させる高周波信号は隣り合う回路端子間で所定周波数以上離れていることを特徴とするものが挙げられる。本発明によれば、隣り合う回路端子に高周波信号が結合しても、送受信対象となる周波数帯域が大きく異なっているので信号の回り込みを防止できる。
また、本発明の好適な態様の他の一例としては、前記多層回路基板は他の導体層より厚みが大きく且つグランドとして機能する導体層であるコア層を含み、前記高周波スイッチは前記コア層に形成した貫通孔又は凹部内に配置されていることを特徴とするものが挙げられる。
以上説明したように本発明に係る多層回路基板によれば、浮遊容量による特性劣化を防止しつつ小型化を図ることができる。
高周波回路モジュールの概略回路図 高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図 高周波回路モジュールの断面図 他の例に係る高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図
本発明の第１の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。図１に高周波回路モジュールの概略回路図を示す。なお本実施の形態では、説明の簡単のため、主として本発明の要旨に係る構成についてのみ説明する。
本実施の形態に係る高周波回路モジュール１００は、４つの周波数帯域に対応した携帯電話で用いられるものである。該高周波回路モジュール１００はダイバシティ構成をとっており、１つのアンテナに対して１組の送受信系の回路と、他の１つのアンテナに対して１つの受信系の回路とを備えている。本実施の形態では後者の受信系の回路について説明する。
高周波回路モジュール１００は、図１に示すように、アンテナとの整合を図るための整合回路１１０と、アンテナの接続先を周波数帯域毎に切り替える高周波スイッチ１２０と、各周波数帯域の高周波信号をフィルタリングする第１〜第４フィルタ１３０，１４０，１５０，１６０と、高周波信号の変復調処理や多重化処理などを行うＲＦＩＣ（Radio Frequency Integrated Circuit）１７０とを備えている。なお実際の回路構成では周波数帯域毎にマッチング回路等を備えているが、説明の簡単のため本実施の形態では省略した。
高周波スイッチ１２０は、第１〜第４フィルタ１３０〜１６０と整合回路１１０を介した１つの外部アンテナ１０との接続を切り替える。高周波スイッチ１２０は、ＦＥＴなどのスイッチング素子と該スイッチング素子を制御する制御素子とを１つのパッケージに収めた個別の部品である。
各フィルタ１３０〜１６０は、弾性波フィルタなどの個別部品からなる。弾性波フィルタとしては、例えば表面弾性波（ＳＡＷ：Surface Acoustic Wave）フィルタやバルク弾性波（ＢＡＷ：Bulk Acoustic Wave）フィルタなどが挙げられる。本実施の形態では、平衡出力型のＳＡＷフィルタを用いた。各フィルタ１３０〜１６０はＲＦＩＣ１７０の受信ポートに接続している。
前述のように本実施の形態に係る高周波回路モジュール１００は、４つの周波数帯域に対応しており、フィルタ１３０〜１５０は所定の周波数帯域の高周波信号のみが通過するようフィルタリングする。
具体的には、第１フィルタ１３０は、２１００ＭＨｚ帯のＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）又はＬＴＥ（Long Term Evolution）に対応している。したがって、第１フィルタ１３０は２１１０〜２１７０ＭＨｚのバンドパスフィルタである。第２フィルタ１４０は、１７００／２１００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥに対応している。したがって、第２フィルタ１４０は２１１０〜２１５５ＭＨｚのバンドパスフィルタである。第３フィルタ１５０は、８５０ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭ（Global System for Mobile Communications）に対応している。したがって、第３フィルタ１５０は８６９〜８９４ＭＨｚのバンドパスフィルタである。第４フィルタ１６０は、９００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭに対応している。したがって、第４フィルタ１６０は９２５〜９６０ＭＨｚのバンドパスフィルタである。
次に高周波回路モジュール１００の構造について図２を参照して説明する。図２は高周波回路モジュールの要部を説明する多層回路基板の各層のパターン図、図３は図２（ａ）におけるＡ線矢視方向断面図である。
高周波回路モジュール１００は、図２及び図３に示すように、多層回路基板２００の上面に、整合回路１１０を構成するインダクタやキャパシタ等の電子部品１１１と、ＲＦＩＣ１７０とが表面実装されている。一方、高周波スイッチ１２０と第１〜第４フィルタ１３０〜１６０は、多層回路基板２００内に埋設されている。
多層回路基板２００は、絶縁体層と導体層とを交互に積層してなる多層基板である。多層回路基板２００は、図３に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層２１０と、該コア層２１０の一方の主面（上面）に形成された複数（本実施の形態では４つ）の絶縁体層２２１〜２２４及び導体層２４１〜２４４と、コア層２１０の他方の主面（下面）に形成された複数（本実施の形態では４つ）の絶縁体層２３１〜２３４及び導体層２５１〜２５４とを備えている。絶縁体層２２１〜２２４，２３１〜２３４及び導体層２４１〜２４４，２５１〜２５４はコア層２１０の両主面にビルドアップ工法にて形成されたものである。各絶縁体層２２１〜２２４，２３１〜２３４は同じ厚みで形成されている。また各導体層２４１〜２４４，２５１〜２５４も同じ厚みで形成されている。なお導体層２４４及び２５４は、多層回路基板２００の表層に相当する。導体層２４４は高周波回路モジュールの部品実装面に相当し、高周波回路を伝送する回路パターン，外付け部品を実装するためのランド，検査用のパッド等が形成される。導体層２５４は高周波回路モジュールを親回路基板に実装する底面に相当し、端子電極やグランド電極等が形成される。該端子電極には、アンテナと接続するためのアンテナ用端子電極２６１を含み、該アンテナ用端子電極２６１はスルーホール２６２を介して多層回路基板２００の表面に実装された整合回路１１０に接続している。
コア層２１０には電子部品収容用の貫通孔２１１が形成されている。該貫通孔２１１には、前述したように、高周波スイッチ１２０及び高周波スイッチ１２０と第１〜第４フィルタ１３０〜１６０などの電子部品が配置されている。したがってコア層２１０は、内蔵する電子部品の高さよりも厚みが大きく且つ曲げ強度が大きいことが好ましい。またコア層２１０は導電性材料からなり、電気的には基準電位（グランド）が与えられる。したがって広義には、コア層２１０を多層回路基板２００の導体層と解釈できる。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層２１０を形成している。貫通孔２１１内であって収容部品との隙間には樹脂などの絶縁体が絶縁体層２２１又は２３１と一体となって充填されている。
次に、多層回路基板２００における高周波スイッチ１２０の実装構造について説明する。図２の（ａ）〜（ｄ）は順に多層回路基板２００のコア層２１０，導体層２４１〜２４３を多層回路基板２００の部品実装面側（図３の紙面上側）からみた図である。なお、図２（ｂ）〜（ｄ）では高周波スイッチ１２０の位置を点線で示した。
図２（ａ）に示すように、高周波スイッチ１２０は、多層回路基板２００のコア層２１０に形成された貫通孔２１１内に配置されている。高周波スイッチ１２０の一方の主面（多層回路基板２００の部品実装面側の主面）には、アンテナと接続するための入出力端子であるアンテナ端子１２１と、高周波回路（該高周波回路には各フィルタ１３０〜１６０が含まれる）と接続するための複数（本実施の形態では４つ）の入出力端子である回路端子１２２〜１２５と、電源端子１２６と、グランド端子１２７と、１つ以上（本実施の形態では２つ）の制御端子１２８，１２９とが形成されている。
図２（ｂ）に示すように、高周波スイッチ１２０の一方の主面に対向する第１導体層２４１には、それぞれビア導体を介してアンテナ端子１２１，回路端子１２２〜１２５，電源端子１２６，制御端子１２８，１２９と接続する回路パターン３１１〜３１８が形成されている。回路パターン３１１〜３１８の端部にはそれぞれビア導体よりも径の大きい接続用ランド３１１ａ〜３１８ａが形成されており、該接続用ランド３１１ａ〜３１８ａと高周波スイッチ１２０の各端子がビア導体を介して接続している。ここで各回路パターン３１１〜３１８は、高周波スイッチ１２０の主面と対向する部位から離れる方向、換言すれば高周波スイッチ１２０の外側に向かって延びていることが本願発明の特徴点の１つである。また、第１導体層２４１には、所謂「ベタ・グランド」と呼ばれるグランド導体３１０が前記回路パターン３１１〜３１８と所定の距離をおいて全体的に形成されている。高周波スイッチ１２０のグランド端子１２７及びコア層２１０はビア導体を介してグランド導体３１０に接続している。このようにベタ・グランドを形成することは高周波回路の設計においては一般的である。一方、高周波スイッチ１２０の内部においては、アンテナ端子１２１と回路端子１２２〜１２５の何れかとの間には高周波信号が流れる経路が形成されている。該経路の形成領域は、浮遊容量の影響を受けやすく、近傍にグランド導体などが配置されていると浮遊容量による特性劣化を招きやすい。しかし本願発明では、高周波スイッチ１２０の主面に対向する部位においては該グランド導体３１０が形成されていないパターン抜き部３１９が形成されていることを特徴点の１つとしている。これにより高周波スイッチ１２０とグランド導体３１０の間の浮遊容量を極めて小さく抑えることができる。また前述のように、回路パターン３１１〜３１８も高周波スイッチ１２０の主面に対向する部位から離れる方向に形成されているので、高周波スイッチ１２０と回路パターン３１１〜３１８の間の浮遊容量を極めて小さく抑えることができる。
図２（ｃ）に示すように、前記第１導体層２４１に対向する第２導体層２４２には、それぞれ第１導体層２４１の回路パターン３１１，３１３，３１４とビア接続するためのランド３２１，３２３，３２４が形成されている。また、第２導体層２４２には、所謂「ベタ・グランド」と呼ばれるグランド導体３２０が前記ランド３２１，３２３，３２４と所定の距離をおいて全体的に形成されている。しかし本願発明では、少なくとも、高周波スイッチ１２０の高周波信号の入出力端子であるアンテナ端子１２１及び回路端子１２２〜１２５を厚み方向に投影した領域においては該グランド導体３２０が形成されていないパターン抜き部３２９が形成されていることを特徴点の１つとしている。なお、該パターン抜き部３２９は、高周波スイッチ１２０の各入出力端子を投影した領域だけでなく、その近傍にまで広がって形成することが好ましい。具体的には、少なくとも前記接続用ランド３１１〜３１８ａを投影した領域が含まれるようにすると浮遊容量を抑える観点からは好適である。本実施の形態では、アンテナ端子１２１及び回路端子１２２〜１２５の配置に沿って、１つのＬ字状のパターン抜き部３２９を形成した。したがって、電源端子１２６・グランド端子１２７・制御端子１２８，１２９を厚み方向に投影した領域にはグランド導体３２０が形成されている。これにより高周波スイッチ１２０の入出力端子とグランド導体３２０の間の浮遊容量を極めて小さく抑えることができる。なお、グランド導体３２０はビア導体を介して前記グランド導体３１０と接続している。
図２（ｄ）に示すように、前記第２導体層２４２に対向する第３導体層２４３には、それぞれ第２導体層２４２のランド３２１，３２３，３２４とビア接続するためのランド３３１，３３３，３３４が形成されている。また、第３導体層２４３には、所謂「ベタ・グランド」と呼ばれるグランド導体３３０が前記ランド３３１，３３３，３３４と所定の距離をおいて全体的に形成されている。ここで、第３導体層２４３は、前記第２導体層２４２及び第１導体層２４１とは異なりパターン抜き部は形成されておらず、高周波スイッチ１２０の主面を厚み方向に投影した領域においてもグランド導体３３０が形成されている。これにより高周波スイッチ１２０へのノイズの侵入を防止できる。なお、グランド導体３３０はビア導体を介して前記グランド導体３２０と接続している。また、図３に示すように、高周波スイッチ１２０の他の主面（親回路基板への実装側）に対向する導体層２５１にはグランド導体３４０が形成されている。該グランド導体３２０はビア導体を介してコア層２１０と接続している。
次に、図２に示す高周波スイッチ１２０の実装構造と図１に示す回路との関係性についての本願発明の特徴点の１つを説明する。図２（ａ）に示すように、高周波スイッチ１２０の主面には高周波回路に接続する複数の回路端子１２２〜１２５が並設されているが、本願発明では各回路端子１２２〜１２５を通過させる高周波信号が隣り合う回路端子間で所定周波数以上離れていることを特徴の１つとする。ここで「所定の周波数以上離す」とは、以下に示す回り込み現象を防止するのに十分な程度、すなわち電気的なアイソレーションを確保するのに十分な程度、周波数帯域間の間隔を空けることを意味する。
今、本高周波回路モジュール１００において、図１に示す第４フィルタ１６０に係る９００ＭＨｚ帯のＷ−ＣＤＭＡ又はＬＴＥ或いはＧＳＭで通信を行う場合を考える。該通信においては送信周波数帯域は８８０〜９１５ＭＨｚであり受信周波数帯域は９２５〜９６０ＭＨｚである。また該通信において高周波スイッチ１２０はアンテナ１０が第４フィルタ１６０に接続するように切り替え制御される。この状態において８８０〜９１５ＭＨｚの送信信号は第４フィルタ１６０により基本的には阻止されてＲＦＩＣ１７０には流れ込まない筈である。しかし、高周波スイッチ１２０において第４フィルタ１６０に接続する回路端子の隣に、第３フィルタ１５０が接続されている場合を考える。この場合、８８０〜９１５ＭＨの送信信号が高周波スイッチ１２０の回路端子間で結合して第３フィルタ１５０に流入することが考えられる。そして第３フィルタ１５０の通過帯域は８６９〜８９４ＭＨｚであるため、該送信信号が第４フィルタ１６０に結合して或いは第３フィルタ１５０からＲＦＩＣ１７０までの配線間で結合して、結果としてＲＦＩＣ１７０の９００ＭＨｚ帯用の受信ポートに流入することが考えられる。すなわち送信信号が受信回路に回り込む現象が生じる。
本願発明は、このような回り込み現象を防止するために、各回路端子１２２〜１２５を通過させる高周波信号が隣り合う回路端子間で所定周波数以上離れていることを特徴の１つとする。具体的には、高周波回路モジュール１００で対応する周波数帯域を周波数の高低で大きく複数（例えば２つ）のグループに分け、回路端子１２２〜１２５の並びに対して、隣り合う端子が同じグループに属さないように実装すればよい。グループ分けの方法としては、特定の周波数（例えば１ＧＨｚ）以上を高域側グループ、未満を低域側グループとすればよい。これにより、少なくともグループ間の周波数以上の間隔を空けることができる。本実施の形態では、１ＧＨｚを境界としてグルーピングし、回路端子１２２は第１フィルタ１３０、回路端子１２３は第３フィルタ１５０、回路端子１２４は第２フィルタ１４０、回路端子１２５は第４フィルタ１６０に接続するようにした。
このように本実施の形態に係る高周波回路モジュール１００では、高周波スイッチ１２０が多層回路基板２００に埋設されているので小型化を実現できる。また、高周波スイッチ１２０の主面に対向する第１導体層２４１には少なくとも前記主面に対向する領域にはグランド導体３１０が形成されていないので、高周波スイッチ１２０と第１導体層２４１との間の浮遊容量を極めて小さく抑えることができる。一方、高周波スイッチ１２０に対して前記第１導体層２４１よりも外側に配置された第３導体層２４３には少なくとも前記高周波スイッチ１２０の主面を多層回路基板２００の厚み方向に投影した領域にグランド導体３３０が形成されているので、高周波回路モジュール１００上の他の電子部品又は外部からのノイズが高周波スイッチ１２０に侵入することを防止することができる。すなわち本発明によれば、浮遊容量による特性劣化を防止しつつ小型化を図ることができる。
また本実施の形態に係る高周波回路モジュール１００では、高周波スイッチ１２０の入出力端子に接続する回路パターン３１１〜３１８を高周波スイッチ１２０から離れる方向に形成したので、該回路パターン３１１〜３１８と高周波スイッチ１２０との間の浮遊容量を極めて小さく抑えることができる。
さらに本実施の形態に係る高周波回路モジュール１００では、第１導体層２４１と第３導体層２４３の間に介在する第２導体層２４２において、高周波スイッチ１２０の主面を厚み方向に投影した領域においてグランド導体３２０が形成されていないので、高周波スイッチ１２０の主面と該主面に対向するグランド導体３３０との距離を十分大きく取ることができる。これにより両者間の浮遊容量を確実に小さく抑えることができる。特に、第２導体層２４２において、少なくとも高周波スイッチ１２０の高周波信号用入出力端子であるアンテナ端子１２１及び回路端子１２２〜１２５を厚み方向に投影した領域においてグランド導体３２０が形成されていないので、各入出力端子とグランド導体との間の浮遊容量を確実に小さく抑えることができる。
さらに本実施の形態に係る高周波回路モジュール１００では、整合回路１１０が多層回路基板２００上に実装されているので、高周波スイッチ１２０自体のばらつきや高周波スイッチ１２０の実装状況等に起因して所望の特性を得られない場合であっても、整合回路１１０の交換・調整等により所望の特性を容易に得ることができる。また整合回路１１０と高周波スイッチ１２０との距離を小さくすることができるので高周波信号の損失を抑えることができる。
さらに本実施の形態に係る高周波回路モジュール１００では、前記高周波スイッチ１２０の回路端子１２２〜１２５は、各回路端子１２２〜１２５を通過させる高周波信号が隣り合う回路端子間で所定周波数以上離れているので、隣り合う回路端子に高周波信号が結合しても信号の回り込みを防止できる。
以上本発明の一実施の形態について詳述したが本発明はこれに限定されるものではない。例えば、上記実施の形態においては、各フィルタ１３０〜１６０を多層回路基板２００に埋設するようにしたが、多層回路基板２００上に実装するようにしてもよい。また上記実施の形態では、ダイバシティ構成の受信系について説明したが、送受信系においても本願発明を適用できる。
また上記実施の形態では、第２導体層２４２において、少なくとも高周波スイッチ１２０の高周波信号用入出力端子であるアンテナ端子１２１及び回路端子１２２〜１２５を厚み方向に投影した領域においてグランド導体３２０が形成されていないＬ字状のパターン抜け部３２９を形成したが、図４に示すように、高周波スイッチ１２０の主面に対向する領域にわたってパターン抜き部３２９'を形成するようにしてもよい。
また上記実施の形態では、各絶縁体層２２１〜２２４，２３１〜２３４は同じ厚みで形成し、各導体層２４１〜２４４，２５１〜２５４も同じ厚みで形成したが、各層の厚みは任意とすることができる。
また上記実施の形態では、高周波スイッチ１２０とアンテナ１０との間に整合回路１１０を介在させていたが、該整合回路１１０の有無は不問である。整合回路１１０が不要となる場合としては、高周波スイッチ１２０とアンテナ１０の整合が取れているなど、素子間の整合が取れている場合が挙げられる。
また上記実施の形態では、高周波スイッチ１２０とアンテナ１０との間に整合回路１１０のみを介在させていたが、他の回路素子が介在する場合もある。たとえば、高周波カップラなどが介在する場合がある。このような場合、高周波カップラを多層回路基板２００上であって高周波スイッチ１２０の投影エリア又はその近傍に実装するようにすると小型化や低損失の観点から好適である。
また上記実施の形態では、コア層２１０に貫通孔２１１を形成し、該貫通孔２１１に高周波スイッチ１２０を配置するようにしたが、貫通孔２１１ではなく凹部をコア層２１０に形成し、該凹部に高周波スイッチ１２０を配置するようにしてもよい。
さらに上記実施の形態では、コア層２１０の材質として銅又は銅合金を例示したが、他の金属又は合金や樹脂など材質は不問である。またコア層２１０の導電性の有無についても不問である。さらに上記実施の形態では、コア層２１０を備えたものを例示したが、コア層２１０のない多層回路基板であってもよい。
さらに上記実施の形態では、多層回路基板２００の上面には各種部品が実装された状態で露出しているが、多層回路基板２００の上面の全面又は一部を覆うようにケースを装着したり樹脂等で封止するようにしてもよい。
１０…アンテナ、１００…高周波回路モジュール、１１０…整合回路、１２０…高周波スイッチ、１３０〜１６０…フィルタ、１７０…高周波ＩＣ、２００…多層回路基板、２１０…コア層、２１１…貫通孔、２２１〜２２４，２３１〜２３４…絶縁体層、２４１〜２４４，２５１〜２５４…導体層、３１１〜３１８…回路パターン、３１０，３２０，３３０…グランド導体、３１９，３２９…パターン抜け部

Claims (7)

  1. 絶縁体層と導体層とを交互に積層してなる多層回路基板と、
    高周波信号の入出力端子が主面に形成された高周波スイッチとを備え、
    該高周波スイッチは多層回路基板内に埋設され、
    前記多層回路基板において前記高周波スイッチの主面に対して絶縁体層を挟んで対向する第１導体層にはビア導体を介して入出力端子と接続する回路パターンが形成され、前記第１導体層に対して絶縁体層を挟んで対向する１つ以上の第２導体層には前記高周波スイッチの入出力端子の配置領域を多層回路基板の厚み方向に投影した領域に導体の存在しないパターン抜け部が形成されている
    ことを特徴とする高周波回路モジュール。
  2. 前記高周波スイッチに対して前記第２導体層よりも外側に配置された第３導体層には、少なくとも前記高周波スイッチの入出力端子を多層回路基板の厚み方向に投影した領域にグランド導体が形成されている
    ことを特徴とする請求項１記載の高周波回路モジュール。
  3. 前記第１導体層には前記高周波スイッチの主面に対向する領域であって前記回路パターン以外の領域に導体の存在しないパターン抜け部が形成されている
    ことを特徴とする請求項１又は２記載の高周波モジュール。
  4. 前記入出力端子と接続する回路パターンは、第１導体層において、前記ビア導体の形成位置から高周波スイッチの主面に対向する領域の外側に向けて形成されている
    ことを特徴とする請求項１乃至３何れか１項記載の高周波回路モジュール。
  5. 前記多層回路基板は、前記高周波スイッチの主面側の第１主面に電子部品が実装され、且つ、第１主面とは反対側の第２主面に高周波回路モジュールの端子電極が形成され、
    前記多層回路基板の第１主面にはアンテナと高周波スイッチとの間に介在する整合回路が実装されている
    ことを特徴とする請求項１乃至４何れか１項記載の高周波回路モジュール。
  6. 前記高周波スイッチの入出力端子は、アンテナと接続するアンテナ端子と、高周波回路と接続する複数の回路端子とを含み、
    回路端子を通過させる高周波信号は隣り合う回路端子間で所定周波数以上離れている
    ことを特徴とする請求項１乃至５何れか１項記載の高周波回路モジュール。
  7. 前記多層回路基板は他の導体層より厚みが大きく且つグランドとして機能する導体層であるコア層を含み、前記高周波スイッチは前記コア層に形成した貫通孔又は凹部内に配置されている
    ことを特徴とする請求項１乃至６何れか１項記載の高周波回路モジュール。
JP2013168547A 2012-11-12 2013-08-14 高周波回路モジュール Pending JP2014112645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013168547A JP2014112645A (ja) 2012-11-12 2013-08-14 高周波回路モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012248255 2012-11-12
JP2012248255 2012-11-12
JP2013168547A JP2014112645A (ja) 2012-11-12 2013-08-14 高周波回路モジュール

Publications (1)

Publication Number Publication Date
JP2014112645A true JP2014112645A (ja) 2014-06-19

Family

ID=49679212

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013023443A Expired - Fee Related JP5342704B1 (ja) 2012-11-12 2013-02-08 高周波回路モジュール
JP2013168547A Pending JP2014112645A (ja) 2012-11-12 2013-08-14 高周波回路モジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013023443A Expired - Fee Related JP5342704B1 (ja) 2012-11-12 2013-02-08 高周波回路モジュール

Country Status (3)

Country Link
US (1) US9451690B2 (ja)
JP (2) JP5342704B1 (ja)
CN (1) CN103813635B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213618A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 伝送線路及び電子機器
WO2021225116A1 (ja) * 2020-05-07 2021-11-11 住友電気工業株式会社 回路モジュール及び通信装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板
WO2015173347A1 (de) * 2014-05-14 2015-11-19 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterzug mit verbreiterungsfreiem übergang zwischen leiterbahn und kontaktstruktur
WO2016006676A1 (ja) * 2014-07-10 2016-01-14 株式会社村田製作所 高周波モジュール
CN107210762A (zh) * 2015-01-29 2017-09-26 株式会社村田制作所 高频模块
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
US10244618B2 (en) * 2015-10-29 2019-03-26 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
JP6451605B2 (ja) * 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置
JP6542685B2 (ja) * 2016-01-25 2019-07-10 京セラ株式会社 配線基板
JP6658070B2 (ja) * 2016-02-24 2020-03-04 株式会社村田製作所 マルチプレクサ、送信装置および受信装置
US10476532B2 (en) * 2016-02-24 2019-11-12 Murata Manufacturing Co., Ltd. Multiplexer, transmission apparatus, and reception apparatus
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US11690173B2 (en) * 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
TWI698008B (zh) * 2018-08-31 2020-07-01 英屬開曼群島商鳳凰先驅股份有限公司 具能量轉換功能之集積化驅動模組及其製造方法
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
CN117296150A (zh) * 2021-06-07 2023-12-26 株式会社村田制作所 高频模块以及通信装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2983016B2 (ja) * 1997-12-03 1999-11-29 日立金属株式会社 マルチバンド用高周波スイッチモジュール
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
JP4122252B2 (ja) 2003-04-09 2008-07-23 日本特殊陶業株式会社 高周波スイッチモジュール
JP2004357037A (ja) * 2003-05-29 2004-12-16 Ngk Spark Plug Co Ltd 高周波スイッチモジュール及びそれを用いた無線電話端末
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
EP2357877B1 (en) * 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board
JP5369827B2 (ja) * 2009-03-31 2013-12-18 Ｔｄｋ株式会社 電子部品内蔵モジュール
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JP5599260B2 (ja) 2010-08-11 2014-10-01 株式会社東芝 高周波スイッチ
JP2012060056A (ja) * 2010-09-13 2012-03-22 Nec Corp 電子装置及び電子モジュール
JP5582400B2 (ja) * 2010-09-30 2014-09-03 日立金属株式会社 高周波回路部品、及び通信装置
JP2012118342A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 半導体装置および電気装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213618A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 伝送線路及び電子機器
JPWO2020213618A1 (ja) * 2019-04-15 2021-12-02 株式会社村田製作所 伝送線路及び電子機器
US11784383B2 (en) 2019-04-15 2023-10-10 Murata Manufacturing Co., Ltd. Transmission line and electronic device
WO2021225116A1 (ja) * 2020-05-07 2021-11-11 住友電気工業株式会社 回路モジュール及び通信装置

Also Published As

Publication number Publication date
JP2014112629A (ja) 2014-06-19
US9451690B2 (en) 2016-09-20
CN103813635A (zh) 2014-05-21
US20140133117A1 (en) 2014-05-15
JP5342704B1 (ja) 2013-11-13
CN103813635B (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
JP5342704B1 (ja) 高周波回路モジュール
US9099979B2 (en) High-frequency circuit module
JP5143972B1 (ja) 高周波回路モジュール
US8536957B1 (en) High-frequency circuit module having a duplexer disposed between specified module integrated circuits
JP6285228B2 (ja) 通信モジュール
JP5677499B2 (ja) 高周波回路モジュール
JP2014039236A (ja) 高周波回路モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP5420102B1 (ja) 高周波回路モジュール
JP5420103B1 (ja) 高周波回路モジュール