JP2014103326A - 不揮発性記憶素子およびその製造方法 - Google Patents

不揮発性記憶素子およびその製造方法 Download PDF

Info

Publication number
JP2014103326A
JP2014103326A JP2012255518A JP2012255518A JP2014103326A JP 2014103326 A JP2014103326 A JP 2014103326A JP 2012255518 A JP2012255518 A JP 2012255518A JP 2012255518 A JP2012255518 A JP 2012255518A JP 2014103326 A JP2014103326 A JP 2014103326A
Authority
JP
Japan
Prior art keywords
layer
metal oxide
variable resistance
forming
oxygen deficiency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012255518A
Other languages
English (en)
Inventor
Satoru Fujii
覚 藤井
Takumi Mikawa
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012255518A priority Critical patent/JP2014103326A/ja
Priority to US14/082,237 priority patent/US8999808B2/en
Publication of JP2014103326A publication Critical patent/JP2014103326A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】電気的特性の製造ごとの変動を抑制する構造を持つ不揮発性半導体記憶素子を提供する。
【解決手段】第１電極層１０２と、第２電極層１０４と、第１電極層１０２と第２電極層１０４との間に介在して、電気パルスの印加によって抵抗値が可逆的に変化する抵抗変化層１０３と、を備え、抵抗変化層１０３は、第１電極層１０２に接して第１金属酸化物で構成された第１抵抗変化層１０３ａと、第１抵抗変化層１０３ａに接して第２金属酸化物で構成されかつ複数の母体層１１３ａ及び母体層１１３ａの間に介在する挿入層１１３ｂからなる第２抵抗変化層１０３ｂと、を有し、挿入層１１３ｂにおける前記第２金属酸化物の酸素不足度は、母体層１１３ａにおける前記第２金属酸化物の酸素不足度よりも大きく、かつ、前記第１金属酸化物の酸素不足度は、母体層１１３ａにおける前記第２金属酸化物の酸素不足度よりも大きい。
【選択図】図１

Description

本発明は、抵抗変化層を用いた不揮発性記憶素子に関し、特に、連続して製造された場合に安定した抵抗変化特性を持つ不揮発性記憶素子とその製造方法に関する。
近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、大容量で、かつ不揮発性の記憶装置の開発が活発に行われている。
例えば、電気的パルスの印加によって抵抗値が変化し、その状態を保持し続ける抵抗変化型の不揮発性記憶素子を用いた不揮発性記憶装置（以下、抵抗変化型メモリと呼ぶ）が、通常の半導体プロセスとの整合性を取りやすいという点で注目されている。
抵抗変化型メモリは、２つの電極と、それらの電極に挟まれた金属酸化物からなる記録層（抵抗変化層）とを備え、２つの電極間に電気的パルスを加えることで、その記録層を高抵抗状態、低抵抗状態に可逆的に変化させ、この変化に伴う異なる抵抗値を情報「１」、情報「０」に対応させてメモリとして用いるものである。
特許文献１に示されているように、抵抗変化層に電気伝導性を示す非化学量論組成のタンタル酸化物薄膜を用いた抵抗変化型メモリは、１００ｎｓ以下の高速動作が可能であり、また、１０００回以上の書き換えが可能であるなど、良好な抵抗変化特性を示す。
非化学量論組成を有するタンタル酸化物薄膜は、金属タンタルをターゲットとして用い、アルゴンと酸素ガスをスパッタガスとして用いた、反応性スパッタ法により形成される。
また、特許文献２では、金属ターゲットを用いた反応性スパッタリングにより金属酸化物膜を形成する工程と、当該金属酸化物膜の表面をさらに熱処理にて酸化させる工程とを繰り返すことにより、各々が表面酸化された複数の金属酸化物膜の積層体を形成し、最終的に当該積層体を熱処理することにより、当該積層体から所望の抵抗率を持つ一つの金属酸化物層を形成することが示されている。
国際公開第２００８／０５９７０１号 特開２０１０−７０８５３号公報
しかしながら、非化学量論組成を有する金属酸化物層を有する従来の抵抗変化型の不揮発性記憶素子は、安定した抵抗変化特性を持つ複数の不揮発性記憶素子を順次連続して製造することが困難であるという問題を有している。
本発明は、かかる問題に鑑みてなされたもので、連続して製造された場合に安定した抵抗変化特性を持つ不揮発性記憶素子とその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の１つの態様に係る不揮発性記憶素子は、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層との間に介在して、電気パルスの印加によって抵抗値が可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は、前記第１電極層に接して酸素不足型の第１金属酸化物で構成された第１抵抗変化層と、前記第１抵抗変化層に接して前記第１金属酸化物よりも酸素不足度が小さい第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層と、を有し、前記挿入層における前記第２金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きく、かつ、前記第１金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きい。
また、本発明の１つの態様に係る不揮発性記憶素子の製造方法は、基板上に第１電極層を形成し、前記第１電極層上に酸素不足型の第１金属酸化物で構成される第１抵抗変化層を形成し、前記第１抵抗変化層上に前記第１金属酸化物よりも酸素不足度が小さい第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層を形成し、前記第２抵抗変化層上に第２電極層を形成し前記第２抵抗変化層の形成において、前記第１抵抗変化層上に、酸素不足度が前記第１金属酸化物の酸素不足度よりも小さい前記第２金属酸化物で構成された前記母体層を形成し、前記母体層上に、酸素不足度が前記母体層における酸素不足度よりも大きい前記第２金属酸化物で構成された前記挿入層を形成し、前記挿入層上に、酸素不足度が前記挿入層における酸素不足度よりも小さい前記第２金属酸化物で構成されたもう一つの前記母体層を形成する。
また、本発明の１つの態様に係る不揮発性記憶素子の製造方法は、基板上に第２電極層を形成し、前記第２電極層上に第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層を形成し、前記第２抵抗変化層上に前記第２金属酸化物よりも酸素不足度が大きい第１金属酸化物で構成される第１抵抗変化層を形成し、前記第１抵抗変化層上に第１電極層を形成し、前記第２抵抗変化層の形成において、前記第２電極層上に、酸素不足度が前記第１金属酸化物の酸素不足度よりも小さい前記第２金属酸化物で構成された前記母体層を形成し、前記母体層上に、酸素不足度が前記母体層における酸素不足度よりも大きい前記第２金属酸化物で構成された前記挿入層を形成し、前記挿入層上に、酸素不足度が前記挿入層における酸素不足度よりも小さい前記第２金属酸化物で構成されたもう一つの前記母体層を形成する。
本発明の不揮発性記憶素子によれば、前記挿入層における前記第２金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きい。言い換えれば、前記挿入層の酸素含有率は、前記母体層の酸素含有率よりも低い。
このような構成は、例えば、前記第２抵抗変化層を、金属ターゲットを用いた反応性スパッタ法にて形成する場合、前記挿入層を、前記母体層の形成時と比べて、酸素流量がより少ない雰囲気中で形成することによって得られる。このため、前記母体層の成膜工程で酸化された前記金属ターゲットの表面は、前記挿入層の成膜工程である程度還元され得る。
量産時には、複数の不揮発性記憶素子を順次連続して製造するので、前記金属ターゲットの表面の酸化が徐々に進行し、後で製造される不揮発性記憶素子ほど、前記母体層の酸素不足度が小さくなり（つまり酸素含有率が大きくなり）前記母体層の抵抗率が上昇することが懸念される。このような懸念に対し、本発明の不揮発性記憶素子及びその製法方法によれば、前記挿入層を形成するときに前記金属ターゲットの表面がある程度還元され得るので前記母体層の酸素不足度を所望の度合いに維持しやすくなる。その結果、複数の不揮発性記憶素子を順次連続して製造する場合に、当該複数の不揮発性記憶素子の抵抗変化特性を安定化する効果が得られる。
図１は、実施の形態１に係る抵抗変化型不揮発性記憶素子の構成例を示す断面図である。 図２は、実施の形態１に係る成膜時の酸素流量比と酸化タンタル薄膜の抵抗率および酸化タンタル薄膜の酸素含有率の関係を示す図である。 図３は、実施の形態１に係る酸化タンタル薄膜のシート抵抗値と成膜基板処理枚数の関係を示すグラフである。 図４は、実施の形態１に係る挿入層の母体層に対する膜厚比と、連続成膜時の処理３枚目に対する１０枚目のシート抵抗値の比の関係を示すグラフである。 図５は、実施の形態１に係る挿入層の母体層に対する抵抗率比と、連続成膜時の処理３枚目に対する１０枚目のシート抵抗値の比の関係を示すグラフである。 図６は、実施の形態１に係る挿入層の層数と、連続成膜時の処理３枚目に対する１０枚目のシート抵抗値の比の関係を示すグラフである。 図７は、第２の実施の形態に係る不揮発性記憶素子の構成を示す断面図である。 図８（ａ）は、第３の実施の形態に係る不揮発性半導体記憶装置の構成例を示す平面図である。図８（ｂ）は１Ａ−１Ａ線の断面を矢印方向に見た断面図である。 図９（ａ）は、第３の実施の形態に係る不揮発性半導体記憶装置の記憶部と非オーミック性素子の構成を示すための要部の平面図である。図９（ｂ）は２Ａ−２Ａ線の断面を矢印方向に見た断面図である。 図１０は、第３の実施の形態に係る不揮発性半導体記憶装置の概略の回路構成を説明するブロック図である。 図１１は、第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一例を示す断面図である。 図１２（ａ）は、第３の実施に係る形態の不揮発性半導体記憶装置の製造方法の一例を示す平面図である。図１２（ｂ）は、図１２（ａ）に示す３Ａ−３Ａ線の断面を矢印方向に見た断面図である。 図１３は、第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一例を示す断面図である。 図１４は、第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一例を示す断面図である。 図１５は、第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一例を示す平面図である。図１５（ｂ）は、図１５（ａ）に示す４Ａ−４Ａ線の断面を矢印方向に見た断面図である。 図１６は、第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一例を示す平面図である。図１６（ｂ）は、図１６（ａ）に示す５Ａ−５Ａ線の断面を矢印方向に見た断面図である。 図１７は、変形例に係る不揮発性記憶素子の構成を示す断面図である。 図１８は、変形例に係る不揮発性記憶素子の構成を示す断面図である。
（本発明の基礎となった知見）
本発明者は、背景技術の欄において記載した不揮発性記憶素子に関し、非化学量論組成を有する遷移金属酸化物薄膜の成膜において、以下のような問題が生じることを見出した。
金属ターゲットを用い反応ガスとして酸素を導入する反応性スパッタ法により、非化学量論組成を有する遷移金属酸化物薄膜を形成する場合、酸素流量を増加させるとその抵抗率が増加する。特に、抵抗率が高い酸化物薄膜を形成する場合には、わずかな酸素流量の変化により、形成される金属酸化物薄膜の抵抗率の値は大きく変化する。この傾向は金属種に限定されない。例えば特許文献２において、タンタル、タングステン、ジルコニウム、ハフニウムをターゲットとして用い、アルゴンと酸素をスパッタガスとして、反応性スパッタ法により形成した金属酸化物薄膜の抵抗率と酸素流量の関係が示されている（特許文献２の図８（ａ）、（ｂ）、図９（ａ）、（ｂ））。
特許文献２に開示される図に示される通り、タンタル、タングステン、ジルコニウム、ハフニウムの、非化学量論組成を有する金属酸化物薄膜は、酸素流量を増加させるとその抵抗率が増加する。タンタル、タングステン、ジルコニウムの金属酸化物薄膜では、抵抗率が１０ｍΩｃｍ以下の領域と抵抗率が１０ｍΩｃｍ以上の領域では、抵抗率の酸素流量に対する依存性が明確に異なり、抵抗率が１０ｍΩｃｍ以上の領域では酸素流量のわずかな増加に対しても抵抗率が急激に上昇する。同様に、非化学量論性を有するハフニウムの金属酸化物薄膜の抵抗率は、抵抗率が１２．５ｍΩｃｍ以上の領域で酸素流量に対する依存性が大きくなる。
したがって、上述したような抵抗率の酸素流量に対する依存性が大きい領域では、わずかな酸素流量の違いにより抵抗率が大きく異なるため、通常の反応性スパッタ法では同一の抵抗率を有する遷移金属酸化物薄膜を安定して形成することは困難となる。
さらに、非化学量論組成を有する遷移金属酸化物薄膜を連続して形成する場合には、成膜室内に導入される酸素ガスにより金属ターゲット表面が酸化されるとともに、成膜処理に従ってその酸化が進行していく。さらに、反応室内壁に酸素ガスや成膜付着物が増加して、成膜工程時の酸素ガス分圧が増加する恐れがある。この結果、成膜処理枚数とともに、形成される酸化物薄膜の抵抗率が増加を続けることが懸念される。
そこで本発明者は、抵抗率が１５ｍΩｃｍの酸化タンタル膜（膜厚３０ｎｍ）を連続して成膜し、シート抵抗値の成膜処理数依存性を確認するための実験を行った。
図３に結果を示す。１枚目および２枚目の処理において、酸化タンタル膜のシート抵抗値が大きく変化している。これは、成膜室内部の吸着ガス、ターゲット表面の酸化状態など、図３に示す処理前の成膜環境の影響を受けるためと考えられる。処理３枚目以降は、シート抵抗値の増加は減速するが、処理３枚目から処理２５枚目で５％程度シート抵抗値が増加している。抵抗率が高い金属酸化物薄膜を形成するためには、酸素流量比が高い条件で成膜する必要がある。このため、金属ターゲット表面の酸化が処理回数とともに進行する。この結果、抵抗変化層のシート抵抗値が連続して増加すると考えられる。
なお、高抵抗率を持つ金属酸化物が不揮発性半導体記憶装置に必要な理由は下記の通りである。第１に装置を低電圧駆動するためには、回路において抵抗変化素子に十分電圧が印加されるために抵抗値が高いことが望ましい。第２に、抵抗変化素子を構成する遷移金属酸化物薄膜の抵抗率が大きくなると、抵抗変化素子の高抵抗状態時の抵抗値（Ｒｂと以下記載）と抵抗変化素子の低抵抗状態時の抵抗値（Ｒｂと以下記載）の差が大きくなる。ＲｂとＲａの差が大きくなることで、書き込まれた情報を判定する際のマージンが大きくなり、書き込まれた情報の誤読み出しが低減されるという利点がある。
しかしながら、既に記載した通り、高い抵抗率を有する遷移金属酸化物薄膜を通常の反応性スパッタ法のみで安定して形成することは容易ではない。また、非化学量論組成を有し電気伝導性を示すタンタル酸化物薄膜をＣＶＤ法により形成することも困難である。これは、ＣＶＤ法によりタンタル酸化物薄膜を形成する場合には、原料であるペンタエトキシタンタルが酸素を含んでいるため、ＣＶＤ法により形成されたタンタル酸化物薄膜が絶縁体となるためである。
このような問題を解決するために、本発明の一態様に係る不揮発性記憶素子は、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層との間に介在して、電気パルスの印加によって抵抗値が可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は、前記第１電極層に接して第１金属酸化物で構成された第１抵抗変化層と、前記第１抵抗変化層に接して第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層と、を有し、前記挿入層における前記第２金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きく、かつ、前記第１金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きい。
このような構成によれば、前記第２抵抗層を、前記母体層と前記母体層よりも酸素不足度が大きい前記挿入層とで構成することにより、複数の前記不揮発性記憶素子を順次連続して製造する場合において、どの不揮発性記憶素子においても、前記母体層の酸素不足度を所望の度合いに維持しやすくなる。その結果、複数の前記不揮発性記憶素子の抵抗変化特性を安定化する効果が得られる。
また、前記第１金属酸化物及び前記第２金属酸化物の各々は、遷移金属酸化物又はアルミニウム酸化物であってもよく、また、前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかであってもよい。
このような構成によれば、抵抗変化層の抵抗値を安定して高速に変化させることができる。
また、前記挿入層の前記母体層に対する膜厚比が、０より大きく、かつ、０．０９より小さくてもよく、また、前記挿入層の前記母体層に対する抵抗率比が、０より大きく、かつ、０．１８より小さくてもよい。
このような構成によれば、複数の前記不揮発性記憶素子を順次連続して製造する場合に、複数の前記不揮発性記憶素子の抵抗変化特性をより強く安定化する効果が得られる。
また、前記抵抗変化層は、さらに、化学量論的組成を有する第３金属酸化物で構成され前記第２抵抗変化層に接する第３抵抗変化層を有してもよい。
このような構成によれば、前記第３金属酸化物は化学量論的組成を有していることから、複数の前記不揮発性記憶素子を順次連続して製造する場合において、前記第２金属酸化物とは異なり、酸化の度合いが変動することはほとんどない。そのため、前記第３抵抗変化層は、複数の前記不揮発性記憶素子の抵抗変化特性を安定化する効果を阻害しない。
また、本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に第１電極層を形成し、前記第１電極層上に第１金属酸化物で構成される第１抵抗変化層を形成し、前記第１抵抗変化層上に第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層を形成し、前記第２抵抗変化層上に第２電極層を形成し、前記第２抵抗変化層の形成において、前記第１抵抗変化層上に、酸素不足度が前記第１金属酸化物の酸素不足度よりも小さい前記第２金属酸化物で構成された前記母体層を形成し、前記母体層上に、酸素不足度が前記母体層における酸素不足度よりも大きい前記第２金属酸化物で構成された前記挿入層を形成し、前記挿入層上に、酸素不足度が前記挿入層における酸素不足度よりも小さい前記第２金属酸化物で構成されたもう一つの前記母体層を形成する。
また、前記不揮発性記憶素子の製造方法は、さらに、前記第２抵抗変化層上に、化学量論的組成を有する第３金属酸化物で構成される第３抵抗変化層を形成し、前記第３抵抗変化層上に、前記第２電極層を形成してもよい。
また、本発明の一態様に係る不揮発性記憶素子の製造方法は、基板上に第２電極層を形成し、前記第２電極層上に第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層を形成し、前記第２抵抗変化層上に第１金属酸化物で構成される第１抵抗変化層を形成し、前記第１抵抗変化層上に第１電極層を形成し、前記第２抵抗変化層の形成において、前記第２電極層上に、酸素不足度が前記第１金属酸化物の酸素不足度よりも小さい前記第２金属酸化物で構成された前記母体層を形成し、前記母体層上に、酸素不足度が前記母体層における酸素不足度よりも大きい前記第２金属酸化物で構成された前記挿入層を形成し、前記挿入層上に、酸素不足度が前記挿入層における酸素不足度よりも小さい前記第２金属酸化物で構成されたもう一つの前記母体層を形成する。
また、前記不揮発性記憶素子の製造方法は、さらに、前記第２電極層上に、化学量論的組成を有する第３金属酸化物で構成される第３抵抗変化層を形成し、前記第３抵抗変化層上に、前記第２抵抗変化層を形成してもよい。
また、前記母体層の形成において、酸素ガスの流量が第１量である雰囲気中で金属ターゲットを用いた反応性スパッタリングを行い、前記挿入層の形成において、酸素ガスの流量が前記第１量よりも少ない第２量である雰囲気中で前記金属ターゲットを用いた反応性スパッタリングを行ってもよい。
このような製造方法によれば、複数の前記不揮発性記憶素子を順次連続して製造する場合において、どの不揮発性記憶素子においても、前記母体層の酸素不足度を一定の度合いに維持しやすくなる。その結果、複数の前記不揮発性記憶素子の抵抗変化特性を安定化する効果が得られる。
また、少なくとも前記第２抵抗変化層の形成において、前記不揮発性記憶素子の基板を用いて前記第２抵抗変化層の形成をする前に、成膜を安定化させるためにダミー基板を用いて成膜をしてもよい。
このような製造方法によれば、前記ダミー基板を用いて成膜をすることによって、前記不揮発性記憶装置の基板の成膜環境を安定させることができる。
上記のように、前記第２抵抗層に前記母体層よりも酸素不足度が大きい挿入層を少なくとも１層が設けられることにより、挿入層成膜工程で導入される酸素流量が母体層成膜時よりも少ないために、金属ターゲット表面の酸化や成膜装置内壁への酸素ガス吸着が抑制される。その結果、連続成膜時でも抵抗変化層の抵抗率が処理枚数に従って連続的に増加する現象を緩和できるので、不揮発性半導体記憶装置の特性ばらつき低減の点で、本願は有効である。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや記憶部等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。
（実施の形態１）
図１は、本発明の実施の形態１に係る抵抗変化型の不揮発性記憶素子１００の構成例を示した断面図である。
図１に示すように本実施の形態１の不揮発性記憶素子１００は、基板１０１と第１電極層１０２と、第２電極層１０４と、抵抗変化層１０３とから構成される抵抗変化素子１０８で構成される。抵抗変化層１０３は、第１電極層１０２と第２電極層１０４との間に介在され、第１電極層１０２と第２電極層１０４との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、第１電極層１０２と第２電極層１０４との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０３は、第１電極層１０２に接続する第１抵抗変化層１０３ａと、第２電極層１０４に接続する第２抵抗変化層１０３ｂの少なくとも２層を積層して構成される。第２抵抗変化層１０３ｂは、複数の母体層１１３ａ及び隣接する母体層１１３ａの間に介在する少なくとも１層以上の挿入層１１３ｂで構成されている。
第１抵抗変化層１０３ａは、酸素不足型の第１金属酸化物で構成され、第２抵抗変化層１０３ｂは、前記第１金属酸化物よりも酸素不足度が小さい第２金属酸化物で構成されている。挿入層１１３ｂにおける前記第２金属酸化物の酸素不足度は、母体層１１３ａにおける前記第２金属酸化物の酸素不足度よりも大きく、かつ、前記第１金属酸化物の酸素不足度は、母体層１１３ａにおける前記第２金属酸化物の酸素不足度よりも大きい。
抵抗変化素子１０８の第２抵抗変化層１０３ｂ中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
酸素不足度とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
酸素含有率とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。
例えば、第１金属酸化物を構成する金属と、第２金属酸化物を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２金属酸化物の酸素含有率が第１金属酸化物の酸素含有率よりも大きいとき、第２金属酸化物の酸素不足度は第１金属酸化物の酸素不足度より小さい。
抵抗変化層１０３を構成する金属には、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、タンタル酸と化物を用いる場合、第１抵抗変化層１０３ａを構成する第１金属酸化物の組成をＴａＯｘとした場合にｘが０．８以上１．９以下であり、かつ、第２抵抗変化層１０３ｂを構成する第２金属酸化物の組成をＴａＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０３の抵抗値を安定して高速に変化させることができる。この場合、第２抵抗変化層１０３ｂの膜厚は、１ｎｍ以上８ｎｍ以下としてもよい。
例えば、ハフニウム酸化物を用いる場合、第１抵抗変化層１０３ａを構成する第１金属酸化物の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２抵抗変化層１０３ｂを構成する第２金属酸化物の組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０３の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、３ｎｍ以上４ｎｍ以下としてもよい。
また、ジルコニウム酸化物を用いる場合、第１抵抗変化層１０３ａを構成する第１金属酸化物の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２抵抗変化層１０３ｂを構成する第２金属酸化物の組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０３の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物の膜厚は、１ｎｍ以上５ｎｍ以下としてもよい。
第１抵抗変化層１０３ａとなる第１金属酸化物を構成する第１金属と、第２抵抗変化層１０３ｂとなる第２金属酸化物を構成する第２金属とは、異なる金属であってもよい。この場合、前記第２金属酸化物は、前記第１金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１電極層１０２と第２電極層１０４との間に印加された電圧は、第２抵抗変化層１０３ｂに、より多く分配され、第２抵抗変化層１０３ｂに中で発生する酸化還元反応をより起こしやすくすることができる。
また、前記第１金属と、前記第２金属とに、互いに異なる材料を用いる場合、前記第２金属の標準電極電位は、前記第１金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い前記第２金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い前記第２金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１抵抗変化層１０３ａを構成する第１金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２抵抗変化層１０３ｂを構成する第２金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、抵抗変化層１０３に安定した抵抗変化動作が生じる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、前記第２金属酸化物に前記第１金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２抵抗変化層１０３ｂ中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２抵抗変化層１０３ｂにアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１抵抗変化層１０３ａを酸素不足型のタンタル酸化物（ＴａＯｘ）で構成し、第２抵抗変化層１０３ｂをアルミニウム酸化物（Ａｌ２Ｏ３）で構成してもよい。
積層構造の抵抗変化層１０３における抵抗変化現象は、高抵抗化及び低抵抗化のいずれの場合も、抵抗が高い第２抵抗変化層１０３ｂ中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２抵抗変化層１０３ｂに接続する第２電極層１０４に、第１電極層１０２を基準にして正の電圧を印加したとき、抵抗変化層１０３中の酸素イオンが第２抵抗変化層１０３ｂ側に引き寄せられる。これによって、第２抵抗変化層１０３ｂ層中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２抵抗変化層１０３ｂに接続する第２電極層１０４に、第１電極層１０２を基準にして負の電圧を印加したとき、第２抵抗変化層１０３ｂ中の酸素イオンが第１抵抗変化層１０３ａ側に押しやられる。これによって、第２抵抗変化層１０３ｂ中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
酸素不足度がより小さい前記第２金属酸化物で構成された第２抵抗変化層１０３ｂに接続されている第２電極層１０４は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、前記第２金属酸化物を構成する金属及び第１電極層１０２を構成する材料と比べて、標準電極電位がより高い材料で構成する。また、酸素不足度がより高い前記第１金属酸化物で構成された第１抵抗変化層１０３ａに接続されている第１電極層１０２は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、前記第１金属酸化物を構成する金属と比べて、標準電極電位がより低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、第２電極層１０４を構成する材料の標準電極電位Ｖ２、前記第２金属酸化物を構成する金属の標準電極電位Ｖｒ２、前記第１金属酸化物を構成する金属の標準電極電位Ｖｒ１、および第１電極層１０２を構成する材料の標準電極電位Ｖ１は、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２、かつＶｒ１≧Ｖ１の関係を満足してもよい。
上記の構成とすることにより、第２電極層１０４と第２抵抗変化層１０３ｂとの界面近傍の前記第２金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が生じる。
次に、本実施の形態の不揮発性半導体記憶素子の製造方法について説明する。
最初にＳｉウエハなどの基板１０１上に第１電極層１０２を形成する。本実施の形態では、窒化タンタルを形成する。このような窒化タンタル膜は、Ｔａターゲットを用いた窒素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ流量を２０ｓｃｃｍとし、Ｎ２流量を５ｓｃｃｍ以上３０ｓｃｃｍ以下として作製すればよい。また、第１電極層１０２として、Ｔｉ−Ａｌ−Ｎ合金を形成しても良い。このような、Ｔｉ−Ａｌ−Ｎ合金膜は、Ｔｉ−Ａｌ合金ターゲットを用いた窒素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ流量を２０ｓｃｃｍとし、Ｎ２流量を５ｓｃｃｍ以上３０ｓｃｃｍ以下として作製すればよい。Ｔｉ−Ａｌ−Ｎ合金膜は、膜の平坦性および基板への密着強度に優れている。続いて、前記第１電極層１０２上に抵抗変化層１０３を成膜する。
抵抗変化層１０３は第１電極層１０２上に反応性スパッタリング法によりＴａＯｘ膜を堆積する。このようなＴａＯｘ膜は、Ｔａターゲットを用いた酸素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ流量を２０ｓｃｃｍとし、Ｏ２流量を５ｓｃｃｍ以上３０ｓｃｃｍ以下として作製すればよい。
第１電極層１０２が抵抗変化層１０３を構成する金属と同じ元素を含むため、記憶装置の書き換え作業の繰り返しによる抵抗変化層中の金属元素の拡散による界面プロファイルの変化を抑制できる。最後に、白金やイリジウムからなる第２電極層１０４をＤＣスパッタ法により形成する。Ｉｒ膜は、Ｉｒターゲットを用いて、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ流量を２０ｓｃｃｍ以上１００ｓｃｃｍ以下として作製すればよい。
本実施の形態の例であるタンタル酸化物の形成に関し、以下に具体的に説明する。ＴａＯｘ膜は、Ｔａターゲットを用いた酸素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ／Ｏ２混合ガスを用いて作製する。ＴａＯｘ膜の組成は、成膜時の酸素流量によって制御する。
図２に混合ガス中の酸素流量組成とＴａＯｘ膜の抵抗率の関係の一例を示す。図２から、酸素流量組成の増加に従って、ＴａＯｘ膜の膜中の酸素含有率および抵抗率の値が増加する。特に、酸素流量組成が６０％以上の場合には、わずかな酸素流量組成の違いで膜の抵抗率が大きく変化することが読み取れる。従って、ＴａＯｘ膜を量産するために、連続して成膜を実施すると、ターゲット表面の酸化度合いや成膜室の内壁でのガスの吸着状態や成膜付着物などの環境により、ＴａＯｘ膜の特性が変動することが懸念される。
そこで、６０％の酸素流量組成に対応する抵抗率を設計値として複数のＴａＯｘ膜（膜厚３０ｎｍ）を連続して成膜し、成膜された各ＴａＯｘ膜のシート抵抗値の成膜処理数依存性を確認した。
図３に結果を示す。１枚目および２枚目の処理において、ＴａＯｘ膜のシート抵抗値が大きく変化している。これは、成膜室内部の吸着ガス、ターゲット表面の酸化状態など図３に示す実験前の成膜環境の影響を受けるためと考えられる。従って、成膜処理を行う場合には、処理開始の最初の２枚目までは、成膜環境を安定化させるために、ダミー基板に成膜することが好ましい。
処理３枚目以降は、シート抵抗値の増加は鈍るが、処理３枚目から処理２５枚目でもある程度シート抵抗値が増加している。抵抗率が高い金属酸化物薄膜を形成するためには、酸素流量比が高い条件で連続して成膜する必要がある。このため、金属ターゲット表面の酸化が処理回数とともに進行する。この結果、抵抗変化層のシート抵抗値も大きくなると考えられる。
そこで、本発明者は、成膜中の酸素導入による金属ターゲット表面の酸化を抑制する手法として、第２抵抗変化層を形成する工程において、前記母体層よりも酸素流量比が低い成膜条件で挿入層を少なくとも１層以上設けることを考案した。
挿入層形成時は、母体層形成時よりも酸素流量比が小さいために金属ターゲット表面の酸化状態の進行を抑制され、還元方向に進むと考えられる。この結果、図３のように連続成膜を行っても、処理枚数の増加による金属ターゲット表面の酸化の進行を抑制すると考えられる。
前記挿入層に関しては、１）母体層と挿入層の膜厚比、２）母体層と挿入層の抵抗率比、３）挿入層の層数、が抵抗変化層の安定性に影響を及ぼすと予想される。そこで、前記１）、２）、３）について検討を行ったので、以下に結果を説明する。
１）母体層と挿入層の膜厚比
図４に、挿入層の母体層に対する膜厚比と、連続成膜された複数枚の抵抗変化層のうちの３枚目に対する１０枚目のシート抵抗値の比の関係を示す。なお、図４のデータは、抵抗率が１ｍΩｃｍのタンタル酸化物で構成された挿入層が、互いに等しい膜厚を持ち抵抗率が１００ｍΩｃｍのタンタル酸化物で構成された２層の母体層に挟まれた積層構成の試料（総膜厚は３０ｎｍ）を作製して評価を行った結果を示している。２層の母体層と挿入層の総膜厚を３０ｎｍに固定し、挿入層の膜厚を０（挿入層なしに相当）、０．１、０．５、１、２、３、５ｎｍと変化させる。
図４より、挿入層の膜厚が０．５ｎｍ、母体層の総膜厚が２９．５ｎｍの時に、処理３枚目に対する１０枚目のシート抵抗値の比が最小となる。図４より、母体層に対する挿入層の膜厚比が０より大きく、０．０９よりも小さい場合に、膜厚処理３枚目に対する１０枚目のシート抵抗値の比が、挿入層を導入しない場合よりもシート抵抗の比が低下している。挿入層の膜厚比が０．１を超えると、シート抵抗比は飽和する傾向が見られる。
２）母体層と挿入層の抵抗率比
図５に、挿入層の母体層に対する抵抗率比と、連続成膜された複数枚の抵抗変化層のうちの３枚目に対する１０枚目のシート抵抗値の比の関係を示す。なお、図５のデータは、膜厚が１ｎｍのタンタル酸化物で構成された挿入層が、膜厚が１４．５ｎｍで抵抗率が１００ｍΩｃｍのタンタル酸化物で構成された２層の母体層に挟まれた積層構成の試料（総膜厚は３０ｎｍ）を作製して評価を行った結果を示している。２層の母体層と挿入層の総膜厚を３０ｎｍに固定し、挿入層の抵抗率を０．３、１、４、１５、２０、４０、１００（挿入層なしに相当）ｍΩｃｍと変化させた。
図５より、挿入層の抵抗率が４ｍΩｃｍの場合に、処理３枚目に対する１０枚目のシート抵抗値の比が最小となる。図５より、母体層に対する挿入層の膜厚比が０より大きく、０．１８よりも小さい場合に、膜厚処理３枚目に対する１０枚目のシート抵抗値の比が、挿入層を導入しない場合よりもシート抵抗の比が低下している。挿入層の抵抗率比が０．２を超えると、シート抵抗比は飽和する傾向が見られる。
３）挿入層の積層数
図６に、挿入層の層数と、連続成膜された複数枚の抵抗変化層のうちの３枚目に対する１０枚目のシート抵抗値の比の関係を示す。なお、図６のデータは、総膜厚が１ｎｍで抵抗率が１ｍΩｃｍのタンタル酸化物で構成された挿入層が、互いに等しい膜厚を持ち抵抗率１００ｍΩｃｍのタンタル酸化物で構成された母体層に挟まれた積層構成の試料を作製して評価を行った。母体層と挿入層の総膜厚を３０ｎｍに固定し、挿入層の層数を０（挿入層なしに相当）、１、３、５層と変化させる。
図６より、挿入層を少なくとも１層導入することにより、処理３枚目に対する１０枚目のシート抵抗値の比が減少している。さらに挿入層が１層、３層、５層と増加しても、総膜厚が一定であれば、処理３枚目に対する１０枚目のシート抵抗値の比もほぼ一定であることがわかる。このことから、処理３枚目に対する１０枚目のシート抵抗値の比は、挿入層の総膜厚が一定であれば、挿入層の数および１層あたりの挿入層の膜厚に関わらず一定であると推測される。
（実施の形態２）
図７は、本発明の実施の形態２に係る抵抗変化型の不揮発性記憶素子２００の構成例を示した断面図である。
図７に示すように本実施の形態２の不揮発性記憶素子２００は、基板１０１と第１電極層１０２と、第２電極層１０４と、抵抗変化層１０３とから構成される抵抗変化素子１０８と、第１導電層２０５と半導体層２０６及び第２導電層２０７から構成される非オーミック性素子２０９で構成される。
抵抗変化素子１０８は、実施の形態１で示した抵抗変化素子１０８と同一であるため、詳細な説明を省略する。本実施の形態と実施の形態１との相違は、抵抗変化素子１０８上に非オーミック性素子２０９が積層されている点である。以下に、非オーミック性素子２０９の製造方法について説明を行う。
第２電極層１０４上に、窒化タンタルで構成される第１導電層２０５を形成する。窒化タンタル膜の成膜には、例えば、金属タンタルターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、いわゆる、反応性スパッタ法を用いる。そして、典型的な成膜条件として、圧力を０．０８Ｐａ以上２Ｐａ以下とし、基板温度を２０℃以上３００℃以下とし、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０％以上４０％以下とし、ＤＣパワーを１００Ｗ以上１３００Ｗ以下とした上で、窒化タンタル膜の厚さが２０ｎｍ以上１００ｎｍ以下となるように成膜時間を調節する。
続いて、非オーミック性素子２０９を構成する半導体層２０６には窒素欠損型シリコン窒化膜を用い、第２導電層２０７には、タンタル窒化物を用いる。
窒素欠損型シリコン窒化膜の成膜には、例えば、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、いわゆる、反応性スパッタ法を用いる。そして、典型的な成膜条件として、圧力を０．０８Ｐａ以上２Ｐａ以下とし、基板温度を２０℃以上３００℃以下とし、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０％以上４０％以下とし、ＤＣパワーを１００Ｗ以上１３００Ｗとした上で、シリコン窒化膜の厚さが５ｎｍ以上２０ｎｍ以下となるように成膜時間を調節する。
ここで、タンタル窒化物の仕事関数は４．６ｅＶと、シリコンの電子親和力３．８ｅＶより十分高いので、半導体層２０６と第２導電層２０７との界面でショットキーバリアが形成される。第２導電層２０７と第１導電層２０５とがともにタンタル窒化物からなる本構成では、非オーミック性素子２０９は双方向のＭＳＭダイオードとして機能する。
（実施の形態３）
図８は、本発明の第３の実施の形態にかかる不揮発性半導体記憶装置３１０の構成を説明する図で、（ａ）は平面図、（ｂ）は１Ａ−１Ａ線に沿う断面を矢印方向に見た断面図を示す。不揮発性半導体記憶装置３１０は、実施の形態２で説明した不揮発性記憶素子２００を用いて構成されるクロスポイント型の不揮発性半導体記憶装置である。なお、図８（ａ）の平面図においては、理解しやすくするために最上層の絶縁保護膜の一部を切り欠いて示している。
また、図９は、抵抗変化素子１０８と非オーミック性素子２０９の構成を示すための要部の部分拡大図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向に見た断面図である。
本実施の形態の不揮発性半導体記憶装置３１０は、基板３１１と、この基板３１１上に形成されたストライプ形状の第１電極配線３１５と、第１電極配線３１５を含む基板３１１上に配され、第１電極配線３１５と対向している位置にコンタクトホールが形成された層間絶縁層３１６と、このコンタクトホール中に埋め込まれ、第１電極配線３１５に接続する第１電極層１０２と、第１電極層１０２上に形成された抵抗変化素子１０８と、抵抗変化素子１０８上に形成された非オーミック性素子２０９とを備えている。
そして、非オーミック性素子２０９は、本実施の形態では金属電極体層である第１導電層２０５と第２導電層２０７と半導体層２０６との３層の積層構成からなるＭＩＭダイオードである。
さらに、本実施の形態の場合には、第２導電層２０７と接続する上層電極配線３３５が第１電極配線３１５に対して交差するストライプ形状で層間絶縁層上に形成されている。そして、抵抗変化層１０３と、抵抗変化層１０３に接続している第１電極層１０２と第１電極層１０２に接続する第１電極配線３１５と、第２電極層１０４とにより抵抗変化素子１０８を構成している。抵抗変化層１０３酸素不足型のタンタル酸化物を用いてもよい。酸素不足型のタンタル酸化物で構成される抵抗変化層１０３は、例えば反応性スパッタリング法によって作製が可能である。この時、抵抗変化層１０３の酸素含有率は、スパッタガス中の酸素流量を調整することで制御が可能である。
抵抗変化層１０３は、第１抵抗変化層１０３ａと第２抵抗変化層１０３ｂで構成されている。さらに、第２抵抗変化層１０３ｂは、第１抵抗変化層１０３ａよりも酸素不足度が小さい母体層１１３ａと、母体層１１３ａよりも酸素不足度が大きい少なくとも１層以上の挿入層１１３ｂで構成されている。また、第１導電層２０５、半導体層２０６および第２導電層２０７との３層の積層構成で非オーミック性素子２０９であるＭＩＭダイオードを構成している。
さらに、本実施の形態においては、基板３１１としてシリコン単結晶基板を用いてトランジスタ等の能動素子３１２を集積した半導体回路を有する。図８では、能動素子３１２は、ソース・ドレイン領域３１２ａ、３１２ｂ、ゲート絶縁膜３１２ｃおよびゲート電極３１２ｄからなるトランジスタを示しているが、基板３１１上にはこれらの能動素子３１２だけでなく、一般にＤＲＡＭ等のメモリ回路に必要な素子を含んでもよい。
第１電極配線３１５および上層電極配線３３５は、抵抗変化素子１０８および非オーミック性素子２０９が形成されたマトリクス領域とは異なる領域において能動素子３１２にそれぞれ接続されている。すなわち、図８においては、第１電極配線３１５は、埋め込み導体３２６、３２７および半導体電極配線３２８を介して能動素子３１２のソース・ドレイン領域３１２ａに接続されている。なお、上層電極配線３３５についても、埋め込み導体３３０を介して同様に別の能動素子（図示せず）に接続されている。
第１電極配線３１５は、例えばＴｉ−Ａｌ−Ｎ合金、ＣｕあるいはＡｌを用いてスパッタリングにより成膜し、露光プロセスとエッチングプロセスを経ることで容易に形成できる。また、抵抗変化素子１０８を構成する抵抗変化層１０３は、上記したタンタル酸化物だけでなく、酸化チタン、酸化バナジウム、酸化コバルト、酸化ニッケル、酸化亜鉛、ニオブ酸化膜等の遷移金属酸化物を用い、スパッタリング法等で形成してもよい。このような遷移金属酸化物材料は、閾値以上の電圧または電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに一定の大きさのパルス電圧またはパルス電流が印加されるまでは、その抵抗値を維持し続ける。
また、層間絶縁層３１６、３２５、及び絶縁保護層３３６としては、絶縁性の酸化物材料を用いることができる。具体的には、ＣＶＤ法による酸化シリコン（ＳｉＯ）やオゾン（Ｏ３）とテトラエトキシシラン（ＴＥＯＳ）を用いてＣＶＤ法により形成したＴＥＯＳ−ＳｉＯ膜あるいはシリコン窒化（ＳｉＮ）膜を用いることができる。さらに、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜あるいはシリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。
次に、非オーミック性素子２０９としては、例えば第２導電層２０７として、タンタル（Ｔａ）、アルミニウム（Ａｌ）、あるいはこれらの組み合わせを用い、半導体層２０６として窒化シリコン（ＳｉＮ）を積層した構成のＭＩＭダイオードを用いることができる。なお、電極としてはＡｌだけでなく、ＴｉやＣｒを用いることもできるが、これらを用いる場合には配線抵抗が大きくなるため、さらにＡｌやＣｕ等からなる薄膜を積層形成してもよい。第１導電層２０５は、抵抗変化層１０３を構成する金属から構成される金属窒化物で構成されることが望ましい。例えば、本実施例３では、抵抗変化層１０３を構成するタンタルの窒化物である窒化タンタルを、第１導電層２０５に用いてもよい。
図１０は、本実施の形態の不揮発性半導体記憶装置３１０の概略の回路構成を説明するブロック図である。図１０に示すように、抵抗変化素子１０８と非オーミック性素子２０９とが直列に接続され、抵抗変化素子１０８の一端が第１電極配線３１５に接続され、非オーミック性素子２０９の一端が上層電極配線３３５に接続されている。第１電極配線３１５は、ビット線デコーダ３０６および読み出し回路３０７に接続されている。また、上層電極配線３３５は、ワード線デコーダ３０５に接続されている。このように、第１電極配線３１５がビット線で、上層電極配線３３５がワード線となり、これらがマトリクス状に配置されている。さらに、ビット線デコーダ３０６、ワード線デコーダ３０５および読み出し回路３０７で周辺回路が構成されるが、これらの周辺回路は例えばＭＯＳＦＥＴからなる能動素子３１２により構成されている。
次に、図１１から図１６を用いて本実施の形態の不揮発性半導体記憶装置３１０の製造方法について説明する。
図１１は、能動素子３１２が形成された基板３１１上に層間絶縁層３１６を形成した状態を示す断面図である。
図１２（ａ）は、層間絶縁層３１６にコンタクトホール３３１を形成した状態を示す平面図である。図１２（ｂ）は、図１２（ａ）に示す３Ａ−３Ａ線での断面を矢印方向に見た断面図である。
図１３は、第１電極層１０２となる材料をコンタクトホール３３１内および層間絶縁層３１６上に配置した状態を示す断面図である。
図１４は、ＣＭＰにより層間絶縁層３１６上の第１電極層１０２の材料を除去した状態の断面図である。
図１５（ａ）は、抵抗変化素子１０８および非オーミック性素子２０９を構成する材料からなる積層膜を形成した状態を示す平面図である。図１５（ｂ）は、図１５（ａ）に示す４Ａ−４Ａ線での断面を矢印方向に見た断面図である。
図１６（ａ）は、抵抗変化素子１０８および非オーミック性素子２０９となる材料からなる積層膜を個々の不揮発性記憶素子の形状に加工し、さらに上層電極配線３３５を形成した状態を示す平面図である。図１６（ｂ）は、図１６（ａ）に示す５Ａ−５Ａ線での断面を矢印方向に見た断面図である。
まず、図１１に示すように、複数の能動素子３１２、半導体電極配線３２８および半導体層間絶縁層３１３、３１４が形成されている基板３１１上に、第１電極配線３１５と層間絶縁層３１６を形成する。半導体電極配線３２８については、従来はアルミニウムが主に用いられていたが、最近では微細化しても低抵抗を実現できる銅が主に用いられている。また、半導体層間絶縁層３１３、３１４についても、配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＳｉＯＦ）やカーボン含有窒化物（例えば、ＳｉＣＮ）あるいは有機樹脂材料（例えば、ポリイミド）が用いられている。本実施の形態の場合にも、半導体電極配線３２８としては、例えば銅を用い、半導体層間絶縁層３１３、３１４としては、例えばフッ素含有酸化物であるＳｉＯＦを用いることができる。
なお、第１電極配線３１５は、半導体層間絶縁層３１４中に埋め込み形成されているが、これは以下のようにすれば形成できる。すなわち、半導体層間絶縁層３１４に第１電極配線３１５を埋め込むためのストライプ形状の溝と半導体電極配線３２８に接続するためのコンタクトホールを形成する。これらについては、一般的な半導体プロセスで用いられている技術を用いれば容易に形成することができる。
このような溝とコンタクトホールを形成後、第１電極配線３１５となる導体膜を形成した後、例えばＣＭＰを行うことで、図１１に示すような形状の第１電極配線３１５を形成することができる。なお、第１電極配線３１５としては、上記したＴｉ−Ａｌ−Ｎ合金材料以外に、例えばＣｕ、Ａｌ、Ｔｉ−Ａｌ合金またはこれらの積層構成を用いてもよい。
次に、図１１に示すように、この第１電極配線３１５を含む基板３１１上に、例えばＣＶＤ法を用いてＴＥＯＳ−ＳｉＯからなる層間絶縁層３１６を形成する。なお、この層間絶縁層３１６としては、先述したように種々の材料を用いることができる。
さらに、その後、図１２（ａ）、（ｂ）に示すように、第１電極配線３１５上の層間絶縁層３１６に一定の配列ピッチでコンタクトホール３３１を形成する。このコンタクトホール３３１は、図１２（ｂ）からわかるように、第１電極配線３１５の幅より小さな外形としている。なお、図では四角形状としているが、円形状でも楕円形状でも、あるいはさらに他の形状であってもよい。このようなコンタクトホール３３１は、一般的な半導体プロセスにより形成することができるので、詳細な説明は省略する。
次に、図１３に示すように、コンタクトホール３３１内および層間絶縁層３１６上に、第１電極層１０２となる導体膜を形成する。本実施の形態では、窒化タンタルを形成する。このような窒化タンタル膜は、Ｔａターゲットを用いた窒素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ流量を２０ｓｃｃｍとし、Ｎ２流量を５ｓｃｃｍ以上３０ｓｃｃｍ以下として作製すればよい。なお、成膜方法としては、スパッタリング法に限らず、ＣＶＤ法やＡＬＤ法等を用いてもよい。
図１４に示すように、ＣＭＰプロセスを用いて層間絶縁層３１６の表面を覆う導体膜を除去して、コンタクトホール３３１中に埋め込まれた第１電極層１０２を形成する。
続いて、図１５（ａ）、（ｂ）に示すように、第１電極層１０２および層間絶縁層３１６上に反応性スパッタリング法により抵抗変化層１０３となるタンタル酸化物膜を堆積する。このようなタンタル酸化物膜は、Ｔａターゲットを用いた酸素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３Ｐａ以上３Ｐａ以下とし、Ａｒ流量を２０ｓｃｃｍとし、Ｏ２流量を５ｓｃｃｍ以上３０ｓｃｃｍ以下として作製すればよい。なお、成膜方法としては、スパッタリング法に限らず、ＣＶＤ法やＡＬＤ法等を用いてもよい。
ここで、抵抗変化層１０３は、第１抵抗変化層１０３を形成後、酸素流量比が高い条件で母体層１１３ａを成膜し、母体層１１３ａ形成時よりも酸素流量比を低くして挿入層１１３ｂを連続成膜し、その後、母体層１１３ａを再度形成する。図１３（ｂ）では、挿入層が１層の場合を示しているが、挿入層は少なくとも１層あれば層数は限定されない。また、抵抗変化層が酸化タンタルである場合には、前記第２抵抗変化層を構成する挿入層の母体層に対する膜厚比が、０より大きく、かつ、０．０９より小さくてもよい。さらに、抵抗変化層が酸化タンタルである場合には、前記第２抵抗変化層を構成する挿入層の母体層に対する抵抗率比が、０より大きく、かつ、０．１８より小さくてもよい。
さらに、抵抗変化層１０３となるタンタル酸化物膜上に、第２電極層１０４、非オーミック性素子２０９を構成する第１導電層２０５、半導体層２０６、および第２導電層２０７となるそれぞれの材料膜を積層して形成する。
ここで、第２電極層１０４には膜厚５０ｎｍのイリジウム電極膜をＤＣスパッタ法により形成する。また第１導電層２０５および第２導電層２０７には、スパッタ法によりアルミニウムを形成する。半導体層２０６には窒化シリコンを反応性スパッタ法で形成する。ＳｉＮはスパッタリング法により形成することで、良好な絶縁性を有し、かつ緻密な薄膜を容易に形成できる。
次に、図１６（ａ）、（ｂ）に示すように、各材料膜の積層体を、ドライエッチングプロセスにより、個々の不揮発性記憶素子の形状に加工した後、上層電極配線３３５を形成する。
ここで、上層電極配線３３５は、抵抗変化素子１０８と非オーミック性素子２０９であるＭＩＭダイオードとがマトリクス状に形成された領域で第２導電層２０７に接続するように形成されている。上層電極配線３３５についても、第１電極配線３１５と同様な材料を用いることができる。そして、この上層電極配線３３５を形成するときに、埋め込み導体３３０も同時に形成し、この埋め込み導体３３０を介して半導体電極配線（図示せず）に接続し、図示しない位置に設けられている能動素子に電気的に接続する。
この後、上層電極配線３３５を覆う絶縁保護層３３６を形成することで、図８に示すような不揮発性半導体記憶装置３１０を製造することができる。
なお、本実施の形態では、半導体層２０６としてＳｉＮを用いるＭＩＭダイオードの場合について説明したが、本発明はこれに限定されない。例えば、酸化タンタル（ＴａＯ）、アルミナ（ＡｌＯ）あるいはチタニア（ＴｉＯ）を用いてもよい。ＴａＯを用いる場合には、例えばＴａ膜を成膜した後、ドライ熱酸化法、ウエット熱酸化法、プラズマ酸化法あるいは反応性スパッタリング方式により直接ＴａＯｘ膜を形成する方法等、いずれの方法でもよい。
（変形例）
上記した不揮発性半導体記憶装置３１０の製造方法では、一例として、第１抵抗変化層１０３ａを基板１０１に近い下層に配置し、複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層１０３ｂを基板１０１から遠い上層に配置したが、本発明において、第１抵抗変化層１０３ａと第２抵抗変化層１０３ｂとの配置は逆でもよい。
第２抵抗変化層１０３ｂを下層に配置した場合でも、挿入層を設けることによって母体層の酸素不足度を所望の度合いに維持しやすくなり、その結果、複数の前記不揮発性記憶素子の抵抗変化特性を安定化する効果は得られる。
従って、基板１０１上に第２電極層１０４を形成し、第２電極層１０４上に第２金属酸化物で構成されかつ複数の母体層１１３ａ及び隣接する母体層１１３ａの間に介在する挿入層１１３ｂからなる第２抵抗変化層１０３ｂを形成し、第２抵抗変化層１０３ｂ上に前記第２金属酸化物よりも酸素不足度が大きい第１金属酸化物で構成される第１抵抗変化層１０３ａを形成し、第１抵抗変化層１０３ａ上に第１電極層１０２を形成する不揮発性記憶素子の製造方法、及びそのような製造方法に従って製造される不揮発性記憶素子も、本発明に含まれる。
また、不揮発性記憶素子に、さらに第３抵抗変化層を設ける変形例を考えることもできる。図１７は、本発明の当該変形例に係る抵抗変化型の不揮発性記憶素子１５０の構成例を示した断面図である。不揮発性記憶素子１５０は、実施の形態１の不揮発性記憶素子１００と比べて、抵抗変化層１０３に、化学量論的組成を有する第３金属酸化物で構成され第２抵抗変化層１０３ｂに接する第３抵抗変化層１０３ｃが追加されている。ここでいう化学量論的組成とは、厳密には化学量論的組成ではないが、実質的には化学量論的組成に等しい程度に組成が近いものも含む。第３金属酸化物は、例えば、化学量論的組成を有するタンタル酸化物Ｔａ２Ｏ５であってもよい。また、例えば、Ｔａ２Ｏ４．９9やＴａ２Ｏ５．０1などであってもよく、これらは上述した実質的に化学量論的組成に等しい場合の一例である。複数の不揮発性記憶素子１５０を順次連続して製造する場合において、化学量論的組成を有している前記第３金属酸化物は酸化が進むことはほとんどなく、安定した組成を維持すると考えられる。そのため、当該複数の不揮発性記憶素子１５０の抵抗変化特性を安定化する効果は、第３抵抗変化層１０３ｃによって阻害されない。
図１８は、本発明の変形例に係る抵抗変化型の不揮発性記憶素子２５０の構成例を示した断面図である。不揮発性記憶素子２５０は、実施の形態２の不揮発性記憶素子２００と比べて、抵抗変化層１０３に、上記と同様の意味で化学量論的組成を有する第３金属酸化物で構成され第２抵抗変化層１０３ｂに接する第３抵抗変化層１０３ｃが追加されている。
上記した不揮発性記憶素子１５０と同様、複数の不揮発性記憶素子２５０を順次連続して製造する場合において、当該複数の不揮発性記憶素子２５０の抵抗変化特性を安定化する効果は、第３抵抗変化層１０３ｃによって阻害されない。
本発明の不揮発性記憶素子は、第２抵抗変化層に母体層よりも酸素ガス流量が少ない条件で形成する挿入層を少なくとも１層以上設けることにより、抵抗率が高い金属酸化物で構成される抵抗変化層を連続して形成しても、金属ターゲット表面の酸化進行が抑制される。その結果、量産時において抵抗変化層の電気特性が安定するため、不揮発性記憶素子を用いる種々の電子機器に有用である。
１００、１５０、２００、２５０ 不揮発性記憶素子
１０１ 基板
１０２ 第１電極層
１０３ 抵抗変化層
１０３ａ 第１抵抗変化層
１０３ｂ 第２抵抗変化層
１０３ｃ 第３抵抗変化層
１０４ 第２電極層
１０８ 抵抗変化素子
１１３ａ 母体層
１１３ｂ 挿入層
２０５ 第１導電層
２０６ 半導体層
２０７ 第２導電層
２０９ 非オーミック性素子
３０５ ワード線デコーダ
３０６ ビット線デコーダ
３０７ 読み出し回路
３１０ 不揮発性半導体記憶装置（ＲｅＲＡＭ）
３１１ 基板
３１２ 能動素子
３１２ａ、３１２ｂ ソース・ドレイン領域
３１２ｃ ゲート絶縁膜
３１２ｄ ゲート電極
３１３、３１４ 半導体層間絶縁層
３１５ 第１電極配線
３１６、３２５ 層間絶縁層
３２６、３２７、３３０ 埋め込み導体
３２８ 半導体電極配線
３３１ コンタクトホール
３３５ 上層電極配線
３３６ 絶縁保護層

Claims (12)

  1. 第１電極層と、
    第２電極層と、
    前記第１電極層と前記第２電極層との間に介在して、電気パルスの印加によって抵抗値が可逆的に変化する抵抗変化層と、を備え、
    前記抵抗変化層は、前記第１電極層に接して酸素不足型の第１金属酸化物で構成された第１抵抗変化層と、前記第１抵抗変化層に接して前記第１金属酸化物よりも酸素不足度が小さい第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層と、を有し、
    前記挿入層における前記第２金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きく、かつ、前記第１金属酸化物の酸素不足度は、前記母体層における前記第２金属酸化物の酸素不足度よりも大きい
    不揮発性記憶素子。
  2. 前記第１金属酸化物及び前記第２金属酸化物の各々は、遷移金属酸化物又はアルミニウム酸化物である
    請求項１に記載の不揮発性記憶素子。
  3. 前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかである
    請求項２に記載の不揮発性記憶素子。
  4. 前記挿入層の前記母体層に対する膜厚比が、０より大きく、かつ、０．０９より小さい
    請求項１から３の何れか１項に記載の不揮発性記憶素子。
  5. 前記挿入層の前記母体層に対する抵抗率比が、０より大きく、かつ、０．１８より小さい
    請求項１から３の何れか１項に記載の不揮発性記憶素子。
  6. 前記抵抗変化層は、さらに、化学量論的組成を有する第３金属酸化物で構成され前記第２抵抗変化層に接する第３抵抗変化層を有する
    請求項１から５の何れか１項に記載の不揮発性記憶素子。
  7. 基板上に第１電極層を形成し、
    前記第１電極層上に酸素不足型の第１金属酸化物で構成される第１抵抗変化層を形成し、
    前記第１抵抗変化層上に前記第１金属酸化物よりも酸素不足度が小さい第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層を形成し、
    前記第２抵抗変化層上に第２電極層を形成し、
    前記第２抵抗変化層の形成において、
    前記第１抵抗変化層上に、酸素不足度が前記第１金属酸化物の酸素不足度よりも小さい前記第２金属酸化物で構成された前記母体層を形成し、
    前記母体層上に、酸素不足度が前記母体層における酸素不足度よりも大きい前記第２金属酸化物で構成された前記挿入層を形成し、
    前記挿入層上に、酸素不足度が前記挿入層における酸素不足度よりも小さい前記第２金属酸化物で構成されたもう一つの前記母体層を形成する
    不揮発性記憶素子の製造方法。
  8. さらに、
    前記第２抵抗変化層上に、化学量論的組成を有する第３金属酸化物で構成される第３抵抗変化層を形成し、
    前記第３抵抗変化層上に、前記第２電極層を形成する
    請求項７に記載の不揮発性記憶素子の製造方法。
  9. 基板上に第２電極層を形成し、
    前記第２電極層上に第２金属酸化物で構成されかつ複数の母体層及び隣接する前記母体層の間に介在する挿入層からなる第２抵抗変化層を形成し、
    前記第２抵抗変化層上に前記第２金属酸化物よりも酸素不足度が大きい第１金属酸化物で構成される第１抵抗変化層を形成し、
    前記第１抵抗変化層上に第１電極層を形成し、
    前記第２抵抗変化層の形成において、
    前記第２電極層上に、酸素不足度が前記第１金属酸化物の酸素不足度よりも小さい前記第２金属酸化物で構成された前記母体層を形成し、
    前記母体層上に、酸素不足度が前記母体層における酸素不足度よりも大きい前記第２金属酸化物で構成された前記挿入層を形成し、
    前記挿入層上に、酸素不足度が前記挿入層における酸素不足度よりも小さい前記第２金属酸化物で構成されたもう一つの前記母体層を形成する
    不揮発性記憶素子の製造方法。
  10. さらに、
    前記第２電極層上に、化学量論的組成を有する第３金属酸化物で構成される第３抵抗変化層を形成し、
    前記第３抵抗変化層上に、前記第２抵抗変化層を形成する
    請求項９に記載の不揮発性記憶素子の製造方法。
  11. 前記母体層の形成において、酸素ガスの流量が第１量である雰囲気中で金属ターゲットを用いた反応性スパッタリングを行い、
    前記挿入層の形成において、酸素ガスの流量が前記第１量よりも少ない第２量である雰囲気中で前記金属ターゲットを用いた反応性スパッタリングを行う
    請求項７から１０の何れか１項に記載の不揮発性記憶素子の製造方法。
  12. 少なくとも前記第２抵抗変化層の形成において、前記不揮発性記憶素子の基板を用いて前記第２抵抗変化層の形成をする前に、成膜を安定化させるためにダミー基板を用いて成膜をする
    請求項７から１１の何れか１項に記載の不揮発性記憶素子の製造方法。
JP2012255518A 2012-11-21 2012-11-21 不揮発性記憶素子およびその製造方法 Pending JP2014103326A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012255518A JP2014103326A (ja) 2012-11-21 2012-11-21 不揮発性記憶素子およびその製造方法
US14/082,237 US8999808B2 (en) 2012-11-21 2013-11-18 Nonvolatile memory element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012255518A JP2014103326A (ja) 2012-11-21 2012-11-21 不揮発性記憶素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014103326A true JP2014103326A (ja) 2014-06-05

Family

ID=50727063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012255518A Pending JP2014103326A (ja) 2012-11-21 2012-11-21 不揮発性記憶素子およびその製造方法

Country Status (2)

Country Link
US (1) US8999808B2 (ja)
JP (1) JP2014103326A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022534274A (ja) * 2019-10-14 2022-07-28 長江存儲科技有限責任公司 ３次元相変化メモリデバイス

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461094B2 (en) * 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
FR3031416B1 (fr) * 2015-01-06 2018-09-07 Commissariat Energie Atomique Cellule memoire non volatile resistive et son procede de fabrication
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US11114153B2 (en) * 2019-12-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM devices with reduced coupling capacitance

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
JP4373486B2 (ja) * 2006-10-16 2009-11-25 パナソニック株式会社 不揮発性記憶素子アレイおよびその製造方法
EP2077580B1 (en) 2006-11-17 2011-11-30 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method for manufacturing nonvolatile memory element
JP4253038B2 (ja) 2007-06-05 2009-04-08 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
JP2010070853A (ja) 2008-08-22 2010-04-02 Panasonic Corp 金属酸化物薄膜の製造方法
CN102017145B (zh) * 2008-12-04 2012-08-01 松下电器产业株式会社 非易失性存储元件以及非易失性存储装置
JP2010267784A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 半導体記憶装置及びその製造方法
WO2010151844A2 (en) * 2009-06-25 2010-12-29 Georgia Tech Research Corporation Metal oxide structures, devices, & fabrication methods
JP2011040613A (ja) * 2009-08-12 2011-02-24 Toshiba Corp 不揮発性記憶装置
US8422269B2 (en) * 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
JP4975887B2 (ja) * 2010-03-08 2012-07-11 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
JP5135373B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 不揮発性記憶装置
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
US20120326113A1 (en) * 2010-06-10 2012-12-27 Shinichi Yoneda Non-volatile memory element and non-volatile memory device equipped with same
US8618526B2 (en) * 2010-08-17 2013-12-31 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
JP5214693B2 (ja) * 2010-09-21 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
US20130082230A1 (en) 2010-10-01 2013-04-04 Koji Katayama Method of manufacturing nonvolatile memory element, and nonvolatile memory element
JP4960537B1 (ja) * 2010-11-19 2012-06-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶素子の製造方法
JP5723253B2 (ja) * 2011-01-31 2015-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US8927331B2 (en) 2011-03-10 2015-01-06 Panasonic Corporation Method of manufacturing nonvolatile memory device
JP5306401B2 (ja) * 2011-03-24 2013-10-02 株式会社東芝 抵抗変化メモリ
JP2012243826A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 不揮発性記憶装置
JP2012248620A (ja) * 2011-05-26 2012-12-13 Toshiba Corp 半導体記憶装置の製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
US8664632B2 (en) * 2012-01-31 2014-03-04 Kabushiki Kaisha Toshiba Memory device
JP5650855B2 (ja) * 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022534274A (ja) * 2019-10-14 2022-07-28 長江存儲科技有限責任公司 ３次元相変化メモリデバイス
JP7345567B2 (ja) 2019-10-14 2023-09-15 長江存儲科技有限責任公司 ３次元相変化メモリデバイス

Also Published As

Publication number Publication date
US8999808B2 (en) 2015-04-07
US20140138599A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
JP5406314B2 (ja) 不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶装置の製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5000027B1 (ja) 不揮発性記憶装置
JP5436674B2 (ja) 不揮発性記憶装置の製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US9680093B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
WO2013001742A1 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5346144B1 (ja) 不揮発性記憶装置およびその製造方法
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
JPWO2013038641A1 (ja) 不揮発性記憶素子の製造方法
JPWO2012008160A1 (ja) 不揮発性記憶装置及びその製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法
JP2010135581A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006