JP2014103249A - 電子デバイス及び電子デバイス用積層電極 - Google Patents
電子デバイス及び電子デバイス用積層電極 Download PDFInfo
- Publication number
- JP2014103249A JP2014103249A JP2012254288A JP2012254288A JP2014103249A JP 2014103249 A JP2014103249 A JP 2014103249A JP 2012254288 A JP2012254288 A JP 2012254288A JP 2012254288 A JP2012254288 A JP 2012254288A JP 2014103249 A JP2014103249 A JP 2014103249A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic device
- metal layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】Moを含む金属層を有する電極を用いた電子デバイスであって、特性の良い電子デバイスを提供する。
【解決手段】この電子デバイス10は、第1電極2と第2電極5との間に半導体層3が配置され、第1電極2及び第2電極5の一方が、Moを含む第1金属層2aと、Moよりも電気抵抗率が小さい導電材料を含む第2金属層2bとの積層電極で構成され、第1金属2及び/又は第2金属5がドーパントを含有している。Moよりも電気抵抗率が小さい導電材料は、Ag、Cu、Au、Al、Mg、W及びこれらの合金から選ばれる少なくとも1種であることが好ましい。
【選択図】図1
【解決手段】この電子デバイス10は、第1電極2と第2電極5との間に半導体層3が配置され、第1電極2及び第2電極5の一方が、Moを含む第1金属層2aと、Moよりも電気抵抗率が小さい導電材料を含む第2金属層2bとの積層電極で構成され、第1金属2及び/又は第2金属5がドーパントを含有している。Moよりも電気抵抗率が小さい導電材料は、Ag、Cu、Au、Al、Mg、W及びこれらの合金から選ばれる少なくとも1種であることが好ましい。
【選択図】図1
Description
本発明は、Moを含む金属層を有する電極を用いた電子デバイス、及びMoを含む金属層を有する電子デバイス用積層電極に関する。
一般に、電子デバイスでは、電極と半導体層との密着性や、半導体層の結晶成長性等を考慮して、電極材料を選択する必要がある。
例えば、CuInSe2、Cu(In,Ga)Se2等のカルコパイライト構造の半導体を光電変換層に用いたカルコパイライト系太陽電池では、光電変換層に光が入射する側とは反対側の電極(裏面電極)の電極材料に、Seに対する腐食耐性等の観点から、Moが使用されている。
また、電子デバイスにおいては、半導体にドーパントを添加して特性の向上を図ることが行われている。
例えば、カルコパイライト系太陽電池では、光電変換層にNaを添加することで変換効率が向上することが知られており、光電変換層にNaを添加して変換効率を高めている。
光電変換層にNaを添加する方法の一つとして、光電変換層をスパッタ法で成膜する際に、NaF等のNa化合物を同時蒸着して、光電変換層にNaを添加する方法がある。
しかしながら、カルコパイライト構造の半導体は、複数の元素を精度よく制御して成膜する必要があるので、この方法の場合、成膜時における各元素の添加量の制御がより複雑になる問題があった。
また、他の方法として、ソーダライムガラスを用い、成膜の過程で基板中のNaを光電変換層に拡散させる方法がある。
しかしながら、この方法の場合、基板がソーダライムガラスに限定されてしまうので、基板選択の自由がなくなってしまう。
また、他の方法として、ソーダライムガラス薄膜を基板又は裏面電極上に形成し、光電変換層の成膜の過程でソーダライムガラス薄膜中のNaを光電変換層に拡散させる方法がある。
しかしながら、ソーダライムガラス薄膜は、成膜速度が遅く、更には、ソーダライムガラス薄膜を成膜する工程が別途必要なので、工程数の増加を招き、電子デバイスの生産性が低下する。また、ソーダライムガラス薄膜が層間に介在することにより、裏面電極と、基板又は光電変換層との密着性が低下し易かった。
また、他の方法として、NaF等のNa含有薄膜を、裏面電極又は光電変換層上に形成し、加熱処理等を行って、Na含有薄膜中のNaを光電変換層に拡散させる方法がある。
しかしながら、NaF等のNa含有薄膜の多くは、吸湿性、潮解性等を有していることが多いため、Na含有薄膜が変質して、光電変換層や透明電極等に悪影響を及ぼす恐れがあった。また、Na含有薄膜を成膜する工程が別途必要なので、工程数の増加を招き、電子デバイスの生産性が低下する。また、Na含有薄膜が層間に介在することにより、裏面電極又は透明電極と、光電変換層との密着性が低下し易かった。
また、他の方法として、特許文献1に記載されるように、NaとMoとを含有する電極材料を用いて裏面電極を形成し、光電変換層の成膜の過程で裏面電極中のNaを光電変換層に拡散させる方法がある。
しかしながら、MoとNaとを含む電極材料を用いて裏面電極を形成する場合、裏面電極のNa含有量を高めると、電極が脆くなって加工性が低下し易かった。加工性を高めるには、電極のNa含有量はできるだけ少なくすることが望ましいが、光電変換層等に添加するために必要なNaを裏面電極に含有させるには、裏面電極の膜厚をより厚くする必要がある。Moは抵抗値が高く、また、高価な材料であるため、Mo電極の厚みを大きくすることは、電子デバイスの特性や材料コストの観点から望ましくない。
本発明の目的は、Moを含む金属層を有する電極を用いた電子デバイスであって、特性の良い電子デバイス、及び、Moを含む金属層を有する電極であって、ドーパントを含有し、導電性の良い電子デバイス用積層電極を提供することにある。
上記目的を達成するため、本発明の電子デバイスは、基板と、該基板上に積層された、第1電極と、半導体層と、第2電極とを含み、前記第1電極と前記第2電極との間に前記半導体層が配置された電子デバイスにおいて、
前記第1電極及び前記第2電極の一方が、Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成され、前記第1金属層及び/又は前記第2金属層がドーパントを含有することを特徴とする。
前記第1電極及び前記第2電極の一方が、Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成され、前記第1金属層及び/又は前記第2金属層がドーパントを含有することを特徴とする。
本発明の電子デバイスは、前記半導体層側に前記第1金属層が配置されていることが好ましい。
本発明の電子デバイスは、前記半導体層が、Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含有する半導体、又は、Cuと、Znと、Snと、Se及び/又はSとを少なくとも含む半導体で構成されていることが好ましい。
本発明の電子デバイスは、前記ドーパントが、アルカリ金属であることが好ましい。
本発明の電子デバイスは、前記Moよりも電気抵抗率が小さい導電材料が、Ag、Cu、Au、Al、Mg、W及びこれらの合金から選ばれる1種以上であることが好ましい。
本発明の電子デバイスの前記積層電極は、前記基板上に、直接又は他の層を介して積層されていることが好ましい。
本発明の電子デバイスは、太陽電池であって、前記第1電極及び前記第2電極の一方が前記積層電極であり、他方が透明電極であることが好ましい。
また、本発明の電子デバイス用積層電極は、Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成され、前記第1金属層及び/又は前記第2金属層が、ドーパントを含有することを特徴とする。
本発明の電子デバイス用積層電極は、前記ドーパントが、アルカリ金属であることが好ましい。
本発明の電子デバイス用積層電極は、前記Moよりも電気抵抗率が小さい導電材料が、Ag、Cu、Au、Al、Mg、W及びこれらの合金から選ばれる1種以上であることが好ましい。
本発明の電子デバイスは、第1電極及び第2電極の一方が、Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成されるので、Moの単膜の場合に比べて、電気抵抗率が低く、電子デバイスの特性を向上できる。また、材料コストの高いMoの使用量を低減でき、経済的である。そして、第1金属層及び/又は第2金属層がドーパントを含有するので、結晶粒界に多く存在するドーパントが、半導体層の形成時等に、熱によって粒界拡散し、半導体層にドーパントが供給されて半導体層の特性が向上する。このため、特性の良い電子デバイスとすることができる。
また、本発明の電子デバイス用積層電極は、Moの単膜の場合に比べて、電気抵抗率が低く、更には、半導体層にドーパントを供給できるので、この積層電極を用いて電子デバイスを製造することで、特性の良い電子デバイスが得られる。
本発明の電子デバイス用積層電極は、Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成されている。
第2金属層に用いる、Moよりも電気抵抗率が小さい導電材料(以下、「低抵抗導電材料」という)は、20℃における電気抵抗率が、Moの20℃における電気抵抗率である5.3×10−8Ω・m未満の導電材料が好ましい。こうすることで、電子デバイス用積層電極の電気抵抗率を、Mo単独で構成した場合よりも効果的に小さくできる。低抵抗導電材料の具体例としては、Ag、Cu、Au、Al、Mg、W及びこれらの合金が挙げられ、これらの1種又は2種以上を好ましく用いることができる。
本発明の電子デバイス用積層電極は、第1金属層及び/又は第2金属層がドーパントを含有する。ドーパントの種類は、電子デバイスにより異なるが、Na、K、Li等のアルカリ金属が好ましく、Naが特に好ましい。ドーパントの含有量は、電子デバイスにより異なる。電子デバイスの特性を向上するのに必要な量のドーパントを半導体層に供給できるように含有していればよい。例えば、電子デバイスが、CuInSe2、CuInS2、CuGaSe2、CuGaS2、Cu(In,Ga)Se2、Cu(In,Ga)S2、Cu(In,Ga)(S,Se)2等の、Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含むカルコパイライト構造の半導体や、Cu2ZnSnS4、Cu2ZnSnSe4、Cu2ZnSn(S,Se)4等の、Cuと、Znと、Snと、Se及び/又はSとを少なくとも含むスタナイト構造又はケステライト構造の半導体で構成された光電変換層を備えた太陽電池の場合、半導体中のドーパント含有量が5×1017atms/cm3以上であれば、電子デバイスの特性を向上できる。
なお、第1金属層がドーパントを含有する場合、ドーパント濃度の異なる第1金属層が複数積層して構成されていてもよい。また、第2金属層がドーパントを含有する場合、ドーパント濃度の異なる第2金属層が複数積層して構成されていてもよい。
第1金属層の膜厚は、70nm以上が好ましく、200nm以上がより好ましい。第1金属層の膜厚が薄過ぎると、半導体層側に第1金属層を配置しても、Se等に対する腐食耐性が低下する等、電子デバイスの製造に支障が生じることがある。また、第1金属層の膜厚が厚過ぎると、形成に時間がかかる等生産性が悪くなり、更には、基板材料との応力差により剥離が生じやすくなる傾向にある。
第2金属層の膜厚は、特に限定はない。第1金属層と積層した状態の電気抵抗値が、デバイスの特性を損なわない値となるように調整することが好ましい。
本発明の電子デバイス用積層電極は、一方の面上に、半導体層を形成して使用するものであることが好ましい。そして、半導体層側に第1金属層が配置されていることが好ましい。これによれば、Se等に対する腐食耐性が得られ、電極上に半導体層を形成する際における、電極の腐食劣化を防止できる。特に、該積層電極上に、Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含むカルコパイライト構造の半導体や、Cuと、Znと、Snと、Se及び/又はSとを少なくとも含むスタナイト構造又はケステライト構造の半導体で構成される半導体層を、効率よく形成できる。
本発明の電子デバイス用積層電極は、第1金属層と第2金属層との積層電極が、基板上に直接積層されていてもよいし、他の層を介して積層されていてもよい。他の層としては、他の金属層、バリア層、密着層等が挙げられる。
他の金属層としては、特に限定は無いが、Mo、Ag、Cu、Au、Al、Mg、W及びこれらの合金等で構成されたもの等が挙げられる。他の金属層は、2層以上の金属層が積層したものであってもよい。また、他の金属層は、アルカリ金属等のドーパントを含有していてもよい。
バリア層としては、特に限定は無いが、Cr,Ti,Si3N4,TiN,CrN,Al2O3,SiO2等が挙げられる。
密着層としては、特に限定は無いが、Ti,Ta,Cr,W等が挙げられる。
本発明の電子デバイス用積層電極は、第1金属層及び/又は第2金属層を、ドーパンドを含有する電極材料を用いて、スパッタ法、蒸着法等、従来公知の方法で成膜し、第1金属層と第2金属層とを積層させることで製造できる。
電極材料に含有させるドーパンド量は、特に限定は無く、加工性に支障が生じない範囲であって、電子デバイスの特性を向上するのに必要なドーパンドを半導体層に供給できる金属層を形成できる量とすることが好ましい。具体的には、第1金属層及び第2金属層のドーパント含有量は、5×1020〜5×1022atm/cm3が好ましい。
次に、本発明の電子デバイスについて説明する。
本発明の電子デバイスは、基板と、該基板上に積層された、第1電極と、半導体層と、第2電極とを含み、第1電極と第2電極との間に半導体層が配置されている。そして、第1電極及び第2電極のいずれか一方が、本発明の電子デバイス用積層電極で構成されている。
電子デバイスの種類としては、特に限定は無く、太陽電池、光センサ等が挙げられる。
以下、サブストレート構造の太陽電池を例に挙げて、本発明の電子デバイスについて説明する。
図1に示されるように、この太陽電池10は、基板1に、裏面電極2、光電変換層3、バッファー層4、透明電極5が積層している。
基板1としては、特に限定は無い。例えば、ポリイミドフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリエーテルスルホンフィルム、アクリルフィルム、アラミドフィルム等の絶縁性プラスチックフィルム基板、ソーダライムガラス基板、無アルカリガラス基板、ステンレス基板、金属基板等が好ましく用いられる。
裏面電極2は、第1金属層2aと第2金属層2bとの積層電極である、本発明の電子デバイス用積層電極で構成されている。この実施形態では、基板1側に第2金属層2bが配置され、光電変換層3側に第1金属層2aが配置されている。光電変換層3側に、Moを含む第1金属層2aが配置されているため、光電変換層3の形成時における裏面電極2の腐食劣化を抑制でき、裏面電極2上に光電変換層3を効率よく成膜できる。また、Se等に対する腐食耐性が得られるので、裏面電極上に、Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含有する半導体や、Cuと、Znと、Snと、Se及び/又はSとを少なくとも含む半導体等で構成される光電変換層を形成する場合、裏面電極の腐食を効果的に抑制できる。そして、第1金属層2a及び第2金属層2bの少なくとも一方が、ドーパントを含有しているので、結晶粒界に多く存在するドーパントが光電変換層3の成膜時等に熱によって粒界拡散して光電変換層3にドーパントが供給され、光電変換層3の特性が向上する。
第1金属層2aの膜厚や第2金属層2bの膜厚は、前述した範囲にすることが好ましい。
光電変換層3としては、特に限定はないが、Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含むカルコパイライト構造の半導体、Cuと、Znと、Snと、Se及び/又はSとを少なくとも含むスタナイト構造又はケステライト構造の半導体が好ましい。これらの半導体を光電変換層に用いることで、変換効率の高い太陽電池が得られる。
Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含むカルコパイライト構造の半導体としては、CuInSe2、CuInS2、CuGaSe2、CuGaS2、Cu(In,Ga)Se2、Cu(In,Ga)S2、Cu(In,Ga)(S,Se)2等が挙げられる。この半導体は、セレン化法、多元同時蒸着法等の方法で形成できる。Cu(In,Ga)Se2を例に挙げて説明すると、セレン化法では、裏面電極2上に、スパッタ法、蒸着法等の方法でCu、In、Gaを含むプリカーサ膜を形成し、該プリカーサ膜をH2Seガス及び/又はH2Sガス雰囲気下で熱処理することで形成できる。また、多元同時蒸着法では、裏面電極2上に、Cu、In、Ga、Seを含む原料を、同時蒸着することで形成できる。
Cuと、Znと、Snと、Se及び/又はSとを少なくとも含むスタナイト構造又はケステライト構造の半導体としては、Cu2ZnSnS4、Cu2ZnSnSe4、Cu2ZnSn(S,Se)4等が挙げられる。この半導体は、硫化法、多元同時蒸着法等、従来公知の方法で成膜できる。Cu2ZnSnS4を例に挙げて説明すると、硫化法では、裏面電極2上に、スパッタ法、蒸着法等の方法でCu、Zn、Snを含むプリカーサ膜を形成し、該プリカーサ膜をH2Sガス雰囲気下で熱処理することで形成できる。また、多元同時蒸着法では、裏面電極2上に、Cu、Zn、Sn、Sを含む原料を、同時蒸着することで形成できる。
光電変換層3の膜厚は、種類により異なる。例えば、カルコパイライト構造の半導体の場合、1.2〜2.0μmが好ましい。スタナイト構造又はケステライト構造の半導体の場合、1.0〜3.0μmが好ましい。
バッファー層4は、禁止帯幅の広いn型の透明導電膜で構成される。具体的な化合物としては、CdS、ZnO、ZnS、Zn(OH)2、ZnInSe2、ZnMgO、In2O3、In2S3等が挙げられる。なお、バッファー層4は、光電変換層を構成する半導体の種類によっては、省略してもよい場合がある。
透明電極5は、ZnO、SnO2、In2O3、ITO、CdO、Cd2SnO4、CdS等の透明性導電材料で構成される。
以上、サブストレート構造の太陽電池を例に挙げて、本発明の電子デバイスを説明したが、本発明の電子デバイス用積層電極は、スーパーストレート構造の太陽電池の裏面電極や、太陽電池以外の電子デバイスの電極にも用いることができる。
なお、この実施形態では、裏面電極2として、基板1側に第2金属層2bが配置され、光電変換層3側に第1金属層2aが配置された積層電極を用いたが、電子デバイスや光電変換層3の種類によっては、基板1側に第1金属層2aが配置され、光電変換層3側に第2金属層2bが配置された積層電極を用いてもよい。
以下、本発明の効果について、実施例及び比較例を用いて説明する。なお、以下の実施例及び比較例において、基板は、Naを含まない無アルカリガラス基板を用いた。また、「Naを含有するAl薄膜」を「AlNa薄膜」と記載し、「Naを含有するMo薄膜」を「MoNa薄膜」と記載した。
(実施例1)
AlとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、基板とスパッタリングターゲットとが平行に配置された状態でマグネトロンスパッタリング法により、基板上にAlNa薄膜を300nm成膜した。AlNa薄膜の成膜時の基板温度は100℃、スパッタリングターゲットと基板との間隔は10cm、スパッタ装置に供給するアルゴンガス流量は50sccm、スパッタ装置内の圧力は3mTorr、成膜速度11nm/minとした。スパッタリングターゲットの電力投入にはRF電源を用い、300Wの電力を投入した。
次に、Moをスパッタリングターゲットとして用い、基板とスパッタリングターゲットとが平行に配置された状態でマグネトロンスパッタリング法により、AlNa薄膜上にMo薄膜を300nm成膜し、AlNa薄膜とMo薄膜とが積層した裏面電極を形成した。Mo薄膜の成膜時の基板温度は室温、スパッタリングターゲットと基板との間隔は10cm、スパッタ装置に供給するアルゴンガス流量は50sccm、スパッタ装置内の圧力は3mTorr、成膜速度7.7nm/minとした。スパッタリングターゲットの電力投入にはRF電源を用い、300Wの電力を投入した。裏面電極のシート抵抗を四端子法で測定したところ0.505Ω/□であった。
次に、裏面電極の表面に、多元蒸着法でCu(In,Ga)Se2で構成される光電変換層を1.8μm成膜した。
次に、光電変換層上に、溶液成長法でCdS膜を30〜50nm成膜してバッファー層を形成した。
そして、バッファー層上に、ガリウムをドープしたZnO層をスパッタ法により300nm成膜して、透明電極を形成し、CIGS系太陽電池を製造した。
AlとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、基板とスパッタリングターゲットとが平行に配置された状態でマグネトロンスパッタリング法により、基板上にAlNa薄膜を300nm成膜した。AlNa薄膜の成膜時の基板温度は100℃、スパッタリングターゲットと基板との間隔は10cm、スパッタ装置に供給するアルゴンガス流量は50sccm、スパッタ装置内の圧力は3mTorr、成膜速度11nm/minとした。スパッタリングターゲットの電力投入にはRF電源を用い、300Wの電力を投入した。
次に、Moをスパッタリングターゲットとして用い、基板とスパッタリングターゲットとが平行に配置された状態でマグネトロンスパッタリング法により、AlNa薄膜上にMo薄膜を300nm成膜し、AlNa薄膜とMo薄膜とが積層した裏面電極を形成した。Mo薄膜の成膜時の基板温度は室温、スパッタリングターゲットと基板との間隔は10cm、スパッタ装置に供給するアルゴンガス流量は50sccm、スパッタ装置内の圧力は3mTorr、成膜速度7.7nm/minとした。スパッタリングターゲットの電力投入にはRF電源を用い、300Wの電力を投入した。裏面電極のシート抵抗を四端子法で測定したところ0.505Ω/□であった。
次に、裏面電極の表面に、多元蒸着法でCu(In,Ga)Se2で構成される光電変換層を1.8μm成膜した。
次に、光電変換層上に、溶液成長法でCdS膜を30〜50nm成膜してバッファー層を形成した。
そして、バッファー層上に、ガリウムをドープしたZnO層をスパッタ法により300nm成膜して、透明電極を形成し、CIGS系太陽電池を製造した。
(実施例2)
Alをスパッタリングターゲットとして用い、実施例1におけるAlNa薄膜の成膜条件と同様の条件で、基板上にAl薄膜を300nm成膜した。
次に、MoとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、実施例1におけるMo薄膜の成膜条件と同様の条件で、Al薄膜上にMoNa薄膜を300nm成膜し、Al薄膜とMoNa薄膜とが積層した裏面電極を形成した。裏面電極のシート抵抗を四端子法で測定したところ0.523Ω/□であった。
次に、実施例1と同様の条件で、光電変換層、バッファー層、透明電極を形成し、CIGS系太陽電池を製造した。
Alをスパッタリングターゲットとして用い、実施例1におけるAlNa薄膜の成膜条件と同様の条件で、基板上にAl薄膜を300nm成膜した。
次に、MoとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、実施例1におけるMo薄膜の成膜条件と同様の条件で、Al薄膜上にMoNa薄膜を300nm成膜し、Al薄膜とMoNa薄膜とが積層した裏面電極を形成した。裏面電極のシート抵抗を四端子法で測定したところ0.523Ω/□であった。
次に、実施例1と同様の条件で、光電変換層、バッファー層、透明電極を形成し、CIGS系太陽電池を製造した。
(実施例3)
AlとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、実施例1におけるAlNa薄膜の成膜条件と同様の条件で、基板上にAlNa薄膜を300nm成膜した。
次に、MoとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、実施例1におけるMo薄膜の成膜条件と同様の条件で、AlNa薄膜上にMoNa薄膜(第1金属層)を300nm成膜し、AlNa薄膜とMoNa薄膜とが積層した裏面電極を形成した。裏面電極のシート抵抗を四端子法で測定したところ0.492Ω/□であった。
次に、実施例1と同様の条件で、光電変換層、バッファー層、透明電極を形成し、CIGS系太陽電池を製造した。
AlとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、実施例1におけるAlNa薄膜の成膜条件と同様の条件で、基板上にAlNa薄膜を300nm成膜した。
次に、MoとNaとを含有する電極材料(Na含有量5at%)をスパッタリングターゲットとして用い、実施例1におけるMo薄膜の成膜条件と同様の条件で、AlNa薄膜上にMoNa薄膜(第1金属層)を300nm成膜し、AlNa薄膜とMoNa薄膜とが積層した裏面電極を形成した。裏面電極のシート抵抗を四端子法で測定したところ0.492Ω/□であった。
次に、実施例1と同様の条件で、光電変換層、バッファー層、透明電極を形成し、CIGS系太陽電池を製造した。
(比較例)
Moをスパッタリングターゲットとして用い、基板とスパッタリングターゲットとが平行に配置された状態でマグネトロンスパッタリング法により、基板にMo薄膜を600nm成膜し、裏面電極を形成した。Mo薄膜の成膜時の基板温度は室温、スパッタリングターゲットと基板との間隔は10cm、スパッタ装置に供給するアルゴンガス流量は50sccm、スパッタ装置内の圧力は3mTorr、成膜速度7.7nm/minとした。スパッタリングターゲットの電力投入にはRF電源を用い、300Wの電力を投入した。裏面電極のシート抵抗を四端子法で測定したところ0.708Ω/□であった。
次に、実施例1と同様の条件で、光電変換層、バッファー層、透明電極を形成し、CIGS系太陽電池を製造した。
Moをスパッタリングターゲットとして用い、基板とスパッタリングターゲットとが平行に配置された状態でマグネトロンスパッタリング法により、基板にMo薄膜を600nm成膜し、裏面電極を形成した。Mo薄膜の成膜時の基板温度は室温、スパッタリングターゲットと基板との間隔は10cm、スパッタ装置に供給するアルゴンガス流量は50sccm、スパッタ装置内の圧力は3mTorr、成膜速度7.7nm/minとした。スパッタリングターゲットの電力投入にはRF電源を用い、300Wの電力を投入した。裏面電極のシート抵抗を四端子法で測定したところ0.708Ω/□であった。
次に、実施例1と同様の条件で、光電変換層、バッファー層、透明電極を形成し、CIGS系太陽電池を製造した。
実施例1〜3及び比較例のCIGS系太陽電池に、擬似太陽光(AM1.5)を照射して、変換効率を調べた。結果を表1にまとめて記す。
また、実施例3と比較例のCIGS系太陽電池のI−Vカーブを図2に示し、量子効率の測定結果を図3に示す。
表1に示すように、実施例1〜3は、Mo薄膜を裏面電極として用いた比較例に比べて裏面電極のシート抵抗が低く、変換効率が高かった。
また、第1金属層、第2金属層の両方にNaを含有させた実施例3は、特に変換効率が高かった。
また、図2,3に示すように、実施例3は、比較例に比べて波長600〜1000nmの光の吸収感度が向上し、変換効率が向上していた。
1:基板
2:裏面電極
2a:第1金属層
2b:第2金属層
3:光電変換層
4:バッファー層
5:透明電極
10:太陽電池
2:裏面電極
2a:第1金属層
2b:第2金属層
3:光電変換層
4:バッファー層
5:透明電極
10:太陽電池
Claims (10)
- 基板と、該基板上に積層された、第1電極と、半導体層と、第2電極とを含み、前記第1電極と前記第2電極との間に前記半導体層が配置された電子デバイスにおいて、
前記第1電極及び前記第2電極の一方が、Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成され、前記第1金属層及び/又は前記第2金属層がドーパントを含有することを特徴とする電子デバイス。 - 前記半導体層側に前記第1金属層が配置されている、請求項1に記載の電子デバイス。
- 前記半導体層が、Cuと、In及び/又はGaと、Se及び/又はSとを少なくとも含有する半導体、又は、Cuと、Znと、Snと、Se及び/又はSとを少なくとも含む半導体で構成されている、請求項2に記載の電子デバイス。
- 前記ドーパントが、アルカリ金属である、請求項1〜3のいずれか1項に記載の電子デバイス。
- 前記Moよりも電気抵抗率が小さい導電材料が、Ag、Cu、Au、Al、Mg、W及びこれらの合金から選ばれる1種以上である、請求項1〜4のいずれか1項に記載の電子デバイス。
- 前記積層電極は、前記基板上に、直接又は他の層を介して積層されている、請求項1〜5のいずれか1項に記載の電子デバイス。
- 前記電子デバイスが、太陽電池であって、前記第1電極及び前記第2電極の一方が前記積層電極であり、他方が透明電極である請求項1〜6のいずれか1項に記載の電子デバイス。
- Moを含む第1金属層と、Moよりも電気抵抗率が小さい導電材料を含む第2金属層との積層電極で構成され、前記第1金属層及び/又は前記第2金属層が、ドーパントを含有することを特徴とする電子デバイス用積層電極。
- 前記ドーパントが、アルカリ金属である、請求項8に記載の電子デバイス用積層電極。
- 前記Moよりも電気抵抗率が小さい導電材料が、Ag、Cu、Au、Al、Mg、W及びこれらの合金から選ばれる1種以上である、請求項8又は9に記載の電子デバイス用積層電極。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254288A JP2014103249A (ja) | 2012-11-20 | 2012-11-20 | 電子デバイス及び電子デバイス用積層電極 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254288A JP2014103249A (ja) | 2012-11-20 | 2012-11-20 | 電子デバイス及び電子デバイス用積層電極 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014103249A true JP2014103249A (ja) | 2014-06-05 |
Family
ID=51025503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012254288A Pending JP2014103249A (ja) | 2012-11-20 | 2012-11-20 | 電子デバイス及び電子デバイス用積層電極 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014103249A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112201702A (zh) * | 2020-10-10 | 2021-01-08 | 南开大学 | 薄膜太阳电池吸收层形成方法、薄膜太阳电池及制备方法 |
-
2012
- 2012-11-20 JP JP2012254288A patent/JP2014103249A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112201702A (zh) * | 2020-10-10 | 2021-01-08 | 南开大学 | 薄膜太阳电池吸收层形成方法、薄膜太阳电池及制备方法 |
CN112201702B (zh) * | 2020-10-10 | 2022-11-18 | 南开大学 | 薄膜太阳电池吸收层形成方法、薄膜太阳电池及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101623051B1 (ko) | Cis계 박막태양전지의 제조방법 | |
US9601650B1 (en) | Machine and process for continuous, sequential, deposition of semiconductor solar absorbers having variable semiconductor composition deposited in multiple sublayers | |
JP2009283508A (ja) | Cis系薄膜太陽電池の製造方法 | |
JP2012523709A5 (ja) | ||
US20140053896A1 (en) | Method for producing the pentanary compound semiconductor cztsse, and thin-film solar cell | |
WO2011074685A1 (ja) | Cis系薄膜太陽電池の製造方法 | |
US20110108099A1 (en) | Method of forming transparent zinc oxide layers for high efficiency photovoltaic cells | |
US7777127B2 (en) | Flexible solar cell | |
WO2011158841A1 (ja) | Cigs型の太陽電池およびそのための電極付きガラス基板 | |
JP6103525B2 (ja) | Cigs膜およびそれを用いたcigs太陽電池 | |
KR101631970B1 (ko) | 박막 태양 전지의 제조방법 | |
JP5421752B2 (ja) | 化合物半導体太陽電池 | |
US20120118384A1 (en) | Cis-based thin film solar cell | |
KR20140066189A (ko) | Cigs막의 제법 및 그것을 이용하는 cigs 태양 전지의 제법 | |
US9825197B2 (en) | Method of forming a buffer layer in a solar cell, and a solar cell formed by the method | |
US9034686B2 (en) | Manufacturing methods for semiconductor devices | |
JP2014103249A (ja) | 電子デバイス及び電子デバイス用積層電極 | |
JP5594949B2 (ja) | 光起電力素子、および、その製造方法 | |
KR20110012552A (ko) | 박막 태양 전지의 제조방법 | |
JP2014103250A (ja) | 電子デバイス及び電子デバイス用積層電極 | |
KR20200097118A (ko) | Cigs 박막 태양전지 제조방법 | |
US20170236710A1 (en) | Machine and process for continuous, sequential, deposition of semiconductor solar absorbers having variable semiconductor composition deposited in multiple sublayers | |
JP5851434B2 (ja) | Cigs膜の製法およびその製法を用いたcigs太陽電池の製法 | |
WO2017068923A1 (ja) | 光電変換素子 | |
JP2014110334A (ja) | ドーパントの拡散方法及び電子デバイスの製造方法 |