JP2014078760A - マルチチップモジュール - Google Patents
マルチチップモジュール Download PDFInfo
- Publication number
- JP2014078760A JP2014078760A JP2014018546A JP2014018546A JP2014078760A JP 2014078760 A JP2014078760 A JP 2014078760A JP 2014018546 A JP2014018546 A JP 2014018546A JP 2014018546 A JP2014018546 A JP 2014018546A JP 2014078760 A JP2014078760 A JP 2014078760A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- package substrate
- lsi
- chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】マルチチップモジュールは、パッケージ基板と、前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、前記配線基板は、前記複数のチップのうち2つのチップそれぞれに形成されたビア穴とハンダバンプとを介して、前記2つのチップ間を電気的に接続する配線パターンを有する。
【選択図】図1
Description
20 シリコンインタポーザ(配線基板)
26a 配線パターン
30A〜30D チップ(LSIチップ)
30’ チップ構成部材
31 薄膜回路(回路)
32 ビア穴
100 マルチチップモジュール
Claims (5)
- パッケージ基板と、
前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、
前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、
前記配線基板は、前記複数のチップのうち2つのチップそれぞれに形成されたビア穴とハンダバンプとを介して、前記2つのチップ間を電気的に接続する配線パターンを有することを特徴とするマルチチップモジュール。 - 前記配線パターンは、前記2つのチップそれぞれに形成されたn個のビア穴とn個のハンダバンプとを介して、前記2つのチップ間を電気的に接続するn本の配線の配線パターンであることを特徴とする請求項1記載のマルチチップモジュール。
- 前記2つのチップは、前記パッケージ基板側に回路をそれぞれ有し、
前記2つのチップそれぞれの前記回路と前記配線パターンとは、前記n個のビア穴と前記n個のハンダバンプとを介して電気的に接続されることを特徴とする請求項2記載のマルチチップモジュール。 - パッケージ基板と、
前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、
前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、
前記配線基板は、前記複数のチップのうち前記配線基板側の面が同一の平面にある2つのチップ間を電気的に接続する配線パターンを有することを特徴とするマルチチップモジュール。 - 前記2つのチップは、前記パッケージ基板側に回路をそれぞれ有し、
前記2つのチップそれぞれの前記回路と前記配線パターンとは、前記2つのチップそれぞれに形成されたビア穴とハンダバンプとを介して電気的に接続されることを特徴とする請求項4記載のマルチチップモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018546A JP2014078760A (ja) | 2014-02-03 | 2014-02-03 | マルチチップモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018546A JP2014078760A (ja) | 2014-02-03 | 2014-02-03 | マルチチップモジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191280A Division JP5635247B2 (ja) | 2009-08-20 | 2009-08-20 | マルチチップモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014078760A true JP2014078760A (ja) | 2014-05-01 |
Family
ID=50783768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014018546A Pending JP2014078760A (ja) | 2014-02-03 | 2014-02-03 | マルチチップモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014078760A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6013737U (ja) * | 1983-07-08 | 1985-01-30 | 日本電気株式会社 | 半導体集積回路装置 |
WO1998038680A1 (fr) * | 1997-02-28 | 1998-09-03 | T.I.F. Co., Ltd. | Module memoire |
JP2007180529A (ja) * | 2005-12-02 | 2007-07-12 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2008187050A (ja) * | 2007-01-30 | 2008-08-14 | Toshiba Corp | システムインパッケージ装置 |
JP2011527113A (ja) * | 2008-06-30 | 2011-10-20 | クゥアルコム・インコーポレイテッド | シリコン貫通ビアのブリッジする相互接続 |
-
2014
- 2014-02-03 JP JP2014018546A patent/JP2014078760A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6013737U (ja) * | 1983-07-08 | 1985-01-30 | 日本電気株式会社 | 半導体集積回路装置 |
WO1998038680A1 (fr) * | 1997-02-28 | 1998-09-03 | T.I.F. Co., Ltd. | Module memoire |
JP2007180529A (ja) * | 2005-12-02 | 2007-07-12 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2008187050A (ja) * | 2007-01-30 | 2008-08-14 | Toshiba Corp | システムインパッケージ装置 |
JP2011527113A (ja) * | 2008-06-30 | 2011-10-20 | クゥアルコム・インコーポレイテッド | シリコン貫通ビアのブリッジする相互接続 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5635247B2 (ja) | マルチチップモジュール | |
US11670577B2 (en) | Chip package with redistribution structure having multiple chips | |
TWI576969B (zh) | 翹曲控制結構、翹曲控制圖案及半導體封裝 | |
JP5532744B2 (ja) | マルチチップモジュール及びマルチチップモジュールの製造方法 | |
TWI496270B (zh) | 半導體封裝件及其製法 | |
TWI662667B (zh) | 封裝結構及其製造方法 | |
TWI517322B (zh) | 半導體元件及其製作方法 | |
KR101366455B1 (ko) | 반도체 장치, 패키징 방법 및 구조 | |
TW202038348A (zh) | 天線整合式封裝結構及其製造方法 | |
TWI614848B (zh) | 電子封裝結構及其製法 | |
US20150041969A1 (en) | Semiconductor package and fabrication method thereof | |
TW201926588A (zh) | 電子封裝件及其製法 | |
US20160329267A1 (en) | Electronic package and fabrication method thereof | |
KR20200037066A (ko) | 팬-아웃 패키지 및 그 형성 방법 | |
TW202117968A (zh) | 半導體器件、包含所述半導體器件的電子器件以及其製造方法 | |
JP2016063178A (ja) | 半導体装置及びその製造方法 | |
KR20140029268A (ko) | 반도체 장치의 제조 방법 | |
TW201946245A (zh) | 半導體封裝體及包含半導體封裝體之裝置 | |
JP5509724B2 (ja) | マルチチップモジュールの製造方法 | |
JP5282005B2 (ja) | マルチチップモジュール | |
US9240391B2 (en) | Semiconductor device | |
TW202105639A (zh) | 電子封裝件 | |
TWI797701B (zh) | 半導體裝置及其製造方法 | |
US20220319944A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
JP2005044989A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150210 |