JP2014067883A - 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 - Google Patents

積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 Download PDF

Info

Publication number
JP2014067883A
JP2014067883A JP2012212531A JP2012212531A JP2014067883A JP 2014067883 A JP2014067883 A JP 2014067883A JP 2012212531 A JP2012212531 A JP 2012212531A JP 2012212531 A JP2012212531 A JP 2012212531A JP 2014067883 A JP2014067883 A JP 2014067883A
Authority
JP
Japan
Prior art keywords
electrode
gate
insulating film
source
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012212531A
Other languages
English (en)
Other versions
JP6127425B2 (ja
Inventor
Mamoru Ishizaki
守 石▲崎▼
Kaoru Hatta
薫 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2012212531A priority Critical patent/JP6127425B2/ja
Priority to CN201380050481.0A priority patent/CN104737284B/zh
Priority to PCT/JP2013/005125 priority patent/WO2014049967A1/ja
Priority to TW102134433A priority patent/TWI587515B/zh
Publication of JP2014067883A publication Critical patent/JP2014067883A/ja
Priority to US14/664,683 priority patent/US9530809B2/en
Application granted granted Critical
Publication of JP6127425B2 publication Critical patent/JP6127425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】第１電極と第２電極との接続不安定さを解消し、第１電極と第２電極とを確実に接続する積層構造体および薄膜トランジスタアレイならびにそれらの製造方法を提供する。
【解決手段】積層構造体は、絶縁基板上に、第１電極層を有し、その上に第１絶縁膜を有し、その上に第２電極層を有し、その上に第２絶縁膜を有し、その上に第３電極層を有する構造体であって、第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、第１絶縁膜の開口と、第２電極層と、第２絶縁膜の開口と、第３電極層との積層構造であり、第２絶縁膜の開口内において、第３電極層が、第１電極層と、第１絶縁膜上の第２電極層との接続を中継または補強する。
【選択図】図１

Description

本発明は、積層構造体、特には画像表示装置等に用いる薄膜トランジスタに関する。
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐｏｌｙ−Ｓｉ）の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が製造され、液晶ディスプレイに応用されている（非特許文献１）。ここでＴＦＴはスイッチの役割を果たしており、ゲート配線に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線に与えられた信号電圧をドレインに接続された画素電極に書き込む。書き込まれた電圧は、画素電極／ゲート絶縁膜／キャパシタ電極によって構成される蓄積キャパシタに保持される。
ここで、ＴＦＴアレイの場合、ソースとドレインの働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、便宜的に一方をソース、他方をドレインと、呼び方を統一しておく。本発明では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷によってＴＦＴを形成することにより、安価で大面積なディスプレイが期待されている。
松本正一編著：「液晶ディスプレイ技術 −アクティブマトリクスＬＣＤ−」産業図書，１９９６年１１月
ところで、別の層の電極を接続することは、真空成膜とフォトリソ＋エッチングを繰り返す工程では、容易であった。例えば基板上１に第１電極２を形成し、第１電極２上に開口を有する第１絶縁膜３を形成した試料に、第２電極４を形成する場合、第２電極４をスパッタや蒸着のような真空成膜法で形成すると絶縁層３の段差をカバーするのが容易だからである（なお、本明細書では、「フォトリソグラフィ」を適宜「フォトリソ」と簡略化して記載する）。その後、フォトリソおよびエッチングで第２電極４をパターニングすることで、図４５（ｃ）の構造を容易に得ることができる。
しかし、反転オフセット印刷、フレキソ印刷のような薄膜印刷法では、段差をカバーするのが難しい。例えば基板１上に第１電極２を形成し、第１電極２上に開口を有する第１絶縁層３を形成した試料に、第２電極４を印刷する際、図４５（ａ）のように絶縁層３の上にだけ印刷される場合と、図４５（ｂ）のように絶縁層３の上と穴の底に印刷されるがそれらが分断されている場合と、図４５（ｃ）のように絶縁層３の上と穴の底が接続されている場合とが混在することが多い。図４５（ａ）、図４５（ｂ）、図４５（ｃ）の左側の図は断面図、右側の図は平面図を示す。
このように、第１電極２と第２電極４との接続が不安定であるという問題があった。
本発明は、係る従来技術の状況に鑑みてなされたもので、第１電極と第２電極との接続不安定さを解消し、第１電極と第２電極とを確実に接続する積層構造体および薄膜トランジスタアレイ、ならびにそれらの製造方法を提供することを課題とする。
上記課題を解決するための、第１の発明は、絶縁基板上に第１電極層を有し、その上に第１絶縁膜を有し、その上に第２電極層を有し、その上に第２絶縁膜を有し、その上に第３電極層を有する積層構造体であって、第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、第１絶縁膜の開口と、第２電極層と、第２絶縁膜の開口と、第３電極層との積層構造であり、第２絶縁膜の開口内において、第３電極層が、第１電極層と、第１絶縁膜上の第２電極層との接続を中継または補強することを特徴とする積層構造体である。
第２の発明は、絶縁基板上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第１電極層を有し、該第１電極層の上にゲート絶縁膜を有し、該ゲート絶縁膜の上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極とを含む第２電極層を有し、ソース電極・ドレイン電極間に半導体を有し、ゲート電極がゲート絶縁膜を介して該半導体に重なっており、キャパシタ電極がゲート絶縁膜を介して該画素電極に重なっており、該画素電極上に開口を有する層間絶縁膜を有し、該開口を介して画素電極に接続された上部画素電極を含む第３電極層を有する薄膜トランジスタアレイであって、第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、ゲート絶縁膜の開口と、第２電極層と、層間絶縁膜の開口と、第３電極層との積層構造であり、層間絶縁膜の開口内において、第３電極層が、第１電極層と、ゲート絶縁膜上の第２電極層との接続を中継または補強することを特徴とする薄膜トランジスタアレイである。
第３の発明は、前記薄膜トランジスタアレイの周囲に共通電極を有し、共通電極はゲート側共通電極とソース側共通電極とからなり、各ゲート配線とゲート側共通電極との間にゲート保護素子を有し、各ソース配線とソース側共通電極との間にソース保護素子を有し、共通電極はアース電位に直接接続されているか、あるいは抵抗を介してアース電位に接続されており、ゲート側共通電極は第２電極層であり、ソース側共通電極は第１電極層であり、該ゲート保護素子および／またはソース保護素子は薄膜トランジスタをダイオード接続したものを逆向きに２個並列接続したものか、薄膜トランジスタをダイオード接続したものを逆向きに２個直列接続したものか、あるいは１個のフローティングゲートトランジスタのいずれかであり、該ゲート保護素子のゲート電極とドレイン電極との短絡部と、ソース保護素子のゲート電極とドレイン電極との短絡部と、ゲート配線とゲート保護素子との接続部と、ソース保護素子とソース側共通電極との接続部との少なくとも１つが、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする第２の発明に記載の薄膜トランジスタアレイである。
第４の発明は、前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第１電極層にあり、該ソース接続電極と前記ソース配線とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする第２または第３の発明に記載の薄膜トランジスタアレイである。
第５の発明は、前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第２電極層にあり、前記ゲート配線と該ゲート接続電極とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする第２または第３の発明に記載の薄膜トランジスタアレイである。
第６の発明は、絶縁基板上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極とを含む第１電極層を有し、ソース電極・ドレイン電極間に半導体を有し、該画素電極上に開口を有するゲート絶縁膜を有し、該ゲート絶縁膜の上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第２電極層を有し、該ゲート電極がゲート絶縁膜を介して半導体に重なっており、該キャパシタ電極がゲート絶縁膜を介して画素電極に重なっており、該画素電極上のゲート絶縁膜開口上に開口を有する層間絶縁膜を有し、該開口を介して画素電極に接続された上部画素電極を含む第３電極層を有する薄膜トランジスタアレイであって、第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、ゲート絶縁膜の開口と、第２電極層と、層間絶縁膜の開口と、第３電極層との積層構造であり、層間絶縁膜の開口内において、第３電極層が、第１電極層と、ゲート絶縁膜上の第２電極層との接続を中継または補強することを特徴とする薄膜トランジスタアレイである。
第７の発明は、前記薄膜トランジスタアレイの周囲に共通電極を有し、共通電極はゲート側共通電極とソース側共通電極とからなり、各ゲート配線とゲート側共通電極との間にゲート保護素子を有し、各ソース配線とソース側共通電極との間にソース保護素子を有し、共通電極はアース電位に直接接続されているか、あるいは抵抗を介してアース電位に接続されており、ゲート側共通電極は第１電極層であり、ソース側共通電極は第２電極層であり、該ゲート保護素子および／またはソース保護素子は薄膜トランジスタをダイオード接続したものを逆向きに２個並列接続したものか、薄膜トランジスタをダイオード接続したものを逆向きに２個直列接続したものか、あるいは１個のフローティングゲートトランジスタのいずれかであり、該ゲート保護素子のドレイン電極とゲート電極との短絡部と、ソース保護素子のドレイン電極とゲート電極との短絡部と、ゲート保護素子とゲート配線との接続部と、ソース側共通電極とソース保護素子との接続部との少なくとも１つが、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする第６の発明に記載の薄膜トランジスタアレイである。
第８の発明は、前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第１電極層にあり、該ゲート接続電極と前記ゲート配線とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする第６または第７の発明に記載の薄膜トランジスタアレイである。
第９の発明は、前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第２電極層にあり、前記ソース配線と該ソース接続電極とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする第６または第７の発明に記載の薄膜トランジスタアレイである。
第１０の発明は、絶縁基板上に、第１電極層を形成する工程と、少なくとも第１電極層の一部を開口する第１絶縁膜を形成する工程と、少なくとも該第１絶縁膜開口部の一部に重なるか近接するように第２電極層を形成する工程と、少なくとも該第１絶縁膜開口部内の第１電極層の一部と第２電極層の一部とを含むような開口を有する第２絶縁膜を形成する工程と、少なくとも第２絶縁膜開口内で第１絶縁膜開口内の第１電極層の一部と第２絶縁膜開口内の第２電極層の一部とを接続するように第３電極層を形成する工程と、を有する積層構造体の製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする積層構造体の製造方法である。
第１１の発明は、絶縁基板上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、保護素子のゲート電極と、ソース側共通配線とを含む第１電極層を形成する工程と、該第１電極層が形成された基板の上に保護素子のゲート電極とソース側共通電極とに開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、保護素子のソース電極・ドレイン電極と、ゲート側共通配線とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート保護素子のゲート電極＼ゲート絶縁膜開口＼保護素子のドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ゲート配線＼ゲート絶縁膜開口＼保護素子のソース・ドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース保護素子のゲート電極＼ゲート絶縁膜開口＼保護素子のドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース側共通電極＼ゲート絶縁膜開口＼保護素子のソースまたはドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法である。
第１２の発明は、絶縁基板上に、ゲート接続電極と、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、ソース接続電極とを含む第１電極層を形成する工程と、ソース接続電極上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ソース配線、それに接続されたソース電極、ドレイン電極、該ドレイン電極に接続された画素電極とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ソース接続電極＼ゲート絶縁膜開口＼ソース配線＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法である。
第１３の発明は、絶縁基板上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第１電極層を形成する工程と、ゲート配線上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ソース接続電極と、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、ゲート接続電極とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート配線＼ゲート絶縁膜開口＼ゲート接続電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法である。
第１４の発明は、絶縁基板上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、保護素子のソース電極・ドレイン電極と、ゲート側共通配線とを含む第１電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、該第１電極層および該半導体が形成された基板の上に保護素子のドレイン電極とゲート側共通電極に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、保護素子のゲート電極と、ソース側共通配線とを含む第２電極層を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート保護素子のドレイン電極＼ゲート絶縁膜開口＼ゲート保護素子のゲート電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ゲート保護素子のソース・ドレイン電極＼ゲート絶縁膜開口＼ゲート側共通電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース保護素子のドレイン電極＼ゲート絶縁膜開口＼ソース保護素子のゲート電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース保護素子のソース・ドレイン電極＼ゲート絶縁膜開口＼ソース側共通電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法である。
第１５の発明は、絶縁基板上に、ソース接続電極と、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、ゲート接続電極とを含む第１電極層を形成する工程と、ゲート接続電極上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート接続電極＼ゲート絶縁膜開口＼ゲート配線＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法である。
第１６の発明は、絶縁基板上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極とを含む第１電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、ソース配線上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ゲート接続電極と、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、ソース接続電極とを含む第２電極層を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ソース配線＼ゲート絶縁膜開口＼ソース接続電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法である。
第１７の発明は、少なくとも第２電極層を形成する工程が、反転オフセット印刷であることを特徴する第１０の発明に記載の積層構造体の製造方法である。第１８の発明は、少なくとも第３電極層を形成する工程が、スクリーン印刷またはグラビアオフセット印刷であることを特徴する第１０または第１７の発明に記載の積層構造体の製造方法である。
第１９の発明は、少なくとも第２電極層を形成する工程が、反転オフセット印刷であることを特徴する第１１から第１６までの発明のいずれかに記載の薄膜トランジスタアレイの製造方法である。第２０の発明は、少なくとも第３電極層を形成する工程が、スクリーン印刷またはグラビアオフセット印刷であることを特徴する第１１から第１６までと第１９の発明のいずれかに記載の薄膜トランジスタアレイの製造方法である。
第１の発明によれば、第１電極と第２電極の接続を、第３電極が中継または補強することで、安定した接続状態の積層構造体が得られる。
第２〜５の発明によれば、第１電極と第２電極の接続を、第３電極が中継または補強することで、安定した接続状態のボトムゲート型薄膜トランジスタが得られる。
第６〜９の発明によれば、第１電極と第２電極の接続を、第３電極が中継または補強することで、安定した接続状態のトップゲート型薄膜トランジスタが得られる。
第１０、１７、１８の発明によれば、第１電極と第２電極の接続を、第３電極が補強した、安定した接続状態の積層構造体の製造方法が得られる。
第１１〜１６、１９、２０の発明によれば、第１電極と第２電極の接続を、第３電極が補強した、安定した接続状態の薄膜トランジスタの製造方法が得られる。
本発明によれば、第１電極と第２電極との接続を、第３電極が補強することにより、安定した接続状態の積層構造体、特に薄膜トランジスタが得られる。
本発明の接続構造の一例を示す平面図および断面図 本発明の接続構造の一例を示す平面図および断面図 保護素子付き薄膜トランジスタアレイの例を示す平面図 保護素子の例を示す回路図 本発明の薄膜トランジスタアレイの一例を示す平面図 図５の薄膜トランジスタアレイの製造工程を示す平面図 図５の薄膜トランジスタアレイの製造工程を示す平面図 図５の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図９の薄膜トランジスタアレイの製造工程を示す平面図 図９の薄膜トランジスタアレイの製造工程を示す平面図 図９の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図１３の薄膜トランジスタアレイの製造工程を示す平面図 図１３の薄膜トランジスタアレイの製造工程を示す平面図 図１３の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図１７の薄膜トランジスタアレイの製造工程を示す平面図 図１７の薄膜トランジスタアレイの製造工程を示す平面図 図１７の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図２１の薄膜トランジスタアレイの製造工程を示す平面図 図２１の薄膜トランジスタアレイの製造工程を示す平面図 図２１の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図２５の薄膜トランジスタアレイの製造工程を示す平面図 図２５の薄膜トランジスタアレイの製造工程を示す平面図 図２５の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図２９の薄膜トランジスタアレイの製造工程を示す平面図 図２９の薄膜トランジスタアレイの製造工程を示す平面図 図２９の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図３３の薄膜トランジスタアレイの製造工程を示す平面図 図３３の薄膜トランジスタアレイの製造工程を示す平面図 図３３の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図３７の薄膜トランジスタアレイの製造工程を示す平面図 図３７の薄膜トランジスタアレイの製造工程を示す平面図 図３７の薄膜トランジスタアレイの製造工程を示す平面図 本発明の薄膜トランジスタアレイの一例を示す平面図 図４１の薄膜トランジスタアレイの製造工程を示す平面図 図４１の薄膜トランジスタアレイの製造工程を示す平面図 図４１の薄膜トランジスタアレイの製造工程を示す平面図 従来の接続構造の一例を示す平面図
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。
［第１の実施の形態］
本発明の第１の実施形態に係わる積層構造体（以下、「構造体」と略す）の例を、図１〜２に示す。基板１上に第１電極２を形成し、該第１電極２上に開口を有する第１絶縁膜３を形成し、その上に第２電極４を形成した構造体において、その上に開口を有する第２絶縁膜５を形成し、その上に第３電極６を形成し、該第３電極６が、第１電極２と第２電極４の接続を中継または補強している。図１（ａ）は、従来の図４５（ａ）の接続を中継した構造であり、第３電極６が、第１絶縁膜３の開口内の第１電極２に接触するとともに、第１絶縁膜３上の第２電極６に接触し、第１電極２と第２電極４の接続を行う。図１（ｂ）は、従来の図４５（ｂ）の接続を中継した構造であり、第３電極６が、第１絶縁膜３の開口内の第１電極２上の第２電極６に接触するとともに、第１絶縁膜３上の第２電極６に接触し、第１電極２と第２電極４の接続を行う。図１（ｃ）は、従来の図４５（ｃ）の接続を補強した構造であり、第３電極６が、第１絶縁膜３の開口内から第１絶縁膜３の上にかけて第２電極６に接触し、第１電極２と第２電極４の接続の補強を行う。
なお、第１絶縁膜３の開口は完全に第１電極２の上である必要はなく、開口の一部に第１電極２が含まれていればよい（図２（ｄ）、（ｅ））。また第２電極４は第１絶縁膜３の開口を完全に覆っている必要はなく、少なくとも第１絶縁膜３の開口に近接していればよい（図２（ｄ）、（ｅ））。第２絶縁膜５の開口は第１絶縁膜３の開口を完全に含んでいる必要はなく、少なくとも第１絶縁膜３の開口内の第１電極２と第１絶縁膜３の上に形成され第１絶縁膜３の開口に近接した第２電極４を含んでいればよい（図２（ｅ））。第３電極６は、第２絶縁膜５の開口を完全に含んでいる必要はなく、少なくとも第１絶縁膜３の開口内の第１電極２と第１絶縁膜３の上に形成され第１絶縁膜３の開口に近接した第２電極４を含んでいればよい（図２（ｅ））。
特に第２電極４が第１絶縁膜３の開口を完全に含んでいる必要がないのは、第２電極４を印刷法で行うことによる利点である。印刷法はアディティブな工程なので、下層への影響が小さく、第１電極２に影響を及ぼさない。シリコン半導体で一般的なフォトリソ＋エッチングの場合、第２電極４が第１絶縁層３の開口を完全に覆っていないと、覆っていない部分の第１電極２がエッチング除去される恐れがある。
また、第３電極６が第２絶縁膜５の開口を完全に含んでいる必要がないのは、第３電極６を印刷法で行うことによる利点である。印刷法はアディティブな工程なので、下層への影響が小さく、第２電極４に影響を及ぼさない。シリコン半導体で一般的なフォトリソ＋エッチングの場合、第３電極６が第２絶縁層５の開口を完全に覆っていないと、覆っていない部分の第２電極４がエッチング除去される恐れがある。
このように、積層構造体は、絶縁基板上に第１電極層を有してなる第１積層構造と、該第１積層構造の上に第１絶縁膜を有してなる第２積層構造と、該第２積層構造の上に第２電極層を有してなる第３積層構造と、該第３積層構造の上に第２絶縁膜を有してなる第４積層構造と、該第４積層構造の上に第３電極層を有してなる第５積層構造とを含む積層構造体である。さらに、当該積層構造体は、第１電極層と第２電極層とを接続する部分を有し、該部分が、第１電極層と、第１絶縁膜の開口と、第２電極層と、第２絶縁膜の開口と、第３電極層との第６積層構造、すなわち、第１絶縁膜の開口および第２絶縁膜の開口の領域を介するように第１電極層と第２電極層と第３電極層とが積層されている第６積層構造をなしており、第２絶縁膜の開口内において、第３電極層が、第１電極層と、第１絶縁膜上の第２電極層との接続を中継または補強する。
［第２の実施の形態］
本発明の第２の実施形態に係わる薄膜トランジスタの例を、図５、９、１３に示す。これらは、構造体がボトムゲート型薄膜トランジスタであり、第１電極２と第２電極４を接続する部分が保護素子に使われている。なお、保護素子は薄膜トランジスタを静電気破壊から保護するものであり、図３のように、各配線と共通電極２０の間、即ちゲート配線１２’とゲート共通電極２０Ｇの間や、ソース配線１４’とソース共通電極２０Ｓの間に設けられる。図３には示していないが、共通電極２０は、アース電位またはキャパシタ配線１７’に接続されているか、あるいは抵抗を介して接続されている。ゲート側共通電極２０Ｇとソース側共通電極２０Ｓは互いに接続されていてもよいし、それぞれが個別に抵抗を介してアース電位またはキャパシタ配線１７’に接続されていてもよい。また、保護素子として、具体的には、ドレイン２５とゲート２２を短絡した薄膜トランジスタ（ダイオード接続構造）を逆向きに並列接続したもの（図４（ａ））、ダイオード接続構造の薄膜トランジスタを逆向きに直列接続したもの（図４（ｂ））、ゲート電極２２がどこにも接続されていないフローティングゲート型薄膜トランジスタ（図４（ｃ））などが用いられる。なお、フローティングゲート型薄膜トランジスタでは、ゲート電極２２とソース電極２４、ゲート電極２２とドレイン電極２５との重なりを同等にすることにより、ゲート電極２２の電位はキャパシタ結合によってソース電極２４とドレイン電極２５の中間になる（図４（ｄ））。
図５は、保護素子がダイオード並列構造の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２個のゲート保護素子３０（接続補強電極３９を含む）と、２個のソース保護素子４０（接続補強電極４９を含む）を記載している。その製造工程を図６〜８に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ゲート電極１２と、ゲート配線１２’と、ゲート接続電極１２Ｃと、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース共通電極２０Ｓとを含む第１電極層２を形成する（図６（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、第１電極層２として好適である。
第１電極層２が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図６（ｂ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ソース電極１４と、ソース配線１４’と、ソース接続電極１４Ｃと、ドレイン電極１５と、画素電極１５’と、ゲート共通電極２０Ｇと、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５とを含む第２電極層４を形成する（図７（ｃ））。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成する（図７（ｄ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぎ、かつゲート絶縁膜１３を介してゲート電極１２に重なるように形成される。ゲート保護素子の半導体３６はゲート保護素子のソース電極３４・ドレイン電極３５間をつなぎ、かつゲート絶縁膜１３を介してゲート保護素子のゲート電極３２に重なるように形成される。ソース保護素子の半導体４６はソース保護素子のソース電極４４・ドレイン電極４５間をつなぎ、かつゲート絶縁膜１３を介してソース保護素子のゲート電極４２に重なるように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。またここで、少なくとも半導体１６、３６、４６を覆う封止層（図示せず）を設けてもよい。半導体１６、３６、４６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。封止層としては、フッ素化樹脂が好適である。製法としては、スクリーン印刷・グラビアオフセット印刷・インクジェット等が好適である。
第２電極層４および半導体１６、３６、４６が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図８（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６を形成する（図８（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート保護素子の接続補強電極３９は、層間絶縁膜開口１８Ａの内部において、ゲート配線１２’とゲート保護素子のドレイン電極３５の接続の中継または補強や、ゲート保護素子のゲート電極３２とゲート保護素子のドレイン電極３５の接続の中継または補強を行っている。ソース保護素子の接続補強電極４９は、層間絶縁膜開口１８Ａの内部において、ソース保護素子のゲート電極４２とソース保護素子のドレイン電極４５の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
図９は、保護素子がダイオード直列構造の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２個のゲート保護素子３０（接続補強電極３９を含む）と、２個のソース保護素子４０（接続補強電極４９を含む）を記載している。その製造工程を図１０〜１２に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ゲート電極１２と、ゲート配線１２’と、ゲート接続電極１２Ｃと、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース共通電極２０Ｓとを含む第１電極層２を形成する（図１０（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、第１電極層２として好適である。
第１電極層２が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図１０（ｂ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ソース電極１４と、ソース配線１４’と、ソース接続電極１４Ｃと、ドレイン電極１５と、画素電極１５’と、ゲート共通電極２０Ｇと、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５とを含む第２電極層４を形成する（図１１（ｃ））。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成する（図１１（ｄ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぎ、かつゲート絶縁膜１３を介してゲート電極１２に重なるように形成される。ゲート保護素子の半導体３６はゲート保護素子のソース電極３４・ドレイン電極３５間をつなぎ、かつゲート絶縁膜１３を介してゲート保護素子のゲート電極３２に重なるように形成される。ソース保護素子の半導体４６はソース保護素子のソース電極４４・ドレイン電極４５間をつなぎ、かつゲート絶縁膜１３を介してソース保護素子のゲート電極４２に重なるように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。またここで、少なくとも半導体１６、３６、４６を覆う封止層（図示せず）を設けてもよい。半導体１６、３６、４６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。封止層としては、フッ素化樹脂が好適である。製法としては、スクリーン印刷・グラビアオフセット印刷・インクジェット等が好適である。
第２電極層４および半導体１６、３６、４６が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図１２（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６を形成する（図１２（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート保護素子の接続補強電極３９は、層間絶縁膜開口１８Ａの内部において、ゲート保護素子のゲート電極１２とゲート保護素子のドレイン電極３５の接続の中継または補強を行っている。ソース保護素子の接続補強電極４９は、層間絶縁膜開口１８Ａの内部において、ソース保護素子のゲート電極４２とソース保護素子のドレイン電極４５の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
図１３は、保護素子がフローティングゲートの場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２個のゲート保護素子３０（接続補強電極３９を含む）と、２個のソース保護素子４０（接続補強電極４９を含む）を記載している。その製造工程を図１４〜１６に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ゲート電極１２と、ゲート配線１２’と、ゲート接続電極１２Ｃと、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース共通電極２０Ｓとを含む第１電極層２を形成する（図１４（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、第１電極層２として好適である。
第１電極層２が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図１４（ｂ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ソース電極１４と、ソース配線１４’と、ソース接続電極１４Ｃと、ドレイン電極１５と、画素電極１５’と、ゲート共通電極２０Ｇと、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５とを含む第２電極層４を形成する（図１５（ｃ））。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成する（図１５（ｄ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぎ、かつゲート絶縁膜１３を介してゲート電極１２に重なるように形成される。ゲート保護素子の半導体３６はゲート保護素子のソース電極３４・ドレイン電極３５間をつなぎ、かつゲート絶縁膜１３を介してゲート保護素子のゲート電極３２に重なるように形成される。ソース保護素子の半導体４６はソース保護素子のソース電極４４・ドレイン電極４５間をつなぎ、かつゲート絶縁膜１３を介してソース保護素子のゲート電極４２に重なるように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。またここで、少なくとも半導体１６、３６、４６を覆う封止層（図示せず）を設けてもよい。半導体１６、３６、４６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。封止層としては、フッ素化樹脂が好適である。製法としては、スクリーン印刷・グラビアオフセット印刷・インクジェット等が好適である。
第２電極層４および半導体層１６、３６、４６が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図１６（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６を形成する（図１６（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート保護素子の接続補強電極３９は、層間絶縁膜開口１８Ａの内部において、ゲート配線１２’とゲート保護素子のドレイン電極３５の接続の中継または補強を行っている。ソース保護素子の接続補強電極４９は、層間絶縁膜開口１８Ａの内部において、ソース共通電極２０Ｓとソース保護素子のドレイン電極４５の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
［第３の実施の形態］
本発明の第３の実施形態に係わる薄膜トランジスタの例を、図１７、２１に示す。これらは、構造体がボトムゲート型薄膜トランジスタであり、第１電極層２と第２電極層４を接続する部分が、配線を第２電極層４から第１電極層２に切替えるか、第１電極層２から第２電極層４に切替えることに用いたものである。
図１７は、第２電極層４に含まれるソース配線１４’を、第１電極層２に含まれるソース接続電極１４Ｃに接続する部分を中継または補強するための、ソース配線の接続補強電極５４の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２本のゲート配線１２’〜ゲート接続電極１２Ｃと、２本のソース配線１４’〜ソース接続電極１４Ｃ（接続補強電極５４を含む）を記載している。その製造工程を図１８〜２０に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第１電極層２を形成する（図１８（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、第１電極層２として好適である。
第１電極層２が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図１８（ｂ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’とを含む第２電極層４を形成する（図１９（ｃ））。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６を形成する（図１９（ｄ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぎ、かつゲート絶縁膜１３を介してゲート電極１２に重なるように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。またここで、少なくとも半導体１６を覆う封止層（図示せず）を設けてもよい。半導体１６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。封止層としては、フッ素化樹脂が好適である。製法としては、スクリーン印刷・グラビアオフセット印刷・インクジェット等が好適である。
第２電極層４および半導体１６が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図２０（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ソース配線の接続補強電極５４とを含む第３電極層６を形成する（図２０（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ソース配線の接続補強電極５４は、層間絶縁膜開口１８Ａの内部において、ソース接続電極１４Ｃとソース配線１４’の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
図２１は、第１電極層２に含まれるゲート配線１２’を、第２電極層４に含まれるゲート接続電極１２Ｃに接続する部分を中継または補強するための、ゲート配線の接続補強電極５２の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２本のゲート配線１２’〜ゲート接続電極１２Ｃ（接続補強電極５２を含む）と、２本のソース配線１４’〜ソース接続電極１４Ｃを記載している。その製造工程を図２２〜２４に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’とを含む第１電極層２を形成する（図２２（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、第１電極層２として好適である。
第１電極層２が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図２２（ｂ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第２電極層４を形成する（図２３（ｃ））。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６を形成する（図２３（ｄ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぎ、かつゲート絶縁膜１３を介してゲート電極１２に重なるように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。またここで、少なくとも半導体１６を覆う封止層（図示せず）を設けてもよい。半導体１６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。封止層としては、フッ素化樹脂が好適である。製法としては、スクリーン印刷・グラビアオフセット印刷・インクジェット等が好適である。
第２電極層４および半導体１６が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図２４（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート配線の接続補強電極５２とを形成する（図２４（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート配線の接続補強電極５２は、層間絶縁膜開口１８Ａの内部において、ゲート配線１２’とゲート接続電極１２Ｃの接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
［第４の実施の形態］
本発明の第４の実施形態に係わる薄膜トランジスタの例を、図２５、２９、３３に示す。これらは、構造体がトップゲート型薄膜トランジスタであり、第１電極２と第２電極４を接続する部分が保護素子に使われている。なお、保護素子は薄膜トランジスタを静電気破壊から保護するものであり、図３のように、各配線と共通電極２０の間、即ちゲート配線１２’とゲート共通電極２０Ｇの間や、ソース配線１４’とソース共通電極２０Ｓの間に設けられる。図３には示していないが、共通電極２０は、アース電位またはキャパシタ配線１７’に接続されているか、あるいは抵抗を介して接続されている。ゲート側共通電極２０Ｇとソース側共通電極２０Ｓは互いに接続されていてもよいし、それぞれが個別に抵抗を介してアース電位またはキャパシタ配線１７’に接続されていてもよい。また、保護素子として、具体的には、ドレイン２５とゲート２２を短絡した薄膜トランジスタ（ダイオード接続構造）を逆向きに並列接続したもの（図４（ａ））、ダイオード接続構造の薄膜トランジスタを逆向きに直列接続したもの（図４（ｂ））、ゲート電極２２がどこにも接続されていないフローティングゲート型薄膜トランジスタ（図４（ｃ））などが用いられる。なお、フローティングゲート型薄膜トランジスタでは、ゲート電極２２とソース電極２４、ゲート電極２２とドレイン電極２５との重なりを同等にすることにより、ゲート電極２２の電位はキャパシタ結合によってソース電極２４とドレイン電極２５の中間になる（図４（ｄ））。
図２５は、保護素子がダイオード並列構造の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２個のゲート保護素子３０（接続補強電極３９を含む）と、２個のソース保護素子４０（接続補強電極４９を含む）を記載している。その製造工程を図２６〜２８に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ソース電極１４と、ソース配線１４’と、ソース接続電極１４Ｃと、ドレイン電極１５と、画素電極１５’と、ゲート共通電極２０Ｇと、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５とを含む第１電極層２を形成する（図２６（ａ））。第１電極層２としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成する（図２６（ｂ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぐように形成される。ゲート保護素子の半導体３６はゲート保護素子のソース電極３４・ドレイン電極３５間をつなぐように形成される。ソース保護素子の半導体４６はソース保護素子のソース電極４４・ドレイン電極４５間をつなぐように形成される。以上に示した構造は第１電極層２の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第１電極層２を形成するトップコンタクト構造でもよい。半導体１６、３６、４６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。
第１電極層２および半導体１６、３６、４６が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図２７（ｃ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ゲート電極１２と、ゲート配線１２’と、ゲート接続電極１２Ｃと、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース共通電極２０Ｓとを含む第２電極層４を形成する（図２７（ｄ））。ここで、ゲート電極１２はゲート絶縁膜１３を介して画素用薄膜トランジスタの半導体１６に重なるように形成される。ゲート保護素子のゲート電極３２はゲート絶縁膜１３を介してゲート保護素子の半導体３６に重なるように形成される。ソース保護素子のゲート電極４２はゲート絶縁膜１３を介してソース保護素子の半導体４６に重なるように形成される。第２電極層４としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。
第２電極層４が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図２８（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６を形成する（図２８（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート保護素子の接続補強電極３９は、層間絶縁膜開口１８Ａの内部において、ゲート配線１２’とゲート保護素子のドレイン電極３５の接続の中継または補強や、ゲート保護素子のゲート電極３２とゲート保護素子のドレイン電極３５の接続の中継または補強を行っている。ソース保護素子の接続補強電極４９は、層間絶縁膜開口１８Ａの内部において、ソース保護素子のゲート電極４２とソース保護素子のドレイン電極４５の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
図２９は、保護素子がダイオード直列構造の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２個のゲート保護素子３０（接続補強電極３９を含む）と、２個のソース保護素子４０（接続補強電極４９を含む）を記載している。その製造工程を図３０〜３２に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ソース電極１４と、ソース配線１４’と、ソース接続電極１４Ｃと、ドレイン電極１５と、画素電極１５’と、ゲート共通電極２０Ｇと、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５とを含む第１電極層２を形成する（図３０（ａ））。第１電極層２としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成する（図３０（ｂ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぐように形成される。ゲート保護素子の半導体３６はゲート保護素子のソース電極３４・ドレイン電極３５間をつなぐように形成される。ソース保護素子の半導体４６はソース保護素子のソース電極４４・ドレイン電極４５間をつなぐように形成される。以上に示した構造は第１電極層２の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第１電極層２を形成するトップコンタクト構造でもよい。半導体１６、３６、４６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。
第１電極層２および半導体１６、３６、４６が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図３１（ｃ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ゲート電極１２と、ゲート配線１２’と、ゲート接続電極１２Ｃと、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース共通電極２０Ｓとを含む第２電極層４を形成する（図３１（ｄ））。ここで、ゲート電極１２はゲート絶縁膜１３を介して画素用薄膜トランジスタの半導体１６に重なるように形成される。ゲート保護素子のゲート電極３２はゲート絶縁膜１３を介してゲート保護素子の半導体３６に重なるように形成される。ソース保護素子のゲート電極４２はゲート絶縁膜１３を介してソース保護素子の半導体４６に重なるように形成される。第２電極層４としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。
第２電極層４が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図３２（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６を形成する（図３２（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート保護素子の接続補強電極３９は、層間絶縁膜開口１８Ａの内部において、ゲート保護素子のゲート電極３２とゲート保護素子のドレイン電極３５の接続の中継または補強を行っている。ソース保護素子の接続補強電極４９は、層間絶縁膜開口１８Ａの内部において、ソース保護素子のゲート電極４２とソース保護素子のドレイン電極４５の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
図３３は、保護素子がフローティングゲート型薄膜トランジスタの場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２個のゲート保護素子３０（接続補強電極３９を含む）と、２個のソース保護素子４０（接続補強電極４９を含む）を記載している。その製造工程を図３４〜３６に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ソース電極１４と、ソース配線１４’と、ソース接続電極１４Ｃと、ドレイン電極１５と、画素電極１５’と、ゲート共通電極２０Ｇと、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５とを含む第１電極層２を形成する（図３４（ａ））。第１電極層２としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成する（図３４（ｂ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぐように形成される。ゲート保護素子の半導体３６はゲート保護素子のソース電極３４・ドレイン電極３５間をつなぐように形成される。ソース保護素子の半導体４６はソース保護素子のソース電極４４・ドレイン電極４５間をつなぐように形成される。以上に示した構造は第１電極層２の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第１電極層２を形成するトップコンタクト構造でもよい。半導体１６、３６、４６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。
第１電極層２および半導体１６、３６、４６が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図３５（ｃ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ゲート電極１２と、ゲート配線１２’と、ゲート接続電極１２Ｃと、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース共通電極２０Ｓとを含む第２電極層４を形成する（図３５（ｄ））。ここで、ゲート電極１２はゲート絶縁膜１３を介して画素用薄膜トランジスタの半導体１６に重なるように形成される。ゲート保護素子のゲート電極３２はゲート絶縁膜１３を介してゲート保護素子の半導体３６に重なるように形成される。ソース保護素子のゲート電極４２はゲート絶縁膜１３を介してソース保護素子の半導体４６に重なるように形成される。第２電極層４としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。
第２電極層４が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図３６（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６を形成する（図３６（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート保護素子の接続補強電極３９は、層間絶縁膜開口１８Ａの内部において、ゲート配線１２’とゲート保護素子のドレイン電極３５の接続の中継または補強を行っている。ソース保護素子の接続補強電極４９は、層間絶縁膜開口１８Ａの内部において、ソース配線１４’とソース保護素子のドレイン電極４５の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
［第５の実施の形態］
本発明の第５の実施形態に係わる薄膜トランジスタの例を、図３７、４１に示す。これらは、構造体がトップゲート型薄膜トランジスタであり、第１電極層２と第２電極層４を接続する部分が、配線を第２電極層４から第１電極層２に切替えるか、第１電極層２から第２電極層４に切替えることに用いたものである。
図３７は、第２電極層４に含まれるゲート配線１２’を、第１電極層２に含まれるゲート接続電極１２Ｃに接続する部分を中継または補強するための、ゲート配線の接続補強電極５２の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２本のゲート配線１２’〜ゲート接続電極１２Ｃ（接続補強電極５２を含む）と、２本のソース配線１４’〜ソース接続電極１４Ｃを記載している。その製造工程を図３８〜４０に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第１電極層２を形成する（図３８（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６を形成する（図３８（ｂ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぐように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。半導体１６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。
第１電極層２および半導体１６が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図３９（ｃ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’とを含む第２電極層４を形成する（図３９（ｄ））。ここで、ゲート電極１２はゲート絶縁膜１３を介して半導体１６に重なるように形成される。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。
第２電極層４が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図４０（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ゲート配線の接続補強電極５２とを含む第３電極層６を形成する（図４０（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ゲート配線の接続補強電極５２は、層間絶縁膜開口１８Ａの内部において、ゲート接続電極１２Ｃとゲート配線１２’の接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
図４１は、第１電極層２に含まれるソース配線１４’を、第２電極層４に含まれるソース接続電極１４Ｃに接続する部分を補強するための、ソース配線の接続補強電極５４の場合の例である。ここには、４個の画素用薄膜トランジスタ１０（上部画素電極１９を含む）と、２本のゲート配線１２’〜ゲート接続電極１２Ｃと、２本のソース配線１４’〜ソース接続電極１４Ｃ（接続補強電極５４を含む）を記載している。その製造工程を図４２〜４４に示す。
基板１としては、ガラスのような無機物でもよいが、プラスチックのような有機物を使用することもできる。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が使用できる。また、これらの積層や混合物でもよい。
このような基板１上に、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’とを含む第１電極層２を形成する（図４２（ａ））。第１電極層２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、印刷法（グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。特に反転オフセット印刷は解像度が優れており、最適である。
さらに、画素用薄膜トランジスタの半導体１６を形成する（図４２（ｂ））。ここで、半導体１６は画素用薄膜トランジスタのソース電極１４・ドレイン電極１５間をつなぐように形成される。以上に示した構造は第２電極層４の上に半導体を形成するボトムコンタクト構造であるが、本発明は、半導体を先に形成し、その上に第２電極層４を形成するトップコンタクト構造でもよい。半導体１６としては、有機半導体や、酸化物半導体を用いる。具体的には、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体や、ＩｎＧａＺｎＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＩｎＯ系、ＧａＯ系、ＳｎＯ系、あるいはそれらの混合物等の酸化物半導体を用いることができる。有機半導体・酸化物半導体とも、溶液をフレキソ印刷やインクジェット等で印刷・焼成することにより、形成できる。
第１電極層２および半導体１６が形成された基板の上に、ゲート絶縁膜１３となる第１絶縁膜３を形成する。ゲート絶縁膜１３は開口１３Ａを有している（図４３（ｃ））。第１絶縁膜３としては、ポリビニルフェノール、エポキシ、ポリイミド等の有機絶縁膜や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の無機絶縁膜を用いることができる。製法としては、溶媒可溶性有機物の場合にはスピンコート、ダイコート等を、それ以外の場合にはスパッタ、蒸着、レーザアブレーション等を用いて成膜後にフォトリソグラフィとエッチング、リフトオフ等でパターニングするか、フレキソ印刷・反転オフセット印刷・インクジェット等の印刷法や、感光性有機物を材料とし露光・現像するなどして、直接パターニングすることが可能である。
第１絶縁膜３が形成された基板の上に、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第２電極層４を形成する（図４３（ｄ））。ここで、ゲート電極１２はゲート絶縁膜１３を介して半導体１６に重なるように形成される。第２電極層４としては、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。製法としては、蒸着やスパッタ成膜後にフォトリソ＋エッチングで形成する方法でもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。
第２電極層４が形成された基板の上に、層間絶縁膜１８となる第２絶縁膜５を形成する。層間絶縁膜１８は開口１８Ａを有している（図４４（ｅ））。第２絶縁膜５としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷が好適であるが、感光性膜を形成後、露光・現像によって形成してもよい。
第２絶縁膜５が形成された基板の上に、上部画素電極１９と、ソース配線の接続補強電極５４とを含む第３電極層６を形成する（図４４（ｆ））。上部画素電極１９は、層間絶縁膜開口１８Ａを介して画素電極１５’に接続されている。ソース配線の接続補強電極５４は、層間絶縁膜開口１８Ａの内部において、ソース配線１４’とソース接続電極１４Ｃの接続の中継または補強を行っている。第３電極層６としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。製法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷またはグラビアオフセット印刷するのが好適である。スクリーン印刷・グラビアオフセット印刷は厚膜印刷に適しているからである。
（実施例１）
本発明の実施例について、図１を用いて説明する。図１（ａ）〜（ｃ）が混在する構造体を作製した。まず初めに、絶縁基板１であるガラス上に、スパッタでＡｌを５０ｎｍ厚に成膜し、フォトリソ・エッチングによって第１電極層２を形成した。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した。さらに、第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した。
さらにエポキシ樹脂をスクリーン印刷・焼成して、開口５Ａを有する第２絶縁膜５を形成し、Ａｇペーストをスクリーン印刷・焼成して第３電極層６を形成した。
こうして作製した構造体は、図１（ａ）〜（ｃ）が混在しているが、いずれも第１電極層２と第２電極層４の導通が確認できた。
（比較例１）
比較例について、図４５を用いて説明する。まず初めに、絶縁基板１であるガラス上に、スパッタでＡｌを５０ｎｍ厚に成膜し、フォトリソ・エッチングによって第１電極層２を形成した。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した。さらに、第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した。
こうして作製した構造体は、図４５（ａ）〜（ｃ）が混在しており、図４５（ｃ）は第１電極層２と第２電極層４の導通が確認できたが、図４５（ａ）や（ｂ）の部分では第１電極層２と第２電極層４が導通していなかった。
（実施例２）
本発明の実施例について、図５および図６〜８を用いて説明する。図５に示す素子を、図６（ａ）〜図８（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース側共通電極２０Ｓと、ゲート接続電極１２Ｃとを含む第１電極層２を形成した（図６（ａ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図６（ｂ））。さらに、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５と、ゲート側共通電極２０Ｇと、ソース接続電極１４Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図７（ｃ））。
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図７（ｄ））。そして、フッ素化樹脂であるサイトップをスクリーン印刷・焼成して半導体１６、３６、４６を覆う封止層を形成した（図示せず）。さらにエポキシ樹脂をスクリーン印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図８（ｅ））、Ａｇペーストをスクリーン印刷・焼成して上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６形成した（図８（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例３）
本発明の実施例について、図９および図１０〜１２を用いて説明する。図９に示す素子を、図１０（ａ）〜図１２（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース側共通電極２０Ｓと、ゲート接続電極１２Ｃとを含む第１電極層２を形成した（図１０（ａ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図１０（ｂ））。さらに、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５と、ゲート側共通電極２０Ｇと、ソース接続電極１４Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図１１（ｃ））。
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図１１（ｄ））。そして、フッ素化樹脂であるサイトップをスクリーン印刷・焼成して半導体１６、３６、４６を覆う封止層を形成した（図示せず）。さらにエポキシ樹脂をスクリーン印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図１２（ｅ））、Ａｇペーストをスクリーン印刷・焼成して上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６形成した（図１２（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例４）
本発明の実施例について、図１３および図１４〜１６を用いて説明する。図１３に示す素子を、図１４（ａ）〜図１６（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース側共通電極２０Ｓと、ゲート接続電極１２Ｃとを含む第１電極層２を形成した（図１４（ａ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図１４（ｂ））。さらに、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５と、ゲート側共通電極２０Ｇと、ソース接続電極１４Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図１５（ｃ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図１５（ｄ））。そして、フッ素化樹脂であるサイトップをスクリーン印刷・焼成して半導体１６、３６、４６を覆う封止層を形成した（図示せず）。さらにエポキシ樹脂をグラビアオフセット印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図１６（ｅ））、Ａｇペーストをグラビアオフセット印刷・焼成して上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６形成した（図１６（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例５）
本発明の実施例について、図１７および図１８〜２０を用いて説明する。図１７に示す素子を、図１８（ａ）〜図２０（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第１電極層２を形成した（図１８（ａ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図１８（ｂ））。さらに、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’とを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図１９（ｃ））。
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図１９（ｄ））。そして、フッ素化樹脂であるサイトップをスクリーン印刷・焼成して半導体１６、３６、４６を覆う封止層を形成した（図示せず）。さらにエポキシ樹脂をスクリーン印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図２０（ｅ））、Ａｇペーストをスクリーン印刷・焼成して上部画素電極１９と、ソース配線の接続補強電極５４とを含む第３電極層６形成した（図２０（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例６）
本発明の実施例について、図２１および図２２〜２４を用いて説明する。図２１に示す素子を、図２２（ａ）〜図２４（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’とを含む第１電極層２を形成した（図２２（ａ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図２２（ｂ））。さらに、ソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図２３（ｃ））。
さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図２３（ｄ））。そして、フッ素化樹脂であるサイトップをスクリーン印刷・焼成して半導体１６、３６、４６を覆う封止層を形成した（図示せず）。さらにエポキシ樹脂をグラビアオフセット印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図２４（ｅ））、Ａｇペーストをグラビアオフセット印刷・焼成して上部画素電極１９と、ゲート配線の接続補強電極５２とを含む第３電極層６形成した（図２４（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例７）
本発明の実施例について、図２５および図２６〜２８を用いて説明する。図２５に示す素子を、図２６（ａ）〜図２８（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５と、ゲート側共通電極２０Ｇと、ソース接続電極１４Ｃとを含む第１電極層２を形成した（図２６（ａ））。さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図２６（ｂ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図２７（ｃ））。さらに、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース側共通電極２０Ｓと、ゲート接続電極１２Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図２７（ｄ））。
さらにエポキシ樹脂をスクリーン印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図２８（ｅ））、Ａｇペーストをスクリーン印刷・焼成して上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６形成した（図２８（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例８）
本発明の実施例について、図２９および図３０〜３２を用いて説明する。図２９に示す素子を、図３０（ａ）〜図３２（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５と、ゲート側共通電極２０Ｇと、ソース接続電極１４Ｃとを含む第１電極層２を形成した（図３０（ａ））。さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図３０（ｂ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図３１（ｃ））。さらに、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース側共通電極２０Ｓと、ゲート接続電極１２Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図３１（ｄ））。
さらにエポキシ樹脂をスクリーン印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図３２（ｅ））、Ａｇペーストをスクリーン印刷・焼成して上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６形成した（図３２（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例９）
本発明の実施例について、図３３および図３４〜３６を用いて説明する。図３３に示す素子を、図３４（ａ）〜図３６（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート保護素子のソース電極３４と、ゲート保護素子のドレイン電極３５と、ソース保護素子のソース電極４４と、ソース保護素子のドレイン電極４５と、ゲート側共通電極２０Ｇと、ソース接続電極１４Ｃとを含む第１電極層２を形成した（図３４（ａ））。さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、半導体層１６と、ゲート保護素子の半導体３６と、ソース保護素子の半導体４６とを形成した（図３４（ｂ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図３５（ｃ））。さらに、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート保護素子のゲート電極３２と、ソース保護素子のゲート電極４２と、ソース側共通電極２０Ｓと、ゲート接続電極１２Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図３５（ｄ））。
さらにエポキシ樹脂をグラビアオフセット印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図３６（ｅ））、Ａｇペーストをグラビアオフセット印刷・焼成して上部画素電極１９と、ゲート保護素子の接続補強電極３９と、ソース保護素子の接続補強電極４９とを含む第３電極層６形成した（図３６（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例１０）
本発明の実施例について、図３７および図３８〜４０を用いて説明する。図３７に示す素子を、図３８（ａ）〜図４０（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第１電極層２を形成した（図３８（ａ））。さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層１６を形成した（図３８（ｂ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図３９（ｃ））。さらに、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’とを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図３９（ｄ））。
さらにエポキシ樹脂をスクリーン印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図４０（ｅ））、Ａｇペーストをスクリーン印刷・焼成して上部画素電極１９と、ゲート配線の接続補強電極５２とを含む第３電極層６形成した（図４０（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
（実施例１１）
本発明の実施例について、図４１および図４２〜４４を用いて説明する。図４１に示す素子を、図４２（ａ）〜図４４（ｆ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、反転オフセット印刷によってＡｇインクを印刷・焼成してソース電極１４と、ソース配線１４’と、ドレイン電極１５と、画素電極１５’とを含む第１電極層２を形成した（図４２（ａ））。さらに、ポリチオフェン溶液をフレキソ印刷、１００℃焼成することにより、半導体層１６を形成した（図４２（ｂ））。次に、感光性有機材料をスピンコートし、露光・現像することにより、開口１３Ａを有するゲート絶縁膜１３、即ち開口３Ａを有する第１絶縁膜３を１μｍ厚に形成した（図４３（ｃ））。さらに、ゲート電極１２と、ゲート配線１２’と、キャパシタ電極１７と、キャパシタ配線１７’と、ゲート接続電極１２Ｃと、ソース接続電極１４Ｃとを含む第２電極層４として、Ａｇインクを反転印刷し１８０℃で焼成することによって厚さ５０ｎｍのパターンを形成した（図４３（ｄ））。
さらにエポキシ樹脂をグラビアオフセット印刷・焼成して、開口１８Ａを有する層間絶縁膜１８、即ち開口５Ａを有する第２絶縁膜５を形成し（図４４（ｅ））、Ａｇペーストをグラビアオフセット印刷・焼成して上部画素電極１９と、ソース配線の接続補強電極５４とを含む第３電極層６形成した（図４４（ｆ））。
こうして作製した薄膜トランジスタアレイと、対向電極付き基板の間に電気泳動表示体を挟んだ構造の電気泳動ディスプレイを作製した。全画素で表示を確認できた。
本発明は、液晶ディスプレイや有機ＥＬディスプレイを始めとするディスプレイ等に適用することができる。
１ … 基板
２ … 第１電極層
３ … 第１絶縁膜
３Ａ … 第１絶縁膜の開口
４ … 第２電極層
５ … 第２絶縁膜
５Ａ … 第２絶縁膜の開口
６ … 第３電極層
１０ … 薄膜トランジスタ
１２ … ゲート電極
１２’ … ゲート配線
１２Ｃ … ゲート接続電極
１３ … ゲート絶縁膜
１３Ａ … ゲート絶縁膜の開口
１４ … ソース電極
１４’ … ソース配線
１４Ｃ … ソース接続電極
１５ … ドレイン電極
１５’ … 画素電極
１６ … 半導体
１７ … キャパシタ電極
１７’ … キャパシタ配線
１８ … 層間絶縁膜
１８Ａ … 層間絶縁膜の開口
１９ … 上部画素電極
２０ … 共通電極
２０Ｇ … ゲート共通電極
２０Ｓ … ソース共通電極
３０ … ゲート保護素子
３２ … ゲート保護素子のゲート電極
３４ … ゲート保護素子のソース電極
３５ … ゲート保護素子のドレイン電極
３６ … ゲート保護素子の半導体
３９ … ゲート保護素子の接続補強電極
４０ … ソース保護素子
４２ … ソース保護素子のゲート電極
４４ … ソース保護素子のソース電極
４５ … ソース保護素子のドレイン電極
４６ … ソース保護素子の半導体
４９ … ソース保護素子の接続補強電極
５２ … ゲート配線の接続補強電極
５４ … ソース配線の接続補強電極

Claims (20)

  1. 絶縁基板上に第１電極層を有し、その上に第１絶縁膜を有し、その上に第２電極層を有し、その上に第２絶縁膜を有し、その上に第３電極層を有する積層構造体であって、
    第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、第１絶縁膜の開口と、第２電極層と、第２絶縁膜の開口と、第３電極層との積層構造であり、第２絶縁膜の開口内において、第３電極層が、第１電極層と、第１絶縁膜上の第２電極層との接続を中継または補強することを特徴とする積層構造体。
  2. 絶縁基板上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第１電極層を有し、該第１電極層の上にゲート絶縁膜を有し、該ゲート絶縁膜の上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極とを含む第２電極層を有し、ソース電極・ドレイン電極間に半導体を有し、ゲート電極がゲート絶縁膜を介して該半導体に重なっており、キャパシタ電極がゲート絶縁膜を介して該画素電極に重なっており、該画素電極上に開口を有する層間絶縁膜を有し、該開口を介して画素電極に接続された上部画素電極を含む第３電極層を有する薄膜トランジスタアレイであって、
    第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、ゲート絶縁膜の開口と、第２電極層と、層間絶縁膜の開口と、第３電極層との積層構造であり、層間絶縁膜の開口内において、第３電極層が、第１電極層と、ゲート絶縁膜上の第２電極層との接続を中継または補強することを特徴とする薄膜トランジスタアレイ。
  3. 前記薄膜トランジスタアレイの周囲に共通電極を有し、共通電極はゲート側共通電極とソース側共通電極とからなり、各ゲート配線とゲート側共通電極との間にゲート保護素子を有し、各ソース配線とソース側共通電極との間にソース保護素子を有し、共通電極はアース電位に直接接続されているか、あるいは抵抗を介してアース電位に接続されており、
    ゲート側共通電極は第２電極層であり、ソース側共通電極は第１電極層であり、
    該ゲート保護素子および／またはソース保護素子は薄膜トランジスタをダイオード接続したものを逆向きに２個並列接続したものか、薄膜トランジスタをダイオード接続したものを逆向きに２個直列接続したものか、あるいは１個のフローティングゲートトランジスタのいずれかであり、
    該ゲート保護素子のゲート電極とドレイン電極との短絡部と、ソース保護素子のゲート電極とドレイン電極との短絡部と、ゲート配線とゲート保護素子との接続部と、ソース保護素子とソース側共通電極との接続部との少なくとも１つが、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする請求項２記載の薄膜トランジスタアレイ。
  4. 前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第１電極層にあり、該ソース接続電極と前記ソース配線とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする請求項２または３記載の薄膜トランジスタアレイ。
  5. 前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第２電極層にあり、前記ゲート配線と該ゲート接続電極とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする請求項２または３記載の薄膜トランジスタアレイ。
  6. 絶縁基板上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極とを含む第１電極層を有し、ソース電極・ドレイン電極間に半導体を有し、該画素電極上に開口を有するゲート絶縁膜を有し、該ゲート絶縁膜の上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第２電極層を有し、該ゲート電極がゲート絶縁膜を介して半導体に重なっており、該キャパシタ電極がゲート絶縁膜を介して画素電極に重なっており、該画素電極上のゲート絶縁膜開口上に開口を有する層間絶縁膜を有し、該開口を介して画素電極に接続された上部画素電極を含む第３電極層を有する薄膜トランジスタアレイであって、
    第１電極層と第２電極層とを接続する部分を有し、その部分が、第１電極層と、ゲート絶縁膜の開口と、第２電極層と、層間絶縁膜の開口と、第３電極層との積層構造であり、層間絶縁膜の開口内において、第３電極層が、第１電極層と、ゲート絶縁膜上の第２電極層との接続を中継または補強することを特徴とする薄膜トランジスタアレイ。
  7. 前記薄膜トランジスタアレイの周囲に共通電極を有し、共通電極はゲート側共通電極とソース側共通電極とからなり、各ゲート配線とゲート側共通電極との間にゲート保護素子を有し、各ソース配線とソース側共通電極との間にソース保護素子を有し、共通電極はアース電位に直接接続されているか、あるいは抵抗を介してアース電位に接続されており、
    ゲート側共通電極は第１電極層であり、ソース側共通電極は第２電極層であり、
    該ゲート保護素子および／またはソース保護素子は薄膜トランジスタをダイオード接続したものを逆向きに２個並列接続したものか、薄膜トランジスタをダイオード接続したものを逆向きに２個直列接続したものか、あるいは１個のフローティングゲートトランジスタのいずれかであり、
    該ゲート保護素子のドレイン電極とゲート電極との短絡部と、ソース保護素子のドレイン電極とゲート電極との短絡部と、ゲート保護素子とゲート配線との接続部と、ソース側共通電極とソース保護素子との接続部との少なくとも１つが、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする請求項６記載の薄膜トランジスタアレイ。
  8. 前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第１電極層にあり、該ゲート接続電極と前記ゲート配線とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする請求項６または７記載の薄膜トランジスタアレイ。
  9. 前記薄膜トランジスタアレイのゲート接続電極およびソース接続電極がいずれも第２電極層にあり、前記ソース配線と該ソース接続電極とを接続する部分が、第３電極層が第１電極層と第２電極層との接続を中継または補強する構造であることを特徴とする請求項６または７記載の薄膜トランジスタアレイ。
  10. 絶縁基板上に、第１電極層を形成する工程と、少なくとも第１電極層の一部を開口する第１絶縁膜を形成する工程と、少なくとも該第１絶縁膜開口部の一部に重なるか近接するように第２電極層を形成する工程と、少なくとも該第１絶縁膜開口部内の第１電極層の一部と第２電極層の一部とを含むような開口を有する第２絶縁膜を形成する工程と、少なくとも第２絶縁膜開口内で第１絶縁膜開口内の第１電極層の一部と第２絶縁膜開口内の第２電極層の一部とを接続するように第３電極層を形成する工程と、を有する積層構造体の製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする積層構造体の製造方法。
  11. 絶縁基板上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、保護素子のゲート電極と、ソース側共通配線とを含む第１電極層を形成する工程と、該第１電極層が形成された基板の上に保護素子のゲート電極とソース側共通電極とに開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、保護素子のソース電極・ドレイン電極と、ゲート側共通配線とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート保護素子のゲート電極＼ゲート絶縁膜開口＼保護素子のドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ゲート配線＼ゲート絶縁膜開口＼保護素子のソース・ドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース保護素子のゲート電極＼ゲート絶縁膜開口＼保護素子のドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース側共通電極＼ゲート絶縁膜開口＼保護素子のソースまたはドレイン電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法。
  12. 絶縁基板上に、ゲート接続電極と、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、ソース接続電極とを含む第１電極層を形成する工程と、ソース接続電極上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ソース配線、それに接続されたソース電極、ドレイン電極、該ドレイン電極に接続された画素電極とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ソース接続電極＼ゲート絶縁膜開口＼ソース配線＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法。
  13. 絶縁基板上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第１電極層を形成する工程と、ゲート配線上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ソース接続電極と、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、ゲート接続電極とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート配線＼ゲート絶縁膜開口＼ゲート接続電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法。
  14. 絶縁基板上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、保護素子のソース電極・ドレイン電極と、ゲート側共通配線とを含む第１電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、該第１電極層および該半導体が形成された基板の上に保護素子のドレイン電極とゲート側共通電極に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、保護素子のゲート電極と、ソース側共通配線とを含む第２電極層を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート保護素子のドレイン電極＼ゲート絶縁膜開口＼ゲート保護素子のゲート電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ゲート保護素子のソース・ドレイン電極＼ゲート絶縁膜開口＼ゲート側共通電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース保護素子のドレイン電極＼ゲート絶縁膜開口＼ソース保護素子のゲート電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、ソース保護素子のソース・ドレイン電極＼ゲート絶縁膜開口＼ソース側共通電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法。
  15. 絶縁基板上に、ソース接続電極と、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極と、ゲート接続電極とを含む第１電極層を形成する工程と、ゲート接続電極上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極とを含む第２電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ゲート接続電極＼ゲート絶縁膜開口＼ゲート配線＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法。
  16. 絶縁基板上に、ソース配線と、該ソース配線に接続されたソース電極と、ドレイン電極と、該ドレイン電極に接続された画素電極とを含む第１電極層を形成する工程と、ソース電極・ドレイン電極間に半導体を形成する工程と、ソース配線上に開口を有するゲート絶縁膜を形成する工程と、該ゲート絶縁膜が形成された基板の上に、ゲート接続電極と、ゲート配線と、該ゲート配線に接続されたゲート電極と、キャパシタ配線と、該キャパシタ配線に接続されたキャパシタ電極と、ソース接続電極とを含む第２電極層を形成する工程と、画素電極上およびゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、画素電極上の層間絶縁膜開口を介して画素電極に接続された上部画素電極と、ソース配線＼ゲート絶縁膜開口＼ソース接続電極＼層間絶縁膜開口の順に並ぶ層構造の上の接続補強電極と、を含む第３電極層を形成する工程と、を有する薄膜トランジスタアレイの製造方法であって、
    該第２電極層を形成する工程が印刷であることを特徴とする薄膜トランジスタアレイの製造方法。
  17. 少なくとも第２電極層を形成する工程が、反転オフセット印刷であることを特徴する請求項１０記載の積層構造体の製造方法。
  18. 少なくとも第３電極層を形成する工程が、スクリーン印刷またはグラビアオフセット印刷であることを特徴する請求項１０または１７記載の積層構造体の製造方法。
  19. 少なくとも第２電極層を形成する工程が、反転オフセット印刷であることを特徴する請求項１１〜１６のいずれか１項記載の薄膜トランジスタアレイの製造方法。
  20. 少なくとも第３電極層を形成する工程が、スクリーン印刷またはグラビアオフセット印刷であることを特徴する請求項１１〜１６、１９のいずれか１項記載の薄膜トランジスタアレイの製造方法。
JP2012212531A 2012-09-26 2012-09-26 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 Active JP6127425B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012212531A JP6127425B2 (ja) 2012-09-26 2012-09-26 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
CN201380050481.0A CN104737284B (zh) 2012-09-26 2013-08-29 层叠构造体、薄膜晶体管阵列以及它们的制造方法
PCT/JP2013/005125 WO2014049967A1 (ja) 2012-09-26 2013-08-29 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
TW102134433A TWI587515B (zh) 2012-09-26 2013-09-25 A laminated structure, a thin film transistor array, and the like
US14/664,683 US9530809B2 (en) 2012-09-26 2015-03-20 Layered structure, thin film transistor array, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012212531A JP6127425B2 (ja) 2012-09-26 2012-09-26 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2014067883A true JP2014067883A (ja) 2014-04-17
JP6127425B2 JP6127425B2 (ja) 2017-05-17

Family

ID=50387416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012212531A Active JP6127425B2 (ja) 2012-09-26 2012-09-26 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法

Country Status (5)

Country Link
US (1) US9530809B2 (ja)
JP (1) JP6127425B2 (ja)
CN (1) CN104737284B (ja)
TW (1) TWI587515B (ja)
WO (1) WO2014049967A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102332520B1 (ko) * 2015-03-17 2021-11-29 삼성디스플레이 주식회사 액정 표시 장치 및 그 리페어 방법
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN111108541B (zh) * 2017-09-27 2021-10-15 夏普株式会社 可弯曲性显示装置以及可弯曲性显示装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012735A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004088121A (ja) * 1992-11-04 2004-03-18 Seiko Epson Corp アクティブマトリックス基板、及び液晶表示装置
JP2010056356A (ja) * 2008-08-29 2010-03-11 Sony Corp 電子基板、電子基板の製造方法、および表示装置
JP2010212326A (ja) * 2009-03-09 2010-09-24 Seiko Epson Corp 半導体装置
JP2010258334A (ja) * 2009-04-28 2010-11-11 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
JP2012028761A (ja) * 2010-06-25 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334582B (en) 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
US7528017B2 (en) * 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
JP4211805B2 (ja) * 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP4661913B2 (ja) * 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US9177974B2 (en) * 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
JP5095864B2 (ja) * 2009-12-09 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
JPWO2011135873A1 (ja) * 2010-04-28 2013-07-18 シャープ株式会社 シフトレジスタおよび表示装置
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
KR101345535B1 (ko) * 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
TWI548057B (zh) * 2011-04-22 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
US8698137B2 (en) * 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101302622B1 (ko) * 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004088121A (ja) * 1992-11-04 2004-03-18 Seiko Epson Corp アクティブマトリックス基板、及び液晶表示装置
JPH1012735A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010056356A (ja) * 2008-08-29 2010-03-11 Sony Corp 電子基板、電子基板の製造方法、および表示装置
JP2010212326A (ja) * 2009-03-09 2010-09-24 Seiko Epson Corp 半導体装置
JP2010258334A (ja) * 2009-04-28 2010-11-11 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
JP2012028761A (ja) * 2010-06-25 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US9530809B2 (en) 2016-12-27
TW201413971A (zh) 2014-04-01
CN104737284A (zh) 2015-06-24
WO2014049967A1 (ja) 2014-04-03
US20150221685A1 (en) 2015-08-06
CN104737284B (zh) 2018-01-19
TWI587515B (zh) 2017-06-11
JP6127425B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
JP5369367B2 (ja) 薄膜トランジスタおよびその製造方法
JP4887646B2 (ja) 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US9437618B2 (en) Pixel structure and method of fabricating the same
JP5365007B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US9280026B2 (en) Pixel structure and display panel
US9356153B2 (en) Thin film transistor, display panel having the same and method of manufacturing the same
KR100839684B1 (ko) 액정 표시 장치
JP2007134482A (ja) 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
US7675067B2 (en) Thin film transistor substrate and manufacturing method thereof
JP2006286773A (ja) 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2010003723A (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
CN104350533A (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
JP6028642B2 (ja) 薄膜トランジスタアレイ
TW201518827A (zh) 顯示面板及包含該顯示面板的顯示裝置
JP5292805B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP6127425B2 (ja) 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
JP5103742B2 (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US20100051911A1 (en) Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same
US20130271687A1 (en) Thin Film Transistor and Display Apparatus Having the Same
US20180335676A1 (en) An array substrate and a method for fabricating the same, a liquid crystal display panel
WO2014049968A1 (ja) 薄膜トランジスタおよびその製造方法
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
KR20080066338A (ko) 박막 트랜지스터 및 이를 이용한 평판 디스플레이 장치
JP5741134B2 (ja) 電気泳動体表示装置およびその製造方法
US20120326152A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6127425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250