JP2014063872A - Method for manufacturing semiconductor device and deposition device - Google Patents

Method for manufacturing semiconductor device and deposition device Download PDF

Info

Publication number
JP2014063872A
JP2014063872A JP2012207995A JP2012207995A JP2014063872A JP 2014063872 A JP2014063872 A JP 2014063872A JP 2012207995 A JP2012207995 A JP 2012207995A JP 2012207995 A JP2012207995 A JP 2012207995A JP 2014063872 A JP2014063872 A JP 2014063872A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
silicon carbide
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012207995A
Other languages
Japanese (ja)
Inventor
Tomihito Miyazaki
富仁 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012207995A priority Critical patent/JP2014063872A/en
Publication of JP2014063872A publication Critical patent/JP2014063872A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device and a deposition device, capable of forming a film having more uniformized film thickness distribution.SOLUTION: A method for manufacturing a semiconductor device comprises the steps of: preparing a silicon carbide substrate 10; mounting the prepared silicon carbide substrate 10 on an electrode surface 3A of a lower electrode 3; and depositing a film on the silicon carbide substrate 10 mounted on the electrode surface 3A by applying voltage between an upper electrode 4 disposed facing the lower electrode 3 and the lower electrode 3. The electrode surface 3A includes a curved surface along a shape of the silicon carbide substrate 10.

Description

本発明は、半導体装置の製造方法および成膜装置に関するものであり、より特定的には、膜厚分布がより均一化された膜を半導体基板上に形成することが可能な半導体装置の製造方法および成膜装置に関するものである。   The present invention relates to a semiconductor device manufacturing method and a film forming apparatus, and more specifically, a semiconductor device manufacturing method capable of forming a film with a more uniform film thickness distribution on a semiconductor substrate. And a film forming apparatus.

電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の製造プロセスにおいては、半導体基板上に配置された電極を保護するために配置される保護絶縁膜や、他の様々な膜が形成される。このように半導体基板上に形成される膜の一例としての保護絶縁膜は、窒化珪素（ＳｉＮ）などの絶縁体からなり、たとえば平行平板型のプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて形成される（たとえば、特許文献１参照）。   In a manufacturing process of a semiconductor device such as a field effect transistor (MOSFET: Metal Oxide Semiconductor Field Effect Transistor), a protective insulating film disposed to protect an electrode disposed on a semiconductor substrate and other various films are provided. It is formed. Thus, the protective insulating film as an example of the film formed on the semiconductor substrate is made of an insulator such as silicon nitride (SiN), and is formed using, for example, a parallel plate type plasma CVD (Chemical Vapor Deposition) apparatus. (For example, see Patent Document 1).

特開２００６−２７８７２１号公報JP 2006-278721 A

特許文献１において提案されている保護絶縁膜の成膜においては、まず、チャンバー内に平行に配置された一対の電極のうち一方の電極上に半導体基板が載置される。次に、所定の原料ガスがチャンバー内に導入される。そして、半導体基板を加熱しつつ、一対の電極間に高周波電圧を印加してプラズマを発生させることにより、窒化珪素などからなる保護絶縁膜が半導体基板上に成膜される。しかし、このような平行平板型のプラズマＣＶＤ装置による成膜においては、炭化珪素基板のように反りが大きな半導体基板に対して膜厚分布が均一化された保護絶縁膜を形成することが困難であるという問題があった。   In the formation of the protective insulating film proposed in Patent Document 1, first, a semiconductor substrate is placed on one of a pair of electrodes arranged in parallel in the chamber. Next, a predetermined source gas is introduced into the chamber. Then, a plasma is generated by applying a high frequency voltage between the pair of electrodes while heating the semiconductor substrate, whereby a protective insulating film made of silicon nitride or the like is formed on the semiconductor substrate. However, it is difficult to form a protective insulating film having a uniform film thickness distribution on a semiconductor substrate having a large warp, such as a silicon carbide substrate, in film formation using such a parallel plate type plasma CVD apparatus. There was a problem that there was.

本発明は、上記課題に鑑みてなされたものであり、その目的は、膜厚分布がより均一化された膜を半導体基板上に形成することが可能な半導体装置の製造方法および成膜装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device manufacturing method and a film forming apparatus capable of forming a film with a more uniform film thickness distribution on a semiconductor substrate. Is to provide.

本発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、第１電極の電極面上に、準備された半導体基板を載置する工程と、第１電極に対向して配置される第２電極と、第１電極との間に電圧を印加することにより、電極面上に載置された半導体基板上に成膜する工程とを備えている。電極面は、半導体基板の形状に沿うような曲面を含んでいる。   A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a step of placing the prepared semiconductor substrate on the electrode surface of the first electrode, and a surface facing the first electrode. A step of forming a film on the semiconductor substrate placed on the electrode surface by applying a voltage between the second electrode and the first electrode. The electrode surface includes a curved surface that follows the shape of the semiconductor substrate.

本発明者は、炭化珪素基板のように反りが大きな半導体基板に対して、膜厚分布が均一化された膜を形成するための方策について詳細な検討を行った。その結果、半導体基板の反りが大きい場合には、半導体基板を載置した電極の表面（電極面）と半導体基板との間の隙間が大きくなる。そして、半導体基板上に成膜するため当該半導体基板を載置した電極に電圧を印加すると、半導体基板と電極面との間の当該隙間に電荷が蓄積される。この結果、半導体基板に対して均一に電圧を印加することが困難になるという知見を発明者は得た。このように半導体基板に対して均一な電圧を印加出来ない場合、半導体基板上に成膜される膜（たとえば上述した保護絶縁膜）の膜厚分布が不均一化する。発明者は、このような知見に基づき鋭意研究を進めた結果、本発明を完成した。   The present inventor has conducted detailed studies on a method for forming a film having a uniform film thickness distribution on a semiconductor substrate having a large warp such as a silicon carbide substrate. As a result, when the warp of the semiconductor substrate is large, a gap between the surface (electrode surface) of the electrode on which the semiconductor substrate is placed and the semiconductor substrate becomes large. When a voltage is applied to the electrode on which the semiconductor substrate is placed in order to form a film on the semiconductor substrate, charges are accumulated in the gap between the semiconductor substrate and the electrode surface. As a result, the inventors have found that it is difficult to apply a voltage uniformly to the semiconductor substrate. Thus, when a uniform voltage cannot be applied to the semiconductor substrate, the film thickness distribution of a film (for example, the above-described protective insulating film) formed on the semiconductor substrate becomes non-uniform. The inventor completed the present invention as a result of diligent research based on such knowledge.

本発明に従った半導体装置の製造方法において、第１電極の電極面は、半導体基板の形状に沿うような曲面を含んでいる。そのため、半導体基板の反りが大きい場合に、第１電極の電極面が平坦である場合と比べて、半導体基板と第１電極との間の隙間を低減することができる。これにより、電極面が平坦である場合と比較して、半導体基板に対して均一に電圧を印加することが可能となり、その結果半導体基板上に形成される絶縁膜の膜厚分布をより均一化することができる。したがって、本発明に従った半導体装置の製造方法によれば、膜厚分布がより均一化された膜を形成することが可能な半導体装置の製造方法を提供することができる。   In the method of manufacturing a semiconductor device according to the present invention, the electrode surface of the first electrode includes a curved surface that follows the shape of the semiconductor substrate. Therefore, when the warp of the semiconductor substrate is large, the gap between the semiconductor substrate and the first electrode can be reduced as compared with the case where the electrode surface of the first electrode is flat. This makes it possible to apply a uniform voltage to the semiconductor substrate as compared with the case where the electrode surface is flat, and as a result, the film thickness distribution of the insulating film formed on the semiconductor substrate is made more uniform. can do. Therefore, according to the method for manufacturing a semiconductor device according to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of forming a film having a more uniform film thickness distribution.

上記半導体装置の製造方法において、曲面は、第１電極から第２電極に向かう向きに突出していてもよい（すなわち、電極面に含まれる曲面は、第１電極から第２電極に向かう向きに凸状の形状となっていてもよい）。また、曲面は、第２電極から第１電極に向かう向きに突出していてもよい（すなわち、電極面に含まれる曲面は、第１電極の内部に向けて凹んだ凹状の形状となっていてもよい）。   In the semiconductor device manufacturing method, the curved surface may protrude in a direction from the first electrode toward the second electrode (that is, the curved surface included in the electrode surface protrudes in the direction from the first electrode toward the second electrode). The shape may be a shape). The curved surface may protrude in a direction from the second electrode toward the first electrode (that is, the curved surface included in the electrode surface may have a concave shape that is recessed toward the inside of the first electrode. Good).

これにより、電極面上に載置されるべき半導体基板に反りが発生している場合において、第１電極の電極面と半導体基板との間の隙間を容易に低減することができる。たとえば、半導体基板において膜を形成する主面側が凸になるように当該半導体基板が反っている場合を考える。この場合、第１電極から第２電極に向かう向きに凸状の形状を有する曲面を含む電極面上に、当該凸状の曲面に沿うように半導体基板を載置すればよい。また、半導体基板において膜を形成する主面側が凹になるように当該半導体基板が反っている場合を考える。この場合、第２電極から第１電極に向かう向きに突出した（つまり第１電極の内部に向けて凹んだ凹状の形状を有する曲面を含む）電極面上に、当該凹状の曲面に沿うように半導体基板を載置すればよい。このようにすれば、半導体基板上に形成される膜の膜厚分布を、より容易に均一化できる。   Thereby, when the semiconductor substrate to be placed on the electrode surface is warped, the gap between the electrode surface of the first electrode and the semiconductor substrate can be easily reduced. For example, consider a case where the semiconductor substrate is warped so that the main surface side on which the film is formed is convex. In this case, the semiconductor substrate may be placed on the electrode surface including a curved surface having a convex shape in the direction from the first electrode toward the second electrode, along the convex curved surface. Further, consider a case where the semiconductor substrate is warped so that the main surface side on which the film is formed in the semiconductor substrate is concave. In this case, on the electrode surface protruding in the direction from the second electrode toward the first electrode (that is, including a curved surface having a concave shape recessed toward the inside of the first electrode), along the concave curved surface. A semiconductor substrate may be placed. In this way, the film thickness distribution of the film formed on the semiconductor substrate can be more easily made uniform.

上記半導体装置の製造方法において、半導体基板を準備する工程では、炭化珪素からなる半導体基板が準備されてもよい。   In the semiconductor device manufacturing method, in the step of preparing the semiconductor substrate, a semiconductor substrate made of silicon carbide may be prepared.

一般に、炭化珪素からなる半導体基板は反りが大きいため、炭化珪素からなる半導体基板と第１電極との間に隙間が形成されるという問題が顕著である。そのため、炭化珪素からなる半導体基板を用いた半導体装置の製造においては、半導体基板と第１電極との間の隙間を低減することが可能な上記本発明に従った半導体装置の製造方法を好適に採用することができる。   In general, since a semiconductor substrate made of silicon carbide has a large warp, a problem that a gap is formed between the semiconductor substrate made of silicon carbide and the first electrode is remarkable. Therefore, in the manufacture of a semiconductor device using a semiconductor substrate made of silicon carbide, the method of manufacturing a semiconductor device according to the present invention that can reduce the gap between the semiconductor substrate and the first electrode is preferably used. Can be adopted.

上記半導体装置の製造方法において、半導体基板を載置する工程では、半導体基板の第１電極に対向する主表面の全面が電極面に接触するように半導体基板が載置されてもよい。   In the semiconductor device manufacturing method, in the step of placing the semiconductor substrate, the semiconductor substrate may be placed so that the entire main surface facing the first electrode of the semiconductor substrate is in contact with the electrode surface.

これにより、半導体基板に対して、より確実に均一な電圧を印加することができる。その結果、半導体基板上に形成される膜の膜厚分布を均一化することがさらに容易になる。   Thereby, a uniform voltage can be more reliably applied to the semiconductor substrate. As a result, it becomes easier to make the film thickness distribution of the film formed on the semiconductor substrate uniform.

本発明に従った成膜装置は、第１電極と、第１電極に対向して配置される第２電極とを備えている。第１電極は、半導体基板を載置するための電極面を含む。上記成膜装置は、第１電極と第２電極との間に電圧を印加することにより、第１電極の電極面上に載置された半導体基板上に成膜することが可能に構成されている。電極面は、半導体基板の形状に沿うような曲面を含んでいる。   The film forming apparatus according to the present invention includes a first electrode and a second electrode disposed to face the first electrode. The first electrode includes an electrode surface on which the semiconductor substrate is placed. The film forming apparatus is configured to be able to form a film on a semiconductor substrate placed on the electrode surface of the first electrode by applying a voltage between the first electrode and the second electrode. Yes. The electrode surface includes a curved surface that follows the shape of the semiconductor substrate.

本発明に従った成膜装置において、第１電極の電極面は、半導体基板の形状に沿うような曲面を含んでいる。そのため、半導体基板の反りが大きい場合でも、第１電極の電極面上に半導体基板を載せたときに、当該電極面が半導体基板の裏面側に沿った曲面状となっているので、当該電極面が平坦な場合よりも、半導体基板と第１電極との間の隙間を低減することができる。これにより、半導体基板に対してより均一に電圧を印加することが可能となり、その結果半導体基板上に形成される膜の膜厚分布をより均一化することができる。したがって、本発明に従った成膜装置によれば、膜厚分布がより均一化された膜を形成することができる。   In the film forming apparatus according to the present invention, the electrode surface of the first electrode includes a curved surface that follows the shape of the semiconductor substrate. Therefore, even when the warpage of the semiconductor substrate is large, when the semiconductor substrate is placed on the electrode surface of the first electrode, the electrode surface has a curved shape along the back surface side of the semiconductor substrate. The gap between the semiconductor substrate and the first electrode can be reduced as compared with the case where is flat. Thereby, it becomes possible to apply a voltage more uniformly with respect to a semiconductor substrate, As a result, the film thickness distribution of the film | membrane formed on a semiconductor substrate can be made more uniform. Therefore, the film forming apparatus according to the present invention can form a film with a more uniform film thickness distribution.

上記成膜装置において、電極面に含まれる曲面は、第１電極から第２電極に向かう向きに突出していてもよい。また、電極面に含まれる曲面は、第２電極から第１電極に向かう向きに突出していてもよい。   In the film forming apparatus, the curved surface included in the electrode surface may protrude in a direction from the first electrode toward the second electrode. Further, the curved surface included in the electrode surface may protrude in a direction from the second electrode toward the first electrode.

このように、処理対象物である半導体基板の形状（たとえば反りの方向）と、半導体基板において膜が形成される主面との位置関係に応じて、電極面の曲面の突出方向を決定しておくことで、半導体基板と第１電極との間の隙間を容易に低減することができる。   Thus, the protruding direction of the curved surface of the electrode surface is determined according to the positional relationship between the shape (for example, the direction of warpage) of the semiconductor substrate that is the object to be processed and the main surface on which the film is formed on the semiconductor substrate. Thus, the gap between the semiconductor substrate and the first electrode can be easily reduced.

上記成膜装置は、炭化珪素からなる半導体基板上に成膜することが可能に構成されていていてもよい。   The film forming apparatus may be configured to be able to form a film on a semiconductor substrate made of silicon carbide.

一般に、炭化珪素からなる半導体基板は反りが大きいため、炭化珪素からなる半導体基板と第１電極との間に隙間が形成されるという問題が顕著である。そのため、炭化珪素からなる半導体基板上への成膜においては、半導体基板と第１電極との間の隙間を低減することが可能な上記本発明に従った成膜装置を好適に採用することができる。   In general, since a semiconductor substrate made of silicon carbide has a large warp, a problem that a gap is formed between the semiconductor substrate made of silicon carbide and the first electrode is remarkable. Therefore, in film formation on a semiconductor substrate made of silicon carbide, the film formation apparatus according to the present invention that can reduce the gap between the semiconductor substrate and the first electrode can be suitably employed. it can.

以上の説明から明らかなように、本発明に従った半導体装置の製造方法および成膜装置によれば、膜厚分布がより均一化された膜を形成することが可能な半導体装置の製造方法および成膜装置を提供することができる。   As is apparent from the above description, according to the method for manufacturing a semiconductor device and the film forming apparatus according to the present invention, a method for manufacturing a semiconductor device capable of forming a film with a more uniform film thickness distribution, and A film formation apparatus can be provided.

半導体装置の製造方法を概略的に示すフローチャートである。3 is a flowchart schematically showing a method for manufacturing a semiconductor device. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 実施の形態１に係る成膜装置の構成を示す概略図である。1 is a schematic diagram illustrating a configuration of a film forming apparatus according to Embodiment 1. FIG. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method of a semiconductor device. 実施の形態２に係る成膜装置の構成を示す概略図である。FIG. 4 is a schematic diagram illustrating a configuration of a film forming apparatus according to a second embodiment.

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

（実施の形態１）
まず、本発明の一実施の形態である実施の形態１に係る半導体装置の製造方法について説明する。図１を参照して、本実施の形態に係る半導体装置の製造方法では、まず、工程（Ｓ１０）として、ベース基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、炭化珪素からなるインゴット（図示しない）をスライスすることにより、ベース基板１１が準備される。 (Embodiment 1)
First, a method for manufacturing a semiconductor device according to the first embodiment which is an embodiment of the present invention will be described. Referring to FIG. 1, in the method of manufacturing a semiconductor device according to the present embodiment, first, a base substrate preparation step is performed as a step (S10). In this step (S10), referring to FIG. 2, base substrate 11 is prepared by slicing an ingot (not shown) made of silicon carbide.

次に、工程（Ｓ２０）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ２０）では、図２を参照して、ベース基板１１の主表面１１Ａ上にエピタキシャル成長層１２が形成される。このようにして、ベース基板１１とエピタキシャル成長層１２とを有する炭化珪素基板１０が得られる。   Next, as a step (S20), an epitaxial growth layer forming step is performed. In this step (S20), referring to FIG. 2, epitaxially grown layer 12 is formed on main surface 11A of base substrate 11. In this manner, silicon carbide substrate 10 having base substrate 11 and epitaxial growth layer 12 is obtained.

次に、工程（Ｓ３０）として、イオン注入工程が実施される。この工程（Ｓ３０）では、図３を参照して、まず、たとえばアルミニウム（Ａｌ）イオンが炭化珪素基板１０の主表面１０Ａを含む領域に注入され、ボディ領域１４が形成される。次に、たとえばリン（Ｐ）イオンが上記アルミニウムイオンの注入深さよりも浅い注入深さで主表面１０Ａを含む領域に注入され、ボディ領域１４内にソース領域１６が形成される。次に、たとえばアルミニウムイオンが上記リンイオンの注入深さと同程度の注入深さで主表面１０Ａを含む領域に注入され、ボディ領域１４内においてソース領域１６に隣接するコンタクト領域１５が形成される。エピタキシャル成長層１２のうち、ボディ領域１４、ソース領域１６およびコンタクト領域１５のいずれもが形成されない領域は、ドリフト領域１３となる。   Next, an ion implantation step is performed as a step (S30). In this step (S30), referring to FIG. 3, first, for example, aluminum (Al) ions are implanted into a region including main surface 10A of silicon carbide substrate 10, and body region 14 is formed. Next, for example, phosphorus (P) ions are implanted into a region including main surface 10A at an implantation depth shallower than the implantation depth of the aluminum ions, so that source region 16 is formed in body region 14. Next, for example, aluminum ions are implanted into a region including main surface 10 </ b> A at an implantation depth similar to that of the phosphorus ions, and contact region 15 adjacent to source region 16 is formed in body region 14. In the epitaxial growth layer 12, a region where none of the body region 14, the source region 16, and the contact region 15 is formed becomes a drift region 13.

次に、工程（Ｓ４０）として、活性化アニール工程が実施される。この工程（Ｓ４０）では、炭化珪素基板１０を加熱することにより、上記工程（Ｓ３０）において導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。   Next, an activation annealing step is performed as a step (S40). In this step (S40), by heating silicon carbide substrate 10, the impurities introduced in the above step (S30) are activated. As a result, desired carriers are generated in the region where the impurity is introduced.

次に、工程（Ｓ５０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ５０）では、図４を参照して、たとえば酸素を含む雰囲気中において炭化珪素基板１０を加熱することにより、主表面１０Ａを覆うように二酸化珪素（ＳｉＯ２）からなるゲート絶縁膜２０が形成される。 Next, as a step (S50), a gate insulating film forming step is performed. In this step (S50), referring to FIG. 4, for example, by heating silicon carbide substrate 10 in an atmosphere containing oxygen, gate insulating film 20 made of silicon dioxide (SiO 2 ) so as to cover main surface 10A. Is formed.

次に、工程（Ｓ６０）として、ゲート電極形成工程が実施される。この工程（Ｓ６０）では、図５を参照して、たとえばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）ＣＶＤ法により、ゲート絶縁膜２０上にポリシリコンからなるゲート電極３０が形成される。このようにして、上記工程（Ｓ１０）〜（Ｓ６０）が実施されることにより、エピタキシャル成長層１２内に不純物領域が形成され、かつ主表面１０Ａ上にゲート絶縁膜２０およびゲート電極３０が形成された炭化珪素基板１０が準備される。なお、この段階で、炭化珪素基板１０は、ゲート電極３０などが形成された側に凸形状となるような反った形状となっている。   Next, a gate electrode forming step is performed as a step (S60). In this step (S60), referring to FIG. 5, gate electrode 30 made of polysilicon is formed on gate insulating film 20 by, for example, LP (Low Pressure) CVD. Thus, by performing the above steps (S10) to (S60), impurity regions are formed in epitaxial growth layer 12, and gate insulating film 20 and gate electrode 30 are formed on main surface 10A. Silicon carbide substrate 10 is prepared. At this stage, silicon carbide substrate 10 has a warped shape that is convex on the side where gate electrode 30 and the like are formed.

次に、工程（Ｓ７０）として、保護絶縁膜形成工程が実施される。この工程（Ｓ２０）では、図６を参照して、ゲート絶縁膜２０およびゲート電極３０を覆うように保護絶縁膜４０が形成される。また、この工程（Ｓ７０）では、本実施の形態に係る成膜装置であるプラズマＣＶＤ装置１（図７参照）を用いて以下に説明する工程（Ｓ７１）〜（Ｓ７３）が実施されることにより、保護絶縁膜４０が形成される。   Next, as a step (S70), a protective insulating film forming step is performed. In this step (S20), referring to FIG. 6, protective insulating film 40 is formed to cover gate insulating film 20 and gate electrode 30. Further, in this step (S70), steps (S71) to (S73) described below are performed using plasma CVD apparatus 1 (see FIG. 7) which is a film forming apparatus according to the present embodiment. Then, the protective insulating film 40 is formed.

まず、本実施の形態に係る成膜装置であるプラズマＣＶＤ装置１の構成について図７を参照して説明する。プラズマＣＶＤ装置１は、炭化珪素基板１０上に絶縁膜を成膜することが可能に構成されており、第１電極としての下部電極３と、第２電極としての上部電極（シャワープレート）４と、ガス供給管５と、高周波電源６と、ヒータ７と、チャンバー８とを主に備えている。   First, the structure of the plasma CVD apparatus 1 which is the film-forming apparatus which concerns on this Embodiment is demonstrated with reference to FIG. The plasma CVD apparatus 1 is configured to be able to form an insulating film on a silicon carbide substrate 10, and includes a lower electrode 3 as a first electrode and an upper electrode (shower plate) 4 as a second electrode. The gas supply pipe 5, the high-frequency power source 6, the heater 7, and the chamber 8 are mainly provided.

下部電極３および上部電極４は、チャンバー８の内部において互いに対向するように配置されている。下部電極３は、成膜対象である炭化珪素基板１０が載置されるべき電極面３Ａを含んでいる。電極面３Ａは、電極面３Ａ上に載置されるべき炭化珪素基板１０の形状に沿うような曲面を含んでいる。より具体的には、電極面３Ａは、下部電極３から上部電極４に向かう向きに突出する曲面を含む。なお、図７に示した下部電極３においては、当該下部電極３の上部表面である電極面３Ａの全体が、下部電極３から上部電極４に向かう向きに突出する曲面により構成されるが、電極面３Ａの一部のみ（たとえば中央部のみ）が上記曲面状となっていてもよい（たとえば電極面３Ａに搭載する炭化珪素基板１０のサイズと同等の同等の領域が曲面状となっており、電極面３Ａにおいて当該曲面状の領域の外周部は平坦な形状となっていてもよい）。   The lower electrode 3 and the upper electrode 4 are disposed so as to face each other inside the chamber 8. Lower electrode 3 includes an electrode surface 3A on which silicon carbide substrate 10 to be deposited is to be placed. Electrode surface 3A includes a curved surface that follows the shape of silicon carbide substrate 10 to be placed on electrode surface 3A. More specifically, the electrode surface 3 </ b> A includes a curved surface protruding in a direction from the lower electrode 3 toward the upper electrode 4. In the lower electrode 3 shown in FIG. 7, the entire electrode surface 3 </ b> A that is the upper surface of the lower electrode 3 is configured by a curved surface that protrudes from the lower electrode 3 toward the upper electrode 4. Only part of surface 3A (for example, only the central portion) may be curved (for example, an equivalent region equivalent to the size of silicon carbide substrate 10 mounted on electrode surface 3A is curved, In the electrode surface 3A, the outer peripheral portion of the curved region may be flat).

ガス供給管５は、炭化珪素基板１０上に成膜される膜の一例である保護絶縁膜４０の原料ガスをチャンバー８内に供給するためのものである。ガス供給管５の一方の端部は上部電極４に接続されており、また他方の端部は、チャンバー８の外部に配置されたガス供給源（図示しない）に接続されている。ガス供給源には、原料ガスであるシラン（ＳｉＨ４）ガス、アンモニア（ＮＨ３）ガス、窒素（Ｎ２）ガスまたはヘリウム（Ｈｅ）ガスなどが充填されている。チャンバー８の一部には、チャンバー８の内部に供給されて成膜処理に用いられた原料ガスをチャンバー８の外部に排出するためのガス排出口９が設けられている。このように、プラズマＣＶＤ装置１では、ガス供給源に充填された原料ガスが、ガス供給管５を通じて上部電極４からチャンバー８の内部に供給され、また、チャンバー８の内部に供給されて成膜処理に用いられた後の原料ガスがガス排出口９から排出される。また、ガス排出口９からのガス排出速度と、ガス供給管５から上部電極４を介してチャンバー８の内部に供給される原料ガスの供給速度とのバランスを調整することにより、チャンバー８内の圧力を調整することができる。 The gas supply pipe 5 is for supplying a source gas of the protective insulating film 40 which is an example of a film formed on the silicon carbide substrate 10 into the chamber 8. One end of the gas supply pipe 5 is connected to the upper electrode 4, and the other end is connected to a gas supply source (not shown) arranged outside the chamber 8. The gas supply source is filled with silane (SiH 4 ) gas, ammonia (NH 3 ) gas, nitrogen (N 2 ) gas, helium (He) gas, or the like, which is a raw material gas. A part of the chamber 8 is provided with a gas discharge port 9 for discharging the source gas supplied to the inside of the chamber 8 and used for the film forming process to the outside of the chamber 8. As described above, in the plasma CVD apparatus 1, the source gas filled in the gas supply source is supplied from the upper electrode 4 to the inside of the chamber 8 through the gas supply pipe 5, and is also supplied to the inside of the chamber 8 to form a film. The raw material gas after being used for the treatment is discharged from the gas discharge port 9. Further, by adjusting the balance between the gas discharge speed from the gas discharge port 9 and the supply speed of the source gas supplied from the gas supply pipe 5 to the inside of the chamber 8 through the upper electrode 4, The pressure can be adjusted.

高周波電源６は、下部電極３および上部電極４のそれぞれと電気的に接続されている。これにより、プラズマＣＶＤ装置１は、下部電極３と上部電極４との間に高周波電圧を印加して当該電極間に原料ガスからプラズマＰを発生させることができる。そして、発生したプラズマＰにより、下部電極３の電極面３Ａ上に載置された炭化珪素基板１０上に所望の膜（ここでは保護絶縁膜４０）を成膜することができる。   The high frequency power source 6 is electrically connected to each of the lower electrode 3 and the upper electrode 4. Thereby, the plasma CVD apparatus 1 can generate a plasma P from the source gas between the electrodes by applying a high-frequency voltage between the lower electrode 3 and the upper electrode 4. Then, with the generated plasma P, a desired film (here, the protective insulating film 40) can be formed on the silicon carbide substrate 10 placed on the electrode surface 3A of the lower electrode 3.

ヒータ７は、チャンバー８の内部において下部電極３の近傍に配置され、電極面３Ａ上に載置される炭化珪素基板１０を加熱する。ヒータ７は、炭化珪素基板１０を加熱することにより、炭化珪素基板１０上に成膜される膜（保護絶縁膜４０）の密着性や緻密性を向上させる。   Heater 7 is disposed in the vicinity of lower electrode 3 inside chamber 8 and heats silicon carbide substrate 10 placed on electrode surface 3A. Heater 7 heats silicon carbide substrate 10 to improve the adhesion and denseness of a film (protective insulating film 40) formed on silicon carbide substrate 10.

次に、工程（Ｓ７１）〜（Ｓ７３）の各々について詳細に説明する。まず、工程（Ｓ７１）として、基板載置工程が実施される。この工程（Ｓ７１）では、図７を参照して、準備された炭化珪素基板１０が下部電極３の電極面３Ａ上に載置される。このとき、炭化珪素基板１０は、当該炭化珪素基板１０において下部電極３に対向する側の主表面１０Ｂの全面が、電極面３Ａに接触するように載置される。   Next, each of the steps (S71) to (S73) will be described in detail. First, a substrate placing step is performed as a step (S71). In this step (S71), referring to FIG. 7, prepared silicon carbide substrate 10 is placed on electrode surface 3A of lower electrode 3. At this time, silicon carbide substrate 10 is placed such that the entire main surface 10B on the side facing silicon oxide substrate 10 facing lower electrode 3 is in contact with electrode surface 3A.

次に、工程（Ｓ７２）として、原料ガス導入工程が実施される。この工程（Ｓ７２）では、原料ガスであるシランガス、アンモニアガス、窒素ガスおよびヘリウムガスを所定の比率で混合したガスが、ガス供給管５を通じて上部電極４からチャンバー８の内部に供給される。   Next, as a step (S72), a source gas introduction step is performed. In this step (S <b> 72), a gas obtained by mixing source gases such as silane gas, ammonia gas, nitrogen gas, and helium gas at a predetermined ratio is supplied from the upper electrode 4 into the chamber 8 through the gas supply pipe 5.

次に、工程（Ｓ７３）として、成膜工程が実施される。この工程（Ｓ７３）では、まず、ヒータ７を動作させて下部電極３を昇温させることにより、電極面３Ａ上に載置された炭化珪素基板１０が加熱される。次に、高周波電源６を動作させることにより、下部電極３と上部電極４との間に高周波電圧が印加される。これにより、下部電極３と上部電極４との間にプラズマＰが発生し、プラズマＰ中において原料ガスの分解が起こる。その結果、図６に示すように、ゲート絶縁膜２０およびゲート電極３０を覆うように保護絶縁膜４０が形成される。このようにして保護絶縁膜４０の形成が完了した後、炭化珪素基板１０がチャンバー８から取り出される。   Next, a film forming step is performed as a step (S73). In this step (S73), first, the heater 7 is operated to raise the temperature of the lower electrode 3, whereby the silicon carbide substrate 10 placed on the electrode surface 3A is heated. Next, a high frequency voltage is applied between the lower electrode 3 and the upper electrode 4 by operating the high frequency power source 6. As a result, plasma P is generated between the lower electrode 3 and the upper electrode 4, and the source gas is decomposed in the plasma P. As a result, as shown in FIG. 6, a protective insulating film 40 is formed so as to cover the gate insulating film 20 and the gate electrode 30. Thus, after formation of protective insulating film 40 is completed, silicon carbide substrate 10 is taken out of chamber 8.

次に、工程（Ｓ８０）として、オーミック電極形成工程が実施される。この工程（Ｓ８０）では、図８を参照して、炭化珪素基板１０に対してオーミック接触するソース電極５０およびドレイン電極６０が形成される。まず、ソース電極５０を形成すべき領域において、保護絶縁膜４０およびゲート絶縁膜２０が除去され、ソース領域１６およびコンタクト領域１５が露出した状態となる。そして、当該領域において、たとえばニッケル（Ｎｉ）からなる膜が形成される。一方、炭化珪素基板１０の主表面１０Ｂ上に、たとえばニッケルからなる膜が形成される。その後、熱処理が施され、上記ニッケルからなる膜の少なくとも一部がシリサイド化されることにより、ソース電極５０およびドレイン電極６０がそれぞれ形成される。   Next, an ohmic electrode forming step is performed as a step (S80). In this step (S80), referring to FIG. 8, source electrode 50 and drain electrode 60 that are in ohmic contact with silicon carbide substrate 10 are formed. First, in the region where the source electrode 50 is to be formed, the protective insulating film 40 and the gate insulating film 20 are removed, and the source region 16 and the contact region 15 are exposed. In the region, a film made of nickel (Ni), for example, is formed. On the other hand, a film made of nickel, for example, is formed on main surface 10B of silicon carbide substrate 10. Thereafter, heat treatment is performed, and at least a part of the nickel film is silicided, whereby the source electrode 50 and the drain electrode 60 are formed.

次に、工程（Ｓ９０）として、配線形成工程が実施される。この工程（Ｓ９０)では、図９を参照して、たとえば蒸着法により導電体であるアルミニウム（Ａｌ）からなるソース配線７０が、保護絶縁膜４０およびソース電極５０を覆うように形成される。一方、たとえばＡｌからなるドレイン配線８０が、ドレイン電極６０を覆うように形成される。以上の工程（Ｓ１０）〜（Ｓ９０）を実施することにより半導体装置であるＭＯＳＦＥＴ９０が製造され、本実施の形態に係る半導体装置の製造方法が完了する。   Next, as a step (S90), a wiring formation step is performed. In this step (S90), referring to FIG. 9, source wiring 70 made of aluminum (Al), which is a conductor, is formed so as to cover protective insulating film 40 and source electrode 50, for example, by vapor deposition. On the other hand, a drain wiring 80 made of, for example, Al is formed so as to cover drain electrode 60. By performing the above steps (S10) to (S90), MOSFET 90 which is a semiconductor device is manufactured, and the manufacturing method of the semiconductor device according to the present embodiment is completed.

以上のように、本実施の形態に係る半導体装置の製造方法では、炭化珪素基板１０が載置されるべき下部電極３の電極面３Ａは、炭化珪素基板１０の形状に沿うような曲面を含んでいる。そのため、炭化珪素基板１０のように基板の反りが大きい場合でも、炭化珪素基板１０と下部電極３との間の隙間を低減することができる。一般に、プラズマＣＶＤ装置を用いた成膜では、真空度が低く、炭化珪素基板１０がクランプされないため、炭化珪素基板１０と下部電極３との間の隙間を低減することは困難である。これに対して、本実施の形態に係る半導体装置の製造方法では、予め下部電極３の基板搭載面である電極面３ａを、炭化珪素基板１０の反りの形状に沿うように曲面状としているので、炭化珪素基板１０と下部電極３との間の隙間を低減することができる。このため、炭化珪素基板１０に対して均一に電圧を印加することができる。その結果、炭化珪素基板１０上に形成される保護絶縁膜４０の膜厚分布をより均一化することができる。したがって、本実施の形態に係る半導体装置の製造方法によれば、膜厚分布がより均一化された保護絶縁膜４０を形成することができる。   As described above, in the method for manufacturing a semiconductor device according to the present embodiment, electrode surface 3A of lower electrode 3 on which silicon carbide substrate 10 is to be placed includes a curved surface that conforms to the shape of silicon carbide substrate 10. It is out. Therefore, even when the substrate warps as in silicon carbide substrate 10, the gap between silicon carbide substrate 10 and lower electrode 3 can be reduced. In general, in film formation using a plasma CVD apparatus, the degree of vacuum is low and the silicon carbide substrate 10 is not clamped, so it is difficult to reduce the gap between the silicon carbide substrate 10 and the lower electrode 3. In contrast, in the method of manufacturing a semiconductor device according to the present embodiment, electrode surface 3a that is the substrate mounting surface of lower electrode 3 is curved in advance so as to follow the shape of warpage of silicon carbide substrate 10. The gap between silicon carbide substrate 10 and lower electrode 3 can be reduced. For this reason, a voltage can be uniformly applied to silicon carbide substrate 10. As a result, the film thickness distribution of protective insulating film 40 formed on silicon carbide substrate 10 can be made more uniform. Therefore, according to the manufacturing method of the semiconductor device according to the present embodiment, the protective insulating film 40 having a more uniform film thickness distribution can be formed.

上述のように、上記本実施の形態に係る半導体装置の製造方法では、炭化珪素基板１０が半導体基板として準備されてもよい。一般に、炭化珪素基板は反りが大きいため、炭化珪素基板１０と下部電極３との間には隙間が形成され易い。そのため、炭化珪素基板１０を用いた半導体装置の製造においては、炭化珪素基板１０と下部電極３との間の隙間を低減することが可能な本実施の形態の半導体装置の製造方法を好適に採用することができる。なお、本発明に従った半導体装置の製造方法では、準備される半導体基板は炭化珪素基板１０に限定されず、他の化合物半導体などからなる半導体基板が準備されてもよい。また、上述した半導体装置の製造方法では、膜の一例として保護絶縁膜４０を形成する場合を説明したが、図７に示したような対向配置された１組の電極（下部電極３と上部電極４）を備えるＣＶＤ装置などの成膜装置を用いて成膜される膜であれば、任意の材料からなる膜（たとえば珪素や他の導電体膜など）の成膜工程に本発明を適用してもよい。   As described above, in the method for manufacturing a semiconductor device according to the present embodiment, silicon carbide substrate 10 may be prepared as a semiconductor substrate. Generally, since a silicon carbide substrate has a large warp, a gap is easily formed between silicon carbide substrate 10 and lower electrode 3. Therefore, in the manufacture of a semiconductor device using silicon carbide substrate 10, the semiconductor device manufacturing method of the present embodiment that can reduce the gap between silicon carbide substrate 10 and lower electrode 3 is preferably employed. can do. In the method for manufacturing a semiconductor device according to the present invention, the semiconductor substrate to be prepared is not limited to the silicon carbide substrate 10, and a semiconductor substrate made of another compound semiconductor or the like may be prepared. Further, in the above-described manufacturing method of the semiconductor device, the case where the protective insulating film 40 is formed as an example of the film has been described. However, a pair of electrodes (the lower electrode 3 and the upper electrode) arranged opposite to each other as shown in FIG. 4), the present invention is applied to a film forming process of a film made of an arbitrary material (for example, silicon or other conductor film) as long as the film is formed using a film forming apparatus such as a CVD apparatus provided with 4). May be.

また、上記本実施の形態に係る半導体装置の製造方法では、炭化珪素基板１０の下部電極３に対向する主表面１０Ｂの全面が電極面３Ａに接触するように炭化珪素基板１０が載置されてもよい。これにより、炭化珪素基板１０に対して均一に電圧を印加することがより容易になる。その結果炭化珪素基板１０上に形成される保護絶縁膜４０などの膜の膜厚分布を均一化することがより容易になる。なお、本発明に従った半導体装置の製造方法では、主表面１０Ｂと電極面３Ａとの間にある程度の隙間が形成されるように炭化珪素基板１０が載置されてもよい。たとえば、炭化珪素基板１０の大きさが６インチ以上の場合には、炭化珪素基板１０の厚み方向における当該隙間の大きさが４０μｍ以下であることが好ましい。このように炭化珪素基板１０と電極面３Ａとの間に隙間が形成される場合でも、当該隙間の大きさを十分小さくしておくことにより、炭化珪素基板１０に対して均一に電圧を印加することができる。   In the method of manufacturing a semiconductor device according to the present embodiment, silicon carbide substrate 10 is placed such that the entire main surface 10B facing lower electrode 3 of silicon carbide substrate 10 is in contact with electrode surface 3A. Also good. Thereby, it becomes easier to apply a voltage uniformly to silicon carbide substrate 10. As a result, it becomes easier to make the film thickness distribution of the protective insulating film 40 and the like formed on the silicon carbide substrate 10 uniform. In the semiconductor device manufacturing method according to the present invention, silicon carbide substrate 10 may be placed such that a certain amount of gap is formed between main surface 10B and electrode surface 3A. For example, when the size of silicon carbide substrate 10 is 6 inches or more, the size of the gap in the thickness direction of silicon carbide substrate 10 is preferably 40 μm or less. Thus, even when a gap is formed between silicon carbide substrate 10 and electrode surface 3A, a voltage is uniformly applied to silicon carbide substrate 10 by sufficiently reducing the size of the gap. be able to.

（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態１に係る半導体装置の製造方法と同様に実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る半導体装置の製造方法は、保護絶縁膜形成工程（Ｓ７０）において実施の形態１に係る半導体装置の製造方法とは異なっている。 (Embodiment 2)
Next, a method for manufacturing a semiconductor device according to the second embodiment which is another embodiment of the present invention will be described. The manufacturing method of the semiconductor device according to the present embodiment is basically performed in the same manner as the manufacturing method of the semiconductor device according to the first embodiment, and has the same effects. However, the manufacturing method of the semiconductor device according to the present embodiment is different from the manufacturing method of the semiconductor device according to the first embodiment in the protective insulating film forming step (S70).

図１を参照して、まず、工程（Ｓ１０）〜（Ｓ６０）が実施されることにより、実施の形態１と同様にエピタキシャル成長層１２内に不純物領域が形成され、かつ主表面１０Ａ上にゲート絶縁膜２０およびゲート電極３０が形成された炭化珪素基板１０が準備される。なお、この段階で、炭化珪素基板１０は、図１０に示すように、ゲート電極３０などが形成された側とは反対側（裏面側）に凸形状となるような反った形状（実施の形態１における炭化珪素基板１０の反り形状とは反対側に反った形状）となっている。次に、工程（Ｓ７０）として、保護絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図１０に示すような、本実施の形態に係る成膜装置であるプラズマＣＶＤ装置２が用いられる。そして、実施の形態１と同様に工程（Ｓ７１）〜（Ｓ７３）が実施されることにより保護絶縁膜４０が形成される。   Referring to FIG. 1, first, steps (S10) to (S60) are performed to form impurity regions in epitaxial growth layer 12 as in the first embodiment, and gate insulation is performed on main surface 10A. Silicon carbide substrate 10 on which film 20 and gate electrode 30 are formed is prepared. At this stage, as shown in FIG. 10, silicon carbide substrate 10 is warped so as to be convex on the side opposite to the side on which gate electrode 30 and the like are formed (back side) (the embodiment). 1 is a shape warped on the opposite side to the warped shape of silicon carbide substrate 10 in FIG. Next, as a step (S70), a protective insulating film forming step is performed. In this step (S70), a plasma CVD apparatus 2 which is a film forming apparatus according to the present embodiment as shown in FIG. 10 is used. Then, the protective insulating film 40 is formed by performing the steps (S71) to (S73) as in the first embodiment.

本実施の形態に係る成膜装置であるプラズマＣＶＤ装置２の構成について図１０を参照して説明する。プラズマＣＶＤ装置２は、上記実施の形態１に係るプラズマＣＶＤ装置１と同様に、下部電極３と、上部電極（シャワープレート）４と、ガス供給管５と、高周波電源６と、ヒータ７と、チャンバー８とを主に備えており、これらは基本的に上記実施の形態１の場合と同様に構成されている。しかし、本実施の形態に係るプラズマＣＶＤ装置２では、電極面３Ａは、上部電極４から下部電極３に向かう向きに突出する曲面を含み、より具体的には上部電極４から下部電極３に向かう向きに突出する曲面（凹状の曲面）からなっている。これにより、上記実施の形態１の場合と同様に、電極面３Ａは、炭化珪素基板１０の形状に沿うような曲面を含む状態になっている。   A configuration of plasma CVD apparatus 2 which is a film forming apparatus according to the present embodiment will be described with reference to FIG. As with the plasma CVD apparatus 1 according to the first embodiment, the plasma CVD apparatus 2 includes a lower electrode 3, an upper electrode (shower plate) 4, a gas supply pipe 5, a high-frequency power source 6, a heater 7, A chamber 8 is mainly provided, and these are basically configured in the same manner as in the first embodiment. However, in plasma CVD apparatus 2 according to the present embodiment, electrode surface 3 </ b> A includes a curved surface that protrudes from upper electrode 4 toward lower electrode 3, and more specifically, from upper electrode 4 toward lower electrode 3. It consists of a curved surface (concave curved surface) protruding in the direction. Thereby, as in the case of the first embodiment, electrode surface 3A is in a state including a curved surface that follows the shape of silicon carbide substrate 10.

工程（Ｓ７０）の完了後、上記実施の形態１と同様に工程（Ｓ８０）〜（Ｓ９０）が実施されることにより本実施の形態に係る半導体装置の製造方法が完了する。このように、本実施の形態に係る半導体装置の製造方法では、炭化珪素基板１０の反りの形状が上記実施の形態１の場合とは逆になっているものの、上記実施の形態１と同様に電極面３Ａが炭化珪素基板１０の形状に沿うような曲面を含んでいるため、炭化珪素基板１０と下部電極３との間の隙間を低減することができる。これにより、炭化珪素基板１０に対して均一に電圧を印加することが可能となり、その結果炭化珪素基板１０上に形成される保護絶縁膜４０の膜厚分布をより均一化することができる。   After the step (S70) is completed, the steps (S80) to (S90) are performed in the same manner as in the first embodiment, thereby completing the method for manufacturing the semiconductor device according to the present embodiment. As described above, in the method for manufacturing a semiconductor device according to the present embodiment, the shape of warpage of silicon carbide substrate 10 is opposite to that in the first embodiment, but as in the first embodiment. Since electrode surface 3 </ b> A includes a curved surface that follows the shape of silicon carbide substrate 10, the gap between silicon carbide substrate 10 and lower electrode 3 can be reduced. Thereby, a voltage can be applied uniformly to silicon carbide substrate 10, and as a result, the film thickness distribution of protective insulating film 40 formed on silicon carbide substrate 10 can be made more uniform.

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time is to be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明に従った半導体装置の製造方法および成膜装置は、膜厚分布がより均一化された膜を形成することが要求される半導体装置の製造方法および成膜装置において、特に有利に適用され得る。   INDUSTRIAL APPLICABILITY The semiconductor device manufacturing method and film forming apparatus according to the present invention are particularly advantageously applied to a semiconductor device manufacturing method and film forming apparatus that are required to form a film having a more uniform film thickness distribution. obtain.

１，２ プラズマＣＶＤ装置、３ 下部電極、３ａ 電極面、４ 上部電極、５ ガス供給管、６ 高周波電源、７ ヒータ、８ チャンバー、９ ガス排出口、１０ 炭化珪素基板、１０Ａ，１０Ｂ，１１Ａ 主表面、１１ ベース基板、１２ エピタキシャル成長層、１３ ドリフト領域、１４ ボディ領域、１５ コンタクト領域、１６ ソース領域、２０ ゲート絶縁膜、３０ ゲート電極、４０ 保護絶縁膜、５０ ソース電極、６０ ドレイン電極、７０ ソース配線、８０ ドレイン配線、９０ ＭＯＳＦＥＴ、Ｐ プラズマ。   1, 2 plasma CVD apparatus, 3 lower electrode, 3a electrode surface, 4 upper electrode, 5 gas supply pipe, 6 high frequency power supply, 7 heater, 8 chamber, 9 gas outlet, 10 silicon carbide substrate, 10A, 10B, 11A main Surface, 11 base substrate, 12 epitaxial growth layer, 13 drift region, 14 body region, 15 contact region, 16 source region, 20 gate insulating film, 30 gate electrode, 40 protective insulating film, 50 source electrode, 60 drain electrode, 70 source Wiring, 80 drain wiring, 90 MOSFET, P plasma.

Claims (9)

半導体基板を準備する工程と、
第１電極の電極面上に、準備された前記半導体基板を載置する工程と、
前記第１電極に対向して配置される第２電極と、前記第１電極との間に電圧を印加することにより、前記電極面上に載置された前記半導体基板上に成膜する工程とを備え、
前記電極面は、前記半導体基板の形状に沿うような曲面を含む、半導体装置の製造方法。 Preparing a semiconductor substrate;
Placing the prepared semiconductor substrate on the electrode surface of the first electrode;
Forming a film on the semiconductor substrate placed on the electrode surface by applying a voltage between the second electrode disposed opposite to the first electrode and the first electrode; With
The method of manufacturing a semiconductor device, wherein the electrode surface includes a curved surface that follows the shape of the semiconductor substrate. 前記曲面は、前記第１電極から前記第２電極に向かう向きに突出している、請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the curved surface protrudes in a direction from the first electrode toward the second electrode. 前記曲面は、前記第２電極から前記第１電極に向かう向きに突出している、請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the curved surface protrudes in a direction from the second electrode toward the first electrode. 前記半導体基板を準備する工程では、炭化珪素からなる前記半導体基板が準備される、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein in the step of preparing the semiconductor substrate, the semiconductor substrate made of silicon carbide is prepared. 前記半導体基板を載置する工程では、前記半導体基板において前記第１電極に対向する主表面の全面が、前記電極面に接触するように前記半導体基板が載置される、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。   5. The semiconductor substrate according to claim 1, wherein in the step of placing the semiconductor substrate, the semiconductor substrate is placed such that the entire main surface of the semiconductor substrate facing the first electrode is in contact with the electrode surface. A manufacturing method of a semiconductor device given in any 1 paragraph. 半導体基板を載置するための電極面を含む第１電極と、
前記第１電極に対向して配置される第２電極とを備え、
前記第１電極と前記第２電極との間に電圧を印加することにより、前記電極面上に載置された半導体基板上に成膜することが可能に構成され、
前記電極面は、前記半導体基板の形状に沿うような曲面を含む、成膜装置。 A first electrode including an electrode surface for mounting a semiconductor substrate;
A second electrode disposed opposite to the first electrode,
By applying a voltage between the first electrode and the second electrode, it is possible to form a film on a semiconductor substrate placed on the electrode surface,
The film forming apparatus, wherein the electrode surface includes a curved surface along the shape of the semiconductor substrate. 前記曲面は、前記第１電極から前記第２電極に向かう向きに突出している、請求項６に記載の成膜装置。   The film forming apparatus according to claim 6, wherein the curved surface protrudes in a direction from the first electrode toward the second electrode. 前記曲面は、前記第２電極から前記第１電極に向かう向きに突出している、請求項６に記載の成膜装置。   The film forming apparatus according to claim 6, wherein the curved surface protrudes in a direction from the second electrode toward the first electrode. 炭化珪素からなる前記半導体基板上に成膜することが可能に構成されている、請求項６〜８のいずれか１項に記載の成膜装置。   The film-forming apparatus of any one of Claims 6-8 comprised so that film-forming is possible on the said semiconductor substrate which consists of silicon carbide.
JP2012207995A 2012-09-21 2012-09-21 Method for manufacturing semiconductor device and deposition device Pending JP2014063872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012207995A JP2014063872A (en) 2012-09-21 2012-09-21 Method for manufacturing semiconductor device and deposition device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207995A JP2014063872A (en) 2012-09-21 2012-09-21 Method for manufacturing semiconductor device and deposition device

Publications (1)

Publication Number Publication Date
JP2014063872A true JP2014063872A (en) 2014-04-10

Family

ID=50618846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207995A Pending JP2014063872A (en) 2012-09-21 2012-09-21 Method for manufacturing semiconductor device and deposition device

Country Status (1)

Country Link
JP (1) JP2014063872A (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137638A (en) * 1987-11-24 1989-05-30 Canon Inc Thin film forming apparatus
JPH06302550A (en) * 1993-04-13 1994-10-28 Hitachi Ltd Semiconductor manufacturing device
JPH09115840A (en) * 1995-10-17 1997-05-02 Hitachi Electron Eng Co Ltd Wafer tray for cvd system
JP2000269146A (en) * 1999-03-18 2000-09-29 Nippon Asm Kk Plasma cvd film forming device
JP2005286135A (en) * 2004-03-30 2005-10-13 Eudyna Devices Inc Semiconductor device and manufacturing method thereof
JP2007311823A (en) * 2007-07-25 2007-11-29 Ulvac Japan Ltd Chucking device and carrier device
JP2010232315A (en) * 2009-03-26 2010-10-14 Panasonic Corp Plasma treating apparatus
WO2010119792A1 (en) * 2009-04-15 2010-10-21 住友電気工業株式会社 Substrate, substrate provided with thin film, semiconductor device, and method for manufacturing semiconductor device
US20120037068A1 (en) * 2010-08-11 2012-02-16 Applied Materials, Inc. Composite substrates for direct heating and increased temperature uniformity
JP2012146935A (en) * 2011-01-14 2012-08-02 Sharp Corp Wafer processor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137638A (en) * 1987-11-24 1989-05-30 Canon Inc Thin film forming apparatus
JPH06302550A (en) * 1993-04-13 1994-10-28 Hitachi Ltd Semiconductor manufacturing device
JPH09115840A (en) * 1995-10-17 1997-05-02 Hitachi Electron Eng Co Ltd Wafer tray for cvd system
JP2000269146A (en) * 1999-03-18 2000-09-29 Nippon Asm Kk Plasma cvd film forming device
US20030089314A1 (en) * 1999-03-18 2003-05-15 Nobuo Matsuki Plasma CVD film-forming device
JP2005286135A (en) * 2004-03-30 2005-10-13 Eudyna Devices Inc Semiconductor device and manufacturing method thereof
JP2007311823A (en) * 2007-07-25 2007-11-29 Ulvac Japan Ltd Chucking device and carrier device
JP2010232315A (en) * 2009-03-26 2010-10-14 Panasonic Corp Plasma treating apparatus
WO2010119792A1 (en) * 2009-04-15 2010-10-21 住友電気工業株式会社 Substrate, substrate provided with thin film, semiconductor device, and method for manufacturing semiconductor device
US20120037068A1 (en) * 2010-08-11 2012-02-16 Applied Materials, Inc. Composite substrates for direct heating and increased temperature uniformity
JP2012146935A (en) * 2011-01-14 2012-08-02 Sharp Corp Wafer processor

Similar Documents

Publication Publication Date Title
CN110431661B (en) Two-step process for gap filling high aspect ratio trenches with amorphous silicon films
KR101379089B1 (en) Metal hard mask fabrication
US8877656B2 (en) Method for manufacturing silicon carbide semiconductor device
US9165768B2 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
WO2017138247A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN103688342A (en) Method for manufacturing silicon carbide semiconductor device
US8524585B2 (en) Method of manufacturing semiconductor device
JP2018113421A (en) Method for manufacturing semiconductor device
CN104878367A (en) Reaction cavity and chemical vapor deposition equipment
WO2018185850A1 (en) Manufacturing method for silicon carbide epitaxial wafer and manufacturing method for silicon carbide semiconductor device
WO2015045628A1 (en) Method for manufacturing silicon-carbide semiconductor device
JP2017055098A (en) Manufacturing method for semiconductor device and semiconductor manufacturing device for use therein
WO2018159646A1 (en) Production method for nitride semiconductor substrate, and nitride semiconductor substrate
WO2012108080A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2017199810A (en) Method of manufacturing silicon carbide epitaxial wafer, method of manufacturing silicon carbide semiconductor device, and device of manufacturing silicon carbide epitaxial wafer
WO2015045627A1 (en) Method for manufacturing silicon-carbide semiconductor device
US9953859B2 (en) SOI wafer manufacturing process and SOI wafer
JP2015207695A (en) Method of manufacturing epitaxial wafer and epitaxial wafer
JP2015119083A (en) Silicon carbide semiconductor substrate, silicon carbide semiconductor device and manufacturing methods thereof
JP2011023431A (en) Method of fabricating silicon carbide semiconductor device
JPH03173420A (en) Implantation of impurity in semiconductor inner wall
US8748276B2 (en) Method for manufacturing semiconductor device
JP2014063872A (en) Method for manufacturing semiconductor device and deposition device
JP7400389B2 (en) Silicon carbide polycrystalline film, silicon carbide polycrystalline film manufacturing method, and silicon carbide polycrystalline film forming apparatus
TWI244128B (en) Method of utilizing amorphous silicon layer to form a gate structure and its application

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705