JP2014060446A - 素子搭載用基板 - Google Patents
素子搭載用基板 Download PDFInfo
- Publication number
- JP2014060446A JP2014060446A JP2013252449A JP2013252449A JP2014060446A JP 2014060446 A JP2014060446 A JP 2014060446A JP 2013252449 A JP2013252449 A JP 2013252449A JP 2013252449 A JP2013252449 A JP 2013252449A JP 2014060446 A JP2014060446 A JP 2014060446A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- film conductor
- thick film
- element mounting
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Led Device Packages (AREA)
Abstract
【課題】厚膜導体層表面の平坦性を上げることで、耐硫化性を高めた素子搭載用基板を提供する。
【解決手段】本発明の素子搭載用基板10は、セラミックス基板1の表面に素子接続用端子である厚膜導体層2が形成された構造を有する。厚膜導体層2は、AgまたはCuを主体とする金属からなり、金属ペーストを印刷し焼成することにより形成されている。この厚膜導体層2は、表面がウェットブラスト処理により0.02μm以下の算術平均粗さRaに平坦化されている。この厚膜導体層2の上にNi/Auメッキ層3が形成され、厚膜導体層2の表面が隙間なく完全に覆われている。
【選択図】図1
【解決手段】本発明の素子搭載用基板10は、セラミックス基板1の表面に素子接続用端子である厚膜導体層2が形成された構造を有する。厚膜導体層2は、AgまたはCuを主体とする金属からなり、金属ペーストを印刷し焼成することにより形成されている。この厚膜導体層2は、表面がウェットブラスト処理により0.02μm以下の算術平均粗さRaに平坦化されている。この厚膜導体層2の上にNi/Auメッキ層3が形成され、厚膜導体層2の表面が隙間なく完全に覆われている。
【選択図】図1
Description
本発明は、素子搭載用基板に係り、特に、基板表面に形成された厚膜導体層表面の平坦性が高く、耐硫化性に優れた素子搭載用基板に関する。
近年、発光ダイオード(以下、LEDと記す。)素子の高輝度化、高効率化に伴い、携帯電話や大型液晶TV等のバックライトあるいは一般照明などに、LED素子を用いた発光装置が使われるようになっている。それに伴い、LED素子周辺の部材についてもより高性能なものが求められるようになっている。例えば、LED素子を搭載するための基板としては、樹脂材料からなるものが使用されているが、LED素子の高輝度化に伴う熱や光により劣化しやすく、例えばセラミックスのような無機材料からなる基板の使用が検討されている。
前記無機材料としては、アルミナや窒化アルミニウム等のセラミックス、およびガラスとアルミナ等のセラミックス粉末との複合物である低温同時焼成セラミックス(LTCC)が挙げられる。そして、これら無機材料から形成される基板のことを本明細書ではセラミックス基板と称す。
セラミックス基板は、樹脂基板に比べて熱や光に対する耐久性が高いことから、LED素子搭載用基板として有望である。
セラミックス基板の表面には、銀(Ag)や銅(Cu)のような導体金属を主体とするペーストを印刷し焼成してなる厚膜導体層が形成されている。そして、このような厚膜導体層のうちで特に素子との接続がなされる端子部(電極)には、ワイヤボンディング性、密着強度、および耐候性を保つために、ニッケル(Ni)メッキと金(Au)メッキの積層メッキ(Ni/Auメッキ)が施されている。このようなNi/Auメッキにより耐硫化性を付与し、厚膜導体層が空気中等の硫黄(S)分と反応して変色するのを防止している。
しかし、LED素子等を搭載するための基板においては、近年、耐硫化性が求められており、ワイヤボンディング部に必要とされる従来からのメッキ厚(Niメッキ厚3〜5μm/Auメッキ厚0.1〜0.3μm)では、JIS−C−60068−2−43に拠る硫化試験においてNi/Auメッキ部に黒色の変色が生じ、硫化試験に合格することができないという問題があった。
本発明者らの研究によれば、このようなNi/Auメッキ部の変色の原因は、表面に露出したNiメッキ層によって硫化ニッケルが生じることにあることがわかった。すなわち、Ag等の厚膜導体には粒界の空隙や表面の凹凸が存在するため、Niメッキ層を形成してもその空隙や表面の凹凸が残り、最上層のAuメッキを施しても完全にNiメッキ層を覆うことができないためAuメッキ層の下地層であるNiメッキ層が表面に露出することになる。そして、この露出したNiメッキ層と硫黄(S)分とが反応することで黒色の硫化ニッケルが発生したものと考えられる。
従来から、このような接続端子部(電極)の硫化(変色)を防止する技術として、Niメッキ層の上にシリコーン樹脂等による保護コートを施す方法や、メッキに代えてペースト印刷により厚膜Au層を形成したり、Auメッキ層を厚くしたりするなどの方法などが知られている。
しかしながら、厚膜Au層を形成したり、Auメッキ層を厚くしたりするとコストが著しく上昇するという問題があった。
また、LTCC基板上に形成された導体層の表面を処理し、メッキ性を良好にする技術として、メッキ工程の前にLTCC基板の表面に対してウェットブラスト処理を施し、導体層の表面に浮き出したガラスを除去する方法が提案されている(例えば、特許文献1参照。)。
しかしながらこの方法では、厚膜導体(Ag)の粒界の空隙や表面の凹凸をなくし、耐硫化性を高めることはできなかった。すなわち、特許文献1には、ウェットブラスト処理の条件が詳細に記載されているわけではないが、ガラス除去のためのブラスト処理は、ガラスという固い物質を短時間のブラストで破砕し除去するものであり、そのような目的のためのブラスト処理条件では、導体(Ag)粒子の隙間を埋めるとともに凹凸をなくし、導体層の表面を、通常の厚さのAuメッキ層でも完全に覆うことができる程度に平坦(平滑)にすることは困難であった。
本発明は、上記課題を解決するためになされたものであり、セラミックス基板上に形成された厚膜導体層表面の平坦性を上げることで、耐硫化性を向上させた素子搭載用基板の提供を目的とする。
本発明の素子搭載用基板は、セラミックス基板と、前記セラミックス基板の表面に形成された、銀(Ag)または銅(Cu)を主体とする金属からなる厚膜導体層と、前記厚膜導体層の上に形成され、前記セラミックス基板と接触しない前記厚膜導体層の全露出面部を覆った導電性金属のメッキ層を有し、前記厚膜導体層の表面は、0.02μm以下の算術平均粗さRaを有することを特徴とする。
前記導電性金属のメッキ層は、ニッケル(Ni)メッキ層と金(Au)メッキ層が積層されたNi−Auメッキ層であることが好ましい。
本発明によれば、セラミックス基板の表面に形成された銀(Ag)または銅(Cu)等の金属からなる厚膜導体層が、ウェットブラスト処理により平坦化(平滑化)され、厚膜導体(Ag)粒子の隙間が埋められて算術平均粗さRaが0.02μm以下に調整されているので、メッキ性が良好であり、通常の厚さのAuメッキ層でも厚膜導体表面を完全に覆うことができる。したがって、耐硫化性に優れた素子搭載用基板を得ることができる。
以下、本発明の実施形態について詳細に説明する。
図1〜図2は、それぞれ本発明の素子搭載用基板10を示す断面図である。素子搭載用基板10は、アルミナや窒化アルミニウムが主成分の焼結体からなるセラミックス基板1を有しており、一方の主面(図中上面)がLED素子のような素子(半導体素子)が搭載される搭載面1aとなっている。セラミックス基板1の形状、厚さ、大きさ等は特に制限されない。セラミックス基板1は、図1に示すように、平面状のものでもよいし、図2に示すように、基板端部に側壁1bが設けられ、キャビティ内に搭載面1aが形成された形状のものでもよい。また、セラミックス基板1を構成するガラスセラミックス組成物の焼結体の原料組成、焼結条件等については、後述する製造方法において説明する。
セラミックス基板1の搭載面1aには、LED素子等の素子と電気的に接続される接続端子(電極)である厚膜導体層2が形成されている。厚膜導体層2は、銀(Ag)または銅(Cu)を主体とする導体金属から構成されており、後述するように、導体金属のペーストをスクリーン印刷等で印刷し焼成することにより形成されている。厚膜導体層2は、図1および図2に示すように、搭載面1aと同一の高さに形成できる。これらの厚膜導体層2は、表面がウェットブラスト処理により平坦化(平滑化)されており、0.02μm以下の算術平均粗さRaを有している。また、このように表面が平坦化された厚膜導体層2の上に、ニッケル(Ni)メッキ層とその上に形成された金(Au)メッキ層との積層構造を有するNi/Auメッキ層3が形成されており、厚膜導体層2の表面が隙間なく完全に覆われている。厚膜導体層2の算術平均粗さRaが0.02μmを超える場合には、Ni/Auメッキ層3によって厚膜導体層2の表面を完全に覆うことが難しく、耐硫化性が不十分となる。厚膜導体層3の算術平均粗さRaは0.01μm以下であることがより好ましい。
セラミックス基板1の搭載面1aと反対側の主面である非搭載面1bにも、外部接続用の端子(電極)として厚膜導体層2を形成できる。このような構造では、非搭載面1bに形成された厚膜導体層2の表面も、搭載面1aに形成された厚膜導体層3と同様に、ウェットブラスト処理により平坦化することが好ましい。すなわち、非搭載面1bに形成された厚膜導体層2も、0.02μm以下の算術平均粗さRaを有するようにウェットブラスト処理により平坦化されており、その上にNi/Auメッキ層3が形成され厚膜導体層2の表面が隙間なく完全に覆われた構造とすることが好ましい。なお、図中符号4は、搭載面1aの素子接続用端子と非搭載面1bの外部接続用端子とを電気的に接続する貫通導体部を示す。
本発明の素子搭載用基板10においては、セラミックス基板1の表面に形成された銀(Ag)または銅(Cu)等の金属からなる厚膜導体層2が、ウェットブラスト処理により算術平均粗さRaが0.02μm以下に平坦化されており、その上にNi/Auメッキ層3が形成されて、厚膜導体層2の表面が隙間なく完全に覆われているので、硫化試験において変色が生じることがなく、耐硫化性に優れている。
本発明の素子搭載用基板1は、以下に示すようにして製造できる。
[グリーンシートの形成]
まず、グリーンシートを形成する。グリーンシートは、セラミック粉末と焼結助剤とを含むセラミックス組成物に、バインダー、必要に応じて可塑剤、溶剤等を添加してスラリーを調製し、これをドクターブレード法等によりシート状に成形し、乾燥させることで形成できる。
まず、グリーンシートを形成する。グリーンシートは、セラミック粉末と焼結助剤とを含むセラミックス組成物に、バインダー、必要に応じて可塑剤、溶剤等を添加してスラリーを調製し、これをドクターブレード法等によりシート状に成形し、乾燥させることで形成できる。
セラミックス粉末としては、アルミナ粉末や窒化アルミニウム粉末を使用できる。セラミックス粉末の50%粒径(D50)は0.5μm以上2μm以下であることが好ましい。セラミックス粉末のD50が0.5μm未満の場合には、セラミックス粉末が凝集しやすく、取り扱いが困難となるばかりでなく、均一に分散させることが困難となる。一方、D50が2μmを超える場合には、焼結不足が発生するおそれがある。なお、本明細書において、粒径はレーザ回折・散乱法による粒径測定装置により得られるものである。
焼結助剤としては、従来からセラミックス基板の製造に用いられるものを使用できる。例えば、SiO2とアルカリ土類金属酸化物の混合物、希土類元素酸化物(特に、Y2O3を主要成分とするY2O3系助剤)を好適に使用できる。焼結助剤のD50は、0.5μm以上4μm以下であることが好ましい。
このようなセラミックス粉末と焼結助剤とを、例えばセラミックス粉末が80質量%以上99質量%以下、焼結助剤が1質量%以上20質量%以下となるように配合し混合することによりセラミックス組成物を得ることができ、このセラミックス組成物に、バインダー、必要に応じて可塑剤、溶剤等を添加することによりスラリーを得ることができる。
バインダーとしては、例えばポリビニルブチラール、アクリル樹脂等を好適に使用できる。可塑剤としては、例えばフタル酸ジブチル、フタル酸ジオクチル、フタル酸ブチルベンジル等を使用できる。また、溶剤としては、トルエン、キシレン、ブタノール等の芳香族系またはアルコール系の有機溶剤を使用できる。さらに、分散剤やレベリング剤を併用することもできる。
こうして形成されたグリーンシートを、打抜き型あるいはパンチングマシーンを使用して所定の寸法角に切断し、同時に所定位置に層間接続用のビアホールを打抜き形成できる。
[グリーンシートの焼成]
未焼成のグリーンシートを、500℃以上600℃以下の温度で加熱することにより、グリーンシートに含まれる樹脂等のバインダーを分解・除去する脱脂を行う。未焼成のグリーンシートを積層する場合には、位置合わせしつつ複数枚重ねて加熱および加圧して一体化した後、上記した脱脂を行う。その後、さらに1100〜2200℃程度の温度で加熱し、グリーンシートを構成するセラミックス組成物を焼成し、セラミックス基板とする。
未焼成のグリーンシートを、500℃以上600℃以下の温度で加熱することにより、グリーンシートに含まれる樹脂等のバインダーを分解・除去する脱脂を行う。未焼成のグリーンシートを積層する場合には、位置合わせしつつ複数枚重ねて加熱および加圧して一体化した後、上記した脱脂を行う。その後、さらに1100〜2200℃程度の温度で加熱し、グリーンシートを構成するセラミックス組成物を焼成し、セラミックス基板とする。
[金属ペーストの印刷]
このセラミックス基板の表面に、導体金属のペーストをスクリーン印刷等の方法で印刷することにより、未焼成の導体パターンを形成する。また、前記した層間接続用のビアホール内に導体金属のペーストを充填することによって、未焼成の層間接続部を形成する。導体金属のペーストとしては、例えば銀(Ag)または銅(Cu)を主成分とする金属粉末に、エチルセルロース等のビヒクル、必要に応じて溶剤等を添加してペースト状としたものを用いる。金属粉末としては、銀(Ag)粉末、銀とパラジウムとの混合粉末、銀と白金との混合粉末等が好ましく用いられる。なお、本発明においては、導体金属とセラミックス基板との接着力を十分に確保するために、少量のガラスフリットを配合した金属ペーストを使用してもよい。
このセラミックス基板の表面に、導体金属のペーストをスクリーン印刷等の方法で印刷することにより、未焼成の導体パターンを形成する。また、前記した層間接続用のビアホール内に導体金属のペーストを充填することによって、未焼成の層間接続部を形成する。導体金属のペーストとしては、例えば銀(Ag)または銅(Cu)を主成分とする金属粉末に、エチルセルロース等のビヒクル、必要に応じて溶剤等を添加してペースト状としたものを用いる。金属粉末としては、銀(Ag)粉末、銀とパラジウムとの混合粉末、銀と白金との混合粉末等が好ましく用いられる。なお、本発明においては、導体金属とセラミックス基板との接着力を十分に確保するために、少量のガラスフリットを配合した金属ペーストを使用してもよい。
[金属ペーストの焼成(再焼成)]
金属ペーストを印刷後、500〜1000℃での焼成により、セラミックス基板内部(ビアホール)および表面(表裏面)に形成された金属ペーストが焼成され、銀(Ag)または銅(Cu)を主体とする金属からなる厚膜導体層が形成される。
金属ペーストを印刷後、500〜1000℃での焼成により、セラミックス基板内部(ビアホール)および表面(表裏面)に形成された金属ペーストが焼成され、銀(Ag)または銅(Cu)を主体とする金属からなる厚膜導体層が形成される。
[ウェット(湿式)ブラスト処理]
セラミックス基板の表面に形成された厚膜導体層に対して、ウェットブラスト処理を行う。すなわち、研磨材(ブラスト粉末)を液体媒体(例えば水)と混合してなるブラスト液を、高圧で厚膜導体層に噴射する(吹き付ける)。このウェットブラスト処理により、導体粒子の隙間を埋め、厚膜導体層の表面を平坦化(平滑化)する。研磨材の粒径やブラスト液の噴射速度(圧力)、処理時間等を調整することで、処理後の厚膜導体層の算術平均粗さRaを0.02μm以下にできる。
セラミックス基板の表面に形成された厚膜導体層に対して、ウェットブラスト処理を行う。すなわち、研磨材(ブラスト粉末)を液体媒体(例えば水)と混合してなるブラスト液を、高圧で厚膜導体層に噴射する(吹き付ける)。このウェットブラスト処理により、導体粒子の隙間を埋め、厚膜導体層の表面を平坦化(平滑化)する。研磨材の粒径やブラスト液の噴射速度(圧力)、処理時間等を調整することで、処理後の厚膜導体層の算術平均粗さRaを0.02μm以下にできる。
研磨材としては、例えばアルミナまたはジルコニア等のセラミック粉末を使用できる。ブラストの効率を上げるため、アルミナ粉末の破砕粉の使用が好ましい。研磨材の粒径は、25〜150μmの範囲とすることが好ましい。研磨材の粒径が25μm未満では、セラミックス基板の切断用溝等に研磨材が入り込んでしまい、異物となって素子の搭載を阻害するおそれがある。一方、研磨材の粒径が150μmを超える場合には、素子の搭載部であるキャビティ壁面付近の厚膜導体層を効率よくブラストすることができない。研磨材の50%粒径(D50)は80〜100μmの範囲が好ましい。より好ましいD50は90μmである。
研磨材(ブラスト粉末)と液体媒体(例えば水)との混合比率は、研磨材がブラスト液全体の20〜60体積%とする。研磨材の混合比率が20体積%未満では、ウェットブラストの効率が著しく低くなり、厚膜導体層の表面を十分に平坦化することが困難となる。一方、研磨材の比率が60体積%を超えると、ブラスト液の粘度が高くなりすぎてかえってブラスト効率が低下する。最も好ましい混合比率は、研磨材が40体積%、水が60体積%の比率である。
また、このような比率で混合されたブラスト液を噴射する圧力は、1.2〜1.8kg/cm2とすることが好ましい。ブラスト液の噴射圧力が1.2kg/cm2未満では、厚膜導体層の表面に浮き出したガラスの除去には効果が認められるが、厚膜導体層の算術平均粗さRaが0.02μm以下になるような十分な平坦化することが困難となる。したがって、良好な耐硫化性を付与することも困難となる。ブラスト液の噴射圧力が1.8kg/cm2を超えると、厚膜導体層の表面にブラスト材であるアルミナ粉末が付着してしまい、表面を平坦化する効果が小さくなる。
ウェットブラスト工程では、ベルトコンベアで連続的に搬送されるセラミックス基板の厚膜導体層に向けて、搬送面より5cm程度上に配置された噴射口からブラスト液を噴射する方法を採ることができる。コンベアの搬送速度は1〜1.5m/分とすることが好ましい。搬送速度が1m/分未満では、厚膜導体層にブラスト材であるアルミナ粉末が付着してしまい、表面を平坦化する効果が小さい。搬送速度が1.5m/分を超えると、ブラストの効果が小さく、硫化防止に十分な平坦化が困難となる。
[メッキ工程]
ウェットブラスト処理により、算術平均粗さRaが0.02μm以下に平坦化された厚膜導体層の上に、Niメッキを行った後Auメッキを行い、Ni/Auメッキ層を形成する。Niメッキは、例えばスルファミン酸ニッケル浴を使用して電界メッキによって5〜10μmの厚みに形成される。金メッキは、例えばシアン化金カリウム浴を使用して電界メッキによって0.2〜0.5μmの厚みに形成できる。
ウェットブラスト処理により、算術平均粗さRaが0.02μm以下に平坦化された厚膜導体層の上に、Niメッキを行った後Auメッキを行い、Ni/Auメッキ層を形成する。Niメッキは、例えばスルファミン酸ニッケル浴を使用して電界メッキによって5〜10μmの厚みに形成される。金メッキは、例えばシアン化金カリウム浴を使用して電界メッキによって0.2〜0.5μmの厚みに形成できる。
前工程で下層の厚膜導体層にウェットブラスト処理が施され、導体(例えばAg)粒子の隙間が埋められ凹凸が均されて、算術平均粗さRaが0.02μm以下に平坦化されているので、前記した厚さのNi/Auメッキ層により厚膜導体層の上を完全に覆うことができる。したがって、Niメッキ層が露出することがなく、耐硫化性に優れており、Ni/Auメッキ層の上にシリコーン樹脂等の保護コートを被覆しなくても、JIS−C−60068−2−43に準拠する硫化試験において、Auメッキ膜表面に硫化ニッケルの析出による黒色欠点のないAuメッキ膜を得ることができる。
以下に、本発明の実施例を説明する。なお本発明はこれら実施例に限定されるものではない。以下に説明する方法で、図1に示す構造の素子搭載用基板10を作製する。
まず、素子搭載用基板10を作製するための本体用グリーンシートを作製する。本体用グリーンシートは、アルミナ粉末(昭和電工社製、商品名:AL−45H)が96質量%、焼結助剤(タルク粉末でSiO2:65.8質量%、MgO:34.2質量%を含有する)が4質量%となるように配合し、混合することによりセラミックス組成物を製造する。このセラミックス組成物50gに、有機溶剤(トルエン、キシレン、2−プロパノール、2−ブタノールを質量比4:2:2:1で混合したもの)15g、可塑剤(フタル酸ジ−2−エチルヘキシル)2.5g、バインダーとしてのポリビニルブチラール(デンカ社製、商品名:PVK#3000K)5g、さらに分散剤(ビックケミー社製、商品名:BYK180)を配合し、混合してスラリーを調製する。
このスラリーをPETフィルム上にドクターブレード法により塗布し、乾燥させ、焼成後の厚さが1mmとなる本体用グリーンシートを製造する。その後、貫通導体に相当する部分に孔空け機を用いて直径0.3mmの貫通孔を形成する。
この本体用グリーンシートを、550℃で5時間保持して脱脂を行い、さらに1500℃で60分間保持して焼成を行ってアルミナ製のセラミックス基板を製造する。
一方、導電性粉末(大研化学工業社製、商品名:S400−2)に、ビヒクルとしてのエチルセルロースを質量比90:10の割合で配合し、固形分が87質量%となるように溶剤としてのαテレピネオールに分散後、磁器乳鉢中で1時間混練を行い、さらに三本ロールにて3回分散を行って金属ペーストを製造する。
上記セラミックス基板の表面および貫通孔にスクリーン印刷法により金属ペーストを充填して未焼成貫通導体ペースト層を形成するとともに、未焼成厚膜導体層を形成して、厚膜導体層付きセラミックス基板を得る。
この厚膜導体層付きセラミックス基板を870℃で30分間保持して焼成を行って試験用素子搭載用基板10を製造する。
素子搭載用基板10における2に相当する厚膜導体層に以下の条件でウェットブラスト処理を施す。
研磨材(ブラスト粉末)と液体媒体(水)との混合比率は、研磨材がブラスト液全体の40体積%である。さらにこのような比率のブラスト液を噴射する圧力は、1.5kg/cm2とし、ベルトコンベアで連続的に搬送させながら厚膜導体層に向けて、搬送面より5cm上に配置された噴射口からブラスト液を噴射することにより厚膜導体層の算術平均粗さRaが0.01μmの厚膜導体表面を得る。なお、ベルトコンベアの搬送速度は1.2m/分とする。
厚膜導体表面にスルファミン酸ニッケル浴での電界メッキによって7μmのNiメッキ膜を形成し、その表面にシアン化金カリウム浴での電界メッキによって0.3μmの厚みのAuメッキ膜を形成する。こうして得られる素子搭載用基板10をJIS−C−60068−2−43に準拠する硫化試験において100時間暴露させると、Auメッキ膜表面に硫化ニッケルの析出による黒色欠点のないAuメッキ膜を得ることができる。
以上、本発明の実施の形態について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは明らかである。
1…セラミックス基板
2…厚膜導体層
3…Ni/Auメッキ層
4…貫通導体部
10…素子搭載用基板
2…厚膜導体層
3…Ni/Auメッキ層
4…貫通導体部
10…素子搭載用基板
Claims (7)
- セラミックス基板と、
前記セラミックス基板の表面に形成された、銀(Ag)または銅(Cu)を主体とする金属からなる厚膜導体層と、
前記厚膜導体層の上に形成され、前記セラミックス基板と接触しない前記厚膜導体層の全露出面部を覆った導電性金属のメッキ層を有し、
前記厚膜導体層の表面は、0.02μm以下の算術平均粗さRaを有することを特徴とする素子搭載用基板。 - 前記厚膜導体層は、ウェットブラスト処理により表面が平坦化されている請求項1記載の素子搭載用基板。
- 前記厚膜導体層の表面は、0.01μm以下の算術平均粗さRaを有する請求項1または2記載の素子搭載用基板。
- 前記厚膜導体層は、前記セラミックス基板において素子が搭載される搭載面および、前記搭載面の反対側の主面である非搭載面に有する請求項1〜3いずれか1項に記載の素子搭載用基板。
- 前記セラミックス基板がアルミナまたは窒化アルミニウムを主成分として含有する請求項1〜4いずれか1項に記載の素子搭載用基板。
- 前記導電性金属のメッキ層は、ニッケル(Ni)−金(Au)メッキ層である請求項1〜5いずれか1項に記載の素子搭載用基板。
- 前記ニッケル(Ni)−金(Au)メッキ層は、Niメッキが5〜10μmの厚さであり、Auメッキが0.2〜0.5μmの厚さである、請求項6に記載の素子搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013252449A JP2014060446A (ja) | 2013-12-05 | 2013-12-05 | 素子搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013252449A JP2014060446A (ja) | 2013-12-05 | 2013-12-05 | 素子搭載用基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010203104A Division JP5464107B2 (ja) | 2010-01-29 | 2010-09-10 | 素子搭載用基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014060446A true JP2014060446A (ja) | 2014-04-03 |
Family
ID=50616585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013252449A Withdrawn JP2014060446A (ja) | 2013-12-05 | 2013-12-05 | 素子搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014060446A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100877A (ja) * | 2000-09-21 | 2002-04-05 | Tdk Corp | セラミック多層基板の表面電極構造及び表面電極の製造方法 |
JP2004260220A (ja) * | 2004-06-14 | 2004-09-16 | Ibiden Co Ltd | セラミックス基板及びセラミックス基板の粗化面への薄膜形成方法 |
JP2005294526A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | 低温焼成セラミック基板の製造方法 |
JP2009231440A (ja) * | 2008-03-21 | 2009-10-08 | Nippon Carbide Ind Co Inc | 発光素子搭載用配線基板及び発光装置 |
-
2013
- 2013-12-05 JP JP2013252449A patent/JP2014060446A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100877A (ja) * | 2000-09-21 | 2002-04-05 | Tdk Corp | セラミック多層基板の表面電極構造及び表面電極の製造方法 |
JP2005294526A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | 低温焼成セラミック基板の製造方法 |
JP2004260220A (ja) * | 2004-06-14 | 2004-09-16 | Ibiden Co Ltd | セラミックス基板及びセラミックス基板の粗化面への薄膜形成方法 |
JP2009231440A (ja) * | 2008-03-21 | 2009-10-08 | Nippon Carbide Ind Co Inc | 発光素子搭載用配線基板及び発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9504166B2 (en) | Process for producing substrate for mounting element | |
JP5140275B2 (ja) | 発光素子搭載用セラミックス基板およびその製造方法 | |
US7736544B2 (en) | Electrically conductive composition for via-holes | |
CN1755849A (zh) | 陶瓷电子零件及其制造方法 | |
JP5464107B2 (ja) | 素子搭載用基板の製造方法 | |
KR101050665B1 (ko) | 정전기 대책 부품의 제조 방법 | |
JPWO2011102040A1 (ja) | 素子搭載用基板およびその製造方法 | |
JP2014041851A (ja) | 連結基板およびその製造方法、並びに素子基板、発光装置 | |
JP5716417B2 (ja) | 素子搭載用基板の製造方法 | |
JP5857956B2 (ja) | 素子搭載用基板およびその製造方法 | |
JP4683743B2 (ja) | 配線基板の製造方法 | |
WO2012132762A1 (ja) | ガラスセラミック基板およびその製造方法 | |
JP2014060446A (ja) | 素子搭載用基板 | |
JP2013139061A (ja) | 基板支持用治具及びこれを用いたブラスト処理方法 | |
JP2016063079A (ja) | 抵抗素子およびその製造方法 | |
JP4089902B2 (ja) | 低温焼成セラミック基板の製造方法 | |
US8241449B2 (en) | Method for producing ceramic body | |
JP5446696B2 (ja) | セラミック基板の製造方法およびセラミック基板 | |
JP4671511B2 (ja) | 配線基板の製造方法 | |
JP2013182907A (ja) | セラミックス連結基板 | |
JP2013135140A (ja) | グリーンシートとセラミック多層基板およびセラミック多層基板の製造方法 | |
JP5517840B2 (ja) | グリーンシート積層体の製造方法および絶縁基板の製造方法 | |
WO2017154339A1 (ja) | 接続基板の製造方法 | |
JP2008270725A (ja) | 多数個取り配線基板 | |
JP2008091654A (ja) | セラミック基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20141106 |