JP2014029437A - 表示装置、駆動回路、駆動方法、および電子機器 - Google Patents

Abstract

【課題】画質の低下を抑えることができる表示装置を得る。
【解決手段】複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを備える。複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている。
【選択図】図３

Description

本開示は、電流駆動型の表示素子を有する表示装置、そのような表示装置に用いられる駆動回路、およびそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子であり、光源（バックライト）が必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

これらの表示装置では、画素がマトリックス状に配置された表示部の周辺に、表示部を駆動する様々な回路が形成される。具体的には、表示部の周辺には、例えば、画素に画素信号を供給するソースドライバ回路、画素信号を供給する画素ラインを選択する書込走査回路、画素に電源を供給する電源供給走査回路などが形成される（例えば、特許文献１〜４など）。

ところで、表示装置では、主にデザインの観点から、表示部の周辺のいわゆる額縁領域を狭めることが望まれている。例えば、特許文献５には、水平方向に隣り合う２つの画素が１本の画素信号線（データ線）を共有するように構成することにより、ソースドライバの回路規模を小さくし、狭い額縁領域の実現を図る表示装置が提案されている。

特開２０１０−２７９６号公報 特開２０１０−２８１９９３号公報 特開２００９−２５２２６９号公報 特開２００５−２２８４５９号公報 特開２００９−２０４６６４号公報

ところで、一般に、表示装置では画質を高めることが望まれており、上述したように額縁領域を狭める場合でも、画質の低下を抑えることが期待されている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、画質の低下を抑えることができる表示装置、駆動回路、駆動方法、および電子機器を提供することにある。

本開示の表示装置は、複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを備えている。複数の画素のうちの、第１の方向に交差する第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている。

本開示の駆動回路は、駆動部を備えている。この駆動部は、複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを有し、複数の画素のうちの、第１の方向に交差する第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続された表示部を駆動するものである。上記駆動部は、交互に供給される第１のフレーム画像および第２のフレーム画像のうちの第１のフレーム画像に基づいて、複数の画素のうちの、複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、第２のフレーム画像に基づいて、複数の画素のうちの、複数の第２の系列の走査線に接続された複数の第２の画素に対して書込駆動を順次行う第２の駆動を行うものである。

本開示の駆動方法は、複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを有し、複数の画素のうちの、第１の方向に交差する第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続された表示部に対して、交互に供給される第１のフレーム画像および第２のフレーム画像のうちの第１のフレーム画像に基づいて、複数の画素のうちの、複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、第２のフレーム画像に基づいて、複数の画素のうちの、複数の第２の系列の走査線に接続された複数の第２の画素に対して書込駆動を順次行う第２の駆動を行うものである。

本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。

本開示の表示装置、駆動回路、駆動方法、および電子機器では、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線により伝えられた走査信号により、複数の画素が駆動される。この複数の画素のうちの、第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている。

本開示の表示装置、駆動回路、駆動方法、および電子機器によれば、第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続されるようにしたので、画質の低下を抑えることができる。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 図１に示した画素の一構成例を表す回路図である。 図１に示した画素の接続例を表す回路図である。 図１に示した表示装置の一動作例を表すタイミング波形図である。 図１に示した画素の一動作例を表すタイミング波形図である。 図１に示した画素の他の動作例を表すタイミング波形図である。 図１に示した画素の一動作例を表す説明図である。 図１に示した画素の他の動作例を表す説明図である。 比較例に係る画素の接続例を表す回路図である。 図８に示した画素の一動作例を表す説明図である。 図８に示した画素の他の動作例を表す説明図である。 実施の形態の変形例に係る表示装置の一動作例を表すタイミング波形図である。 図１０に示した画素の一動作例を表す説明図である。 図１０に示した画素の他の動作例を表す説明図である。 実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る駆動回路は、本実施の形態により具現化されるので、併せて説明する。この表示装置１は、表示部１０および駆動部２０を備えている。

表示部１０は、複数の画素１１がマトリックス状に配置されたものである。また、表示部１０は、行方向に延伸する複数の走査線ＷＳＬ１，ＷＳＬ２および複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。これらの走査線ＷＳＬ１，ＷＳＬ２、電源線ＰＬ、およびデータ線ＤＴＬの一端は、駆動部２０に接続されている。上記した各画素１１は、走査線ＷＳＬ１，ＷＳＬ２とデータ線ＤＴＬとの交差部に配置されている。以下、走査線ＷＳＬ１，ＷＳＬ２のいずれか一方を表すものとして、走査線ＷＳＬを適宜用いることとする。

図２は、画素１１の回路構成の一例を表すものである。画素１１は、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、有機ＥＬ素子ＯＬＥＤと、容量素子Ｃｓとを備えている。すなわち、この例では、画素１１は、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および１つの容量素子Ｃｓを用いて構成される、いわゆる「２Ｔｒ１Ｃ」の構成を有するものである。

書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および有機ＥＬ素子ＯＬＥＤのアノードに接続されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。

容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲート等に接続され、他端は駆動トランジスタＤＲＴｒのソース等に接続されている。有機ＥＬ素子ＯＬＥＤは、各画素１１に対応する色（赤色、緑色、青色）の光を射出する発光素子であり、アノードが駆動トランジスタＤＲＴｒのソースおよび容量素子Ｃｓの他端に接続され、カソードには、駆動部２０によりカソード電圧Ｖcathが供給されている。

図３は、表示部１０における画素１１の接続を表すものである。表示部１０では、行方向（水平方向）に隣り合う画素１１が、１本のデータ線ＤＴＬに接続されている。これにより、表示装置１では、データ線ＤＴＬの本数を削減することができるため、駆動部２０のデータ線駆動部２５（後述）の回路規模を小さくすることができ、額縁領域を狭めることができる。また、表示部１０では、行方向に隣り合う画素１１のうちの一方が走査線ＷＳＬ１に接続されるとともに、他方が走査線ＷＳＬ２に接続されている。また、表示部１０では、列方向（垂直方向）に隣り合う画素１１のうちの一方が走査線ＷＳＬ１に接続されるとともに、他方が走査線ＷＳＬ２に接続されている。

駆動部２０は、外部から供給される映像信号Ｓdispおよび同期信号Ｓsyncに基づいて、表示部１０を駆動するものである。この駆動部２０は、図１に示したように、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２４と、データ線駆動部２５とを備えている。

映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２４およびデータ線駆動部２５に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。

走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬ１に対して走査信号ＷＳ１を順次印加するとともに、複数の走査線ＷＳＬ２に対して走査信号ＷＳ２を順次印加することにより、行ごとに画素１１を順次選択するものである。

電源線駆動部２４は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、行ごとに画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流Ｉdsを流して有機ＥＬ素子ＯＬＥＤを発光させるための電圧である。

データ線駆動部２５は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各画素１１の発光輝度を指示する画素電圧Ｖsigを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

ここで、走査線ＷＳＬ１，ＷＳＬ２は、本開示における「第１系列の走査線」および「第２系列の走査線」の一具体例にそれぞれ対応する。データ線ＤＴＬは、本開示における「画素信号線」の一具体例に対応する。有機ＥＬ素子ＯＬＥＤは、本開示における「表示素子」の一具体例に対応する。駆動トランジスタＤＲＴｒは、本開示における「第１のトランジスタ」の一具体例に対応する。書込トランジスタＷＳＴｒは、本開示における「第２のトランジスタ」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２４、およびデータ線駆動部２５に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬ１に対して走査信号ＷＳ１を順次印加するとともに、複数の走査線ＷＳＬ２に対して走査信号ＷＳ２を順次印加することにより、行ごとに画素１１を順次選択する。電源線駆動部２４は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、行ごとに画素１１の発光動作および消光動作の制御を行う。データ線駆動部２５は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各画素１１の発光輝度に対応する画素電圧Ｖsigを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳ１，ＷＳ２、電源信号ＤＳ、および信号Ｓigに基づいて、表示を行う。

（詳細動作）
図４は、表示装置１の一動作例を表すものであり、（Ａ）は走査信号ＷＳ１の波形を示し、（Ｂ）は走査信号ＷＳ２の波形を示し、（Ｃ）は電源信号ＤＳの波形を示し、（Ｄ）は信号Ｓigの波形を示す。この例では、表示部１０はＮライン分の画素１１を有するものとし、図４（Ａ）〜（Ｃ）はそれぞれのラインについての波形を示している。なお、この図では、説明の便宜上を、垂直ブランキング期間を省略している。

表示装置１は、タイミングｔ１１〜ｔ１２の期間（１フレーム期間（１Ｆ））において、奇数番目のフレーム画像Ｆ（２ｎ−１）に基づく表示動作を行い、続くタイミングｔ１２〜ｔ１３の期間（１フレーム期間（１Ｆ））において、フレーム画像Ｆ（２ｎ−１）に続く偶数番目のフレーム画像Ｆ（２ｎ）に基づく表示動作を行う。

具体的には、タイミングｔ１１〜ｔ１２の期間において、走査駆動部２３は、１水平期間（１Ｈ）ごとに、パルスＳＰ１を各走査線ＷＳＬ１に対して順次供給するとともに（図４（Ａ））、パルスＳＰ２を各走査線ＷＳＬ２に対して順次供給する（図４（Ｂ））。電源線駆動部２４は、走査信号ＷＳ１，ＷＳ２におけるパルスＳＰ１，ＳＰ２に同期する電源信号ＤＳを、各電源線ＰＬに順次供給する（図４（Ｃ））。そして、データ線駆動部２５は、走査信号ＷＳ１におけるパルスＳＰ１に同期して、フレーム画像Ｆ（２ｎ−１）に基づく画素電圧Ｖsigをデータ線ＤＴＬに供給する（図４（Ｄ））。

次に、タイミングｔ１２〜ｔ１３の期間において、走査駆動部２３は、１水平期間（１Ｈ）ごとに、パルスＳＰ２を各走査線ＷＳＬ１に対して順次供給するとともに（図４（Ａ））、パルスＳＰ１を各走査線ＷＳＬ２に対して順次供給する（図４（Ｂ））。電源線駆動部２４は、走査信号ＷＳ１，ＷＳ２におけるパルスＳＰ１，ＳＰ２に同期する電源信号ＤＳを、各電源線ＰＬに順次供給する（図４（Ｃ））。そして、データ線駆動部２５は、走査信号ＷＳ２におけるパルスＳＰ１に同期して、フレーム画像Ｆ（２ｎ）に基づく画素電圧Ｖsigをデータ線ＤＴＬに供給する（図４（Ｄ））。

このパルスＳＰ１が供給された画素１１では、後述するように、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるための補正（Ｖth補正およびμ（移動度）補正）が行われるとともに、画素電圧Ｖsigの書込みが行われる。一方、パルスＳＰ２が供給された画素１１では、このうちのＶth補正が行われ、画素電圧Ｖsigの書込みは行われない。

すなわち、タイミングｔ１１〜ｔ１２の期間では、走査線ＷＳＬ１に接続された画素１１がフレーム画像Ｆ（２ｎ−１）に基づく表示を行い、タイミングｔ１２〜ｔ１３の期間では、走査線ＷＳＬ２に接続された画素１１がフレーム画像Ｆ（２ｎ）に基づく表示を行う。

そして、これ以降、表示装置１は、タイミングｔ１１〜ｔ１３の期間における動作を繰り返し行う。

図５は、パルスＳＰ１が供給された画素１１における動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図５（Ｂ）〜（Ｅ）では、同じ電圧軸を用いて各波形を示している。なお、電源信号ＷＳ（図５（Ａ））は、その画素１１が走査線ＷＳＬ１に接続されている場合には走査信号ＷＳ１に対応し、その画素１１が走査線ＷＳＬ２に接続されている場合には走査信号ＷＳ２に対応するものである。

駆動部２０は、１水平期間（１Ｈ）内において、画素１１の初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行い（Ｖth補正期間Ｐ２）、画素１１に対して画素電圧Ｖsigの書込みを行うとともに、上述したＶth補正とは異なるμ（移動度）補正を行う（書込・μ補正期間Ｐ３）。そして、その後に、画素１１の有機ＥＬ素子ＯＬＥＤが、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ４）。以下に、その詳細を説明する。

まず、電源線駆動部２４は、初期化期間Ｐ１に先立つタイミングｔ１において、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図５（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、電圧Ｖiniに設定される（図５（Ｅ））。

次に、駆動部２０は、タイミングｔ２〜ｔ３の期間（初期化期間Ｐ１）において、画素１１を初期化する。具体的には、タイミングｔ２において、データ線駆動部２５が、信号Ｓigを電圧Ｖofsに設定し（図５（Ｃ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図５（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖofsに設定される（図５（Ｄ））。このようにして、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧（Ｖofs−Ｖini）に設定され、画素１１が初期化される。

次に、駆動部２０は、タイミングｔ３〜ｔ４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。具体的には、電源線駆動部２４が、タイミングｔ３において、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図５（Ｂ））。これにより、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れ、ソース電圧Ｖｓが上昇する（図５（Ｅ））。その際、ソース電圧Ｖｓは有機ＥＬ素子ＯＬＥＤのカソードの電圧Ｖcathよりも低いため、有機ＥＬ素子ＯＬＥＤは逆バイアス状態を維持し、有機ＥＬ素子ＯＬＥＤには電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かって収束していく。言い換えれば、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ように収束していく。

次に、走査線駆動部２３は、タイミングｔ４において、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図５（Ａ））。これにより、書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部２５は、タイミングｔ５において、信号Ｓigを画素電圧Ｖsigに設定する（図５（Ｃ））。

次に、駆動部２０は、タイミングｔ６〜ｔ７の期間（書込・μ補正期間Ｐ３）において、画素１１に対して画素電圧Ｖsigの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ６において、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図５（Ａ））。これにより、書込トランジスタＷＳＴｒはオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが、電圧Ｖofsから画素電圧Ｖsigに上昇する（図５（Ｄ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇する（図５（Ｅ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ補正）、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsigに応じた電圧Ｖemiに設定される。

次に、駆動部２０は、タイミングｔ７以降の期間（発光期間Ｐ４）において、画素１１を発光させる。具体的には、タイミングｔ７において、走査線駆動部２３は、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図５（Ａ））。これにより、書込トランジスタＷＳＴｒがオフ状態になり、駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖemi）は維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図５（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図５（Ｄ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、有機ＥＬ素子ＯＬＥＤのアノード・カソード間に電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。すなわち、有機ＥＬ素子ＯＬＥＤの素子ばらつきに応じた分だけソース電圧Ｖｓが上昇し、有機ＥＬ素子ＯＬＥＤが発光する。

ここで、初期化期間Ｐ１およびＶth補正期間Ｐ２における駆動は、本開示における「リセット駆動」の一具体例に対応する。電圧Ｖofsは、本開示における「第１の電圧」の一具体例に対応する。電圧Ｖiniは、本開示における「第２の電圧」の一具体例に対応する。電圧Ｖccpは、本開示における「第４の電圧」の一具体例に対応する。

図６は、パルスＳＰ２が供給された画素１１における動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。

駆動部２０は、パルスＳＰ２が供給された画素１１に対しては、１水平期間（１Ｈ）内において、画素１１の初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行う（Ｖth補正期間Ｐ２）。すなわち、駆動部２０は、初期化期間Ｐ１およびＶth補正期間Ｐ２では、パルスＳＰ２が供給された画素１１に対して、パルスＳＰ１が供給された画素１１と同様の駆動を行うが、その後の画素電圧Ｖsigの書込み等は行わない。これにより、パルスＳＰ２が供給された画素１１では、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと同程度（Ｖgs＝Ｖth）に設定され、有機ＥＬ素子ＯＬＥＤには電流は流れない。すなわち、パルスＳＰ２が供給された画素１１は黒を表示する。

このようにして、表示装置１では、パルスＳＰ１が供給された画素１１は画素電圧Ｖsigに応じた表示を行い、パルスＳＰ２が供給された画素１１は黒表示を行う。

表示部１０では、図３に示したように、行方向（水平方向）に隣り合う画素１１のうちの一方を走査線ＷＳＬ１に接続するとともに、他方を走査線ＷＳＬ２に接続している。これにより、あるデータ線ＤＴＬに接続された行方向に隣り合う２つの画素１１のうちの一方は図５に示した動作を行い、他方は図６に示した動作を行う。すなわち、駆動部２０は、１フレーム期間において、これらの２つの画素１１のうちの一方にのみ画素電圧Ｖsigの書込みを行う。これにより、画素電圧Ｖsigの書込みを行うための時間をより確保することができるため、画質が低下するおそれを低減することができる。すなわち、例えば、１フレーム期間において、これらの２つの画素１１の両方に対して時分割的に画素電圧Ｖsigの書込みを行う場合には、画素電圧Ｖsigの書込みを行うための時間が短くなるため、画素電圧Ｖsigの書込みが不十分になり、画質が低下するおそれがある。特に、表示部１０として高精細な表示パネルを用いた場合には、１フレーム期間（例えば１６．６［msec］＝１／６０［Hz］）に多くのラインを駆動する必要があるため、１水平期間（１Ｈ）に割り当てられる時間が短くなり、画素電圧Ｖsigの書込みが不十分になり、画質が低下するおそれがある。一方、本実施の形態に係る表示装置１では、１フレーム期間において、これらの２つの画素１１のうちの一方にのみ画素電圧Ｖsigの書込みを行うようにしたので、画質が低下するおそれを低減することができる。

図７Ａは、フレーム画像Ｆ（２ｎ−１）を表示する際の各画素１１の動作を表すものであり、図７Ｂは、フレーム画像Ｆ（２ｎ）を表示する際の各画素１１の動作を表すものである。図７Ａ、７Ｂにおいて、網掛けで表された画素１１は、画素電圧Ｖsigに応じた表示を行う画素１１を示している。一方、黒色で表された画素１１は、黒表示を行う画素１１を示している。図７Ａ、７Ｂに示したように、表示装置１では、各フレーム期間において市松模様（Checkerboard Pattern）状に画素電圧Ｖsigに応じた表示が行われるとともに、それ以外の画素１１で黒表示が行われる。そして、各画素１１は、フレーム期間ごとに、画素電圧Ｖsigに応じた表示と黒表示とを切り換える。これにより、観察者は、２フレーム期間にわたり表示画像を観察することにより、表示部１０の全画素１１を用いた表示を観察することができる。

このように、表示装置１では、各フレーム期間において市松模様状に画素電圧Ｖsigに応じた表示が行われる。これにより、以下に比較例と対比して説明するように、画質が低下するおそれを低減することができる。

また、表示装置１では、画素電圧Ｖsigの書込みをしない画素１１が黒表示を行うようにしたので、動画を表示する際の画質を高めることができる。すなわち、例えば、画素電圧Ｖsigの書込みをしない画素１１が、１つ前のフレーム画像Ｆに係る画素電圧Ｖsigに基づいてそのまま表示を続ける場合には、現在のフレーム画像Ｆと一つ前のフレーム画像Ｆが混ざり合って表示されるため、画質が低下するおそれがある。一方、表示装置１では、画素電圧Ｖsigの書込みをしない画素１１が黒表示を行うようにしたので、複数のフレーム画像Ｆが混ざり合って表示されることがないため、画質が低下するおそれを低減することができる。

また、表示装置１では、画素電圧Ｖsigの書込みをしない画素１１に対して、Ｖth補正駆動を行うことにより黒表示を行わせるようにしたので、画質が低下するおそれを低減することができる。すなわち、例えば、画素電圧Ｖsigの書込みをしない画素１１に対して、黒を示す画素電圧Ｖsigを書込むように構成した場合には、上述したように、１水平期間において、行方向に隣り合う２つの画素１１の両方に対して時分割的に画素電圧Ｖsigの書込みを行う必要があるため、画素電圧Ｖsigの書込みが不十分になり、画質が低下するおそれがある。一方、表示装置１では、Ｖth補正駆動を行うことにより黒表示を行わせるようにしたので、これらの２つの画素１１に対して同時にＶth補正駆動を行うことができるため、画質が低下するおそれを低減することができる。

（比較例）
次に、比較例に係る表示装置１Ｒについて説明する。本比較例は、画素１１と走査線ＷＳＬ１，ＷＳＬ２との接続が、本実施の形態の場合と異なるものである。その他の構成は、本実施の形態（図１）と同様である。

図８は、本比較例に係る表示装置１Ｒにおける表示部１０Ｒの一構成例を表すものである。表示部１０Ｒでは、列方向（垂直方向）に隣り合う画素１１が、ともに走査線ＷＳＬ１または走査線ＷＳＬ２に接続されている。すなわち、本実施の形態に係る表示部１０では、図３に示したように、列方向に隣り合う画素１１のうちの一方を走査線ＷＳＬ１に接続するとともに、他方を走査線ＷＳＬ２に接続したが、本比較例に係る表示部１０Ｒでは、ともに走査線ＷＳＬ１または走査線ＷＳＬ２に接続している。

図９Ａ，９Ｂは、本比較例に係る表示部１０Ｒにおける各画素１１の動作を表すものであり、図９Ａは、フレーム画像Ｆ（２ｎ−１）を表示する際の動作を示し、図９Ｂは、フレーム画像Ｆ（２ｎ）を表示する際の動作を示す。この例では、各フレーム期間において、１列おきに、画素電圧Ｖsigに応じた表示が行われるとともに、それ以外の画素１１で黒表示が行われる。この場合には、観察者は、ストライプ状に画像を表示しているように感じ、画質が低下するおそれがある。

一方、本実施の形態に係る表示装置１では、図３に示したように、列方向（垂直方向）に隣り合う画素１１のうちの一方を走査線ＷＳＬ１に接続するとともに、他方を走査線ＷＳＬ２に接続している。これにより、図７Ａ，７Ｂに示したように、市松模様状に画素電圧Ｖsigに応じた表示を行うことができるため、画質が低下するおそれを低減することができる。

［効果］
以上のように本実施の形態では、行方向に隣り合う２つの画素を１本のデータ線に接続するようにしたので、額縁領域を狭めることができる。

また、本実施の形態では、各フレーム期間において、行方向（水平方向）に隣り合う画素のうちの一方のみに対して画素電圧を書込むようにしたので、画素電圧の書込みを行うための時間を確保することができるため、画質が低下するおそれを低減することができる。

また、本実施の形態では、表示部が、市松模様状に画素電圧に応じた表示を行うようにしたので、画質が低下するおそれを低減することができる。

また、本実施の形態では、画素電圧の書込みを行わない画素が黒表示を行うようにしたので、複数のフレーム画像が混ざり合って表示されることがないため、動画を表示する際の画質を高めることができる。

また、本実施の形態では、画素電圧の書込みを行わない画素に対して、Ｖth補正駆動を行うことにより黒表示を行わせるようにしたので、黒を示す画素電圧を書込む必要がないため、画質が低下するおそれを低減することができる。

［変形例１−１］
上記実施の形態では、画素電圧Ｖsigの書込みをしない画素１１が黒表示を行うようにしたが、これに限定されるものではなく、これに代えて、例えば、このような画素１１が、１つ前のフレーム画像Ｆに係る画素電圧Ｖsigに基づいてそのまま表示を続けるようにしてもよい。本変形例について、以下に詳細に説明する。

図１０は、本変形例に係る表示装置１Ａの一動作例を表すものであり、（Ａ）はＮ本の走査信号ＷＳ１の波形を示し、（Ｂ）はＮ本の走査信号ＷＳ２の波形を示し、（Ｃ）はＮ本の電源信号ＤＳの波形を示し、（Ｄ）は信号Ｓigの波形を示す。

まず、タイミングｔ２１〜ｔ２２の期間において、表示装置１Ａの走査駆動部２３Ａは、１水平期間（１Ｈ）ごとに、パルスＳＰ１を各走査線ＷＳＬ１に対して順次供給する（図１０（Ａ））。その際、走査駆動部２３Ａは、上記実施の形態の場合（図４（Ｂ））と異なり、各走査線ＷＳＬ２に対してパルスＳＰ２を供給しない。また、タイミングｔ２２〜ｔ２３の期間において、走査駆動部２３Ａは、１水平期間（１Ｈ）ごとに、パルスＳＰ１を各走査線ＷＳＬ２に対して順次供給する（図１０（Ｂ））。その際、走査駆動部２３Ａは、上記実施の形態の場合（図４（Ａ））と異なり、各走査線ＷＳＬ１に対してパルスＳＰ２を供給しない。

図１１Ａは、フレーム画像Ｆ（２ｎ−１）を表示する際の各画素１１の動作を表すものであり、図１１Ｂは、フレーム画像Ｆ（２ｎ）を表示する際の各画素１１の動作を表すものである。図１１Ａ、１１Ｂにおいて、網掛けで表された画素１１は、画素電圧Ｖsigに応じた表示を行う画素１１を示している。一方、網掛けされていない画素１１は、各フレーム期間では駆動されず、一つ前のフレーム画像Ｆを表示する画素を示している。

このような構成でも、例えば静止画を表示する用途や、画像が速く変化しない動画を表示する用途など、画質への影響がさほど大きくない用途に対して適用することができる。

［変形例１−２］
上記実施の形態では、駆動部２０は、常に図４に示したような駆動を行うものとしたが、これに限定されるものではなく、これに代えて、例えば、図４に示したような駆動を行う駆動モードを含む複数の駆動モードを有するように構成してもよい。また、上記変形例１−１に示した駆動（図１０）を行う駆動モードを有していてもよい。

＜２．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図１２は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有している。このテレビジョン装置は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、表示装置は、有機ＥＬ表示素子を有するものとしたが、これに限定されるものではなく、電流駆動型の表示素子を有するものであれば、どのような表示装置であってもよい。

なお、本技術は以下のような構成とすることができる。

（１）複数の画素と、
第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線と
を備え、
前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている
表示装置。

（２）前記第２の方向に延伸する複数の画素信号線をさらに備え、
前記複数の画素のうちの、前記第１の方向において隣り合う２つの画素は、共通の画素信号線にそれぞれ接続されるとともに、互いに異なる系列の走査線にそれぞれ接続されている
前記（１）に記載の表示装置。

（３）交互に供給される第１のフレーム画像および第２のフレーム画像に基づいて前記複数の画素を駆動する駆動部をさらに備え、
前記駆動部は、
前記第１のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、
前記第２のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第２の系列の走査線に接続された複数の第２の画素に対して前記書込駆動を順次行う第２の駆動を行う
前記（１）または（２）に記載の表示装置。

（４）前記駆動部は、
前記第１の駆動において、前記第１の画素に対して、前記書込駆動を行う直前にリセット駆動を行うとともに、
前記第２の駆動において、前記第２の画素に対して、前記書込駆動を行う直前に前記リセット駆動を行う
前記（３）に記載の表示装置。

（５）前記駆動部は、
前記第１の駆動において、前記第２の画素に対して前記リセット駆動を行うとともに、
前記第２の駆動において、前記第１の画素に対して前記リセット駆動を行う
前記（４）に記載の表示装置。

（６）前記駆動部は、前記第１の方向に隣り合う２つの画素に対して、同時に前記リセット駆動を行う
前記（５）に記載の表示装置。

（７）前記画素は、
表示素子と、
ゲートと、前記表示素子に接続されたソースを有する第１のトランジスタと、
前記第１のトランジスタのゲートとソースとの間に挿設された容量素子と、
前記第１の系列の走査線または前記第２の系列の走査線に接続されたゲートを有し、オン状態になることにより、前記第１のトランジスタのゲート電圧を設定する第２のトランジスタと
を含む
前記（４）から（６）のいずれかに記載の表示装置。

（８）前記駆動部は、前記リセット駆動において、前記第１のトランジスタのゲート電圧を第１の電圧に設定するとともに、前記第１のトランジスタのソース電圧を第２の電圧に設定し、その後に前記第１のトランジスタに電流を流すことにより、前記第１のトランジスタのソース電圧を、前記第１のトランジスタのしきい値電圧に対応する第３の電圧に設定する
前記（７）に記載の表示装置。

（９）前記第１のトランジスタは、前記駆動部に接続されるドレインを有し、
前記駆動部は、前記リセット駆動において、
前記第２のトランジスタをオン状態にすることにより、前記第１のトランジスタのゲート電圧を前記第１の電圧に設定し、
前記第１のトランジスタのドレインに前記第２の電圧を印加することにより、前記第１のトランジスタのソース電圧を前記第２の電圧に設定し、
前記第１のトランジスタのドレインに第４の電圧を印加することにより、前記第１のトランジスタに電流を流す
前記（８）に記載の表示装置。

（１０）複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを有し、前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続された表示部を駆動する駆動部を備え、
前記駆動部は、
交互に供給される第１のフレーム画像および第２のフレーム画像のうちの前記第１のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、
前記第２のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第２の系列の走査線に接続された複数の第２の画素に対して前記書込駆動を順次行う第２の駆動を行う
駆動回路。

（１１）複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを有し、前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続された表示部に対して、
交互に供給される第１のフレーム画像および第２のフレーム画像のうちの前記第１のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、
前記第２のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第２の系列の走査線に接続された複数の第２の画素に対して前記書込駆動を順次行う第２の駆動を行う
駆動方法。

（１２）表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
複数の画素と、
第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線と
を有し、
前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている
電子機器。

１…表示装置、１０…表示部、１１…画素、２０…駆動部、２１…映像信号処理部、２２…タイミング生成部、２３…走査線駆動部、２４…電源線駆動部、２５…データ線駆動部、Ｃｓ…容量素子、ＤＲＴｒ…駆動トランジスタ、ＤＳ…電源信号、データ線ＤＴＬ、ＯＬＥＤ…有機ＥＬ素子、ＰＬ…電源線、Ｐ１…初期化期間、Ｐ２…Ｖth補正期間、Ｐ３…書込・μ補正期間、Ｐ４…発光期間、Ｓdisp…映像信号、Ｓig…信号、ＳＰ１，ＳＰ２…パルス、Ｓsync…同期信号、Ｖsig…画素電圧、Ｖini，Ｖcath，Ｖccp，Ｖofs…電圧、ＷＳ，ＷＳ１，ＷＳ２…走査信号、ＷＳＬ，ＷＳＬ１，ＷＳＬ２…走査線、ＷＳＴｒ…書込トランジスタ。

Claims (12)

1. 複数の画素と、
   第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線と
   を備え、
   前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている
   表示装置。
2. 前記第２の方向に延伸する複数の画素信号線をさらに備え、
   前記複数の画素のうちの、前記第１の方向において隣り合う２つの画素は、共通の画素信号線にそれぞれ接続されるとともに、互いに異なる系列の走査線にそれぞれ接続されている
   請求項１に記載の表示装置。
3. 交互に供給される第１のフレーム画像および第２のフレーム画像に基づいて前記複数の画素を駆動する駆動部をさらに備え、
   前記駆動部は、
   前記第１のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、
   前記第２のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第２の系列の走査線に接続された複数の第２の画素に対して前記書込駆動を順次行う第２の駆動を行う
   請求項１に記載の表示装置。
4. 前記駆動部は、
   前記第１の駆動において、前記第１の画素に対して、前記書込駆動を行う直前にリセット駆動を行うとともに、
   前記第２の駆動において、前記第２の画素に対して、前記書込駆動を行う直前に前記リセット駆動を行う
   請求項３に記載の表示装置。
5. 前記駆動部は、
   前記第１の駆動において、前記第２の画素に対して前記リセット駆動を行うとともに、
   前記第２の駆動において、前記第１の画素に対して前記リセット駆動を行う
   請求項４に記載の表示装置。
6. 前記駆動部は、前記第１の方向に隣り合う２つの画素に対して、同時に前記リセット駆動を行う
   請求項５に記載の表示装置。
7. 前記画素は、
   表示素子と、
   ゲートと、前記表示素子に接続されたソースを有する第１のトランジスタと、
   前記第１のトランジスタのゲートとソースとの間に挿設された容量素子と、
   前記第１の系列の走査線または前記第２の系列の走査線に接続されたゲートを有し、オン状態になることにより、前記第１のトランジスタのゲート電圧を設定する第２のトランジスタと
   を含む
   請求項４に記載の表示装置。
8. 前記駆動部は、前記リセット駆動において、前記第１のトランジスタのゲート電圧を第１の電圧に設定するとともに、前記第１のトランジスタのソース電圧を第２の電圧に設定し、その後に前記第１のトランジスタに電流を流すことにより、前記第１のトランジスタのソース電圧を、前記第１のトランジスタのしきい値電圧に対応する第３の電圧に設定する
   請求項７に記載の表示装置。
9. 前記第１のトランジスタは、前記駆動部に接続されるドレインを有し、
   前記駆動部は、前記リセット駆動において、
   前記第２のトランジスタをオン状態にすることにより、前記第１のトランジスタのゲート電圧を前記第１の電圧に設定し、
   前記第１のトランジスタのドレインに前記第２の電圧を印加することにより、前記第１のトランジスタのソース電圧を前記第２の電圧に設定し、
   前記第１のトランジスタのドレインに第４の電圧を印加することにより、前記第１のトランジスタに電流を流す
   請求項８に記載の表示装置。
10. 複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを有し、前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続された表示部を駆動する駆動部を備え、
    前記駆動部は、
    交互に供給される第１のフレーム画像および第２のフレーム画像のうちの前記第１のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、
    前記第２のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第２の系列の走査線に接続された複数の第２の画素に対して前記書込駆動を順次行う第２の駆動を行う
    駆動回路。
11. 複数の画素と、第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線とを有し、前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素が、互いに異なる系列の走査線にそれぞれ接続された表示部に対して、
    交互に供給される第１のフレーム画像および第２のフレーム画像のうちの前記第１のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第１の系列の走査線に接続された複数の第１の画素に対して書込駆動を順次行う第１の駆動を行うとともに、
    前記第２のフレーム画像に基づいて、前記複数の画素のうちの、前記複数の第２の系列の走査線に接続された複数の第２の画素に対して前記書込駆動を順次行う第２の駆動を行う
    駆動方法。
12. 表示装置と
    前記表示装置に対して動作制御を行う制御部と
    を備え、
    前記表示装置は、
    複数の画素と、
    第１の方向に延伸する複数の第１の系列の走査線および複数の第２の系列の走査線と
    を有し、
    前記複数の画素のうちの、前記第１の方向に交差する第２の方向において隣り合う２つの画素は、互いに異なる系列の走査線にそれぞれ接続されている
    電子機器。
    
    
    
    

Images