JP2014029286A - 低熱膨張インターポーザ - Google Patents

Abstract

【課題】 インターポーザに反り防止効果を有する低熱膨張基板と、狭ピッチを実現するオーガニック基板を効果的に積層して形成された低熱膨張インターポーザを提供する。
【解決手段】 低熱膨張インターポーザ１は、プローブカード基板３と半導体デバイス２ａとの間に介在させて電気的接続を媒介し、半導体デバイス２ａ側から順に第１段ＦＵＮ−ＯＵＴ有機基板１ａ、第１段上下接続低熱膨張セラミック基板１ｂ、第２段ＦＡＮ−ＯＵＴ有機基板１ｃ、および第２段上下接続低熱膨張セラミック基板１ｄを積層して形成され、第１段ＦＵＮ−ＯＵＴ有機基板１ａには、プローブ針１ａｂが取り付けられ、１００〜１５０μｍのピッチで配列され、０．５ｍｍピッチ迄にファンアウトされ、次に、第１段上下接続低熱膨張セラミック基板１ｂ内では、配線は０．５ｍｍピッチのままで、第２段ＦＵＮ−ＯＵＴ有機基板１ｃ内では、配線は１ｍｍピッチにファンアウトされる。
【選択図】図１

Description

本発明は、液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の多電極半導体デバイスの検査用または実装用のインターポーザに係り、特にインターポーザとして、反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板とを効果的に積層して形成された低熱膨張インターポーザに関する。

液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の半導体デバイスには、その縁辺配列およびエリア配列された多数の端子電極（以下、単に「電極」と略す）を設けている。
このようなデバイスは製造中の検査工程において、単品ごとの動作試験等が行われ、大量生産品から不良品を排除するように品質管理される。

従来これらのデバイスを単品で動作試験するためには、そのデバイスを動作させる駆動回路と、検査に固有の信号処理回路、測定手段、および合否判定表示手段等を組み合わせた検査装置を用意する。検査段階では、その検査装置と被検査デバイスとの電気的導通を検査し、検査後は導通を解除するとともに検査装置から被検査デバイスを取り外して検査終了し、出荷等に供する。プローブカード基板には、デバイスの微細な電極の配置およびピッチ（以下、「電極配置」ともいう）に対応する多数のプローブ針が配置され、これを検査位置に送られてきたデバイスの各電極に接触させ、プローブカード基板により測定手段とデバイスの導通を検査するようにしたものが知られている（例えば、特許文献１参照）。

図３は、従来の低熱膨張インターポーザ１０１を示す断面図である。図３に示すように、従来の低熱膨張インターポーザ１０１はウエハ側から第１の低ＣＴＥ材１０５、ファンアウトの有機基板１０６、および第２の低ＣＴＥ材１０７から構成されている。すなわち、有機基板１０６を低ＣＴＥ材１０５および低ＣＴＥ材１０７でサンドイッチ構成して、有機基板の熱変形を抑制している。このように有機基板の両側に熱変形率の小さい低ＣＴＥ材を設けてサンドイッチしているためインターポーザの変形が防止される。一般的には、インターポーザが熱変形で反っていると、インターポーザの電極をウエハ上の半田ボールと接触させる際に、ウエハとインターポーザとの平行精度が出し難い。そのため、インターポーザがウエハに干渉しないようにするにはかなりの時間をかけて平行出しなどの調整をする必要があった。この従来の実施形態の低熱膨張インターポーザ１０１もその点を考慮して、ピッチファンアウト可能な有機基板を低熱膨張インターポーザ１０１によって上下で挟んでインターポーザの変形を防止しているが、さらに狭ピッチ対応の低熱膨張インターポーザが必要とされている。

特開２０１０―２４３３０３号

しかしながら、このように、液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の半導体デバイスを検査する場合、これらの半導体デバイスは微細化が進むとプロービングのＺストロークを確保するのが益々厳しくなっている上に、狭ピッチ化が益々進み、インターポーザは、半導体デバイスの電極との電気的接続時に接触不良を出さないように確実なコンタクトを行う必要があり、このような接触信頼性を確保してプロービングするインターポーザを用いる必要があった。
本発明は、前記課題を解決するために創案されたものであり、インターポーザに反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板を効果的に積層して形成された低熱膨張インターポーザを提供することを目的とする。

請求項１に記載の発明の低熱膨張インターポーザは、検査対象であるウエハ上に形成された半導体デバイスをＬＳＩテスタに接続して動作試験を行うプローブカード基板と前記半導体デバイスとの間に介在させて電気的接続を媒介する低熱膨張インターポーザであって、
前記低熱膨張インターポーザは、この低熱膨張インターポーザの前記半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成され、
前記低熱膨張インターポーザの前記半導体デバイス側にはこの半導体デバイスの電極の配置に対応する第１の電極端子と、前記低熱膨張インターポーザの前記プローブカード基板側にはこのプローブカード基板の電極の配置に対応する第２の電極端子と、を備え、
前記第１の電極端子と前記第２の電極端子との間が電気的に導通することを特徴とする。

請求項２に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の電極端子にはプローブ針を設けることを特徴とする。

請求項３に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の電極端子には途中にくの字状の伸縮用の曲部を備えた垂直ピン状のプローブ針を設けることを特徴とする。

請求項４に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第２の電極端子にはスパイラルコンタクタを設けることを特徴とする。

請求項５に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の電極端子はランド状に形成されていることを特徴とする。

請求項６に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第２の電極端子はランド状に形成されていることを特徴とする。

請求項１に係る発明によれば、低熱膨張インターポーザは、半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成されているので、インターポーザとして、反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板とを効果的に積層している。すなわち、第１段上下接続低熱膨張セラミック基板と第２段上下接続低熱膨張セラミック基板との２層で熱膨張による変形を防止して、第１段ＦＵＮ−ＯＵＴ有機基板と第２段ＦＵＮ−ＯＵＴ有機基板との２層で１００〜１５０μｍの狭ピッチを実現することができる。

請求項２に係る発明によれば、低熱膨張インターポーザの第１の電極端子にプローブ針を設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。

請求項３に係る発明によれば、プローブ針として、途中にくの字状の伸縮用の曲部を備えた垂直ピンを設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。

請求項４に係る発明によれば、低熱膨張インターポーザの第２の電極端子にスパイラルコンタクタを設けることによって、半導体デバイスの反りを吸収すると共に、低い接触荷重でありながら安定したコンタクトを実現でき、さらなる多ピン化にも対応可能であり、さらに、金属間接合で取り付けるのに優れている低熱膨張インターポーザを実現できる。

請求項５に係る発明によれば、低熱膨張インターポーザの第１の電極端子をランド状に形成することによって、プローブ針を交換可能に精度良く取り付けることができ、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。

請求項６に係る発明によれば、低熱膨張インターポーザの第２の電極端子をランド状に形成することによって、スパイラルコンタクタを交換可能に精度良く取り付けることができ、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。

本発明の実施形態の構成を説明するための概略図であり、（ａ）は全体概略を示す断面図、（ｂ）は（ａ）に示すＢ部の拡大断面図である。 本発明の実施形態に係る低熱膨張インターポーザの構成を説明するための断面図である。 従来のインターポーザを示す断面図である。

以下、本発明に係る低熱膨張インターポーザの実施形態を図面を参照しながら詳細に説明する。
図１は、本発明の実施形態の構成を説明するための概略図であり、（ａ）は全体概略を示す断面図、（ｂ）は（ａ）に示すＢ部の拡大断面図である。
図１の（ａ）（ｂ）に示すように、低熱膨張インターポーザ１は、検査対象であるウエハ２上に形成された半導体デバイス２ａの動作試験を行うＬＳＩテスタ（図略）に接続して用いるプローブカード基板３と、半導体デバイス２ａと、の間に介在させて電気的接続を媒介する。この低熱膨張インターポーザ１は、半導体デバイス２ａ側から順に第１段ＦＵＮ−ＯＵＴ有機基板１ａ、第１段上下接続低熱膨張セラミック基板１ｂ、第２段ＦＡＮ−ＯＵＴ有機基板１ｃ、および第２段上下接続低熱膨張セラミック基板１ｄを積層して形成されている。また、低熱膨張インターポーザ１の半導体デバイス２ａ側には、この半導体デバイス２ａの複数の電極の配置に対応して第１の電極端子１ａａが複数設けられ、また、低熱膨張インターポーザ１のプローブカード基板３側にはこのプローブカード基板３の複数の電極の配置に対応して第２の電極端子１ｄａが複数設けられている。このように半導体デバイス２ａ側の第１の電極端子１ａａと、プローブカード基板３側の第２の電極端子１ｄａとの間が電気的に導通するようになっている。

さらに詳細には、この低熱膨張インターポーザ１の第１段ＦＵＮ−ＯＵＴ有機基板１ａの第１の電極端子１ａａには、プローブ針１ａｂが取り付けられる。半導体デバイス２ａの電極パッド２ａａに対応して複数設けられた第１の電極端子１ａａは１００〜１５０μｍのピッチで配列されている。この第１段ＦＵＮ−ＯＵＴ有機基板１ａは多層基板であり、この第１段ＦＵＮ−ＯＵＴ有機基板１ａ内に、１００〜１５０μｍピッチで配列された第１の電極端子１ａａから配線がビア構造などによって０．５ｍｍピッチ迄にファンアウトされる。

そして、このファンアウトされた０．５ｍｍピッチの配線は、第１段ＦＵＮ−ＯＵＴ有機基板１ａ上に積層された第１段上下接続低熱膨張セラミック基板１ｂに引き継がれる。この第１段上下接続低熱膨張セラミック基板１ｂ内では、配線は０．５ｍｍピッチのまま、電気的な導通を備えてスルーホール１ｂｂによって垂直に配設されている。

さらに、この０．５ｍｍピッチの配線は、第１段上下接続低熱膨張セラミック基板１ｂ上に積層された第２段ＦＵＮ−ＯＵＴ有機基板１ｃに配線が引き継がれる。この第２段ＦＵＮ−ＯＵＴ有機基板１ｃ内では、配線は１ｍｍピッチにファンアウトされている。

次に、このファンアウトされた１ｍｍピッチの配線は、第２段ＦＵＮ−ＯＵＴ有機基板１ｃ上に積層された第２段上下接続低熱膨張セラミック基板１ｄに導電性と共に引き継がれる。この第２段上下接続低熱膨張セラミック基板１ｄ内では、配線は１ｍｍピッチのまま、電気的な導通を備えてスルーホール１ｄｂによって垂直に配設されている。そして、このスルーホール１ｄｂの端部に前記した第２の電極端子１ｄａが設けられている。

そして、この第２の電極端子１ｄａに設けられたスパイラルコンタクタ１ｄｄ（図２参照）がプローブカード基板３の電極パッド３ａに接続され、プローブカード基板３に接続されたＬＳＩテスタによって、検査対象であるウエハ２上に形成された半導体デバイス２ａの動作試験が行われる。

また、低熱膨張インターポーザ１の半導体デバイス２ａ側の第１段ＦＵＮ−ＯＵＴ有機基板１ａに設けられているランド状に形成された複数の第１の電極端子１ａａには、プローブ針１ａｂがそれぞれ取り付けられる。このプローブ針１ａｂを垂直ピン状にすることによって、狭ピッチを実現するのに有利である。また、この垂直ピン状のプローブ針１ａｂは、垂直ピンの途中にくの字状の伸縮用の屈曲部１ａｂａが設けられ、狭ピッチで配列されている。この垂直ピン状のプローブ針１ａｂの先端が半導体デバイス２ａの電極パッド２ａａに押し当てられると、隣接して狭ピッチに配列されたプローブ針１ａｂの途中に設けられたくの字状の屈曲部１ａｂａが互いに収縮することによって狭ピッチかつ精度良い電気的接触が得られる。この伸縮用の曲部を備えたプローブ針１ａｂはバーチカルプローブと称し、垂直方向（長手方向）に沿って屈曲部１ａｂａを有し、極小狭ピッチに対応して用いられる。この屈曲部１ａｂａは、バーチカルプローブを伸縮させる方向であるバーチカルプローブの長手方向を垂直方向と称したとき、この垂直方向に対して直角な水平方向に突出して屈曲している。そして、このプローブ針１ａｂは、セラミック材で形成されたプローブヘッド４またはガイド壁４ａで支持されて半導体デバイス２ａの検査・測定に用いられる。

これによれば、低熱膨張インターポーザは、半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成されているので、インターポーザに反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板を効果的に積層している。すなわち、第１段上下接続低熱膨張セラミック基板と第２段上下接続低熱膨張セラミック基板との２層で熱膨張による変形を防止して、第１段ＦＵＮ−ＯＵＴ有機基板と第２段ＦＵＮ−ＯＵＴ有機基板との２層で１５０μｍ以下の狭ピッチをも実現することができる。

また、低熱膨張インターポーザのランド状に形成された第１の電極端子にはプローブ針を設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。さらに、このプローブ針として、途中にくの字状の伸縮用の曲部を備えた垂直ピンを設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。
さらに、有機基板と低熱膨張材との貼り合せによって強度がアップし、低温および高温でのコンタクト荷重による反りや熱応力による反りが低減され、さらに、ＤＵＴに近い第１段ＦＵＮ−ＯＵＴ有機基板内に電源やＧＮＤを備えることによってパスコン搭載を可能にしノイズ対策がなされても良い。

図２は、本発明の実施形態に係る低熱膨張インターポーザの構成を説明するための断面図である。
図２に示すように、低熱膨張インターポーザ１のプローブカード基板３側において、ランド状に形成された第２の電極端子１ｄａにはスパイラルコンタクタ１ｄｄが設けられている。
低熱膨張インターポーザ１である新インターポーザの概念として、第２の電極端子１ｄａにスパイラルコンタクタ１ｄｄを設けることによって、ＰＣ基板とインターポーザをスパイラルコンタクト金属間接合させて着脱可能化を実現し、これによって納期短縮およびメンテナンスが容易になっている。また、プローブ針として用いることによって、半導体デバイスの反りを吸収すると共に、低い接触荷重でありながら安定したコンタクトを実現できる。そのため、さらなる多ピン化にも対応可能である。

以上、好ましい実施の形態を説明したが、本発明は前記実施の形態に限定されるものではなく、本発明の要旨を逸脱することの無い範囲内において適宜変更が可能なものである。例えば、プローブ針やスパイラルコンタクタを接続する電極をランド状に形成された電極端子として説明したが、ランド状に限るものではなく、プローブ針やスパイラルコンタクタを接続することができる形状であれば構わない。低熱膨張セラミック材に貫通孔を設けてその内部に導電性材が埋め込まれて形成されても構わない。また、第１段上下接続低熱膨張セラミック基板および第２段上下接続低熱膨張セラミック基板は必ずしもセラミック材に限定するものではなく、他の低熱膨張材であっても構わない。

本発明は、液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の多電極半導体デバイスの検査用または実装用のインターポーザに係り、特にインターポーザに反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板を効果的に積層して形成された低熱膨張インターポーザに適用される。

１ 低熱膨張インターポーザ
１ａ 第１段ＦＵＮ−ＯＵＴ有機基板
１ａａ 第１の電極端子
１ａｂ プローブ針
１ｂ 第１段上下接続低熱膨張セラミック基板
１ｂｂ スルーホール
１ｃ 第２段ＦＵＮ−ＯＵＴ有機基板
１ｄ 第２段上下接続低熱膨張セラミック基板
１ｄａ 第２の電極端子
１ｄｂ スルーホール
１ｄｄ スパイラルコンタクタ
２ ウエハ
２ａ 半導体デバイス
２ａａ 電極パッド
２ｂ ダイシングエリア
３ プローブカード基板
３ａ 電極パッド
４ プローブヘッド
４ａ ガイド壁

Claims (6)

1. 検査対象であるウエハ上に形成された半導体デバイスの動作試験を行うＬＳＩテスタに接続して用いるプローブカード基板と、前記半導体デバイスと、の間に介在させて電気的接続を媒介する低熱膨張インターポーザであって、
   前記低熱膨張インターポーザは、前記半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成され、
   前記低熱膨張インターポーザの前記半導体デバイス側にはこの半導体デバイスの電極の配置に対応する第１の電極端子と、前記低熱膨張インターポーザの前記プローブカード基板側にはこのプローブカード基板の電極の配置に対応する第２の電極端子と、を備え、
   前記第１の電極端子と前記第２の電極端子との間が電気的に導通することを特徴とする低熱膨張インターポーザ。
2. 前記第１の電極端子にはプローブ針を設けることを特徴とする請求項１に記載の低熱膨張インターポーザ。
3. 前記第１の電極端子には途中にくの字状の伸縮用の曲部を備えた垂直ピン状のプローブ針を設けることを特徴とする請求項１に記載の低熱膨張インターポーザ。
4. 前記第２の電極端子にはスパイラルコンタクタを設けることを特徴とする請求項１に記載の低熱膨張インターポーザ。
5. 前記第１の電極端子はランド状に形成されていることを特徴とする請求項１に記載の低熱膨張インターポーザ。
6. 前記第２の電極端子はランド状に形成されていることを特徴とする請求項１に記載の低熱膨張インターポーザ。
   

Images