JP2014029286A - Low thermal expansion interposer - Google Patents

Low thermal expansion interposer Download PDF

Info

Publication number
JP2014029286A
JP2014029286A JP2012169599A JP2012169599A JP2014029286A JP 2014029286 A JP2014029286 A JP 2014029286A JP 2012169599 A JP2012169599 A JP 2012169599A JP 2012169599 A JP2012169599 A JP 2012169599A JP 2014029286 A JP2014029286 A JP 2014029286A
Authority
JP
Japan
Prior art keywords
thermal expansion
low thermal
interposer
stage
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012169599A
Other languages
Japanese (ja)
Inventor
Yukihiro Hirai
幸廣 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Systems Japan Inc
Original Assignee
Advanced Systems Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Systems Japan Inc filed Critical Advanced Systems Japan Inc
Priority to JP2012169599A priority Critical patent/JP2014029286A/en
Publication of JP2014029286A publication Critical patent/JP2014029286A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low thermal expansion interposer formed by effectively stacking a low thermal expansion substrate having warpage prevention effect on the interposer and an organic substrate achieving narrow pitches.SOLUTION: A low thermal expansion interposer 1 is formed by stacking, from a semiconductor device 2a side, a first stage FUN-OUT organic substrate 1a, a first stage vertical connection low thermal expansion ceramic substrate 1b, a second stage FAN-OUT organic substrate 1c and a second stage vertical connection low thermal expansion ceramic substrate 1d in this order, which are interposed between a probe card substrate 3 and the semiconductor device 2a through electrical connection. The first stage FUN-OUT organic substrate 1a is provided with probe needles 1ab aligned at a pitch of 100-150 μm and fanned out to a pitch of 0.5 mm. Then, the first stage vertical connection low thermal expansion ceramic substrate 1b has wiring aligned at a pitch of 0.5 mm and not fanned out thereon, and the second stage FUN-OUT organic substrate 1c has wiring fanned out to a pitch of 1 mm thereon.

Description

本発明は、液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の多電極半導体デバイスの検査用または実装用のインターポーザに係り、特にインターポーザとして、反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板とを効果的に積層して形成された低熱膨張インターポーザに関する。   The present invention relates to an interposer for inspecting or mounting a multi-electrode semiconductor device such as a liquid crystal panel, a touch panel tablet, a camera module, and an IC / LSI, and particularly as a low thermal expansion ceramic material having an effect of preventing warpage as an interposer. The present invention relates to a low thermal expansion interposer formed by effectively laminating an organic substrate realizing a narrow pitch.

液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の半導体デバイスには、その縁辺配列およびエリア配列された多数の端子電極（以下、単に「電極」と略す）を設けている。
このようなデバイスは製造中の検査工程において、単品ごとの動作試験等が行われ、大量生産品から不良品を排除するように品質管理される。 Semiconductor devices such as liquid crystal panels, touch panel tablets, camera modules, and IC / LSIs are provided with a large number of terminal electrodes (hereinafter simply referred to as “electrodes”) arranged in an edge arrangement and in an area arrangement.
Such a device is subjected to an operation test or the like for each individual product in an inspection process during manufacture, and quality controlled so as to eliminate defective products from mass-produced products.

従来これらのデバイスを単品で動作試験するためには、そのデバイスを動作させる駆動回路と、検査に固有の信号処理回路、測定手段、および合否判定表示手段等を組み合わせた検査装置を用意する。検査段階では、その検査装置と被検査デバイスとの電気的導通を検査し、検査後は導通を解除するとともに検査装置から被検査デバイスを取り外して検査終了し、出荷等に供する。プローブカード基板には、デバイスの微細な電極の配置およびピッチ（以下、「電極配置」ともいう）に対応する多数のプローブ針が配置され、これを検査位置に送られてきたデバイスの各電極に接触させ、プローブカード基板により測定手段とデバイスの導通を検査するようにしたものが知られている（例えば、特許文献１参照）。   Conventionally, in order to perform an operation test of these devices individually, an inspection apparatus is prepared that combines a drive circuit for operating the device, a signal processing circuit unique to the inspection, a measurement unit, a pass / fail determination display unit, and the like. In the inspection stage, the electrical continuity between the inspection apparatus and the device to be inspected is inspected. After the inspection, the continuity is released, the inspection target device is removed from the inspection apparatus, the inspection is terminated, and the product is shipped. On the probe card substrate, a large number of probe needles corresponding to the arrangement and pitch of minute electrodes of the device (hereinafter also referred to as “electrode arrangement”) are arranged, and this is applied to each electrode of the device sent to the inspection position. A device in which contact is made and the continuity between the measuring means and the device is inspected by a probe card substrate is known (for example, see Patent Document 1).

図３は、従来の低熱膨張インターポーザ１０１を示す断面図である。図３に示すように、従来の低熱膨張インターポーザ１０１はウエハ側から第１の低ＣＴＥ材１０５、ファンアウトの有機基板１０６、および第２の低ＣＴＥ材１０７から構成されている。すなわち、有機基板１０６を低ＣＴＥ材１０５および低ＣＴＥ材１０７でサンドイッチ構成して、有機基板の熱変形を抑制している。このように有機基板の両側に熱変形率の小さい低ＣＴＥ材を設けてサンドイッチしているためインターポーザの変形が防止される。一般的には、インターポーザが熱変形で反っていると、インターポーザの電極をウエハ上の半田ボールと接触させる際に、ウエハとインターポーザとの平行精度が出し難い。そのため、インターポーザがウエハに干渉しないようにするにはかなりの時間をかけて平行出しなどの調整をする必要があった。この従来の実施形態の低熱膨張インターポーザ１０１もその点を考慮して、ピッチファンアウト可能な有機基板を低熱膨張インターポーザ１０１によって上下で挟んでインターポーザの変形を防止しているが、さらに狭ピッチ対応の低熱膨張インターポーザが必要とされている。   FIG. 3 is a cross-sectional view showing a conventional low thermal expansion interposer 101. As shown in FIG. 3, the conventional low thermal expansion interposer 101 includes a first low CTE material 105, a fan-out organic substrate 106, and a second low CTE material 107 from the wafer side. In other words, the organic substrate 106 is sandwiched between the low CTE material 105 and the low CTE material 107 to suppress thermal deformation of the organic substrate. As described above, since the low CTE material having a low thermal deformation rate is provided on both sides of the organic substrate and sandwiched, the deformation of the interposer is prevented. In general, when the interposer is warped due to thermal deformation, it is difficult to obtain parallel accuracy between the wafer and the interposer when the electrodes of the interposer are brought into contact with the solder balls on the wafer. Therefore, in order to prevent the interposer from interfering with the wafer, it is necessary to make adjustments such as parallel projection over a considerable time. In consideration of this point, the low thermal expansion interposer 101 according to the conventional embodiment prevents the interposer from being deformed by sandwiching an organic substrate that can be pitched out by the low thermal expansion interposer 101. There is a need for a low thermal expansion interposer.

特開２０１０―２４３３０３号JP 2010-243303 A

しかしながら、このように、液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の半導体デバイスを検査する場合、これらの半導体デバイスは微細化が進むとプロービングのＺストロークを確保するのが益々厳しくなっている上に、狭ピッチ化が益々進み、インターポーザは、半導体デバイスの電極との電気的接続時に接触不良を出さないように確実なコンタクトを行う必要があり、このような接触信頼性を確保してプロービングするインターポーザを用いる必要があった。
本発明は、前記課題を解決するために創案されたものであり、インターポーザに反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板を効果的に積層して形成された低熱膨張インターポーザを提供することを目的とする。 However, when semiconductor devices such as liquid crystal panels, touch panel tablets, camera modules, and IC / LSIs are inspected as described above, it is increasingly necessary to secure a Z stroke for probing as the semiconductor devices become finer. In addition to becoming stricter, the pitch is becoming increasingly narrower, and the interposer needs to make reliable contact so as not to cause poor contact when electrically connecting to the electrodes of the semiconductor device. It was necessary to use an interposer that secured and probed.
The present invention was devised to solve the above problems, and is a low thermal expansion formed by effectively laminating a low thermal expansion ceramic material having a warp prevention effect on an interposer and an organic substrate realizing a narrow pitch. The purpose is to provide an interposer.

請求項１に記載の発明の低熱膨張インターポーザは、検査対象であるウエハ上に形成された半導体デバイスをＬＳＩテスタに接続して動作試験を行うプローブカード基板と前記半導体デバイスとの間に介在させて電気的接続を媒介する低熱膨張インターポーザであって、
前記低熱膨張インターポーザは、この低熱膨張インターポーザの前記半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成され、
前記低熱膨張インターポーザの前記半導体デバイス側にはこの半導体デバイスの電極の配置に対応する第１の電極端子と、前記低熱膨張インターポーザの前記プローブカード基板側にはこのプローブカード基板の電極の配置に対応する第２の電極端子と、を備え、
前記第１の電極端子と前記第２の電極端子との間が電気的に導通することを特徴とする。 According to a first aspect of the present invention, there is provided a low thermal expansion interposer, wherein a semiconductor device formed on a wafer to be inspected is connected to an LSI tester and interposed between a probe card substrate for performing an operation test and the semiconductor device. A low thermal expansion interposer that mediates electrical connections,
The low thermal expansion interposer includes, in order from the semiconductor device side of the low thermal expansion interposer, a first stage FUN-OUT organic substrate, a first stage vertical connection low thermal expansion ceramic substrate, a second stage FAN-OUT organic substrate, and a second stage vertical Formed by laminating connecting low thermal expansion ceramic substrate,
The semiconductor device side of the low thermal expansion interposer corresponds to the first electrode terminal corresponding to the arrangement of the electrodes of the semiconductor device, and the probe card substrate side of the low thermal expansion interposer corresponds to the arrangement of the electrodes of the probe card board. A second electrode terminal,
The first electrode terminal and the second electrode terminal are electrically connected to each other.

請求項２に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の電極端子にはプローブ針を設けることを特徴とする。   A second aspect of the present invention is the low thermal expansion interposer according to the first aspect, wherein a probe needle is provided on the first electrode terminal.

請求項３に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の電極端子には途中にくの字状の伸縮用の曲部を備えた垂直ピン状のプローブ針を設けることを特徴とする。   A third aspect of the present invention is the low thermal expansion interposer according to the first aspect, wherein the first electrode terminal has a vertical pin-shaped probe having a U-shaped expansion / contraction bending portion in the middle. A needle is provided.

請求項４に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第２の電極端子にはスパイラルコンタクタを設けることを特徴とする。   A fourth aspect of the present invention is the low thermal expansion interposer according to the first aspect, wherein the second electrode terminal is provided with a spiral contactor.

請求項５に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の電極端子はランド状に形成されていることを特徴とする。   A fifth aspect of the present invention is the low thermal expansion interposer according to the first aspect, wherein the first electrode terminal is formed in a land shape.

請求項６に記載の発明は、請求項１に記載の低熱膨張インターポーザであって、前記第２の電極端子はランド状に形成されていることを特徴とする。   The invention according to claim 6 is the low thermal expansion interposer according to claim 1, wherein the second electrode terminal is formed in a land shape.

請求項１に係る発明によれば、低熱膨張インターポーザは、半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成されているので、インターポーザとして、反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板とを効果的に積層している。すなわち、第１段上下接続低熱膨張セラミック基板と第２段上下接続低熱膨張セラミック基板との２層で熱膨張による変形を防止して、第１段ＦＵＮ−ＯＵＴ有機基板と第２段ＦＵＮ−ＯＵＴ有機基板との２層で１００〜１５０μｍの狭ピッチを実現することができる。   According to the first aspect of the present invention, the low thermal expansion interposer includes a first stage FUN-OUT organic substrate, a first stage vertical connection low thermal expansion ceramic substrate, a second stage FAN-OUT organic substrate, Since the two-stage vertically connected low thermal expansion ceramic substrate is laminated, a low thermal expansion ceramic material having a warp prevention effect and an organic substrate realizing a narrow pitch are effectively laminated as an interposer. That is, the first-stage FUN-OUT organic substrate and the second-stage FUN-OUT are prevented by two layers of the first-stage vertical connection low thermal expansion ceramic substrate and the second-stage vertical connection low-thermal expansion ceramic substrate. A narrow pitch of 100 to 150 μm can be realized by two layers with the organic substrate.

請求項２に係る発明によれば、低熱膨張インターポーザの第１の電極端子にプローブ針を設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。   According to the second aspect of the present invention, by providing a probe needle on the first electrode terminal of the low thermal expansion interposer, a highly accurate interposer having both a warp prevention effect and a narrow pitch can be realized.

請求項３に係る発明によれば、プローブ針として、途中にくの字状の伸縮用の曲部を備えた垂直ピンを設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。   According to the invention of claim 3, a high-precision interposer having both a warp prevention effect and a narrow pitch is provided by providing a vertical pin with a curved portion for extending and contracting in the middle as a probe needle. realizable.

請求項４に係る発明によれば、低熱膨張インターポーザの第２の電極端子にスパイラルコンタクタを設けることによって、半導体デバイスの反りを吸収すると共に、低い接触荷重でありながら安定したコンタクトを実現でき、さらなる多ピン化にも対応可能であり、さらに、金属間接合で取り付けるのに優れている低熱膨張インターポーザを実現できる。   According to the invention of claim 4, by providing the spiral contactor on the second electrode terminal of the low thermal expansion interposer, it is possible to absorb the warp of the semiconductor device and realize a stable contact with a low contact load. A low thermal expansion interposer that can accommodate multiple pins and is excellent in mounting by metal-to-metal bonding can be realized.

請求項５に係る発明によれば、低熱膨張インターポーザの第１の電極端子をランド状に形成することによって、プローブ針を交換可能に精度良く取り付けることができ、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。   According to the invention of claim 5, by forming the first electrode terminal of the low thermal expansion interposer into a land shape, the probe needle can be attached with high accuracy in a replaceable manner, and has both a warp prevention effect and a narrow pitch. A highly accurate interposer can be realized.

請求項６に係る発明によれば、低熱膨張インターポーザの第２の電極端子をランド状に形成することによって、スパイラルコンタクタを交換可能に精度良く取り付けることができ、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。   According to the invention of claim 6, by forming the second electrode terminal of the low thermal expansion interposer in the shape of a land, the spiral contactor can be attached with high accuracy in a replaceable manner, and has both a warp prevention effect and a narrow pitch. A highly accurate interposer can be realized.

本発明の実施形態の構成を説明するための概略図であり、（ａ）は全体概略を示す断面図、（ｂ）は（ａ）に示すＢ部の拡大断面図である。It is the schematic for demonstrating the structure of embodiment of this invention, (a) is sectional drawing which shows the whole outline, (b) is an expanded sectional view of the B section shown to (a). 本発明の実施形態に係る低熱膨張インターポーザの構成を説明するための断面図である。It is sectional drawing for demonstrating the structure of the low thermal expansion interposer which concerns on embodiment of this invention. 従来のインターポーザを示す断面図である。It is sectional drawing which shows the conventional interposer.

以下、本発明に係る低熱膨張インターポーザの実施形態を図面を参照しながら詳細に説明する。
図１は、本発明の実施形態の構成を説明するための概略図であり、（ａ）は全体概略を示す断面図、（ｂ）は（ａ）に示すＢ部の拡大断面図である。
図１の（ａ）（ｂ）に示すように、低熱膨張インターポーザ１は、検査対象であるウエハ２上に形成された半導体デバイス２ａの動作試験を行うＬＳＩテスタ（図略）に接続して用いるプローブカード基板３と、半導体デバイス２ａと、の間に介在させて電気的接続を媒介する。この低熱膨張インターポーザ１は、半導体デバイス２ａ側から順に第１段ＦＵＮ−ＯＵＴ有機基板１ａ、第１段上下接続低熱膨張セラミック基板１ｂ、第２段ＦＡＮ−ＯＵＴ有機基板１ｃ、および第２段上下接続低熱膨張セラミック基板１ｄを積層して形成されている。また、低熱膨張インターポーザ１の半導体デバイス２ａ側には、この半導体デバイス２ａの複数の電極の配置に対応して第１の電極端子１ａａが複数設けられ、また、低熱膨張インターポーザ１のプローブカード基板３側にはこのプローブカード基板３の複数の電極の配置に対応して第２の電極端子１ｄａが複数設けられている。このように半導体デバイス２ａ側の第１の電極端子１ａａと、プローブカード基板３側の第２の電極端子１ｄａとの間が電気的に導通するようになっている。 Hereinafter, embodiments of a low thermal expansion interposer according to the present invention will be described in detail with reference to the drawings.
1A and 1B are schematic views for explaining a configuration of an embodiment of the present invention. FIG. 1A is a cross-sectional view showing an overall outline, and FIG. 1B is an enlarged cross-sectional view of a portion B shown in FIG.
As shown in FIGS. 1A and 1B, the low thermal expansion interposer 1 is connected to an LSI tester (not shown) for performing an operation test of a semiconductor device 2a formed on a wafer 2 to be inspected. An electrical connection is made between the probe card substrate 3 and the semiconductor device 2a. The low thermal expansion interposer 1 includes a first-stage FUN-OUT organic substrate 1a, a first-stage vertical connection low-thermal expansion ceramic substrate 1b, a second-stage FAN-OUT organic substrate 1c, and a second-stage vertical connection from the semiconductor device 2a side. The low thermal expansion ceramic substrate 1d is laminated. A plurality of first electrode terminals 1aa are provided on the semiconductor device 2a side of the low thermal expansion interposer 1 in correspondence with the arrangement of the plurality of electrodes of the semiconductor device 2a, and the probe card substrate 3 of the low thermal expansion interposer 1 is provided. A plurality of second electrode terminals 1da are provided on the side corresponding to the arrangement of the plurality of electrodes of the probe card substrate 3. In this way, the first electrode terminal 1aa on the semiconductor device 2a side and the second electrode terminal 1da on the probe card substrate 3 side are electrically connected.

さらに詳細には、この低熱膨張インターポーザ１の第１段ＦＵＮ−ＯＵＴ有機基板１ａの第１の電極端子１ａａには、プローブ針１ａｂが取り付けられる。半導体デバイス２ａの電極パッド２ａａに対応して複数設けられた第１の電極端子１ａａは１００〜１５０μｍのピッチで配列されている。この第１段ＦＵＮ−ＯＵＴ有機基板１ａは多層基板であり、この第１段ＦＵＮ−ＯＵＴ有機基板１ａ内に、１００〜１５０μｍピッチで配列された第１の電極端子１ａａから配線がビア構造などによって０．５ｍｍピッチ迄にファンアウトされる。   More specifically, a probe needle 1ab is attached to the first electrode terminal 1aa of the first stage FUN-OUT organic substrate 1a of the low thermal expansion interposer 1. A plurality of first electrode terminals 1aa provided corresponding to the electrode pads 2aa of the semiconductor device 2a are arranged at a pitch of 100 to 150 μm. The first-stage FUN-OUT organic substrate 1a is a multilayer substrate, and the wiring from the first electrode terminals 1aa arranged at a pitch of 100 to 150 μm in the first-stage FUN-OUT organic substrate 1a Fan out by 0.5mm pitch.

そして、このファンアウトされた０．５ｍｍピッチの配線は、第１段ＦＵＮ−ＯＵＴ有機基板１ａ上に積層された第１段上下接続低熱膨張セラミック基板１ｂに引き継がれる。この第１段上下接続低熱膨張セラミック基板１ｂ内では、配線は０．５ｍｍピッチのまま、電気的な導通を備えてスルーホール１ｂｂによって垂直に配設されている。   Then, the fanned out 0.5 mm pitch wiring is handed over to the first-stage vertically connected low thermal expansion ceramic substrate 1b stacked on the first-stage FUN-OUT organic substrate 1a. In the first-stage top-bottom connection low thermal expansion ceramic substrate 1b, the wirings are arranged vertically by the through holes 1bb with electrical conduction while maintaining a pitch of 0.5 mm.

さらに、この０．５ｍｍピッチの配線は、第１段上下接続低熱膨張セラミック基板１ｂ上に積層された第２段ＦＵＮ−ＯＵＴ有機基板１ｃに配線が引き継がれる。この第２段ＦＵＮ−ＯＵＴ有機基板１ｃ内では、配線は１ｍｍピッチにファンアウトされている。   Further, the wiring of this 0.5 mm pitch is taken over by the second-stage FUN-OUT organic substrate 1c laminated on the first-stage vertical connection low thermal expansion ceramic substrate 1b. In the second stage FUN-OUT organic substrate 1c, the wiring is fanned out at a pitch of 1 mm.

次に、このファンアウトされた１ｍｍピッチの配線は、第２段ＦＵＮ−ＯＵＴ有機基板１ｃ上に積層された第２段上下接続低熱膨張セラミック基板１ｄに導電性と共に引き継がれる。この第２段上下接続低熱膨張セラミック基板１ｄ内では、配線は１ｍｍピッチのまま、電気的な導通を備えてスルーホール１ｄｂによって垂直に配設されている。そして、このスルーホール１ｄｂの端部に前記した第２の電極端子１ｄａが設けられている。   Next, the fanned out 1 mm pitch wiring is inherited along with the conductivity to the second-stage vertical connection low thermal expansion ceramic substrate 1d laminated on the second-stage FUN-OUT organic substrate 1c. In the second-stage upper and lower connection low thermal expansion ceramic substrate 1d, the wiring is arranged vertically by the through hole 1db with electrical conduction while maintaining a pitch of 1 mm. The second electrode terminal 1da is provided at the end of the through hole 1db.

そして、この第２の電極端子１ｄａに設けられたスパイラルコンタクタ１ｄｄ（図２参照）がプローブカード基板３の電極パッド３ａに接続され、プローブカード基板３に接続されたＬＳＩテスタによって、検査対象であるウエハ２上に形成された半導体デバイス２ａの動作試験が行われる。   Then, the spiral contactor 1dd (see FIG. 2) provided on the second electrode terminal 1da is connected to the electrode pad 3a of the probe card substrate 3, and is to be inspected by the LSI tester connected to the probe card substrate 3. An operation test of the semiconductor device 2a formed on the wafer 2 is performed.

また、低熱膨張インターポーザ１の半導体デバイス２ａ側の第１段ＦＵＮ−ＯＵＴ有機基板１ａに設けられているランド状に形成された複数の第１の電極端子１ａａには、プローブ針１ａｂがそれぞれ取り付けられる。このプローブ針１ａｂを垂直ピン状にすることによって、狭ピッチを実現するのに有利である。また、この垂直ピン状のプローブ針１ａｂは、垂直ピンの途中にくの字状の伸縮用の屈曲部１ａｂａが設けられ、狭ピッチで配列されている。この垂直ピン状のプローブ針１ａｂの先端が半導体デバイス２ａの電極パッド２ａａに押し当てられると、隣接して狭ピッチに配列されたプローブ針１ａｂの途中に設けられたくの字状の屈曲部１ａｂａが互いに収縮することによって狭ピッチかつ精度良い電気的接触が得られる。この伸縮用の曲部を備えたプローブ針１ａｂはバーチカルプローブと称し、垂直方向（長手方向）に沿って屈曲部１ａｂａを有し、極小狭ピッチに対応して用いられる。この屈曲部１ａｂａは、バーチカルプローブを伸縮させる方向であるバーチカルプローブの長手方向を垂直方向と称したとき、この垂直方向に対して直角な水平方向に突出して屈曲している。そして、このプローブ針１ａｂは、セラミック材で形成されたプローブヘッド４またはガイド壁４ａで支持されて半導体デバイス２ａの検査・測定に用いられる。   Probe needles 1ab are attached to the plurality of first electrode terminals 1aa formed in a land shape provided on the first-stage FUN-OUT organic substrate 1a on the semiconductor device 2a side of the low thermal expansion interposer 1, respectively. . Making the probe needle 1ab into a vertical pin shape is advantageous for realizing a narrow pitch. In addition, the vertical pin-like probe needles 1ab are arranged with a narrow pitch at a halfway portion of the vertical pin provided with a bent portion 1aba for expansion and contraction. When the tip of the vertical pin-shaped probe needle 1ab is pressed against the electrode pad 2aa of the semiconductor device 2a, a bent portion 1aba having a dogleg shape provided in the middle of the probe needle 1ab arranged adjacently at a narrow pitch is formed. By contracting each other, electrical contact with a narrow pitch and high accuracy can be obtained. The probe needle 1ab provided with the bending portion for expansion and contraction is referred to as a vertical probe, has a bent portion 1aba along the vertical direction (longitudinal direction), and is used corresponding to a minimum narrow pitch. When the longitudinal direction of the vertical probe, which is a direction in which the vertical probe is expanded and contracted, is referred to as a vertical direction, the bent portion 1aba is bent so as to protrude in a horizontal direction perpendicular to the vertical direction. The probe needle 1ab is supported by a probe head 4 or a guide wall 4a made of a ceramic material and used for inspection / measurement of the semiconductor device 2a.

これによれば、低熱膨張インターポーザは、半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成されているので、インターポーザに反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板を効果的に積層している。すなわち、第１段上下接続低熱膨張セラミック基板と第２段上下接続低熱膨張セラミック基板との２層で熱膨張による変形を防止して、第１段ＦＵＮ−ＯＵＴ有機基板と第２段ＦＵＮ−ＯＵＴ有機基板との２層で１５０μｍ以下の狭ピッチをも実現することができる。   According to this, the low thermal expansion interposer includes, in order from the semiconductor device side, the first stage FUN-OUT organic substrate, the first stage vertical connection low thermal expansion ceramic substrate, the second stage FAN-OUT organic substrate, and the second stage vertical connection low heat. Since the expansion ceramic substrate is laminated, the low thermal expansion ceramic material having a warp preventing effect on the interposer and the organic substrate realizing a narrow pitch are effectively laminated. That is, the first-stage FUN-OUT organic substrate and the second-stage FUN-OUT are prevented by two layers of the first-stage vertical connection low thermal expansion ceramic substrate and the second-stage vertical connection low-thermal expansion ceramic substrate. A narrow pitch of 150 μm or less can be realized by two layers with an organic substrate.

また、低熱膨張インターポーザのランド状に形成された第１の電極端子にはプローブ針を設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。さらに、このプローブ針として、途中にくの字状の伸縮用の曲部を備えた垂直ピンを設けることによって、反り防止効果と狭ピッチを併せ持った高精度のインターポーザを実現できる。
さらに、有機基板と低熱膨張材との貼り合せによって強度がアップし、低温および高温でのコンタクト荷重による反りや熱応力による反りが低減され、さらに、ＤＵＴに近い第１段ＦＵＮ−ＯＵＴ有機基板内に電源やＧＮＤを備えることによってパスコン搭載を可能にしノイズ対策がなされても良い。 Also, by providing a probe needle on the first electrode terminal formed in the land shape of the low thermal expansion interposer, a highly accurate interposer having both a warp prevention effect and a narrow pitch can be realized. Furthermore, a high-precision interposer having both a warp prevention effect and a narrow pitch can be realized by providing a vertical pin with a curved portion for extending and contracting in the middle of the probe needle.
Furthermore, the strength is improved by bonding the organic substrate and the low thermal expansion material, warpage due to contact load at low temperature and high temperature and warpage due to thermal stress are reduced, and further, in the first stage FUN-OUT organic substrate close to the DUT By providing a power supply or GND, it is possible to mount a bypass capacitor and take measures against noise.

図２は、本発明の実施形態に係る低熱膨張インターポーザの構成を説明するための断面図である。
図２に示すように、低熱膨張インターポーザ１のプローブカード基板３側において、ランド状に形成された第２の電極端子１ｄａにはスパイラルコンタクタ１ｄｄが設けられている。
低熱膨張インターポーザ１である新インターポーザの概念として、第２の電極端子１ｄａにスパイラルコンタクタ１ｄｄを設けることによって、ＰＣ基板とインターポーザをスパイラルコンタクト金属間接合させて着脱可能化を実現し、これによって納期短縮およびメンテナンスが容易になっている。また、プローブ針として用いることによって、半導体デバイスの反りを吸収すると共に、低い接触荷重でありながら安定したコンタクトを実現できる。そのため、さらなる多ピン化にも対応可能である。 FIG. 2 is a cross-sectional view for explaining the configuration of the low thermal expansion interposer according to the embodiment of the present invention.
As shown in FIG. 2, on the probe card substrate 3 side of the low thermal expansion interposer 1, a spiral contactor 1dd is provided on the second electrode terminal 1da formed in a land shape.
As a concept of a new interposer that is a low thermal expansion interposer 1, by providing a spiral contactor 1dd on the second electrode terminal 1da, the PC board and the interposer are joined between the spiral contact metals so that they can be attached and detached, thereby shortening the delivery time. And maintenance is easier. Further, by using it as a probe needle, it is possible to absorb a warp of a semiconductor device and realize a stable contact with a low contact load. Therefore, it is possible to cope with further increase in the number of pins.

以上、好ましい実施の形態を説明したが、本発明は前記実施の形態に限定されるものではなく、本発明の要旨を逸脱することの無い範囲内において適宜変更が可能なものである。例えば、プローブ針やスパイラルコンタクタを接続する電極をランド状に形成された電極端子として説明したが、ランド状に限るものではなく、プローブ針やスパイラルコンタクタを接続することができる形状であれば構わない。低熱膨張セラミック材に貫通孔を設けてその内部に導電性材が埋め込まれて形成されても構わない。また、第１段上下接続低熱膨張セラミック基板および第２段上下接続低熱膨張セラミック基板は必ずしもセラミック材に限定するものではなく、他の低熱膨張材であっても構わない。   The preferred embodiments have been described above. However, the present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist of the present invention. For example, the electrode for connecting the probe needle and the spiral contactor has been described as an electrode terminal formed in a land shape, but is not limited to the land shape, and any shape can be used as long as the probe needle or the spiral contactor can be connected. . A through-hole may be provided in the low thermal expansion ceramic material, and a conductive material may be embedded therein. Further, the first-stage vertical connection low thermal expansion ceramic substrate and the second stage vertical connection low thermal expansion ceramic substrate are not necessarily limited to ceramic materials, and may be other low thermal expansion materials.

本発明は、液晶パネル、タッチパネル式のタブレット、カメラモジュール、およびＩＣ・ＬＳＩ等の多電極半導体デバイスの検査用または実装用のインターポーザに係り、特にインターポーザに反り防止効果を有する低熱膨張セラミック材と、狭ピッチを実現するオーガニック基板を効果的に積層して形成された低熱膨張インターポーザに適用される。   The present invention relates to an interposer for inspecting or mounting a multi-electrode semiconductor device such as a liquid crystal panel, a touch panel tablet, a camera module, and an IC / LSI, and in particular, a low thermal expansion ceramic material having a warp preventing effect on the interposer, The present invention is applied to a low thermal expansion interposer formed by effectively laminating organic substrates that realize a narrow pitch.

１ 低熱膨張インターポーザ
１ａ 第１段ＦＵＮ−ＯＵＴ有機基板
１ａａ 第１の電極端子
１ａｂ プローブ針
１ｂ 第１段上下接続低熱膨張セラミック基板
１ｂｂ スルーホール
１ｃ 第２段ＦＵＮ−ＯＵＴ有機基板
１ｄ 第２段上下接続低熱膨張セラミック基板
１ｄａ 第２の電極端子
１ｄｂ スルーホール
１ｄｄ スパイラルコンタクタ
２ ウエハ
２ａ 半導体デバイス
２ａａ 電極パッド
２ｂ ダイシングエリア
３ プローブカード基板
３ａ 電極パッド
４ プローブヘッド
４ａ ガイド壁 DESCRIPTION OF SYMBOLS 1 Low thermal expansion interposer 1a First stage FUN-OUT organic substrate 1aa First electrode terminal 1ab Probe needle 1b First stage vertical connection Low thermal expansion ceramic substrate 1bb Through hole 1c Second stage FUN-OUT organic substrate 1d Second stage vertical connection Low thermal expansion ceramic substrate 1da Second electrode terminal 1db Through hole 1dd Spiral contactor 2 Wafer 2a Semiconductor device 2aa Electrode pad 2b Dicing area 3 Probe card substrate 3a Electrode pad 4 Probe head 4a Guide wall

Claims (6)

検査対象であるウエハ上に形成された半導体デバイスの動作試験を行うＬＳＩテスタに接続して用いるプローブカード基板と、前記半導体デバイスと、の間に介在させて電気的接続を媒介する低熱膨張インターポーザであって、
前記低熱膨張インターポーザは、前記半導体デバイス側から順に第１段ＦＵＮ−ＯＵＴ有機基板、第１段上下接続低熱膨張セラミック基板、第２段ＦＡＮ−ＯＵＴ有機基板、および第２段上下接続低熱膨張セラミック基板を積層して形成され、
前記低熱膨張インターポーザの前記半導体デバイス側にはこの半導体デバイスの電極の配置に対応する第１の電極端子と、前記低熱膨張インターポーザの前記プローブカード基板側にはこのプローブカード基板の電極の配置に対応する第２の電極端子と、を備え、
前記第１の電極端子と前記第２の電極端子との間が電気的に導通することを特徴とする低熱膨張インターポーザ。 A low thermal expansion interposer that mediates electrical connection between a probe card substrate used by connecting to an LSI tester that performs an operation test of a semiconductor device formed on a wafer to be inspected, and the semiconductor device. There,
The low thermal expansion interposer includes, in order from the semiconductor device side, a first stage FUN-OUT organic substrate, a first stage vertical connection low thermal expansion ceramic substrate, a second stage FAN-OUT organic substrate, and a second stage vertical connection low thermal expansion ceramic substrate. Is formed by laminating
The semiconductor device side of the low thermal expansion interposer corresponds to the first electrode terminal corresponding to the arrangement of the electrodes of the semiconductor device, and the probe card substrate side of the low thermal expansion interposer corresponds to the arrangement of the electrodes of the probe card board. A second electrode terminal,
The low thermal expansion interposer, wherein the first electrode terminal and the second electrode terminal are electrically connected. 前記第１の電極端子にはプローブ針を設けることを特徴とする請求項１に記載の低熱膨張インターポーザ。   The low thermal expansion interposer according to claim 1, wherein a probe needle is provided on the first electrode terminal. 前記第１の電極端子には途中にくの字状の伸縮用の曲部を備えた垂直ピン状のプローブ針を設けることを特徴とする請求項１に記載の低熱膨張インターポーザ。   2. The low thermal expansion interposer according to claim 1, wherein the first electrode terminal is provided with a vertical pin-shaped probe needle provided with a curved portion for extending and contracting in the shape of a dog. 前記第２の電極端子にはスパイラルコンタクタを設けることを特徴とする請求項１に記載の低熱膨張インターポーザ。   The low thermal expansion interposer according to claim 1, wherein a spiral contactor is provided on the second electrode terminal. 前記第１の電極端子はランド状に形成されていることを特徴とする請求項１に記載の低熱膨張インターポーザ。   The low thermal expansion interposer according to claim 1, wherein the first electrode terminal is formed in a land shape. 前記第２の電極端子はランド状に形成されていることを特徴とする請求項１に記載の低熱膨張インターポーザ。
The low thermal expansion interposer according to claim 1, wherein the second electrode terminal is formed in a land shape.
JP2012169599A 2012-07-31 2012-07-31 Low thermal expansion interposer Pending JP2014029286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012169599A JP2014029286A (en) 2012-07-31 2012-07-31 Low thermal expansion interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012169599A JP2014029286A (en) 2012-07-31 2012-07-31 Low thermal expansion interposer

Publications (1)

Publication Number Publication Date
JP2014029286A true JP2014029286A (en) 2014-02-13

Family

ID=50201955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012169599A Pending JP2014029286A (en) 2012-07-31 2012-07-31 Low thermal expansion interposer

Country Status (1)

Country Link
JP (1) JP2014029286A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676494A (en) * 2016-04-12 2016-06-15 武汉华星光电技术有限公司 Display panel testing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676494A (en) * 2016-04-12 2016-06-15 武汉华星光电技术有限公司 Display panel testing device

Similar Documents

Publication Publication Date Title
JP4862017B2 (en) Relay board, manufacturing method thereof, probe card
US10761113B2 (en) Probe card for a testing apparatus of electronic devices with enhanced filtering properties
KR102251299B1 (en) Probe card for a testing apparatus of electronic devices, particularly for extreme temperature applications
JP5690321B2 (en) Probe apparatus and test apparatus
JP5396112B2 (en) Probe card
KR102163321B1 (en) Probe Card and Manufacturing Method thereof
JP2013238578A (en) Space transformer for probe card and method of manufacturing the same
US20150309074A1 (en) Probe card
JP5024861B2 (en) Probe card
JP4343256B1 (en) Manufacturing method of semiconductor device
TW201831908A (en) Testing probe card for integrated circuit
US9267968B2 (en) Probe card assemblies and probe pins including carbon nanotubes
JP5092054B2 (en) Mounting board and failure prediction method
KR101345308B1 (en) Probe Card
JP4944982B2 (en) Semiconductor wafer inspection method and semiconductor device manufacturing method
JP2014029286A (en) Low thermal expansion interposer
JP5015206B2 (en) Probe board and probe card having the same
KR101441015B1 (en) Probe card for inspecting wafer chip
JP2005183863A (en) Method for manufacturing semiconductor integrated circuit device
JP3864201B2 (en) Probe card
JP2010243303A (en) Low-thermal-expansion interposer
JP2009276090A (en) Probe card equipped with interposer
JP2011185746A (en) Method for inspecting printed circuit board, and inspection device used for it
KR101794576B1 (en) BGA package inspection device for protect of solder-boll
JP4492976B2 (en) Semiconductor device