JP2014022544A - 光電変換素子および光電変換素子の製造方法 - Google Patents

Abstract

【課題】高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供する。
【解決手段】第１導電型の半導体基板と、半導体基板の一方の表面上に設けられた第２導電型の第１の非晶質膜と、を備え、半導体基板の表面には溝が設けられており、溝の底面には第１導電型の第２の非晶質膜が設けられており、溝の側壁には第２の非晶質膜が設けられていない箇所が存在する光電変換素子とその製造方法である。
【選択図】図１

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。

現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少するため、裏面のみに電極が形成された太陽電池の開発が進められている（たとえば特許文献１参照）。

特開２０１０−８０８８７号公報

以下、図１４〜図３０の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図１４に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板１０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層１０２を形成する。

次に、図１５に示すように、ｃ−Ｓｉ（ｎ）基板１０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０３を形成する。

次に、図１６に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部の裏面上にフォトレジスト膜１０４を形成する。ここで、フォトレジスト膜１０４は、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。

次に、図１７に示すように、フォトレジスト膜１０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させる。

次に、図１８に示すように、フォトレジスト膜１０４を除去した後に、図１９に示すように、フォトレジスト膜１０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板１０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０５を形成する。

次に、図２０に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部の裏面上にフォトレジスト膜１０６を形成する。ここで、フォトレジスト膜１０６は、ａ−Ｓｉ（ｉ／ｎ）層１０５の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。

次に、図２１に示すように、フォトレジスト膜１０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を露出させる。

次に、図２２に示すように、フォトレジスト膜１０６を除去した後に、図２３に示すように、フォトレジスト膜１０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層１０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を覆うように透明導電酸化膜１０７を形成する。

次に、図２４に示すように、透明導電酸化膜１０７の一部の裏面上にフォトレジスト膜１０８を形成する。ここで、フォトレジスト膜１０８は、透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。

次に、図２５に示すように、フォトレジスト膜１０８をマスクとして、透明導電酸化膜１０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の裏面を露出させる。

次に、図２６に示すように、フォトレジスト膜１０８を除去した後に、図２７に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の一部の裏面を覆うようにフォトレジスト膜１０９を形成する。ここで、フォトレジスト膜１０９は、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。

次に、図２８に示すように、透明導電酸化膜１０７およびフォトレジスト膜１０９の裏面全面に裏面電極層１１０を形成する。

次に、図２９に示すように、透明導電酸化膜１０７の表面の一部のみに裏面電極層１１０を残すようにして、リフトオフによりフォトレジスト膜１０９および裏面電極層１１０を除去する。

次に、図３０に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０３の表面上に反射防止膜１１１を形成する。

しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。また、裏面のみに電極が形成された太陽電池の変換効率の向上も要望されている。

上記の事情に鑑みて、本発明の目的は、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することにある。

本発明は、第１導電型の半導体基板と、半導体基板の一方の表面上に設けられた第２導電型の第１の非晶質膜と、を備え、半導体基板の表面には溝が設けられており、溝の底面には第１導電型の第２の非晶質膜が設けられており、溝の側壁には第２の非晶質膜が設けられていない箇所が存在する光電変換素子である。

ここで、本発明の光電変換素子においては、半導体基板の表面と第１の非晶質膜との間および溝の底面と第２の非晶質膜との間のすべての領域にｉ型のノンドープ膜が設けられていることが好ましい。

また、本発明の光電変換素子においては、第１の非晶質膜および第２の非晶質膜のすべてが電極層によって覆われていることが好ましい。

また、本発明の光電変換素子においては、半導体基板の表面の結晶面が｛１１０｝面であることが好ましい。

さらに、本発明は、第１導電型の半導体基板の一方の表面上に第２導電型の第１の非晶質膜を形成する工程と、第１の非晶質膜の一部および半導体基板の一部を除去することによって半導体基板の表面に底面と側壁とを有する溝を形成する工程と、第１の非晶質膜の残部上および溝の底面上に第１導電型の第２の非晶質膜を形成する工程と、第２の非晶質膜が形成された後の溝の少なくとも一部にマスク材を埋め込む工程と、マスク材によって被覆されていない第２の非晶質膜を除去する工程と、第２の非晶質膜を除去した後にマスク材を除去する工程と、マスク材を除去した後の半導体基板の表面側の全面に電極層を形成する工程と、溝の側壁上の電極層の少なくとも一部を除去する工程と、を含む、光電変換素子の製造方法である。

ここで、本発明の光電変換素子の製造方法において、溝を形成する工程は、第１の非晶質膜の一部をドライエッチングにより除去する工程と、第１の非晶質膜の一部の除去によって露出した半導体基板の部分をアルカリ溶液を用いたウエットエッチングにより除去する工程と、を含むことが好ましい。

また、本発明の光電変換素子の製造方法において、第２の非晶質膜を除去する工程は、第１の非晶質膜をエッチングストップ層として、アルカリ溶液を用いたウエットエッチングによって行なわれることが好ましい。

また、本発明の光電変換素子の製造方法は、半導体基板の表面の全面にｉ型の第１のノンドープ膜を形成する工程と、溝の底面の全面にｉ型の第２のノンドープ膜を形成する工程と、をさらに含み、第１のノンドープ膜を形成する工程は、第１の非晶質膜を形成する工程よりも前に行なわれ、第２のノンドープ膜を形成する工程は、第２の非晶質膜を形成する工程よりも前に行なわれることが好ましい。

また、本発明の光電変換素子の製造方法において、電極層を形成する工程は、半導体基板の表面側の全面にアルミニウム膜を形成する工程を含み、電極層を除去する工程は、塩酸を用いたウエットエッチングによって行なわれることが好ましい。

また、本発明の光電変換素子の製造方法においては、マスク材がホットメルトであることが好ましい。

本発明によれば、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。

実施の形態の光電変換素子の模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。

図１に、本発明の光電変換素子の一例である実施の形態の光電変換素子の模式的な断面図を示す。実施の形態の光電変換素子は、ｎ型単結晶シリコンからなる半導体基板１を有しており、半導体基板１の一方の表面である裏面の一部には、底面９ａとその両側の側壁９ｂとを備えた溝９が設けられている。ここで、溝９は、図１の紙面の法線方向に伸長している。

半導体基板１の裏面の溝９以外の領域上には、ｉ型のアモルファスシリコンからなる第１のノンドープ膜５が設けられており、第１のノンドープ膜５上にはｐ型のアモルファスシリコンからなる第１の非晶質膜６が設けられている。

半導体基板１の裏面の溝９の底面９ａ上には、ｉ型のアモルファスシリコンからなる第２のノンドープ膜１０が設けられており、第２のノンドープ膜１０上にはｎ型のアモルファスシリコンからなる第２の非晶質膜１１が設けられている。

また、第２のノンドープ膜１０および第２の非晶質膜１１は、溝９の側壁９ｂの一部にのみ設けられているため、溝９の側壁９ｂには、第２のノンドープ膜１０および第２の非晶質膜１１が設けられていない箇所が存在している。

第１の非晶質膜６の全裏面上および第２の非晶質膜１１の全裏面上には、第１の電極層１３が設けられており、第１の電極層１３の全裏面上には第２の電極層１４が設けられている。

また、半導体基板１の他方の表面である受光面（裏面の反対側の表面）の全面上には、ｉ型のアモルファスシリコンからなる第３のノンドープ膜２が設けられており、第３のノンドープ膜２の全面上にはｎ型のアモルファスシリコンからなる第３の非晶質膜３が設けられている。さらに、第３の非晶質膜３の全面上には反射防止膜４が設けられている。

以上の構造を有する実施の形態の光電変換素子においては、半導体基板１の裏面と第１の非晶質膜６の裏面との間には第１のノンドープ膜５が設けられており、溝９の底面９ａと第２の非晶質膜１１の裏面との間には第２のノンドープ膜１０が設けられている。

したがって、実施の形態の光電変換素子においては、半導体基板１の裏面と第１の非晶質膜６の裏面との間、および溝９の底面９ａと第２の非晶質膜１１の裏面との間のすべての領域にｉ型のノンドープ膜が設けられている。

また、実施の形態の光電変換素子においては、第１の非晶質膜６の全裏面上および第２の非晶質膜１１の全裏面上に第１の電極層１３と第２の電極層１４との積層体が設けられていることから、第１の非晶質膜６および第２の非晶質膜１１のすべてが電極層によって覆われている。

以下、図２〜図１３の模式的断面図を参照して、実施の形態の光電変換素子の製造方法の一例について説明する。まず、図２に示すように、ｎ型単結晶シリコンからなる半導体基板１の受光面の全面に、ｉ型のアモルファスシリコンからなる第３のノンドープ膜２およびｎ型のアモルファスシリコンからなる第３の非晶質膜３を、この順序で、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法により積層する。

半導体基板１としてはｎ型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。また、半導体基板１としては、たとえば予め半導体基板１の受光面にテクスチャ構造（図示せず）が形成された半導体基板などを用いてもよい。

半導体基板１の厚さは、特に限定されないが、たとえば１００μｍ以上３００μｍ以下とすることができ、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、半導体基板１の比抵抗も、特に限定されないが、たとえば０．１Ω・ｃｍ以上１Ω・ｃｍ以下とすることができる。

第３のノンドープ膜２としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第３のノンドープ膜２の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

第３の非晶質膜３としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第３の非晶質膜３の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

また、第３の非晶質膜３に含まれるｎ型不純物としては、たとえばリンを用いることができ、第３の非晶質膜３のｎ型不純物濃度は、たとえば５×１０¹⁹個／ｃｍ³程度とすることができる。

なお、本明細書において「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。

また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。

次に、図３に示すように、第３の非晶質膜３の全面に反射防止膜４をたとえばスパッタリング法により積層する。

反射防止膜４としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜４の厚さは、たとえば１００ｎｍ程度とすることができる。

次に、図４に示すように、半導体基板１の裏面の全面上に、ｉ型のアモルファスシリコンからなる第１のノンドープ膜５およびｐ型のアモルファスシリコンからなる第１の非晶質膜６を、この順序で、たとえばプラズマＣＶＤ法により積層する。

第１のノンドープ膜５としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第１のノンドープ膜５の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

第１の非晶質膜６としてはｐ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いてもよい。第１の非晶質膜６の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

また、第１の非晶質膜６に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第１の非晶質膜６のｐ型不純物濃度は、たとえば５×１０¹⁹個／ｃｍ³程度とすることができる。

次に、図５に示すように、第１の非晶質膜６の裏面上に、開口部８を備えた耐アルカリ性のレジスト膜７を形成する。

ここで、レジスト膜７は、特に限定されないが、たとえば、耐アルカリ性のレジストインクをインクジェット法により、開口部８の形成箇所以外の箇所に印刷し、それを乾燥させることにより形成したものなどを用いることができる。

次に、図６に示すように、レジスト膜７の開口部８から露出している第１のノンドープ膜５および第１の非晶質膜６を除去し、その後、半導体基板１の裏面の一部を除去することによって、底面９ａと底面９ａの両側から半導体基板１の厚さ方向に伸長する側壁９ｂとからなる溝９を形成する。

ここで、第１のノンドープ膜５および第１の非晶質膜６を除去する方法としては、ドライエッチングを用いることが好ましく、半導体基板１の裏面の一部を除去する方法としては、アルカリ溶液を用いたウエットエッチングを用いることが好ましい。第１のノンドープ膜５、第１の非晶質膜６および半導体基板１の裏面の一部をすべてドライエッチングにより除去することもできるが、この場合には、時間およびコストがかかるとともに半導体基板１にダメージが形成されるおそれがある。また、アルカリ溶液を用いたウエットエッチングでは、ｎ型の半導体基板１は除去することができるが、ｐ型の第１の非晶質膜６を除去することができない。

ここで、アルカリ溶液としては、たとえば水酸化カリウム水溶液または水酸化ナトリウム水溶液などを好適に用いることができる。

また、溝９の深さＤは、特に限定されないが、たとえば５μｍ以下とすることができる。

また、半導体基板１の裏面の結晶面は｛１１０｝面であることが好ましい。たとえば半導体基板１の裏面の結晶面が｛１００｝面である場合には、上記のアルカリ溶液を用いたウエットエッチングによって、通常のテクスチャエッチングのように、溝９の底面９ａに｛１１１｝面を有するピラミッド状の凹凸が形成されやすいが、半導体基板１の裏面の結晶面を｛１１０｝面とした場合には、溝９の底面９ａを平坦な｛１１０｝面とし、溝９の側壁９ｂを平坦な｛１１１｝面とすることができる。

次に、図７に示すように、レジスト膜７を除去し、その後洗浄する。
次に、図８に示すように、上記除去の残部となる第１の非晶質膜６の裏面上および溝９の底面９ａ上に、ｉ型のアモルファスシリコンからなる第２のノンドープ膜１０およびｎ型のアモルファスシリコンからなる第２の非晶質膜１１を、この順序で、たとえばプラズマＣＶＤ法により積層する。

第２のノンドープ膜１０としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第２のノンドープ膜１０の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

第２の非晶質膜１１としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第２の非晶質膜１１の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

また、第２の非晶質膜１１に含まれるｎ型不純物としては、たとえばリンを用いることができ、第２の非晶質膜１１のｎ型不純物濃度は、たとえば５×１０¹⁹個／ｃｍ³程度とすることができる。

次に、図９に示すように、溝９の少なくとも一部にマスク材１２を埋め込む。ここで、マスク材１２による溝９の埋め込みは、たとえば、マスク材１２を加熱して溶融状態とし、それをインクジェット法により、溝９を埋め込むように選択的に塗布して、冷却して固化状態とした後に乾燥させることにより行なうことができる。

ここで、マスク材１２としては、後述する第２のノンドープ膜１０および第２の非晶質膜１１のエッチングマスクとして機能するものであれば特に限定されないが、なかでもホットメルト接着剤を用いることが好ましい。なお、ホットメルト接着剤は、常温では固体状態であるが、加熱により溶融状態となり、塗布後の滲みが少ないという特性を有する。

次に、図１０に示すように、マスク材１２によって被覆されていない第２のノンドープ膜１０および第２の非晶質膜１１を除去する。

第２のノンドープ膜１０および第２の非晶質膜１１を除去する方法としては、アルカリ溶液を用いたウエットエッチングを用いることが好ましい。すなわち、ｐ型の第１の非晶質膜６は、アルカリ溶液を用いたウエットエッチングでは除去されないため、第１の非晶質膜６がエッチングストップ層として機能して、マスク材１２によって被覆されていない第２のノンドープ膜１０および第２の非晶質膜１１が除去される。一方、マスク材１２は、エッチングマスクとして機能するため、マスク材１２で被覆された第２のノンドープ膜１０および第２の非晶質膜１１については除去されない。

ここで、アルカリ溶液としては、たとえば水酸化カリウム水溶液または水酸化ナトリウム水溶液などを好適に用いることができる。

次に、図１１に示すように、マスク材１２を除去し、その後洗浄する。
マスク材１２を除去する方法は、特に限定されないが、たとえばマスク材１２がホットメルト接着剤からなる場合には、マスク材１２を温水に浸漬して剥離する方法などが挙げられる。

次に、図１２に示すように、マスク材１２を除去した後の半導体基板１の裏面側の全面に第１の電極層１３を形成する工程を行なう。これにより、第１の電極層１３は、第１の非晶質膜６の裏面の全面と、溝９の側壁９ｂの全面とを覆うようにして形成される。

第１の電極層１３としては、導電性を有する材料を用いることができ、たとえばＩＴＯ（Indium Tin Oxide）などを用いることができる。

第１の電極層１３は、たとえばスパッタリング法により形成することができ、第１の電極層１３の厚さｔ１は、たとえば８０ｎｍ以下とすることができる。

次に、図１３に示すように、第１の電極層１３の裏面の全面上に第２の電極層１４を形成する工程を行なう。

第２の電極層１４としては、導電性を有する材料を用いることができ、たとえばアルミニウムなどを用いることができる。

第２の電極層１４は、たとえばスパッタリング法により形成することができ、第２の電極層１４の厚さｔ２は、たとえば０．５μｍ以下とすることができる。

その後、図１に示すように、溝９の側壁９ｂ上の第１の電極層１３および第２の電極層１４を除去する。

第１の電極層１３および第２の電極層１４を除去する方法は、特に限定されないが、塩酸を用いたウエットエッチングによって行なうことが好ましい。すなわち、溝９の側壁９ｂ上の第１の電極層１３および第２の電極層１４の厚さは、溝９の側壁９以外の部分に付着した第１の電極層１３および第２の電極層１４の厚さと比べて薄いため、エッチング速度およびエッチング時間をコントロールすることによって、溝９の側壁９ｂ上の第１の電極層１３および第２の電極層１４を選択的に除去することが可能である。

本実施の形態によれば、図１４〜図３０に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回も行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。

また、本実施の形態においては、最初のレジスト膜７の形成位置を基準としたセルフアラインによって、半導体基板１の裏面の全面に形成されたアモルファス膜（第１の非晶質膜６および第２の非晶質膜１１）を覆う電極（ｐ電極およびｎ電極）を形成することができる。すなわち、半導体基板１の裏面のｐ電極（ｐ型の第１の非晶質膜６上の電極）およびｎ電極（ｎ型の第２の非晶質膜１１上の電極）をパターンニングする必要がない。

また、本実施の形態においては、ｐ電極およびｎ電極を半導体基板１の厚さ方向の異なる位置に形成しているため、半導体基板１の裏面におけるｐ電極とｎ電極との間の隙間を小さくすることができるとともに、このような隙間の小さいｐ電極とｎ電極とを形成するための精密なパターンニングをする必要がない。ここで、アモルファス膜（第１の非晶質膜６および第２の非晶質膜１１）は水平方向（膜の面方向）には電流が流れにくいため、半導体基板１の裏面のｐ電極とｎ電極との間の隙間はできるだけ小さい方が高い変換効率を有する光電変換素子を得る観点からは好ましい。

さらに、本実施の形態においては、半導体基板１の裏面全面をｐ電極とｎ電極とで覆うことができるため、半導体基板１の受光面側から入射した光のうち吸収されずに半導体基板１の裏面側に透過してきた光をｐ電極およびｎ電極で反射することができる。これにより、本実施の形態においては、図３０に示す構造を有する太陽電池よりも高い変換効率を有する光電変換素子を得ることができる。

以上の理由により、本実施の形態においては、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、光電変換素子および光電変換素子の製造方法に利用することができる。

１ 半導体基板、２ 第３のノンドープ膜、３ 第３の非晶質膜、４ 反射防止膜、５ 第１のノンドープ膜、６ 第１の非晶質膜、７ レジスト膜、８ 開口部、９ 溝、９ａ 底面、９ｂ 側壁、１０ 第２のノンドープ膜、１１ 第２の非晶質膜、１２ マスク材、１３ 第１の電極層、１４ 第２の電極層、１０１ ｃ−Ｓｉ（ｎ）基板、１０２ ａ−Ｓｉ（ｉ／ｐ）層、１０３ ａ−Ｓｉ（ｉ／ｎ）層、１０４ フォトレジスト膜、１０５ ａ−Ｓｉ（ｉ／ｎ）層、１０６ フォトレジスト膜、１０７ 透明導電酸化膜、１０８，１０９ フォトレジスト膜、１１０ 裏面電極層、１１１ 反射防止膜。

Claims (10)

1. 第１導電型の半導体基板と、
   前記半導体基板の一方の表面上に設けられた第２導電型の第１の非晶質膜と、を備え、
   前記半導体基板の前記表面には溝が設けられており、
   前記溝の底面には第１導電型の第２の非晶質膜が設けられており、前記溝の側壁には前記第２の非晶質膜が設けられていない箇所が存在する、光電変換素子。
2. 前記半導体基板の前記表面と前記第１の非晶質膜との間および前記溝の底面と前記第２の非晶質膜との間のすべての領域にｉ型のノンドープ膜が設けられている、請求項１に記載の光電変換素子。
3. 前記第１の非晶質膜および前記第２の非晶質膜のすべてが電極層によって覆われている、請求項２に記載の光電変換素子。
4. 前記半導体基板の前記表面の結晶面が｛１１０｝面である、請求項１から３のいずれか１項に記載の光電変換素子。
5. 第１導電型の半導体基板の一方の表面上に第２導電型の第１の非晶質膜を形成する工程と、
   前記第１の非晶質膜の一部および前記半導体基板の一部を除去することによって前記半導体基板の前記表面に底面と側壁とを有する溝を形成する工程と、
   前記第１の非晶質膜の残部上および前記溝の底面上に第１導電型の第２の非晶質膜を形成する工程と、
   前記第２の非晶質膜が形成された後の前記溝の少なくとも一部にマスク材を埋め込む工程と、
   前記マスク材によって被覆されていない前記第２の非晶質膜を除去する工程と、
   前記第２の非晶質膜を除去した後に前記マスク材を除去する工程と、
   前記マスク材を除去した後の前記半導体基板の前記表面側の全面に電極層を形成する工程と、
   前記溝の側壁上の前記電極層の少なくとも一部を除去する工程と、を含む、光電変換素子の製造方法。
6. 前記溝を形成する工程は、前記第１の非晶質膜の前記一部をドライエッチングにより除去する工程と、前記第１の非晶質膜の前記一部の除去によって露出した前記半導体基板の部分をアルカリ溶液を用いたウエットエッチングにより除去する工程と、を含む、請求項５に記載の光電変換素子の製造方法。
7. 前記第２の非晶質膜を除去する工程は、前記第１の非晶質膜をエッチングストップ層として、アルカリ溶液を用いたウエットエッチングによって行なわれる、請求項５または６に記載の光電変換素子の製造方法。
8. 前記半導体基板の前記表面の全面にｉ型の第１のノンドープ膜を形成する工程と、前記溝の底面の全面にｉ型の第２のノンドープ膜を形成する工程と、をさらに含み、
   前記第１のノンドープ膜を形成する工程は、前記第１の非晶質膜を形成する工程よりも前に行なわれ、
   前記第２のノンドープ膜を形成する工程は、前記第２の非晶質膜を形成する工程よりも前に行なわれる、請求項５から７のいずれか１項に記載の光電変換素子の製造方法。
9. 前記電極層を形成する工程は、前記半導体基板の前記表面側の全面にアルミニウム膜を形成する工程を含み、
   前記電極層を除去する工程は、塩酸を用いたウエットエッチングによって行なわれる、請求項５から８のいずれか１項に記載の光電変換素子の製造方法。
10. 前記マスク材がホットメルトである、請求項５から９のいずれか１項に記載の光電変換素子の製造方法。

Images