JP2014022439A - プリント配線板及びその製造方法 - Google Patents

Abstract

【課題】 半導体素子の実装歩留まりの向上
【解決手段】 半導体素子搭載エリア内の中心側の第１バンプ７６ＦＩの融点は、外周に位置する第２バンプ７６ＦＯの融点よりも低い。このため、リフローの際に、まず、中心側の低融点の第１バンプ７６ＦＩが溶けて半導体素子の該ＣＣ側と対応するパッド９２と接触し、更に、半導体素子９２が沈み込む。そして、外側の高融点の第２バンプ７６ＦＯが溶け始め、該第２バンプと該ＣＣ外側と対応するパッド９２とが接触する。
【選択図】 図５

Description

本発明は、半導体素子の実装性を向上させるプリント配線板及びその製造方法に関する。

プリント配線板に実装される半導体素子は、小型化、薄型化及び高集積度化が急速に進み、半導体素子の電極端子は狭ピッチ、多端子化の傾向がある。その結果、半導体素子を実装するプリント配線板も、薄型化が要求されている。プリント配線板を薄くするためには、コア基板の厚みを薄くすることが考えられる。特許文献１には、コア基板の厚みを５００μｍ以下にすることが開示されている。

特開２００２−１９８６５０号公報

しかしながら、コア基板の厚みが薄くなるに従ってプリント配線板の剛性が低下し、ビルドアップ層の形成時、バンプ形成時などの際に加わる熱履歴によりプリント配線板が反り易くなる。通常、半導体素子は半田バンプを介してプリント配線板上に実装される。このとき、半導体素子が薄いと半導体素子側にも反りが発生すると推察される。半導体素子をプリント配線板上に搭載する際、仮にプリント配線板が半導体素子と逆方向に沿っていると、半導体素子とプリント配線板とで未接続が発生すると考えられる。このような未接続は、例えば、プリント配線板が上に凸の方向へ反っている場合には、外側のバンプ領域で特に生じ易い。

本発明の目的は、半導体素子を高い歩留まりで実装可能なプリント配線板及びその製造方法を提供することである。別の目的は、半導体素子とプリント配線板間の接続信頼性を高くすることである。

本願発明は、第１面と該第１面とは反対側の第２面とを有する絶縁基板と、
該絶縁基板の第１面上に形成され、層間樹脂絶縁層と第１導体層とが交互に積層されている第１ビルドアップ層と、
該絶縁基板の第２面上に形成され、層間樹脂絶縁層と第２導体層とが交互に積層されている第２ビルドアップ層と、
前記第１ビルドアップ層を形成する最外層の第１導体層に設けられているパッドと、
該パッド上に設けられて半導体素子を接続するバンプと、
を有するプリント配線板であって、
前記パッドは、前記半導体素子直下の部品搭載エリア内の中心側に位置する第１パッド群と、該第１パッド群の外周に位置する第２パッド群とを備え、
前記第１パッド上に設けられる第１バンプを形成する材料の融点は、前記第２パッド上に設けられる第２バンプを形成する材料の融点よりも低いことを技術的特徴とする。

本願発明は、第１面と該第１面とは反対側の第２面とを有する絶縁基板と、
該絶縁基板の第１面上に形成され、層間樹脂絶縁層と第１導体層とが交互に積層されている第１ビルドアップ層と、
該絶縁基板の第２面上に形成され、層間樹脂絶縁層と第２導体層とが交互に積層されている第２ビルドアップ層と、
前記第１ビルドアップ層を形成する最外層の第１導体層に設けられているパッドと、
該パッド上に設けられて半導体素子を接続するバンプと、
を有するプリント配線板の製造方法であって、
前記パッドは、前記半導体素子直下の部品搭載エリア内の中心側に位置する第１パッド群と、該第１パッド群の外周に位置する第２パッド群とを備え、
前記第１パッド上に設けられる第１バンプを形成する材料の融点を、前記第２パッド上に設けられる第２バンプを形成する材料の融点よりも低くすることを技術的特徴とする。

請求項１のプリント配線板では、半導体素子直下の部品搭載エリア内の中心側（Ｃ４エリア）の第１バンプの融点は、第１バンプの外周に位置する第２バンプの融点よりも低い。通常、プリント配線板は上に凸の状態に反りやすい。この場合、第１バンプの高さ（頂点の位置）が、第２バンプの高さ（頂点の位置）よりも高くなる。この状態において、半導体素子をプリント配線板に実装する場合、まず第１バンプが溶けて半導体素子が沈み込む。次いで、まだ溶けていない第２バンプ（第１バンプの外周に位置する第２バンプ）と半導体素子の端子とが接触し、全てのバンプで接続が取られる。
このため、プリント配線板に反りがあり、半導体素子側の端子とプリント配線板のパッドとの距離が、Ｃ４エリア中心と外周エリアとで違っていても、高い信頼性で実装でき、実装歩留まりも高まる。

請求項１２のプリント配線板では、半導体素子をプリント配線板に実装する際、半導体素子に最初に接触する、高さの高い第１バンプの融点を相対的に低くしている。このため、半導体素子をプリント配線板に実装する場合、まず第１バンプが溶けて半導体素子が沈み込む。次いで、まだ溶けていない第２バンプ（第１バンプの外周に位置する第２バンプ）と半導体素子の端子とが接触し、全てのバンプで接続が取られる。

請求項１３のプリント配線板では、半導体素子に対してのパッドの距離が相対的に小さい箇所に、融点の低いバンプが設けられる。すなわち、半導体素子をプリント配線板に実装する際、半導体素子に最初に接触する、高さの高い第１バンプの融点を相対的に低くしている。このため、半導体素子をプリント配線板に実装する場合、まず第１バンプが溶けて半導体素子が沈み込む。次いで、まだ溶けていない第２バンプ（第１バンプの外周に位置する第２バンプ）と半導体素子の端子とが接触し、全てのバンプで接続が取られる。

本発明の第１実施形態に係るプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 半導体素子と第１実施形態に係るプリント配線板の断面図。 リフロー温度での第１実施形態に係るプリント配線板の反りを示す模式図。 第１実施形態に係るプリント配線板に内蔵されるインダクタンスを示す模式図。 第２実施形態に係るプリント配線板の断面図。 第１実施形態の第１改変例に係るプリント配線板の断面図。 第１実施形態に係るプリント配線板の上側のソルダーレジスト層の開口を示す平面図。 図１１（Ａ）、図１１（Ｂ）は第１実施形態のプリント配線板の半田ボール搭載用マスクの平面図、図１１（Ｃ）はプリント配線板の平面図。 第１実施形態の改変例に係るプリント配線板の平面図。

[第１実施形態]
本発明の第１実施形態に係るプリント配線板が図５に示されている。
第１実施形態のプリント配線板１０は、コア基板３０を有する。そのコア基板は第１面Ｆとその第１面と反対側の第２面Ｓとを有する絶縁基板２０ｚと絶縁基板の第１面Ｆ上に形成されている導体パターン３４Ｆと絶縁基板の第２面上に形成されている導体パターン３４Ｓを有する。第１面上の導体パターン３４Ｆには、電源用又はグランド用のベタ状のプレーン層３４ＦＥが含まれる。第２面上の導体パターン３４Ｓには、インダクタを構成するベタ状のプレーン層３４ＳＬが含まれる。コア基板はさらに導体パターン３４Ｆと導体パターン３４Ｓとを接続しているスルーホール導体３６を有する。スルーホール導体は絶縁基板を貫通している貫通孔２８に形成されている。貫通孔２８の形状やスルーホール導体の形状は砂時計形状である。図５に示されているコア基板は例えば、ＵＳ７７８６３９０に開示されている方法で製造される。コア基板の導体層は複数の導体回路やスルーホール導体の周りに形成されているスルーホールランドを含む。コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。

コア基板３０の第１面Ｆ上には第１ビルドアップ層５５Ｆが形成されている。第１ビルドアップ層５５Ｆは、第１層間樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆと、各第１層間樹脂絶縁層上に形成されている第１導体層５８Ｆ、１５８Ｆ、２５８Ｆとを有する。さらに、第１ビルドアップ層５５Ｆは、導体パターン３４Ｆと第１導体層５８Ｆとを接続する第１ビア導体６０Ｆと、第１導体層５８Ｆと第１導体層１５８Ｆとを接続する第１ビア導体１６０Ｆと、第１導体層１５８Ｆと第１導体層２５８Ｆとを接続する第１ビア導体２６０Ｆとを有している。

コア基板３０の第２面Ｓ上には第２ビルドアップ層５５Ｓが形成されている。第２ビルドアップ層５５Ｓは、第２層間樹脂絶縁層５０Ｆ、１５０Ｆ、２５０Ｆと、各第２層間樹脂絶縁層上に形成されている第２導体層５８Ｓ、５８ＳＬ、１５８Ｓ、１５８ＳＬ、２５８Ｓとを有する。

さらに、第２層間樹脂絶縁層５０Ｓの内部には、プレーン層３４ＳＬと第２導体層５８ＳＬとを接続する第２ビア導体６０Ｓと、スルーホール導体３６と第２導体層５８Ｓとを接続する第２ビア導体６０Ｓが設けられている。

第２層間樹脂絶縁層１５０Ｓの内部には、第２導体層５８ＳＬと第２導体層１５８ＳＬとを接続する第２ビア導体（図示は省略）と、第２導体層５８Ｓと第２導体層１５８Ｓとを接続する第２ビア導体１６０Ｓとが設けられている。第２層間樹脂絶縁層２５０Ｓの内部には、第２導体層１５８Ｓと第２導体層２５８Ｓとを接続する第２ビア導体２６０Ｓが設けられている。

この第２ビルドアップ層５５Ｓには、プレーン層３４ＳＬと、第２導体層５８ＳＬ，１５８ＳＬと、これら第２導体層５８ＳＬ，１５８ＳＬ同士を接続する第２ビア導体（図示は省略）とから形成されるインダクタＬが設けられている。
インダクタＬは、半導体素子の直下の領域に形成されている。

インダクタＬを構成する第２導体層５８ＳＬ，１５８ＳＬは、それぞれ図７に示すように、渦巻き状に形成されている。これら第２導体層５８ＳＬ，１５８ＳＬ同士が第２ビア導体１６０Ｓにより接続されている。なお、本実施形態では、このように第２ビア導体１６０Ｓにより接続されている第２導体層５８ＳＬ、１５８ＳＬの群をインダクタパターンＬｎ（ｎ＝１，２・・・・）と称する。インダクタパターンＬｎの数は特に限定されないが、本実施形態では、インダクタパターンは８つ形成されている。

上述した複数のインダクタパターンＬｎは、それぞれプレーン層３４ＳＬに接続されている。すなわち、複数のインダクタパターンＬｎは並列に接続されている。これにより、各インダクタパターンＬｎに流れる電流が分散されるため、インダクタＬの抵抗が低減され、Ｑ値が向上しやすくなると考えられる。

上側の第１ビルドアップ層５５Ｆ上に上側のソルダーレジスト層７０Ｆが形成され、下側の第２ビルドアップ層５５Ｓ上に下側のソルダーレジスト層７０Ｓが形成されている。ソルダーレジスト層７０Ｆは、導体層やビア導体の上面を露出する開口７１Ｆを有する。ソルダーレジスト層７０Ｓは、導体層やビア導体の上面を露出する開口７１Ｓを有する。

上側の第１ビルドアップ層５５Ｆのソルダーレジスト層７０Ｆの開口７１Ｆから露出している部分はＣ４パッドとして機能する第１パッド７１ＦＩと第２パッドＦＯとが設けられている。図１１（Ｃ）は、プリント配線板の平面図である。半導体素子直下の部品搭載エリア内の中心ＣＣ内に第１パッド７１ＦＩが配置され、該第１パッド７１ＦＩには第１バンプ７６ＦＩが形成されている。第１バンプ７６ＦＩは、融点２２０℃程度のＳn−Ａｇ−Ｃｕから成る。中心ＣＣの外側に第２パッド７１ＦＯが配置され、該第２パッド７１ＦＯには第２バンプ７６ＦＯが形成されている。第２バンプは融点２３０℃程度のＳｎ−Ｃｕから成る。第１バンプ７６ＦＩの融点は、第２バンプ７６ＦＯの融点よりも低く、第１バンプ７６ＦＩ、第２バンプ７６ＦＯの体積はほぼ等しい。体積が等しいことで、バンプの高さに差が生じ、バンプの接続信頼性改善との効果を得ることができる。

下側のビルドアップ層のソルダーレジスト層７０Ｓの開口７１Ｓから露出している部分はＢＧＡパッド７１ＳＰを構成する。ＢＧＡパッド７１ＳＰには、第３バンプ（ＢＧＡバンプ）７６Ｓが形成されている。

第１実施形態のプリント配線板の用途が図６に示されている。第１実施形態のプリント配線板１０は半導体素子９０を搭載することができる。一般的に半導体素子はリフローでＣ４バンプを介してプリント配線板に実装される。
半導体素子９０はシリコンから成る。シリコンは剛性が高いのでリフロー温度で半導体素子は反らないと考えられる。もしくは、実装温度での半導体素子の反り量は小さいと考えられる。また、半導体素子はプリント配線板と接続するための電極９２を有する。

第１実施形態のプリント配線板では、半導体素子直下の部品搭載エリア内の中心ＣＣ側の第１バンプ７６ＦＩの融点は、第１バンプの外周に位置する第２バンプ７６ＦＯの融点よりも低い。このため、リフローの際に、まず、半導体素子９０のリフロー中に中心ＣＣ側の低融点の第１バンプ７６ＦＩが溶けて半導体素子の該ＣＣ側と対応するパッド９２と接触し、更に、半導体素子９２が沈み込む。そして、中心ＣＣ外側の高融点の第２バンプ７６ＦＯが溶け始め、該第２バンプと、該ＣＣ外側と対応するパッド９２とが接触し、全てのバンプで接続が取られる。このため、プリント配線板に反りがあり、半導体素子側の端子とプリント配線板のパッドとの距離が、Ｃ４エリアの中心と外周エリアとで違っていても、高い信頼性で実装でき、実装歩留まりも高まる。

第１実施形態のプリント配線板では、第１ビルドアップ層の導体層の面積が、インダクタンスパターンを備える。第２ビルドアップ層の面積よりも大きい。第２ビルドアップ層における樹脂（層間樹脂絶縁層）の割合が第１ビルドアップ層に対して大きくなる。この場合、プリント配線板が上に凸の状態に反りやすくなるが、第１実施形態ではバンプの接続信頼性が低下し難い。

第１バンプ７６ＦＩの融点と第２バンプ７６ＦＯの融点との差は１０℃以上であることが望ましい。バンプの融点の差を利用し、バンプの接続信頼性改善との効果を得ることができる。

第１実施形態のプリント配線板は、０．０５mmから０．１５mmの厚さを有する半導体素子を搭載するためのプリント配線板に適する。半導体素子の厚さが０．０５mm未満であると、リフロー温度（実装温度）で半導体素子の反りが問題となる。半導体素子とプリント配線板間で未接続が発生しやすい。図６に示すように、半導体素子の中央部が相対的に上がり、周辺部が相対的に下がる反りが生じても、該半導体素子９０の端子９２と、プリント配線板側の第１バンプ７６ＦＩ、第２バンプ７６ＦＯと接触を取ることができる。

[第１実施形態のプリント配線板の製造方法]
第１実施形態のプリント配線板１０の製造方法が図１〜図４に示される。
（１）第１面Ｆとその第１面と反対側の第２面Ｓを有する絶縁基板２０ｚとその両面に積層されている金属箔２２、２２からなる両面銅張積層板２０が準備される（図１（Ａ））。両面銅張積層板として住友ベークライト社製のＥＬＣ４７８５ＴＨ−Ｇを用いることができる。絶縁基板の第１面Ｆ及び第２面Ｓ上に銅箔２２，２２がそれぞれラミネートされている。

絶縁基板は樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。さらに、樹脂中に水酸化物からなる粒子が含有されてもよい。水酸化物からなる粒子として水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。熱で分解されることで水酸化物から水が生成する。このため、水酸化物は、コア基板３０を構成する材料から熱を奪うことが可能であると考えられる。すなわち、絶縁基板２０ｚが水酸化物を含むことで、レーザの加工性が向上すると推測される。

（２）両面銅張積層板が加工され、スルーホール導体３６、導体パターン３４Ｆ、プレーン層３４ＦＥ、導体パターン３４Ｓ、プレーン層３４ＳＬを備えるコア基板３０が完成する（図１（Ｂ））。コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。コア基板３０はＵＳ７７８６３９０に開示されている方法で製造される。導体パターン３４Ｆ、プレーン層３４ＦＥ、導体パターン３４Ｓ、プレーン層３４ＳＬは、コア基板３０の第２面Ｓ上の銅箔２２と、銅箔上の無電解めっき膜３１と、無電解めっき膜３１上の電解めっき膜３２とから形成されている。

（３）コア基板３０の第１面Ｆ上に厚さ約３０μｍの第１層間樹脂絶縁層５０Ｆを形成するとともに、コア基板３０の第２面Ｓ上に厚さ約３０μｍの第２層間樹脂絶縁層５０Ｓを形成する。（図１（Ｃ））。

（４）ＣＯ２ガスレーザにて各層間樹脂絶縁層５０Ｆ、５０Ｓに直径約５０μｍのビア導体用の開口５１Ｆ、５１Ｓが設けられる（図１（Ｄ））。酸化剤等によって、各層間樹脂絶縁層５０Ｆ、５０Ｓの表面が粗化される（図示せず）。

（５）予め、各層間樹脂絶縁層５０Ｆ、５０Ｓの表層にパラジウムなどの触媒が付与され、無電解めっき液に５〜６０分間浸漬され、無電解めっき膜５２が設けられる（図１（Ｄ））。

（６）上記処理を終えた基板３０に、所定パターンのめっきレジスト５４が設けられる（図２（Ａ））。

（７）次に、電解めっき処理により電解めっき膜５６が形成される（図２（Ｂ））。

（８）めっきレジスト５４が剥離除去され、そのめっきレジスト下の無電解めっき膜５２が溶解除去される。これにより、第１層間樹脂絶縁層５０Ｆ上に、無電解めっき膜５２と電解めっき膜５６とからなる第１導体層５８Ｆが形成される。第１層間樹脂絶縁層５０Ｆの内部には、第１ビア導体６０Ｆが形成される。さらに、第２層間樹脂絶縁層５０Ｓ上に、インダクタパターン（第２導体層）５８ＳＬが形成される（図２（Ｃ））。第２層間樹脂絶縁層５０Ｓの内部には、導体パターン３４Ｓとインダクタパターン（第２導体層）５８ＳＬとを接続する第２ビア導体６０Ｓが形成される。
そして、エッチング液によって、インダクタパターン（第２導体層）５８ＳＬを含む各導体パターンの表面が粗化される（図示せず）。

（９）上記（３）〜（８）と同様にして、第１導体層１５８Ｆ、２５８Ｆ、第１ビア導体１６０Ｆ、２６０Ｆ、第１層間樹脂絶縁層１５０Ｆ、２５０Ｆを有する第１ビルドアップ層５５Ｆと、インダクタパターン（第２導体層）１５８ＳＬ、第２導体層１５８Ｓ、２５８Ｓ、第２ビア導体１６０Ｓ、２６０Ｓ、第２層間樹脂絶縁層１５０Ｓ、２５０Ｓを有する第２ビルドアップ層５５Ｓとが形成される（図３（Ａ））。

（１０）上側のビルドアップ層上に開口７１Ｆを有する上側のソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層上に開口７１Ｓを有する下側のソルダーレジスト層７０Ｓが形成される（図３（Ｂ））。上側のソルダーレジスト層７０Ｆの開口７１Ｆから露出する導体層やビア導体の上面はＣ４パッドを構成する。図３（Ｂ）のプリント配線板の平面図が図１０（Ａ）に示される。半導体素子直下の部品搭載エリア内の中心ＣＣ内に第１パッド７１ＦＩが配置され、中心ＣＣ外側に第２パッド７１ＦＯが配置されている。一方、下側の層間樹脂絶縁層７０Ｓの開口７１Ｓから露出する導体層やビア導体の上面はＢＧＡパッド７１ＳＰとして機能する。

（１１）第１パッド７１ＦＩ、第２パッド７１ＦＯ、ＢＧＡパッド７１ＳＰ上にニッケルめっき層７２が形成され、さらにニッケルめっき層７２上に金めっき層７４が形成される（図３（Ｃ））。ニッケル−金層の代わりにニッケル−パラジウム−金層が形成されてもよい。

（１２）図１１（Ａ）に平面図を示す部品搭載エリア内の中心ＣＣ内の第１パッドに対応する開口２２ｉを備える半田ボール搭載用のマスク２２Ｉを用いて、第１パッド７１ＦＩにＳn−Ａｇ−Ｃｕから成る半田ボール７６ｆＩが搭載される（図４（Ａ））。図４（Ａ）のプリント配線板の平面図が図１０（Ｂ）に示される。

（１３）図１１（Ｂ）に平面図を示す部品搭載エリア内の中心ＣＣ外の第２パッドに対応する開口２２ｏを備える半田ボール搭載用のマスク２２Ｏを用いて、第２パッド７１ＦＯにＳn−Ｃｕから成る半田ボール７６ｆＯが搭載される（図４（Ｂ））。図４（Ｂ）のプリント配線板の平面図が図１０（Ｃ）に示される。更に、ＢＧＡパッド７１ＳＰ上に半田ボール７６ｓが搭載される。

（１４）リフローにより、第１パッド７１ＦＩに第１バンプ７６ＦＩが、第２パッド７１ＦＯに第２バンプ７６ＦＯが、ＢＧＡパッド７１Ｓ上にＢＧＡバンプ７６Ｓが形成される。第１バンプ７６ＦＩ、第２バンプ７６ＦＯ、ＢＧＡバンプ７６Ｓが同時に形成されるので、製造工程の簡略化が図れる。プリント配線板１０が完成する（図５）。

（１５）Ｃ４バンプ（第１バンプ７６ＦＩ、第２バンプ７６ＦＯ）と半導体素子の電極９２が位置合わせされ、リフローでプリント配線板１０に半導体素子９０が実装される（図６）。図６に示されているように、リフロー温度で、プリント配線板が反る。下側のソルダーレジスト層が下を向くようにプリント配線板が平坦な板上に置かれるとプリント配線板の中央が浮くようにプリント配線板は反る。このため、実施形態のプリント配線板によれば、リフロー温度でプリント配線板が反っても、外周の第２バンプ７６ＦＯが未接続に成らないので、半導体素子の実装歩留まりを高くすることができる。また、Ｃ４バンプの接続信頼性を改善することができる。

（１６）その後、ＢＧＡバンプ７６Ｓを介してプリント配線板がマザーボードに搭載される（図示せず）。

[第１実施形態の改変例]
図１２は、第１実施形態の改変例に係るプリント配線板の平面図である。
第１実施形態の改変例では、第２パッド７１ＦＯが半導体素子の搭載エリアの内の角部に設けられている。

通常、プリント配線板は、部品搭載エリアから引き出される導体パターンのデザインに起因して、部品搭載エリアの角部の高さが低くなりやすい。少なくともそうした箇所に融点の高いバンプを設けることで、バンプの接続信頼性改善の効果が得られやすい。

[第２実施形態]
図８は、第２実施形態に係るプリント配線板の断面図を示す。
第２実施形態では、プリント配線板及び半導体素子が中央部が下がる方向に反る。半導体素子直下の部品搭載エリア内の中心内に第１パッド７１ＦＩが配置され、該第１パッド７１ＦＩには第３バンプ７６Ｆｉが形成されている。第３バンプ７６Ｆｉは融点２３０℃程度のＳｎ−Ｃｕから成る。中心ＣＣの外側に第２パッド７１ＦＯが形成され、該第２パッド上に第４バンプ７６Ｆｏが形成されている。第４バンプは融点２１０℃程度のＳn−Ａｇ−Ｃｕから成る。第４バンプ７６Ｆｏの融点は、第３バンプ７６Ｆｉの融点よりも低く、体積はほぼ等しい。

第２実施形態のプリント配線板では、半導体素子側の実装用の端子と距離が相対的に遠く（ｔ２）なる第１パッドの第３バンプ７６Ｆｉと、距離が相対的に近く（ｔ１）なる第２パッドの第４バンプ７５Ｆｏとが、融点が異なり、遠くなる第３バンプ７６Ｆｉの融点が、近くなる第４バンプ７５Ｆｏよりも高い。ここでいう「距離」とは、パッドと半導体素子との間の鉛直方向の距離のうち最長のものを意味する。このため、半導体素子をプリント配線板に実装する際、半導体素子に最初に接触する、高さの高い第４バンプ７５Ｆｏの融点を相対的に低くしている。このため、半導体素子をプリント配線板に実装する場合、まず第４バンプ７５Ｆｏが溶けて半導体素子が沈み込む。次いで、まだ溶けていない第３バンプと半導体素子の端子とが接触し、全てのバンプで接続が取られる。

[第２実施形態の改変例]
図９は、第２実施形態の改変例に係るプリント配線板の断面図を示す。
第２実施形態のでは、プリント配線板及び半導体素子が中央部が上がる方向に反る。
半導体素子側の実装用の端子と距離が相対的に遠く（ｔ２）なる第２パッドの第２バンプ７６ＦＯと、距離が相対的に近く（ｔ１）なる第１パッドの第１バンプ７５ＦＩとが、融点が異なり、遠くなる第２バンプ７６ＦＯの融点が、近くなる第１バンプ７５ＦＩよりも高い。

本発明の構成は、ビルドアッププリント配線板に限らず、種々のプリント配線板に適用可能である。また、融点異なる材質として、Ｓn−Ａｇ−Ｃｕ、Ｓn−Ｃｕを上げたが、Ｓｎ−Ｚｎ−Ｂｉ、ＳｎＡｇｌｎＢｉ，鉛半田等の任意の材質を利用し得る。

１０ プリント配線板
３０ コア基板
３４Ｆ 第１導体層
３４Ｓ 第２導体層
３６ スルーホール導体
５０Ｆ、５０Ｓ 層間樹脂絶縁層
７０Ｆ、７０Ｓ ソルダーレジスト層
７１Ｆ、７１Ｓ 開口
７１ＦＩ 第１パッド
７１ＦＯ 第１パッド
７６ＦＩ 第１バンプ
７６ＦＯ 第２バンプ

Claims (13)

1. 第１面と該第１面とは反対側の第２面とを有する絶縁基板と、
   該絶縁基板の第１面上に形成され、層間樹脂絶縁層と第１導体層とが交互に積層されている第１ビルドアップ層と、
   該絶縁基板の第２面上に形成され、層間樹脂絶縁層と第２導体層とが交互に積層されている第２ビルドアップ層と、
   前記第１ビルドアップ層を形成する最外層の第１導体層に設けられているパッドと、
   該パッド上に設けられて半導体素子を接続するバンプと、
   を有するプリント配線板であって、
   前記パッドは、前記半導体素子直下の部品搭載エリア内の中心側に位置する第１パッド群と、該第１パッド群の外周に位置する第２パッド群とを備え、
   前記第１パッド上に設けられる第１バンプを形成する材料の融点は、前記第２パッド上に設けられる第２バンプを形成する材料の融点よりも低い。
2. 請求項１のプリント配線板であって：
   前記第１バンプの頂点は、前記第２バンプの頂点よりも上方に位置する。
3. 請求項１のプリント配線板であって：
   前記第２バンプは、部品搭載エリア内のうち少なくとも角部に設けられている。
4. 請求項１のプリント配線板であって：
   前記第１ビルドアップ層における第１導体層の面積の和が、前記第２ビルドアップ層における第２導体層の面積の和よりも大きい。
5. 請求項１のプリント配線板であって：
   前記第２導体層は、インダクタパターンを含んでいる。
6. 請求項１のプリント配線板であって：
   前記第１バンプを形成する材料の融点と、前記第２バンプを形成する材料の融点との差は１０℃以上である。
7. 請求項１のプリント配線板であって：
   前記第１バンプはＳn−Ａｇ−Ｃｕから成り、前記第２バンプはＳｎ−Ｃｕから成る。
8. 請求項１のプリント配線板であって：
   前記第１バンプと前記第２バンプとは、ほぼ同じ体積の半田ボールから形成されている。
9. 第１面と該第１面とは反対側の第２面とを有する絶縁基板と、
   該絶縁基板の第１面上に形成され、層間樹脂絶縁層と第１導体層とが交互に積層されている第１ビルドアップ層と、
   該絶縁基板の第２面上に形成され、層間樹脂絶縁層と第２導体層とが交互に積層されている第２ビルドアップ層と、
   前記第１ビルドアップ層を形成する最外層の第１導体層に設けられているパッドと、
   該パッド上に設けられて半導体素子を接続するバンプと、
   を有するプリント配線板の製造方法であって、
   前記パッドは、前記半導体素子直下の部品搭載エリア内の中心側に位置する第１パッド群と、該第１パッド群の外周に位置する第２パッド群とを備え、
   前記第１パッド上に設けられる第１バンプを形成する材料の融点を、前記第２パッド上に設けられる第２バンプを形成する材料の融点よりも低くする。
10. 請求項９のプリント配線板の製造方法であって：
    前記第１バンプを形成する半田ボールと、前記第２バンプを形成する半田ボールとは、別々で搭載される。
11. 請求項９のプリント配線板の製造方法であって：
    前記第１バンプと前記第２バンプとは、同じ工程で形成される。
12. 第１面と該第１面とは反対側の第２面とを有する絶縁基板と、
    該絶縁基板の第１面上に形成され、層間樹脂絶縁層と第１導体層とが交互に積層されている第１ビルドアップ層と、
    該絶縁基板の第２面上に形成され、層間樹脂絶縁層と第２導体層とが交互に積層されている第２ビルドアップ層と、
    前記第１ビルドアップ層を形成する最外層の第１導体層に設けられているパッドと、
    該パッド上に設けられて半導体素子を接続するバンプと、
    を有するプリント配線板であって、
    前記パッドは、第１バンプが設けられる第１パッドと、前記第１バンプの頂点よりも低い位置に頂点を有する第２バンプが設けられる第２パッドとを備え、
    前記第１バンプを形成する材料の融点は、前記第２バンプを形成する材料の融点よりも低い。
13. 第１面と該第１面とは反対側の第２面とを有する絶縁基板と、
    該絶縁基板の第１面上に形成され、層間樹脂絶縁層と第１導体層とが交互に積層されている第１ビルドアップ層と、
    該絶縁基板の第２面上に形成され、層間樹脂絶縁層と第２導体層とが交互に積層されている第２ビルドアップ層と、
    前記第１ビルドアップ層を形成する最外層の第１導体層に設けられているパッドと、
    該パッド上に設けられてバンプと、
    該バンプを介して前記パッド上に実装される半導体素子と、
    を有する半導体装置であって、
    前記パッドは、前記半導体素子との距離がｔ１である第１パッド群と、前記半導体素子との距離が前記ｔ１より大きいｔ２である第２パッド群とを備え、
    前記第１パッド上に設けられる第１バンプを形成する材料の融点は、前記第２パッド上に設けられる第２バンプを形成する材料の融点よりも低い。

Images