JP2014017817A - 設定可能な入出力を有するダイ装置およびその制御方法 - Google Patents
設定可能な入出力を有するダイ装置およびその制御方法 Download PDFInfo
- Publication number
- JP2014017817A JP2014017817A JP2013143733A JP2013143733A JP2014017817A JP 2014017817 A JP2014017817 A JP 2014017817A JP 2013143733 A JP2013143733 A JP 2013143733A JP 2013143733 A JP2013143733 A JP 2013143733A JP 2014017817 A JP2014017817 A JP 2014017817A
- Authority
- JP
- Japan
- Prior art keywords
- die
- output
- blocks
- signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】集積回路用の金属製の設定可能なI/O構造が開示される。この金属製の設定可能なI/O構造は複数のI/O仕様の任意のものに対して構成することができる。共通電圧参照および共通電流参照が複数のI/O構造に対して提供されるために生成される。
【選択図】図5
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1] 設定可能な入出力(I/O)ブロックであって、
複数のサブセルと、
選択されたI/O要件に従うI/Oインターフェイスを提供する構成において、複数のサブセルの内の選択されたサブセルを結合するように構成された金属層と、を含む設定可能な入出力(I/O)ブロック。
[C2] さらに、論理機能を実行し前記サブセルのうちの1つ以上とやりとりするように構成された論理部と、
前記論理部と前記サブセルのうちの1つ以上との間の通信のために前記論理部と前記サブセルのうちの1つ以上との間で送信されるように適合された信号を変換するように構成された回路と、をさらに含むC1記載の設定可能な入出力(I/O)ブロック。
[C3] 入出力(I/O)ブロックを構成する方法であって、
各々が複数のサブセルを有する1つ以上のI/Oブロックを用意すること、
前記1つ以上のI/Oブロックの各々に対して1つ以上の要件を決定すること、および
前記1つ以上の要件を示す構成において前記複数サブセルのうちの選択されたサブセルを結合するために前記I/Oブロックの各々を金属化すること、を含む入出力(I/O)ブロックを構成する方法。
[C4] 集積回路を有するダイであって、
1つ以上の設定可能な入出力(I/O)ブロックを含み、前記I/Oブロックの各々は複数のサブセルと、
I/O要件を示すI/Oインターフェイスを提供する構成において前記複数のサブセルのうちの選択されたサブセルを結合するように構成された金属層を含む、集積回路を有するダイ。
[C5] さらに前記I/Oインターフェイスを調節するための信号を前記I/Oブロックの各々に出力するように構成された参照ブロックを含む、C4記載のダイ。
[C6] 前記信号が、前記複数のサブセル内の参照電圧レベルおよび1つ以上の回路素子の所望の電力状態を示す信号を含み、前記参照ブロックが前記複数のサブセル内の1つ以上の回路素子の前記電力状態を示す信号を前記複数のI/Oブロックに出力するように構成された較正ブロックを含む、C5に記載のダイ。
[C7] 前記参照ブロックが前記複数のI/Oブロックの各々に参照電流レベルを示す信号を出力するようにさらに構成されている、C6に記載のダイ。
[C8] 集積回路を有するダイであって、
各々が1つ以上の入出力(I/O)要件に従って1つ以上のI/Oインターフェイス信号を提供するように構成された回路を有する複数のI/Oブロックと、
前記複数のI/Oブロックに前記1つ以上のI/Oインターフェイス信号を調節するために前記I/Oブロックの回路を較正するように適合された信号を出力するように構成された較正ブロックと、を含む集積回路を有するダイ。
[C9] 前記較正ブロックが、前記I/Oブロックにより使用されるための較正信号を提供するように構成されていて、前記I/Oブロックのインピーダンスを調節する、C8記載のダイ。
[C10] 前記較正ブロックが1つ以上のプルアップトランジスタ又は1つ以上のプルダウントランジスタを電源オン/オフのために選択するように構成されている、C8のダイ。
[C11] 前記ブロックは回路を含み、この回路は、
参照電圧レベルを示す信号を検知したプロセス−電圧−温度変動を示す信号と比較し、
電源オン/オフされるべき前記I/Oブロックの回路の1つ以上の回路素子を示す信号を生成する、C8のダイ。
[C12] 集積回路を有するダイであって、
各々が1つ以上の入出力(I/O)要件を示すI/O信号を提供するように構成された回路を有する複数のI/Oブロックと、
前記I/O信号の調節に使用するために適合されたI/O情報信号を前記I/Oブロックに出力するように構成された参照ブロックと、を含む集積回路を有するダイ。
[C13] 前記I/O要件の各々が電圧要件、電流要件、およびインピーダンス要件のうちの少なくとも1つを含む、C12のダイ。
[C14] 前記I/O情報信号が前記I/Oブロックの回路の較正に使用するために適合された情報を含む、C12のダイ。
[C15] ダイ上の設定可能な入出力(I/O)ブロックを制御する方法であって、
各々が要件に従ってI/Oインターフェイスを提供するように構成された回路を有する複数のI/Oブロックを提供すること、
前記複数のI/Oブロックの各々においてI/O情報信号を受信すること、および
前記I/O情報信号の情報を示す特性を有するI/Oインターフェイスに対して生成される信号を調節することを含む、ダイ上の設定可能な入出力(I/O)ブロックを制御する方法。
[C16] 前記信号は前記回路を較正した後に調節される、C15の方法。
[C17] 前記回路の較正がパワーオン/オフされるべき前記回路の1つ以上の回路素子を選択することを含む、C16の方法。
[C18] 集積回路を有するダイであって、
各々が1つ以上のI/O要件に従ってI/Oインターフェイスを提供するよう構成された複数の入出力(I/O)ブロックと、
前記I/Oブロックの各々に電圧参照信号を出力するように構成された電圧参照ブロックを含み、前記電圧参照シグナルは前記I/Oブロックの各々に参照電圧レベルを提供するように構成されている、集積回路を有するダイ。
[C19] 集積回路を有するダイであって、
各々が1つ以上の入出力(I/O)要件にしたがって1つ以上のI/O信号を提供する回路を有する複数のI/Oブロックと、
前記I/Oブロックの各々に電圧レベルを示す信号を出力するように構成された参照電圧ブロックと、
前記1つ以上のI/O信号を較正するように構成された信号を前記複数のI/Oブロックに出力するように構成された較正ブロックと、を含む集積回路を有するダイ。
[C20] 複数のダイであって、各ダイは集積回路を有し、前記集積回路は複数の入出力(I/O)スロットを形成するI/Oリングを含み、この複数のダイの各々は前記I/Oリング中の回路素子の共通基本テンプレートを有し、前記回路素子の少なくともいくつかは各I/Oスロットに対して選択されたI/O規格に基づいて前記サブセルのいくつかのみを接続する金属化によりサブセル中に配置されている、集積回路を有するダイ。
[C21] 各ダイは前記I/Oスロットの各々に参照電圧を動作可能なように提供する単一の参照装置をさらに含む、C20記載の複数のダイ。
[C22] 各ダイが所望のインピーダンス特性を達成する際にI/Oスロットによって使用されるための前記I/Oスロットの各々に較正信号を提供する手段を含む、C21記載の複数のダイ。
[C23] 前記I/Oスロットの各々が共通の静電放電(ESD)構造を含む、C20記載の複数のダイ。
Claims (23)
- 設定可能な入出力(I/O)ブロックであって、
複数のサブセルと、
選択されたI/O要件に従うI/Oインターフェイスを提供する構成において、複数のサブセルの内の選択されたサブセルを結合するように構成された金属層と、を含む設定可能な入出力(I/O)ブロック。 - さらに、論理機能を実行し前記サブセルのうちの1つ以上とやりとりするように構成された論理部と、
前記論理部と前記サブセルのうちの1つ以上との間の通信のために前記論理部と前記サブセルのうちの1つ以上との間で送信されるように適合された信号を変換するように構成された回路と、をさらに含む請求項1記載の設定可能な入出力(I/O)ブロック。 - 入出力(I/O)ブロックを構成する方法であって、
各々が複数のサブセルを有する1つ以上のI/Oブロックを用意すること、
前記1つ以上のI/Oブロックの各々に対して1つ以上の要件を決定すること、および
前記1つ以上の要件を示す構成において前記複数サブセルのうちの選択されたサブセルを結合するために前記I/Oブロックの各々を金属化すること、を含む入出力(I/O)ブロックを構成する方法。 - 集積回路を有するダイであって、
1つ以上の設定可能な入出力(I/O)ブロックを含み、前記I/Oブロックの各々は複数のサブセルと、
I/O要件を示すI/Oインターフェイスを提供する構成において前記複数のサブセルのうちの選択されたサブセルを結合するように構成された金属層を含む、集積回路を有するダイ。 - さらに前記I/Oインターフェイスを調節するための信号を前記I/Oブロックの各々に出力するように構成された参照ブロックを含む、請求項4記載のダイ。
- 前記信号が、前記複数のサブセル内の参照電圧レベルおよび1つ以上の回路素子の所望の電力状態を示す信号を含み、前記参照ブロックが前記複数のサブセル内の1つ以上の回路素子の前記電力状態を示す信号を前記複数のI/Oブロックに出力するように構成された較正ブロックを含む、請求項5に記載のダイ。
- 前記参照ブロックが前記複数のI/Oブロックの各々に参照電流レベルを示す信号を出力するようにさらに構成されている、請求項6に記載のダイ。
- 集積回路を有するダイであって、
各々が1つ以上の入出力(I/O)要件に従って1つ以上のI/Oインターフェイス信号を提供するように構成された回路を有する複数のI/Oブロックと、
前記複数のI/Oブロックに前記1つ以上のI/Oインターフェイス信号を調節するために前記I/Oブロックの回路を較正するように適合された信号を出力するように構成された較正ブロックと、を含む集積回路を有するダイ。 - 前記較正ブロックが、前記I/Oブロックにより使用されるための較正信号を提供するように構成されていて、前記I/Oブロックのインピーダンスを調節する、請求項8記載のダイ。
- 前記較正ブロックが1つ以上のプルアップトランジスタ又は1つ以上のプルダウントランジスタを電源オン/オフのために選択するように構成されている、請求項8のダイ。
- 前記ブロックは回路を含み、この回路は、
参照電圧レベルを示す信号を検知したプロセス−電圧−温度変動を示す信号と比較し、
電源オン/オフされるべき前記I/Oブロックの回路の1つ以上の回路素子を示す信号を生成する、請求項8のダイ。 - 集積回路を有するダイであって、
各々が1つ以上の入出力(I/O)要件を示すI/O信号を提供するように構成された回路を有する複数のI/Oブロックと、
前記I/O信号の調節に使用するために適合されたI/O情報信号を前記I/Oブロックに出力するように構成された参照ブロックと、を含む集積回路を有するダイ。 - 前記I/O要件の各々が電圧要件、電流要件、およびインピーダンス要件のうちの少なくとも1つを含む、請求項12のダイ。
- 前記I/O情報信号が前記I/Oブロックの回路の較正に使用するために適合された情報を含む、請求項12のダイ。
- ダイ上の設定可能な入出力(I/O)ブロックを制御する方法であって、
各々が要件に従ってI/Oインターフェイスを提供するように構成された回路を有する複数のI/Oブロックを提供すること、
前記複数のI/Oブロックの各々においてI/O情報信号を受信すること、および
前記I/O情報信号の情報を示す特性を有するI/Oインターフェイスに対して生成される信号を調節することを含む、ダイ上の設定可能な入出力(I/O)ブロックを制御する方法。 - 前記信号は前記回路を較正した後に調節される、請求項15の方法。
- 前記回路の較正がパワーオン/オフされるべき前記回路の1つ以上の回路素子を選択することを含む、請求項16の方法。
- 集積回路を有するダイであって、
各々が1つ以上のI/O要件に従ってI/Oインターフェイスを提供するよう構成された複数の入出力(I/O)ブロックと、
前記I/Oブロックの各々に電圧参照信号を出力するように構成された電圧参照ブロックを含み、前記電圧参照シグナルは前記I/Oブロックの各々に参照電圧レベルを提供するように構成されている、集積回路を有するダイ。 - 集積回路を有するダイであって、
各々が1つ以上の入出力(I/O)要件にしたがって1つ以上のI/O信号を提供する回路を有する複数のI/Oブロックと、
前記I/Oブロックの各々に電圧レベルを示す信号を出力するように構成された参照電圧ブロックと、
前記1つ以上のI/O信号を較正するように構成された信号を前記複数のI/Oブロックに出力するように構成された較正ブロックと、を含む集積回路を有するダイ。 - 複数のダイであって、各ダイは集積回路を有し、前記集積回路は複数の入出力(I/O)スロットを形成するI/Oリングを含み、この複数のダイの各々は前記I/Oリング中の回路素子の共通基本テンプレートを有し、前記回路素子の少なくともいくつかは各I/Oスロットに対して選択されたI/O規格に基づいて前記サブセルのいくつかのみを接続する金属化によりサブセル中に配置されている、集積回路を有するダイ。
- 各ダイは前記I/Oスロットの各々に参照電圧を動作可能なように提供する単一の参照装置をさらに含む、請求項20記載の複数のダイ。
- 各ダイが所望のインピーダンス特性を達成する際にI/Oスロットによって使用されるための前記I/Oスロットの各々に較正信号を提供する手段を含む、請求項21記載の複数のダイ。
- 前記I/Oスロットの各々が共通の静電放電(ESD)構造を含む、請求項20記載の複数のダイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/672,013 US7642809B2 (en) | 2007-02-06 | 2007-02-06 | Die apparatus having configurable input/output and control method thereof |
US11/672,013 | 2007-02-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549195A Division JP2010518630A (ja) | 2007-02-06 | 2008-02-04 | 設定可能な入出力を有するダイ装置およびその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014017817A true JP2014017817A (ja) | 2014-01-30 |
Family
ID=39675619
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549195A Withdrawn JP2010518630A (ja) | 2007-02-06 | 2008-02-04 | 設定可能な入出力を有するダイ装置およびその制御方法 |
JP2013143733A Pending JP2014017817A (ja) | 2007-02-06 | 2013-07-09 | 設定可能な入出力を有するダイ装置およびその制御方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549195A Withdrawn JP2010518630A (ja) | 2007-02-06 | 2008-02-04 | 設定可能な入出力を有するダイ装置およびその制御方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7642809B2 (ja) |
JP (2) | JP2010518630A (ja) |
CN (1) | CN101617314B (ja) |
TW (1) | TWI472157B (ja) |
WO (1) | WO2008097932A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100263200A1 (en) * | 2005-11-22 | 2010-10-21 | Lex Kosowsky | Wireless communication device using voltage switchable dielectric material |
US20080029405A1 (en) * | 2006-07-29 | 2008-02-07 | Lex Kosowsky | Voltage switchable dielectric material having conductive or semi-conductive organic material |
US20080073114A1 (en) * | 2006-09-24 | 2008-03-27 | Lex Kosowsky | Technique for plating substrate devices using voltage switchable dielectric material and light assistance |
US20120200963A1 (en) * | 2007-06-13 | 2012-08-09 | Daniel Vasquez | System and method for protecting a computing device using vsd material, and method for designing same |
US20090050856A1 (en) * | 2007-08-20 | 2009-02-26 | Lex Kosowsky | Voltage switchable dielectric material incorporating modified high aspect ratio particles |
US7882453B2 (en) * | 2007-10-17 | 2011-02-01 | Rapid Bridge Llc | Semiconductor device metal programmable pooling and dies |
US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US20090220771A1 (en) * | 2008-02-12 | 2009-09-03 | Robert Fleming | Voltage switchable dielectric material with superior physical properties for structural applications |
US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
US8539420B2 (en) * | 2011-07-05 | 2013-09-17 | Xilinx, Inc. | Method and apparatus for self-annealing multi-die interconnect redundancy control |
US8604826B2 (en) * | 2011-12-16 | 2013-12-10 | Advanced Micro Devices, Inc. | Bias compensation method and system for minimizing process, voltage and temperature corner variations |
US20140126665A1 (en) * | 2012-11-06 | 2014-05-08 | Ati Technologies Ulc | Output driver with adjustable voltage swing |
US9270268B2 (en) | 2013-01-02 | 2016-02-23 | International Business Machines Corporation | Compensated impedance calibration circuit |
US10309838B2 (en) * | 2016-09-08 | 2019-06-04 | Qualcomm Incorporated | Temporal temperature sensor position offset error correction |
CN107766634A (zh) * | 2017-10-12 | 2018-03-06 | 郑州云海信息技术有限公司 | 一种优化bga电源分布改善高速信号质量的方法及芯片 |
US12045072B2 (en) * | 2020-08-27 | 2024-07-23 | Macom Technology Solutions Holdings, Inc. | System and method for calibration of multi-channel transceivers |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230163A (ja) * | 1988-07-20 | 1990-01-31 | Fujitsu Ltd | マスタスライス型半導体集積回路装置およびその製造方法 |
JPH04147663A (ja) * | 1990-10-10 | 1992-05-21 | Hitachi Ltd | 半導体集積回路装置 |
JPH05167425A (ja) * | 1991-12-13 | 1993-07-02 | Sharp Corp | 多電源対応入力回路 |
JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
JP2005039549A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 半導体集積回路装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825202A (en) * | 1996-09-26 | 1998-10-20 | Xilinx, Inc. | Integrated circuit with field programmable and application specific logic areas |
US6225143B1 (en) | 1998-06-03 | 2001-05-01 | Lsi Logic Corporation | Flip-chip integrated circuit routing to I/O devices |
US6472903B1 (en) * | 1999-01-08 | 2002-10-29 | Altera Corporation | Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards |
US6218858B1 (en) * | 1999-01-27 | 2001-04-17 | Xilinx, Inc. | Programmable input/output circuit for FPGA for use in TTL, GTL, GTLP, LVPECL and LVDS circuits |
JP2000269339A (ja) | 1999-03-16 | 2000-09-29 | Toshiba Corp | 半導体集積回路装置とその配線配置方法 |
US6535043B2 (en) * | 2000-05-26 | 2003-03-18 | Lattice Semiconductor Corp | Clock signal selection system, method of generating a clock signal and programmable clock manager including same |
JP3670563B2 (ja) * | 2000-09-18 | 2005-07-13 | 株式会社東芝 | 半導体装置 |
US6922074B2 (en) * | 2002-02-07 | 2005-07-26 | International Business Machines Corporation | ASIC architecture for active-compensation of a programmable impedance I/O |
US7023238B1 (en) * | 2004-01-07 | 2006-04-04 | Altera Corporation | Input buffer with selectable threshold and hysteresis option |
US7102417B2 (en) * | 2004-11-05 | 2006-09-05 | International Business Machines Corporation | Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit |
TWI271030B (en) * | 2004-11-16 | 2007-01-11 | Feature Integration Technology | Input/output adjustment circuit capable of adjusting output impedance |
US7305646B2 (en) | 2005-05-09 | 2007-12-04 | Lsi Corporation | Relocatable mixed-signal functions |
-
2007
- 2007-02-06 US US11/672,013 patent/US7642809B2/en active Active
-
2008
- 2008-02-04 CN CN200880004244XA patent/CN101617314B/zh active Active
- 2008-02-04 JP JP2009549195A patent/JP2010518630A/ja not_active Withdrawn
- 2008-02-04 WO PCT/US2008/052965 patent/WO2008097932A2/en active Application Filing
- 2008-02-05 TW TW97104619A patent/TWI472157B/zh not_active IP Right Cessation
-
2009
- 2009-12-01 US US12/628,757 patent/US8072240B2/en active Active
-
2013
- 2013-07-09 JP JP2013143733A patent/JP2014017817A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230163A (ja) * | 1988-07-20 | 1990-01-31 | Fujitsu Ltd | マスタスライス型半導体集積回路装置およびその製造方法 |
JPH04147663A (ja) * | 1990-10-10 | 1992-05-21 | Hitachi Ltd | 半導体集積回路装置 |
JPH05167425A (ja) * | 1991-12-13 | 1993-07-02 | Sharp Corp | 多電源対応入力回路 |
JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
JP2005039549A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US7642809B2 (en) | 2010-01-05 |
WO2008097932A3 (en) | 2008-09-25 |
US20100073026A1 (en) | 2010-03-25 |
CN101617314B (zh) | 2013-01-02 |
US20080186053A1 (en) | 2008-08-07 |
CN101617314A (zh) | 2009-12-30 |
TW200845583A (en) | 2008-11-16 |
JP2010518630A (ja) | 2010-05-27 |
TWI472157B (zh) | 2015-02-01 |
US8072240B2 (en) | 2011-12-06 |
WO2008097932A2 (en) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014017817A (ja) | 設定可能な入出力を有するダイ装置およびその制御方法 | |
JP5312453B2 (ja) | 入力/出力バッファの動作インピーダンス制御 | |
US7554363B2 (en) | High speed integrated circuit | |
US7644296B1 (en) | Programmable logic device integrated circuits with configurable dynamic phase alignment circuitry | |
US7420387B2 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US20110025373A1 (en) | Semiconductor devices having ZQ calibration circuits and calibration methods thereof | |
JP4673533B2 (ja) | 専用及びプログラム可能論理を有する集積回路 | |
US7679396B1 (en) | High speed integrated circuit | |
TW201816790A (zh) | 阻抗校準電路和包括其的半導體記憶體裝置 | |
CN209247886U (zh) | 发送器与集成电路 | |
JP4184680B2 (ja) | 基準電圧発生回路及びその配置方法 | |
US20090302887A1 (en) | Apparatus for power consumption reduction in programmable logic devices and associated methods | |
US7190193B1 (en) | Method and apparatus for a differential driver with voltage translation | |
US8065570B1 (en) | Testing an integrated circuit having configurable input/output terminals | |
US20080165884A1 (en) | Systems and Methods for the Distribution of Clock Signals | |
US7049845B1 (en) | Programmable delay line using configurable logic block | |
Kannan et al. | Aspects and solutions to designing standard LVCMOS I/O buffers in 90nm process | |
US6404228B1 (en) | Apparatus for translating digital signals | |
US12040794B2 (en) | Semiconductor integrated circuits that support enhanced signal multiplexing operations for I/O buffers | |
KR101053660B1 (ko) | 출력 임피던스 조절회로 및 그의 구동방법 | |
JPH11145817A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140917 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141216 |