JP2014013938A - Semiconductor light-emitting element - Google Patents
Semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2014013938A JP2014013938A JP2013200582A JP2013200582A JP2014013938A JP 2014013938 A JP2014013938 A JP 2014013938A JP 2013200582 A JP2013200582 A JP 2013200582A JP 2013200582 A JP2013200582 A JP 2013200582A JP 2014013938 A JP2014013938 A JP 2014013938A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- concentration
- type
- side contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明の実施形態は、半導体発光素子に関する。 Embodiments described herein relate generally to a semiconductor light emitting device.
半導体発光素子として窒化物半導体が用いられる。このような半導体発光素子においては、電極から半導体層に注入される電流は、横方向へ広がり難い。このため、電極直下の半導体層に主に電流が注入される。電極が遮光性である場合には、電極直下の発光層で発光した光が電極によって遮られる。 A nitride semiconductor is used as the semiconductor light emitting device. In such a semiconductor light emitting device, the current injected from the electrode into the semiconductor layer is difficult to spread in the lateral direction. For this reason, current is mainly injected into the semiconductor layer directly under the electrode. When the electrode is light-shielding, light emitted from the light-emitting layer immediately below the electrode is blocked by the electrode.
正極電極として透明電極を用いることで、発光した光を、正極電極を透過させて取り出すことができる。透明電極にはＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）などの導電材料が用いられる。光取り出し効率を高くするために透明電極の透過率を高くすると、半導体層と透明電極との接触抵抗が増大し、駆動電圧が上昇する。 By using a transparent electrode as the positive electrode, the emitted light can be taken out through the positive electrode. A conductive material such as ITO (In 2 O 3 —SnO 2 ) is used for the transparent electrode. When the transmittance of the transparent electrode is increased in order to increase the light extraction efficiency, the contact resistance between the semiconductor layer and the transparent electrode increases, and the drive voltage increases.
一方、例えば、約１．５μｍの突起を半導体層に設けることで、実質的な臨界角を広げて、光取り出し効率を向上させる構成がある。 On the other hand, for example, there is a configuration in which a substantial critical angle is widened to improve light extraction efficiency by providing a protrusion of about 1.5 μm on the semiconductor layer.
本発明の実施形態は、駆動電圧が低い半導体発光素子を提供する。 Embodiments of the present invention provide a semiconductor light emitting device having a low driving voltage.
本発明の実施形態によれば、ｎ形半導体層と、電極と、ｐ形半導体層と、発光層と、を備えた半導体発光素子が提供される。前記ｐ形半導体層は、前記ｎ形半導体層と前記電極との間に設けられる。前記ｐ形半導体層は、前記電極に接するｐ側コンタクト層を含む。発光層は、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられる。前記ｐ形半導体層は、前記ｐ側コンタクト層と前記発光層との間に設けられｐ形不純物濃度が前記ｐ形コンタクト層のｐ形不純物濃度よりも低いｐ形層をさらに含む。前記ｐ側コンタクト層は、前記ｎ形半導体層から前記ｐ形半導体層に向かう第１方向に向かって突出した複数の突起部を含む。前記ｐ側コンタクト層は、Ｍｇ濃度が低い第１領域と、Ｍｇ濃度が前記第１領域よりも高い第２領域と、を含む。 According to an embodiment of the present invention, a semiconductor light emitting device including an n-type semiconductor layer, an electrode, a p-type semiconductor layer, and a light emitting layer is provided. The p-type semiconductor layer is provided between the n-type semiconductor layer and the electrode. The p-type semiconductor layer includes a p-side contact layer in contact with the electrode. The light emitting layer is provided between the n-type semiconductor layer and the p-type semiconductor layer. The p-type semiconductor layer further includes a p-type layer provided between the p-side contact layer and the light emitting layer and having a p-type impurity concentration lower than the p-type impurity concentration of the p-type contact layer. The p-side contact layer includes a plurality of protrusions protruding in a first direction from the n-type semiconductor layer toward the p-type semiconductor layer. The p-side contact layer includes a first region having a low Mg concentration and a second region having a Mg concentration higher than the first region.
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Each embodiment will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
（実施の形態）
図１は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図１に表したように、実施形態に係る半導体発光素子１１０は、ｎ形半導体層２０と、電極（ｐ側電極８０）と、ｐ形半導体層５０と、発光層４０と、を備える。
(Embodiment)
FIG. 1 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element according to the embodiment.
As shown in FIG. 1, the semiconductor light emitting device 110 according to the embodiment includes an n-type semiconductor layer 20, an electrode (p-side electrode 80), a p-type semiconductor layer 50, and a light emitting layer 40.
さらに、半導体発光素子１１０は、ｎ側電極７０を備える。さらに、本具体例では、半導体発光素子１１０は、多層積層体３０と、基板１０と、バッファ層１１と、を備えている。多層積層体３０、基板１０及びバッファ層１１は、必要に応じて設けられ、省略しても良い。 Furthermore, the semiconductor light emitting device 110 includes an n-side electrode 70. Further, in this specific example, the semiconductor light emitting device 110 includes the multilayer stack 30, the substrate 10, and the buffer layer 11. The multilayer laminate 30, the substrate 10 and the buffer layer 11 are provided as necessary and may be omitted.
ｎ形半導体層２０、ｐ形半導体層５０及び発光層４０には、例えば窒化物半導体が用いられる。 For the n-type semiconductor layer 20, the p-type semiconductor layer 50, and the light emitting layer 40, for example, a nitride semiconductor is used.
ｐ形半導体層５０は、ｎ形半導体層２０とｐ側電極８０との間に設けられる。ｐ形半導体層５０は、ｐ側電極８０に接するｐ側コンタクト層５４を含む。すなわち、ｐ形半導体層５０は、ｐ側電極８０に接する。 The p-type semiconductor layer 50 is provided between the n-type semiconductor layer 20 and the p-side electrode 80. The p-type semiconductor layer 50 includes a p-side contact layer 54 in contact with the p-side electrode 80. That is, the p-type semiconductor layer 50 is in contact with the p-side electrode 80.
本具体例では、ｐ形半導体層５０は、第１ｐ形層５１と、第２ｐ形層５２と、第３ｐ形層５３と、をさらに含む。第１ｐ形層５１は、ｐ側コンタクト層５４と発光層４０との間に設けられる。第２ｐ形層５２は、ｐ側コンタクト層５４と第１ｐ形層５１との間に設けられる。第３ｐ形層５３は、ｐ側コンタクト層５４と第２ｐ形層５２との間に設けられる。 In this specific example, the p-type semiconductor layer 50 further includes a first p-type layer 51, a second p-type layer 52, and a third p-type layer 53. The first p-type layer 51 is provided between the p-side contact layer 54 and the light emitting layer 40. The second p-type layer 52 is provided between the p-side contact layer 54 and the first p-type layer 51. The third p-type layer 53 is provided between the p-side contact layer 54 and the second p-type layer 52.
第１ｐ形層５１には、例えばｐ形ＡｌＧａＮ層が用いられる。第１ｐ形層５１は、例えば電子オーバーフロー抑制層（電子オーバーフロー防止層）として機能することができる。
第２ｐ形層５２には、例えばｐ形ＧａＮ層が用いられる。
第３ｐ形層５３には、例えばｐ形ＧａＮ層が用いられる。第３ｐ形層５３に含まれるｐ形不純物濃度は、例えば、第２ｐ形層５２に含まれるｐ形不純物濃度よりも高い。第３ｐ形層５３は、コンタクト層として機能することができる。
For the first p-type layer 51, for example, a p-type AlGaN layer is used. The first p-type layer 51 can function as, for example, an electron overflow suppression layer (electron overflow prevention layer).
For the second p-type layer 52, for example, a p-type GaN layer is used.
For the third p-type layer 53, for example, a p-type GaN layer is used. The p-type impurity concentration contained in the third p-type layer 53 is higher than the p-type impurity concentration contained in the second p-type layer 52, for example. The third p-type layer 53 can function as a contact layer.
ｐ側コンタクト層５４には、例えばｐ形ＧａＮ層が用いられる。ｐ側コンタクト層５４におけるｐ形不純物濃度は、第３ｐ形層５３に含まれるｐ形不純物濃度よりも高い。このように、半導体発光素子１１０においては、コンタクト層として、第３ｐ形層５３とｐ側コンタクト層５４との２層の構成が用いられている。 For the p-side contact layer 54, for example, a p-type GaN layer is used. The p-type impurity concentration in the p-side contact layer 54 is higher than the p-type impurity concentration contained in the third p-type layer 53. Thus, in the semiconductor light emitting device 110, a two-layer configuration of the third p-type layer 53 and the p-side contact layer 54 is used as the contact layer.
実施形態はこれに限らず、第３ｐ形層５３は、省略しても良い。すなわち、実施形態において、第１ｐ形層５１、第２ｐ形層５２及び第３ｐ形層５３は必要に応じて設けられ、これらの構成は任意である。
ｐ形不純物として、例えばＭｇ（マグネシウム）が用いられる。
The embodiment is not limited to this, and the third p-type layer 53 may be omitted. In other words, in the embodiment, the first p-type layer 51, the second p-type layer 52, and the third p-type layer 53 are provided as necessary, and their configurations are arbitrary.
For example, Mg (magnesium) is used as the p-type impurity.
ｎ形半導体層２０は、下地層２１と、ｎ側コンタクト層２２と、を含む。ｎ側コンタクト層２２は、下地層２１と発光層４０との間に設けられる。下地層２１には、例えばＧａＮ層が用いられる。ｎ側コンタクト層２２には、ｎ形の不純物を含むＧａＮ層が用いられる。
ｎ形不純物として、例えばＳｉ（シリコン）が用いられる。
The n-type semiconductor layer 20 includes a base layer 21 and an n-side contact layer 22. The n-side contact layer 22 is provided between the base layer 21 and the light emitting layer 40. For the base layer 21, for example, a GaN layer is used. For the n-side contact layer 22, a GaN layer containing n-type impurities is used.
For example, Si (silicon) is used as the n-type impurity.
このように、本具体例では、ｎ形半導体層２０、発光層４０及びｐ形半導体層５０を含む積層構造体１０ｓが設けられている。ｎ形半導体層２０からｐ形半導体層に向かう方向をＺ軸方向（第１方向、積層方向）とする。積層構造体１０ｓは、ｐ形半導体層５０の側の第１主面１０ａと、ｎ形半導体層２０の側の第２主面１０ｂと、を有している。なお、Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向に対して垂直でＸ軸方向に対して垂直な方向をＹ軸方向とする。 Thus, in this specific example, the laminated structure 10s including the n-type semiconductor layer 20, the light emitting layer 40, and the p-type semiconductor layer 50 is provided. A direction from the n-type semiconductor layer 20 toward the p-type semiconductor layer is defined as a Z-axis direction (first direction, stacking direction). The laminated structure 10 s has a first main surface 10 a on the p-type semiconductor layer 50 side and a second main surface 10 b on the n-type semiconductor layer 20 side. One direction perpendicular to the Z-axis direction is taken as the X-axis direction. A direction perpendicular to the Z-axis direction and perpendicular to the X-axis direction is taken as a Y-axis direction.
本具体例では、積層構造体１０ｓの第１主面１０ａの側の一部が選択的に除去されている。これにより、第１主面１０ａの側にｎ形半導体層２０の一部が露出している。この露出している部分にｎ側電極７０が設けられている。ｎ側電極７０は、ｎ形半導体層２０に接する。実施形態はこれに限らず、ｎ側電極７０は、ｎ形半導体層２０の第２主面１０ｂの側に設けられても良い。 In this specific example, a part of the laminated structure 10s on the first main surface 10a side is selectively removed. Thereby, a part of the n-type semiconductor layer 20 is exposed on the first main surface 10a side. An n-side electrode 70 is provided on the exposed portion. The n-side electrode 70 is in contact with the n-type semiconductor layer 20. The embodiment is not limited thereto, and the n-side electrode 70 may be provided on the second main surface 10b side of the n-type semiconductor layer 20.
ｎ側電極７０としては、例えば、チタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜が用いられる。例えば、Ｔｉ膜の厚さは０．０５マイクロメートル（μｍ）程度であり、Ｐｔ膜の厚さは０．０５μｍ程度であり、Ａｕ膜の厚さは１．０μｍ程度である。 As the n-side electrode 70, for example, a composite film of titanium-platinum-gold (Ti / Pt / Au) is used. For example, the thickness of the Ti film is about 0.05 micrometers (μm), the thickness of the Pt film is about 0.05 μm, and the thickness of the Au film is about 1.0 μm.
ｐ側電極８０は、ｐ形半導体層５０に接する。具体的には、ｐ側電極８０は、ｐ側コンタクト層５４に接する。ｐ側電極８０には、例えば、酸化インジウムスズ（ＩＴＯ）などが用いられる。ＩＴＯをｐ側電極８０に用いる際には、ｐ側電極８０の厚さは、例えば、０．２５μｍである。実施形態はこれに限らず、ｐ側電極８０には、ニッケル−金（Ｎｉ／Ａｕ）などの複合膜を用いることができる。また、ｐ側電極８０の上にパッド電極となる金属層を設けることができる。 The p-side electrode 80 is in contact with the p-type semiconductor layer 50. Specifically, the p-side electrode 80 is in contact with the p-side contact layer 54. For the p-side electrode 80, for example, indium tin oxide (ITO) is used. When ITO is used for the p-side electrode 80, the thickness of the p-side electrode 80 is, for example, 0.25 μm. The embodiment is not limited to this, and a composite film such as nickel-gold (Ni / Au) can be used for the p-side electrode 80. In addition, a metal layer serving as a pad electrode can be provided on the p-side electrode 80.
多層積層体３０は、交互に積層された複数の第１層（図示しない）及び複数第２層（図示しない）を含む。第１層は、例えばＧａＮ層である、第１層の厚さは、例えば３ナノメートル（ｎｍ）である。第２層は、例えばＩｎＧａＮ層である。第２層の厚さは、例えば１ｎｍである。第１層の数は、例えば２１層であり、第２層の数は例えば２０層である。多層積層体３０は、例えば超格子層である。 The multilayer laminate 30 includes a plurality of first layers (not shown) and a plurality of second layers (not shown) that are alternately stacked. The first layer is, for example, a GaN layer, and the thickness of the first layer is, for example, 3 nanometers (nm). The second layer is, for example, an InGaN layer. The thickness of the second layer is, for example, 1 nm. The number of first layers is, for example, 21 layers, and the number of second layers is, for example, 20 layers. The multilayer laminate 30 is, for example, a superlattice layer.
図２（ａ）及び図２（ｂ）は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
すなわち、これらの図は、発光層４０の構成の例を示している。
図２（ａ）に表したように、実施形態に係る半導体発光素子１１０ａにおいては、発光層４０は、複数の障壁層（第１障壁層ＢＬ１及びｐ側障壁層ＢＬｐ）と、複数の障壁層の間に設けられた井戸層（第１井戸層ＷＬ１）と、を含む。この例では、井戸層が１つである。すなわち、発光層４０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。
FIG. 2A and FIG. 2B are schematic cross-sectional views illustrating the configuration of part of the semiconductor light emitting element according to the embodiment.
That is, these drawings show examples of the configuration of the light emitting layer 40.
As shown in FIG. 2A, in the semiconductor light emitting device 110a according to the embodiment, the light emitting layer 40 includes a plurality of barrier layers (first barrier layer BL1 and p-side barrier layer BLp) and a plurality of barrier layers. Well layers (first well layers WL1) provided between the first and second layers. In this example, there is one well layer. That is, the light emitting layer 40 can have a single quantum well (SQW) structure.
図２（ｂ）に表したように、実施形態に係る半導体発光素子１１０においては、発光層４０は、複数の障壁層（第１障壁層ＢＬ１〜第ｎ障壁層ＢＬｎ及びｐ側障壁層ＢＬｐ）と、複数の障壁層の間に設けられた井戸層（第１井戸層ＷＬ１〜第ｎ井戸層ＷＬｎ）と、を含む。ここで「ｎ」は、２以上の整数である。この例では、井戸層の数が複数である。すなわち、発光層４０は、多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有することができる。「ｎ」は、例えば８である。 As shown in FIG. 2B, in the semiconductor light emitting device 110 according to the embodiment, the light emitting layer 40 includes a plurality of barrier layers (first barrier layer BL1 to nth barrier layer BLn and p-side barrier layer BLp). And a well layer (a first well layer WL1 to an nth well layer WLn) provided between the plurality of barrier layers. Here, “n” is an integer of 2 or more. In this example, the number of well layers is plural. That is, the light emitting layer 40 can have a multiple quantum well (MQW) structure. “N” is 8, for example.
障壁層には、アンドープのＧａＮ層が用いられる。障壁層の厚さは、例えば１０ｎｍとされる。井戸層には、例えば、アンドープのＩｎ０．１５Ｇａ０．８５Ｎ層が用いられる。井戸層の厚さは、例えば２．５ｎｍとされる。
但し、実施形態において、発光層４０の構成は任意である。
As the barrier layer, an undoped GaN layer is used. The thickness of the barrier layer is, for example, 10 nm. For example, an undoped In 0.15 Ga 0.85 N layer is used for the well layer. The thickness of the well layer is, for example, 2.5 nm.
However, in the embodiment, the configuration of the light emitting layer 40 is arbitrary.
障壁層及び井戸層には、窒化物半導体が用いられる。井戸層には、インジウム（Ｉｎ）を含む窒化物半導体が用いられる。障壁層のバンドギャップエネルギーは、井戸層のバンドギャップエネルギーよりも大きい。例えば、障壁層がＩｎを含む場合、障壁層におけるＩｎの濃度は、井戸層におけるＩｎの濃度よりも低い。 A nitride semiconductor is used for the barrier layer and the well layer. A nitride semiconductor containing indium (In) is used for the well layer. The band gap energy of the barrier layer is larger than the band gap energy of the well layer. For example, when the barrier layer contains In, the In concentration in the barrier layer is lower than the In concentration in the well layer.
なお、障壁層及び井戸層は、発光層４０からの放出される光の波長が所望の値になるように設計される。発光層４０から放出される光の主波長は、例えば３８０ｎｍ以上６５０ｎｍ以下である。ここで、主波長は、発光層４０から放出される光のスペクトルの内で強度が最も高い波長である。例えば、室温における発光層４０のフォトルミネッセンスの波長は４５０ｎｍである。 The barrier layer and the well layer are designed so that the wavelength of light emitted from the light emitting layer 40 has a desired value. The main wavelength of light emitted from the light emitting layer 40 is, for example, not less than 380 nm and not more than 650 nm. Here, the dominant wavelength is a wavelength having the highest intensity in the spectrum of light emitted from the light emitting layer 40. For example, the wavelength of the photoluminescence of the light emitting layer 40 at room temperature is 450 nm.
以下では、発光層４０がＭＱＷ構造を有する半導体発光素子１１０に関して説明する。 基板１０には、例えばサファイアが用いられる。基板１０の上にバッファ層１１が形成される。バッファ層１１には、例えばＧａＮ層が用いられる。バッファ層１１の上に、ｎ形半導体層２０、多層積層体３０、発光層４０及びｐ形半導体層５０が順次形成される。バッファ層１１の上に上記の半導体層を形成した後に、基板１０を除去しても良い。 Hereinafter, the semiconductor light emitting device 110 in which the light emitting layer 40 has the MQW structure will be described. For the substrate 10, for example, sapphire is used. A buffer layer 11 is formed on the substrate 10. For example, a GaN layer is used for the buffer layer 11. On the buffer layer 11, the n-type semiconductor layer 20, the multilayer stack 30, the light emitting layer 40, and the p-type semiconductor layer 50 are sequentially formed. After forming the semiconductor layer on the buffer layer 11, the substrate 10 may be removed.
図１に表したように、実施形態に係る半導体発光素子１１０においては、ｐ側コンタクト層５４は、平坦部５４ａと、複数の突起部５４ｂと、を有する。複数の突起部５４ｂは、平坦部５４ａとｐ側電極８０との間に設けられる。複数の突起部５４ｂは、平坦部５４ａからｐ側電極８０に向かって突出している。複数の突起部５４ｂの側面及び上部は、ｐ側電極８０に取り囲まれている。 As illustrated in FIG. 1, in the semiconductor light emitting device 110 according to the embodiment, the p-side contact layer 54 includes a flat portion 54a and a plurality of protrusions 54b. The plurality of protrusions 54 b are provided between the flat part 54 a and the p-side electrode 80. The plurality of protrusions 54 b protrude from the flat portion 54 a toward the p-side electrode 80. The side surfaces and upper portions of the plurality of protrusions 54 b are surrounded by the p-side electrode 80.
図３は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。 すなわち、同図は、ｐ側コンタクト層５４の構成の例を示している。
図３に表したように、平坦部５４ａは、Ｚ軸方向に対して垂直な平面（例えばＸ−Ｙ平面に対して平行な面）を有する。すなわち、平坦部５４ａは、Ｚ軸方向に対して垂直な平面内に延在する層である。突起部５４ｂは、平坦部５４ａからｐ側電極８０に向かって突出する。
FIG. 3 is a schematic cross-sectional view illustrating the configuration of a part of the semiconductor light emitting element according to the embodiment. That is, this figure shows an example of the configuration of the p-side contact layer 54.
As illustrated in FIG. 3, the flat portion 54a has a plane perpendicular to the Z-axis direction (for example, a plane parallel to the XY plane). That is, the flat part 54a is a layer extending in a plane perpendicular to the Z-axis direction. The protruding portion 54 b protrudes from the flat portion 54 a toward the p-side electrode 80.
複数の突起部５４ｂのＺ軸方向に沿った高さｈ１は、発光層４０から放出される光の波長の１／４の長さよりも小さい。
そして、複数の突起部５４ｂのＺ軸方向に対して垂直な平面内における密度は、５×１０７個／ｃｍ２以上、２×１０８個／ｃｍ２以下である。
The height h1 along the Z-axis direction of the plurality of protrusions 54b is smaller than ¼ of the wavelength of the light emitted from the light emitting layer 40.
The density of the plurality of protrusions 54b in a plane perpendicular to the Z-axis direction is 5 × 10 7 pieces / cm 2 or more and 2 × 10 8 pieces / cm 2 or less.
これにより、半導体発光素子における駆動電圧を低減できる。
上記の構成により、ｐ側コンタクト層５４とｐ側電極８０との接触抵抗を低減できる。
Thereby, the drive voltage in a semiconductor light emitting element can be reduced.
With the above configuration, the contact resistance between the p-side contact layer 54 and the p-side electrode 80 can be reduced.
なお、複数の突起部５４ｂの密度は、後述するように、例えば、ｐ側コンタクト層５４の表面を原子間力顕微鏡により撮像し、その撮像結果をデータ処理することで得られる。 As will be described later, the density of the plurality of protrusions 54b is obtained, for example, by imaging the surface of the p-side contact layer 54 with an atomic force microscope and processing the imaging results.
突起部５４ｂは、錐状である。突起部５４ｂは、例えば多角錐状である。突起部５４ｂの先端の太さは、突起部５４ｂの基部の太さよりも細い。すなわち、複数の突起部５４ｂのそれぞれの先端部分をＺ軸方向に対して垂直な平面で切断した径ｄ１は、複数の突起部５４ｂの平坦部５４ａの側の部分の径ｄ２よりも小さい。 The protrusion 54b has a conical shape. The protrusion 54b has, for example, a polygonal pyramid shape. The thickness of the tip of the protrusion 54b is smaller than the thickness of the base of the protrusion 54b. That is, the diameter d1 obtained by cutting the tip portions of the plurality of protrusions 54b along a plane perpendicular to the Z-axis direction is smaller than the diameter d2 of the portion on the flat portion 54a side of the plurality of protrusions 54b.
複数の突起部５４ｂの平坦部５４ａの側の部分の径ｄ２は、例えば４００ｎｍ以下である。
高さｈ１は、例えば５０ｎｍ以下である。さらに具体的には、高さｈ１は、２０ｎｍ以下である。
径ｄ２の大きさが４００ｎｍよりも大きくなると、高濃度にＭｇをドープした場合、Ｍｇ濃度が高い部分が一様に形成されることと実質的に同じ状態となり、この状態においては、結晶の欠陥が発生し易く、接触抵抗Ｒが増大しやすい。
高さｈ１が５０ｎｍよりも大きくなると、高濃度にＭｇをドープした場合、結晶の欠陥が発生し易く、接触抵抗Ｒが増大しやすい。
The diameter d2 of the plurality of protrusions 54b on the flat part 54a side is, for example, 400 nm or less.
The height h1 is, for example, 50 nm or less. More specifically, the height h1 is 20 nm or less.
When the diameter d2 is larger than 400 nm, when Mg is doped at a high concentration, the portion having a high Mg concentration is substantially formed in a uniform state, and in this state, there is a crystal defect. Is likely to occur, and the contact resistance R is likely to increase.
When the height h1 is larger than 50 nm, when Mg is doped at a high concentration, crystal defects are likely to occur and the contact resistance R is likely to increase.
このような突起部５４ｂを設けることで接触抵抗が低減でき駆動電圧が低下できることは、発明者が行った独自の実験により見出された。以下、この実験について説明する。すなわち、作製した試料及びその評価結果について説明する。 It was found by an original experiment conducted by the inventor that the contact resistance can be reduced and the driving voltage can be lowered by providing such a protrusion 54b. Hereinafter, this experiment will be described. That is, the produced sample and its evaluation result will be described.
まず、基板１０（サファイア基板）を有機洗浄及び酸洗浄によって処理した。その後、基板１０を、ＭＯＣＶＤ装置の反応室内に導入し、トリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ３）を用い、バッファ層１１となるＧａＮ層を形成した。バッファ層１１の厚さは、２０ｎｍである。 First, the substrate 10 (sapphire substrate) was processed by organic cleaning and acid cleaning. Thereafter, the substrate 10 was introduced into the reaction chamber of the MOCVD apparatus, and a GaN layer serving as the buffer layer 11 was formed using trimethyl gallium (TMG) and ammonia (NH 3 ). The buffer layer 11 has a thickness of 20 nm.
次に、キャリアガスとして窒素及び水素を用い、ＴＭＧ及びＮＨ３を用い、１１２０℃で、下地層２１となるアンドープＧａＮ層を形成した。下地層２１の厚さは、２μｍである。 Next, nitrogen and hydrogen were used as carrier gases, TMG and NH 3 were used, and an undoped GaN layer serving as the foundation layer 21 was formed at 1120 ° C. The thickness of the foundation layer 21 is 2 μm.
続いて、キャリアガスとして窒素及び水素を用い、ＴＭＧ、ＮＨ３及びシラン（ＳｉＨ４）を用い、１１２０℃で、ｎ側コンタクト層２２となるｎ形ＧａＮ層を形成した。ｎ側コンタクト層２２の厚さは、４μｍである。ＳｉＨ４が、ｎ形不純物の原料となる。 Subsequently, an n-type GaN layer serving as the n-side contact layer 22 was formed at 1120 ° C. using TMG, NH 3, and silane (SiH 4 ) using nitrogen and hydrogen as carrier gases. The n-side contact layer 22 has a thickness of 4 μm. SiH 4 is a raw material for n-type impurities.
次に、窒素雰囲気にて、ＴＭＧ及びＮＨ３を用いて、８００℃で、アンドープのＧａＮ層を形成し、続いて、８００℃で、さらにトリメチルインジウム（ＴＭＩ）を追加し、アンドープのＩｎ０．０７Ｇａ０．９３Ｎ層を形成した。アンドープのＧａＮ層が、第１層となる。第１層の厚さは、３ｎｍである。アンドープのＩｎ０．０７Ｇａ０．９３Ｎ層が第２層となる。第２層の厚さは、１ｎｍである。その後、上記の第１層の形成及び第２層の形成を繰り返した。第１層の形成及び第２層の形成の実施回数は、合計でそれぞれ２０回である。そして、最後に、第１層をさらに形成した。これにより、多層積層体３０が形成される。 Next, an undoped GaN layer is formed at 800 ° C. using TMG and NH 3 in a nitrogen atmosphere, followed by further addition of trimethylindium (TMI) at 800 ° C., and undoped In 0. A 07 Ga 0.93 N layer was formed. The undoped GaN layer becomes the first layer. The thickness of the first layer is 3 nm. The undoped In 0.07 Ga 0.93 N layer is the second layer. The thickness of the second layer is 1 nm. Thereafter, the formation of the first layer and the formation of the second layer were repeated. The number of times of forming the first layer and the second layer is 20 in total. Finally, a first layer was further formed. Thereby, the multilayer laminated body 30 is formed.
次に、窒素雰囲気にて、ＴＭＧ及びＮＨ３を用い、障壁層となるアンドープのＧａＮ層を形成した。障壁層の厚さは５ｎｍである。続いて、ＴＭＧ、ＴＭＩ及びＮＨ３を用い、井戸層となるアンドープのＩｎ０．１５Ｇａ０．８５Ｎ層を形成した。井戸層の厚さは２．５ｎｍである。上記の障壁層の形成及び井戸層の形成を繰り返した。障壁層の形成及び井戸層の形成の実施回数は、合計でそれぞれ８回である。さらに、最後に、障壁層を形成した。これにより、発光層４０が形成される。 Next, an undoped GaN layer serving as a barrier layer was formed using TMG and NH 3 in a nitrogen atmosphere. The thickness of the barrier layer is 5 nm. Subsequently, an undoped In 0.15 Ga 0.85 N layer serving as a well layer was formed using TMG, TMI, and NH 3 . The thickness of the well layer is 2.5 nm. The formation of the barrier layer and the well layer were repeated. The number of barrier layer formation and well layer formation is 8 in total. Finally, a barrier layer was formed. Thereby, the light emitting layer 40 is formed.
次に、窒素及び水素を含む雰囲気にて、ＴＭＡ、ＴＭＧ、ＮＨ３及びビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いて、１０００℃で、第１ｐ形層５１となるｐ形ＡｌＧａＮ層を形成した。Ｃｐ２Ｍｇが、ｐ形不純物の原料となる。第１ｐ形層５１の厚さは、１０ｎｍである。 Next, a p-type AlGaN layer to be the first p-type layer 51 is formed at 1000 ° C. using TMA, TMG, NH 3 and biscyclopentadienyl magnesium (Cp 2 Mg) in an atmosphere containing nitrogen and hydrogen. Formed. Cp 2 Mg is a raw material for p-type impurities. The thickness of the first p-type layer 51 is 10 nm.
さらに、窒素及び水素を含む雰囲気にて、ＴＭＧ、ＮＨ３及びＣｐ２Ｍｇを用いて、第２ｐ形層５２となるｐ型ＧａＮ層を形成した。第２ｐ形層５２の厚さは、８０ｎｍである。 Further, a p-type GaN layer to be the second p-type layer 52 was formed using TMG, NH 3 and Cp 2 Mg in an atmosphere containing nitrogen and hydrogen. The thickness of the second p-type layer 52 is 80 nm.
次に、窒素及び水素を含む雰囲気にて、ＴＭＧ、ＮＨ３及びＣｐ２Ｍｇを用いて、第３ｐ形層５３となるｐ型ＧａＮ層を形成した。第３ｐ形層５３の厚さは、５ｎｍである。 Next, a p-type GaN layer to be the third p-type layer 53 was formed using TMG, NH 3 and Cp 2 Mg in an atmosphere containing nitrogen and hydrogen. The thickness of the third p-type layer 53 is 5 nm.
さらに、窒素、水素及びアンモニアの供給比を変化させるとともに、Ｃｐ２Ｍｇの供給量を増加させ、ｐ側コンタクト層５４となるｐ型ＧａＮ層を形成した。ｐ側コンタクト層５４の厚さは、平均で５ｎｍである。 Further, the supply ratio of nitrogen, hydrogen and ammonia was changed, and the supply amount of Cp 2 Mg was increased to form a p-type GaN layer serving as the p-side contact layer 54. The p-side contact layer 54 has an average thickness of 5 nm.
ｐ側コンタクト層５４は、平坦部５４ａと突起部５４ｂとを有している。平坦部５４ａの厚さが、例えば４ｎｍ程度であり、突起部５４ｂの高さが５ｎｍ程度である。突起部５４ｂの密度を勘案すると、平坦部５４ａと突起部５４ｂとを合計し平均したときのｐ側コンタクト層５４の厚さは、５ｎｍ程度となる。
上記の結晶成長の後、温度を室温まで下げた。
The p-side contact layer 54 has a flat portion 54a and a protruding portion 54b. The thickness of the flat part 54a is, for example, about 4 nm, and the height of the protruding part 54b is about 5 nm. Considering the density of the protrusions 54b, the thickness of the p-side contact layer 54 when the flat part 54a and the protrusions 54b are summed and averaged is about 5 nm.
After the above crystal growth, the temperature was lowered to room temperature.
上記のようにして得られた積層構造体１０ｓの一部を、ｎ側コンタクト層２２の一部に達するまでドライエッチングによって除去した。これにより露出したｎ側コンタクト層２２に、ｎ側電極７０となるＴｉ／Ｐｔ／Ａｕの積層膜を形成した。また、ｐ側コンタクト層５４の上には、ｐ側電極８０となるＩＴＯ膜を形成した。
これにより、半導体発光素子が得られる。
Part of the laminated structure 10 s obtained as described above was removed by dry etching until it reached part of the n-side contact layer 22. A Ti / Pt / Au laminated film to be the n-side electrode 70 was formed on the exposed n-side contact layer 22. Further, an ITO film to be the p-side electrode 80 was formed on the p-side contact layer 54.
Thereby, a semiconductor light emitting element is obtained.
実験においては、ｐ側コンタクト層５４となるｐ型ＧａＮ層の形成条件を変えて半導体発光素子を形成した。そして、ｐ側コンタクト層５４の表面状態を評価した。 In the experiment, the semiconductor light emitting device was formed by changing the formation conditions of the p-type GaN layer to be the p-side contact layer 54. Then, the surface state of the p-side contact layer 54 was evaluated.
図４（ａ）及び図４（ｂ）は、実施形態に係る半導体発光素子の特性を例示する模式図である。
図５（ａ）及び図５（ｂ）は、参考例の半導体発光素子の特性を例示する模式図である。
すなわち、図４（ａ）及び図５（ａ）は、ｐ側コンタクト層５４となるｐ型ＧａＮ層の表面の原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）像である。これらの像は、１０μｍ四方の領域を示している。高さスケールは５ｎｍである。
FIG. 4A and FIG. 4B are schematic views illustrating the characteristics of the semiconductor light emitting device according to the embodiment.
FIG. 5A and FIG. 5B are schematic views illustrating characteristics of the semiconductor light emitting device of the reference example.
That is, FIG. 4A and FIG. 5A are atomic force microscope (AFM) images of the surface of the p-type GaN layer that becomes the p-side contact layer 54. These images show a 10 μm square area. The height scale is 5 nm.
図４（ｂ）及び図５（ｂ）は、図４（ａ）及び図５（ａ）からそれぞれ得られるｐ側コンタクト層５４の断面プロファイルである。図４（ｂ）及び図５（ｂ）の横軸は、Ｘ軸方向における位置である。縦軸は、Ｚ軸方向に沿った表面の高さｈである。図４（ａ）及び図４（ｂ）は、実施形態に係る半導体発光素子１１０に対応し、図５（ａ）及び図５（ｂ）は、参考例の半導体発光素子１１９に対応する。 4B and 5B are cross-sectional profiles of the p-side contact layer 54 obtained from FIGS. 4A and 5A, respectively. The horizontal axis of FIG.4 (b) and FIG.5 (b) is a position in a X-axis direction. The vertical axis is the height h of the surface along the Z-axis direction. FIGS. 4A and 4B correspond to the semiconductor light emitting device 110 according to the embodiment, and FIGS. 5A and 5B correspond to the semiconductor light emitting device 119 of the reference example.
半導体発光素子１１０と半導体発光素子１１９とでは、ｐ側コンタクト層５４となるｐ型ＧａＮ層の形成条件が異なる。具体的には、ｐ側コンタクト層５４となるｐ型ＧａＮ層の形成において、半導体発光素子１１０におけるｐ形不純物の供給量は、半導体発光素子１１９におけるｐ形不純物の供給量よりも多い。 The semiconductor light emitting device 110 and the semiconductor light emitting device 119 are different in the conditions for forming the p-type GaN layer serving as the p-side contact layer 54. Specifically, in the formation of the p-type GaN layer serving as the p-side contact layer 54, the supply amount of the p-type impurity in the semiconductor light emitting device 110 is larger than the supply amount of the p-type impurity in the semiconductor light emitting device 119.
図４（ａ）に表したように、半導体発光素子１１０においては、ｐ側コンタクト層５４に、突起部５４ｂが形成されている。突起部５４ｂは、多角錐台状である。 As shown in FIG. 4A, in the semiconductor light emitting device 110, a protrusion 54 b is formed on the p-side contact layer 54. The protrusion 54b has a polygonal frustum shape.
図４（ｂ）に表したように、突起部５４ｂの高さｈ１は０．５ｎｍ〜１ｎｍ程度である。複数の突起部５４ｂの平坦部５４ａの側の部分の径ｄ２は、約４００ｎｍである。この表面の二乗平均面粗さ（ＲＭＳ）は、０．３４ｎｍである。 As shown in FIG. 4B, the height h1 of the protrusion 54b is about 0.5 nm to 1 nm. The diameter d2 of the portion on the flat portion 54a side of the plurality of protruding portions 54b is about 400 nm. The surface has a root mean square roughness (RMS) of 0.34 nm.
このように突起部５４ｂを有する半導体発光素子１１０においては、接触抵抗は１．７×１０−３Ωｃｍ２であった。 Thus, in the semiconductor light emitting device 110 having the protrusions 54b, the contact resistance was 1.7 × 10 −3 Ωcm 2 .
一方、図５（ａ）及び図５（ｂ）に表したように、参考例の半導体発光素子１１９においては、ｐ側コンタクト層５４に明確な突起部が観察されない。この表面のＲＭＳは、０．２４ｎｍであった。すなわち、ｐ側コンタクト層５４には突起部が形成されない。 On the other hand, as shown in FIGS. 5A and 5B, in the semiconductor light emitting device 119 of the reference example, no clear protrusion is observed in the p-side contact layer 54. The RMS of this surface was 0.24 nm. That is, no protrusion is formed on the p-side contact layer 54.
なお、半導体発光素子１１９においては、接触抵抗は、５．０×１０−２Ωｃｍ２であった。 In the semiconductor light emitting device 119, the contact resistance was 5.0 × 10 −2 Ωcm 2 .
このように、半導体発光素子１１０と半導体発光素子１１９とにおいて、突起部５４ｂに差があり、接触抵抗にも差があった。
実施形態においては、ｐ側コンタクト層５４の表面の二乗平均面粗さ（ＲＭＳ）は、０．３以上である。
Thus, in the semiconductor light emitting device 110 and the semiconductor light emitting device 119, there is a difference in the protruding portion 54b, and there is also a difference in contact resistance.
In the embodiment, the root mean square roughness (RMS) of the surface of the p-side contact layer 54 is 0.3 or more.
このように、ｐ側コンタクト層５４となるｐ型ＧａＮ層の形成条件によって、ｐ側コンタクト層５４に突起部５４ｂが形成される場合と、されない場合と、があることが分かった。ｐ側コンタクト層５４となるｐ型ＧａＮ層の形成条件を変えて試料を作製し、突起部５４ｂの密度の変化を評価した。さらに、このときの接触抵抗及び駆動電圧を評価した。 Thus, it has been found that depending on the formation conditions of the p-type GaN layer to be the p-side contact layer 54, the protrusion 54b is formed on the p-side contact layer 54, or not. Samples were prepared by changing the formation conditions of the p-type GaN layer to be the p-side contact layer 54, and changes in the density of the protrusions 54b were evaluated. Furthermore, the contact resistance and drive voltage at this time were evaluated.
図６（ａ）及び図６（ｂ）は、半導体発光素子の特性を例示するグラフ図である。
すなわち、図６（ａ）は接触抵抗を示し、図６（ｂ）は駆動電圧を示す。これらの図の横軸は、突起部５４ｂの密度Ｃｐ（Ｚ軸方向に対して垂直な平面における突起部５４ｂの密度）である。図６（ａ）の縦軸は、ｐ側コンタクト層５４とｐ側電極８０との接触抵抗Ｒである。図６（ｂ）の縦軸は、半導体発光素子の駆動電圧Ｖｆである。駆動電圧Ｖｆは、電流が２０ミリアンペア（ｍＡ）のときの駆動電圧である。
6A and 6B are graphs illustrating characteristics of the semiconductor light emitting device.
That is, FIG. 6A shows the contact resistance, and FIG. 6B shows the drive voltage. In these figures, the horizontal axis represents the density Cp of the protrusions 54b (the density of the protrusions 54b in a plane perpendicular to the Z-axis direction). The vertical axis of FIG. 6A is the contact resistance R between the p-side contact layer 54 and the p-side electrode 80. The vertical axis in FIG. 6B is the driving voltage Vf of the semiconductor light emitting element. The drive voltage Vf is a drive voltage when the current is 20 milliamperes (mA).
図６（ａ）に表したように、突起部５４ｂの密度Ｃｐが０のとき、すなわち、突起部５４ｂが形成さないときには、接触抵抗Ｒは、５×１０−２Ωｃｍ２と大きい。この条件は、参考例の半導体発光素子１１９に相当する。突起部５４ｂの密度Ｃｐが高くなるに従って接触抵抗Ｒは低下する。しかしながら、密度Ｃｐが１．５×１０−８個／ｃｍ２を超えると、接触抵抗Ｒは上昇する。このように、密度Ｃｐが特定の値の範囲であるときに、接触抵抗Ｒは低減する。 As shown in FIG. 6A, when the density Cp of the protrusions 54b is 0, that is, when the protrusions 54b are not formed, the contact resistance R is as large as 5 × 10 −2 Ωcm 2 . This condition corresponds to the semiconductor light emitting device 119 of the reference example. As the density Cp of the protrusions 54b increases, the contact resistance R decreases. However, when the density Cp exceeds 1.5 × 10 −8 pieces / cm 2 , the contact resistance R increases. Thus, when the density Cp is in a specific value range, the contact resistance R is reduced.
密度Ｃｐが高くなるに従って接触抵抗Ｒが低下するのは、密度Ｃｐが高くなるに従ってｐ側コンタクト層５４とｐ側電極８０との接触面積が増大するためであると考えられる。密度Ｃｐが高くなり過ぎると、例えば、Ｍｇの偏析が生じ、ｐ側コンタクト層５４の結晶品質が低下し易い。このため、密度Ｃｐが高くなり過ぎると、接触抵抗Ｒが上昇するものと考えられる。 It is considered that the contact resistance R decreases as the density Cp increases because the contact area between the p-side contact layer 54 and the p-side electrode 80 increases as the density Cp increases. If the density Cp becomes too high, for example, Mg segregation occurs, and the crystal quality of the p-side contact layer 54 tends to deteriorate. For this reason, when the density Cp becomes too high, it is considered that the contact resistance R increases.
図６（ａ）から、突起部５４ｂの密度Ｃｐが、５×１０７個／ｃｍ２以上、２×１０８個／ｃｍ２以下であるときに、接触抵抗Ｒが低下することが分かる。すなわち、この範囲において、接触抵抗Ｒの低減の効果が実用的に得られる。 FIG. 6A shows that the contact resistance R decreases when the density Cp of the protrusions 54b is 5 × 10 7 pieces / cm 2 or more and 2 × 10 8 pieces / cm 2 or less. That is, in this range, the effect of reducing the contact resistance R is practically obtained.
図６（ｂ）に表したように、駆動電圧Ｖｆは、突起部５４ｂの密度が所定の範囲のときに低下する。特に、突起部５４ｂの密度Ｃｐが、５×１０７個／ｃｍ２以上、２×１０８個／ｃｍ２以下であるときに、駆動電圧Ｖｆが低い。 As shown in FIG. 6B, the drive voltage Vf decreases when the density of the protrusions 54b is within a predetermined range. In particular, the drive voltage Vf is low when the density Cp of the protrusions 54b is 5 × 10 7 pieces / cm 2 or more and 2 × 10 8 pieces / cm 2 or less.
突起部５４ｂの密度は、例えばＡＦＭ像を基に、一定の面積（例えば１０μｍ四方など）あたりの突起部５４ｂの数を計測することにより求められる。 The density of the protrusions 54b is obtained by measuring the number of protrusions 54b per certain area (for example, 10 μm square) based on, for example, an AFM image.
実施形態に係る半導体発光素子１１０においては、突起部５４ｂの密度Ｃｐを上記の範囲に設定することで、接触抵抗Ｒを低減する。これにより、電流を増加しても発熱量が増大し難い。このため、発熱による発光特性の低下や信頼性の低下が抑制できる。すなわち、大電流を印加する高出力の半導体発光素子において、発光特性が向上でき、信頼性が向上できる。 In the semiconductor light emitting device 110 according to the embodiment, the contact resistance R is reduced by setting the density Cp of the protrusions 54b within the above range. Thereby, even if the current is increased, the calorific value is unlikely to increase. For this reason, it is possible to suppress a decrease in light emission characteristics and a decrease in reliability due to heat generation. That is, in a high-power semiconductor light emitting device that applies a large current, the light emission characteristics can be improved and the reliability can be improved.
突起部５４ｂの密度Ｃｐは、ｐ側コンタクト層５４の形成条件により変化することが分かった。例えば、突起部５４ｂの密度Ｃｐは、ｐ側コンタクト層５４の形成の際にｐ側コンタクト層５４に導入するＭｇ元素の濃度（平均の濃度）により変化する。 It was found that the density Cp of the protrusions 54b varies depending on the formation conditions of the p-side contact layer 54. For example, the density Cp of the protrusions 54b varies depending on the concentration (average concentration) of Mg element introduced into the p-side contact layer 54 when the p-side contact layer 54 is formed.
図７は、半導体発光素子の特性を例示するグラフである。
すなわち、同図は、ｐ側コンタクト層５４におけるＭｇの濃度Ｃｍと、突起部５４ｂの密度Ｃｐと、の関係を示している。Ｍｇの濃度Ｃｍは、ｐ側コンタクト層５４を二次イオン質量分析(Secondary Ion Mass Spectrometry：ＳＩＭＳ）法により分析した結果である。この分析においては、分析の面積は例えば２００μｍ程度である。この分析においては、ｐ形コンタクト層５４における深さ方向と層面方向との両方における平均のＭｇの濃度が得られる。
FIG. 7 is a graph illustrating characteristics of the semiconductor light emitting device.
That is, this figure shows the relationship between the Mg concentration Cm in the p-side contact layer 54 and the density Cp of the protrusions 54b. The Mg concentration Cm is a result of analyzing the p-side contact layer 54 by a secondary ion mass spectrometry (SIMS) method. In this analysis, the analysis area is, for example, about 200 μm. In this analysis, the average Mg concentration in both the depth direction and the layer surface direction in the p-type contact layer 54 is obtained.
図７に表したように、ｐ側コンタクト層５４におけるＭｇの濃度Ｃｍが大きくなると、突起部５４ｂの密度Ｃｐは増大する。 As shown in FIG. 7, when the Mg concentration Cm in the p-side contact layer 54 increases, the density Cp of the protrusions 54b increases.
例えば、Ｍｇの濃度Ｃｍが５×１０１９／ｃｍ３のときは、突起部５４ｂの密度Ｃｐは、１×１０６個／ｃｍ２である。例えば、Ｍｇの濃度Ｃｍが３×１０２０／ｃｍ３のときは、突起部５４ｂの密度Ｃｐは、１．５×１０６個／ｃｍ２に急激に増大する。そして、Ｍｇの濃度Ｃｍが３×１０２０／ｃｍ３よりも高い範囲においては、突起部５４ｂの密度Ｃｐの変化は緩やかになる。 For example, when the Mg concentration Cm is 5 × 10 19 / cm 3 , the density Cp of the protrusions 54 b is 1 × 10 6 pieces / cm 2 . For example, when the Mg concentration Cm is 3 × 10 20 / cm 3 , the density Cp of the protrusions 54 b rapidly increases to 1.5 × 10 6 / cm 2 . In the range where the Mg concentration Cm is higher than 3 × 10 20 / cm 3 , the change in the density Cp of the protrusions 54b becomes moderate.
なお、Ｍｇの濃度Ｃｍが３×１０２０／ｃｍ３〜１×１０２１／ｃｍ３の範囲においては、Ｍｇの濃度Ｃｍが高くなると、突起部５４ｂの大きさ（径ｄ２）が増大する傾向があった。 When the Mg concentration Cm is in the range of 3 × 10 20 / cm 3 to 1 × 10 21 / cm 3 , the size (diameter d2) of the protrusion 54b tends to increase as the Mg concentration Cm increases. there were.
Ｍｇの濃度Ｃｍが１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下のときに、突起部５４ｂの密度Ｃｐは５×１０７個／ｃｍ２以上、２×１０８個／ｃｍ２以下である。 When the Mg concentration Cm is 1 × 10 20 / cm 3 or more and 1 × 10 21 / cm 3 or less, the density Cp of the protrusions 54b is 5 × 10 7 pieces / cm 2 or more and 2 × 10 8 pieces / cm 2. It is as follows.
図７に例示した実験結果から、Ｍｇの濃度Ｃｍが１×１０２０／ｃｍ３以上５×１０２１／ｃｍ３以下のときに、突起部５４ｂの密度Ｃｐを５×１０７個／ｃｍ２以上、２×１０８個／ｃｍ２以下にできることが分かった。 From the experimental results illustrated in FIG. 7, when the Mg concentration Cm is 1 × 10 20 / cm 3 or more and 5 × 10 21 / cm 3 or less, the density Cp of the protrusions 54b is 5 × 10 7 pieces / cm 2 or more. It was found that it could be 2 × 10 8 pieces / cm 2 or less.
従って、実施形態においては、ｐ側コンタクト層５４に含まれるＭｇの濃度（例えば平均の濃度）は、１×１０２０／ｃｍ３以上、５×１０２１／ｃｍ３以下にすることが望ましい。
さらに、具体的には、Ｍｇの濃度（例えば平均の濃度）を１×１０２０／ｃｍ３以上、１×１０２１／ｃｍ３以下にすることが望ましい。
Therefore, in the embodiment, the concentration (for example, average concentration) of Mg contained in the p-side contact layer 54 is desirably 1 × 10 20 / cm 3 or more and 5 × 10 21 / cm 3 or less.
More specifically, it is desirable that the Mg concentration (for example, the average concentration) be 1 × 10 20 / cm 3 or more and 1 × 10 21 / cm 3 or less.
ｐ側コンタクト層５４に含まれるＭｇの濃度が１×１０２０／ｃｍ３よりも低いと、ｐ側コンタクト層５４におけるＭｇの活性化が不十分となる。このため、ｐ側コンタクト層５４とｐ側電極８０との間の接触抵抗Ｒが増大する。また、ｐ側コンタクト層５４に含まれるＭｇの濃度が５×１０２１／ｃｍ３よりも高い場合、ｐ側コンタクト層５４における結晶品質が低下し、やはり、接触抵抗Ｒが増大する。 When the concentration of Mg contained in the p-side contact layer 54 is lower than 1 × 10 20 / cm 3 , Mg activation in the p-side contact layer 54 becomes insufficient. For this reason, the contact resistance R between the p-side contact layer 54 and the p-side electrode 80 increases. Further, when the concentration of Mg contained in the p-side contact layer 54 is higher than 5 × 10 21 / cm 3 , the crystal quality in the p-side contact layer 54 is lowered, and the contact resistance R is also increased.
一般に、Ｍｇを１×１０２０／ｃｍ３以上の濃度でドープすると、結晶欠陥や極性反転が生じ、結晶品質が低下する。しかしながら、ｐ側コンタクト層５４に突起部５４ｂを設けることで、高濃度でＭｇをドープしても欠陥や極性反転による劣化が生じ難くなる。これにより、Ｍｇの高濃度ドーピングが可能となる。そのため、結晶品質が高い高濃度のｐ側コンタクト層５４の形成が可能になる。 In general, when Mg is doped at a concentration of 1 × 10 20 / cm 3 or more, crystal defects and polarity inversion occur, and crystal quality deteriorates. However, by providing the protrusion 54b in the p-side contact layer 54, even if Mg is doped at a high concentration, deterioration due to defects or polarity reversal hardly occurs. Thereby, high concentration doping of Mg becomes possible. Therefore, it is possible to form a high-concentration p-side contact layer 54 with high crystal quality.
図８（ａ）及び図８（ｂ）は、実施形態に係る半導体発光素子の特性を例示する模式図である。
すなわち、図８（ａ）は、半導体発光素子１１０のｐ側コンタクト層５４におけるＭｇ元素の分布を３次元アトムプローブにより評価した結果の例を模式的に表す図である。この図の横方向はＸ軸方向（Ｘ軸方向の位置Ｘｐ）であり、縦方向はＹ軸方向（Ｙ軸方向の位置Ｙｐ）である。これらの図において、画像の濃度が高い部分はＭｇ元素の濃度が高い部分に対応し、画像の濃度が低い部分はＭｇ元素の濃度が低い部分に対応する。
FIG. 8A and FIG. 8B are schematic views illustrating characteristics of the semiconductor light emitting device according to the embodiment.
That is, FIG. 8A is a diagram schematically illustrating an example of a result of evaluating the Mg element distribution in the p-side contact layer 54 of the semiconductor light emitting device 110 using a three-dimensional atom probe. In this figure, the horizontal direction is the X-axis direction (position Xp in the X-axis direction), and the vertical direction is the Y-axis direction (position Yp in the Y-axis direction). In these drawings, a portion with a high image density corresponds to a portion with a high Mg element concentration, and a portion with a low image density corresponds to a portion with a low Mg element concentration.
図８（ｂ）は、半導体発光素子１１０のｐ側コンタクト層５４に含まれるＭｇの濃度Ｃｍ１のＸ軸方向に沿った分布を示している。図８（ａ）の横軸は、Ｘ軸方向における位置である。図８（ｂ）に示された位置Ｘ１及びＸ２は、図８（ａ）に示された位置Ｘ１及びＸ２にそれぞれ対応する。図８（ｂ）の縦軸は、Ｍｇの濃度Ｃｍ１である。濃度Ｃｍ１は、原子百分率で示されている。 FIG. 8B shows a distribution along the X-axis direction of the Mg concentration Cm <b> 1 contained in the p-side contact layer 54 of the semiconductor light emitting device 110. The horizontal axis in FIG. 8A is the position in the X-axis direction. The positions X1 and X2 shown in FIG. 8B correspond to the positions X1 and X2 shown in FIG. 8A, respectively. The vertical axis of FIG. 8B is the Mg concentration Cm1. The concentration Cm1 is shown as atomic percentage.
図８（ａ）に表したように、ｐ側コンタクト層５４において、Ｍｇ元素の濃度が高い領域が形成されている。すなわち、Ｍｇ濃度が低い領域の中に、Ｍｇ元素の濃度が高い複数の領域が分散されている。このように、ｐ側コンタクト層５４は、Ｚ軸方向に対して垂直な平面（Ｘ−Ｙ平面）内に設けられた第１領域Ｒ１と、Ｘ−Ｙ平面内において、第１領域Ｒ１内に分散された複数の第２領域Ｒ２と、を有している。第２領域Ｒ２に含まれるＭｇの濃度は、第１領域Ｒ１に含まれるＭｇの濃度よりも高い。 As shown in FIG. 8A, in the p-side contact layer 54, a region having a high Mg element concentration is formed. That is, a plurality of regions having a high Mg element concentration are dispersed in a region having a low Mg concentration. As described above, the p-side contact layer 54 is provided in the first region R1 in the first region R1 provided in the plane (XY plane) perpendicular to the Z-axis direction, and in the XY plane. A plurality of second regions R2 dispersed. The concentration of Mg contained in the second region R2 is higher than the concentration of Mg contained in the first region R1.
図８（ｂ）に表したように、第１領域Ｒ１におけるＭｇの濃度Ｃｍ１は、約１原子パーセントである。第２領域Ｒ２におけるＭｇの濃度Ｃｍ１は、２．５〜３原子パーセントである。第２領域Ｒ２におけるＭｇの濃度Ｃｍ１は、第１領域Ｒ１におけるＭｇの濃度Ｃｍ１の２倍以上である。 As shown in FIG. 8B, the Mg concentration Cm1 in the first region R1 is about 1 atomic percent. The Mg concentration Cm1 in the second region R2 is 2.5 to 3 atomic percent. The Mg concentration Cm1 in the second region R2 is at least twice the Mg concentration Cm1 in the first region R1.
このように、実施形態に係る半導体発光素子１１０においては、ｐ側コンタクト層５４において、Ｍｇ濃度が高い複数の第２領域Ｒ２が、分散されて形成されていることが分かった。 Thus, in the semiconductor light emitting device 110 according to the embodiment, it was found that the plurality of second regions R2 having a high Mg concentration were formed in the p-side contact layer 54 in a dispersed manner.
このように、Ｍｇ濃度にゆらぎが形成されることで、Ｍｇを高濃度でドープしても極性反転が抑制されると考えられる。そして、Ｍｇ濃度にゆらぎが形成されることで、Ｍｇを高濃度でドープしても欠陥の形成が抑制されると考えられる。これにより、高濃度でＭｇをドープでき、これにより、ｐ側コンタクト層５４とｐ側電極８０との接触抵抗Ｒが低減でき、駆動電圧Ｖｆが低下できると考えられる。 Thus, it is considered that the polarity reversal is suppressed even when Mg is doped at a high concentration because fluctuation is formed in the Mg concentration. Then, it is considered that the formation of defects is suppressed even when Mg is doped at a high concentration because of fluctuations in the Mg concentration. Thereby, Mg can be doped at a high concentration, whereby the contact resistance R between the p-side contact layer 54 and the p-side electrode 80 can be reduced, and the driving voltage Vf can be lowered.
Ｍｇ濃度が高い複数の第２領域Ｒ２は、突起部５４ｂに対応する。
すなわち、複数の突起部５４ｂに含まれるＭｇの濃度は、平坦部５４ａに含まれるＭｇの濃度よりも高い。例えば、複数の突起部５４ｂに含まれるＭｇの濃度は、平坦部５４ａに含まれるＭｇの濃度の２倍以上である。例えば、複数の突起部５４ｂに含まれるＭｇの濃度は１原子パーセント程度であり、平坦部５４ａに含まれるＭｇの濃度は２．５〜３原子パーセントである。
The plurality of second regions R2 having a high Mg concentration correspond to the protrusions 54b.
That is, the concentration of Mg contained in the plurality of protrusions 54b is higher than the concentration of Mg contained in the flat portion 54a. For example, the concentration of Mg contained in the plurality of protrusions 54b is twice or more the concentration of Mg contained in the flat portion 54a. For example, the concentration of Mg contained in the plurality of protrusions 54b is about 1 atomic percent, and the concentration of Mg contained in the flat portion 54a is 2.5 to 3 atomic percent.
本実施形態においては、ｐ側コンタクト層５４に複数の突起部５４ｂを設けることで、この突起部５４ｂにおけるＭｇ濃度を局所的に高めている。すなわち、Ｍｇ濃度が低い領域（第１領域Ｒ１であり、平坦部５４ａ）と、局所的にＭｇ濃度が高い領域（第２領域Ｒ２であり、突起部５４ｂ）と、が形成される。 In the present embodiment, by providing a plurality of protrusions 54b on the p-side contact layer 54, the Mg concentration in the protrusions 54b is locally increased. That is, a region having a low Mg concentration (first region R1, flat portion 54a) and a region having a locally high Mg concentration (second region R2, projecting portion 54b) are formed.
突起部５４ｂの密度が高くなりすぎると、Ｍｇ濃度が高い領域の分布が実質的に平均化される。すなわち、ｐ側コンタクト層５４にＭｇ濃度が高い部分が一様に形成されることに相当する。このため、この状態においては、結晶の欠陥が発生し易く、欠陥が拡大し易い。このため接触抵抗Ｒが増大する。 If the density of the protrusions 54b becomes too high, the distribution of the region with a high Mg concentration is substantially averaged. In other words, this corresponds to uniform formation of a portion with a high Mg concentration in the p-side contact layer 54. For this reason, in this state, a crystal defect is likely to occur and the defect is likely to expand. For this reason, the contact resistance R increases.
これに対し、実施形態においては、Ｍｇ濃度が高い領域（第２領域Ｒ２）の密度を適切に制御することで、極性反転が抑制でき、欠陥の発生が抑制できる。すなわち、実施形態においては、Ｍｇ濃度が高い領域（第２領域Ｒ２）のＸ−Ｙ平面（Ｚ軸方向に対して垂直な平面）における密度は、５×１０７個／ｃｍ２以上、２×１０８個／ｃｍ２以下とされる。これにより、接触抵抗Ｒを低減できる。そして、駆動電圧Ｖｆを低減できる。 On the other hand, in the embodiment, by appropriately controlling the density of the region having the high Mg concentration (second region R2), the polarity inversion can be suppressed and the occurrence of defects can be suppressed. That is, in the embodiment, the density in the XY plane (plane perpendicular to the Z-axis direction) of the region having the high Mg concentration (second region R2) is 5 × 10 7 pieces / cm 2 or more, 2 × 10 8 pieces / cm 2 or less. Thereby, the contact resistance R can be reduced. And the drive voltage Vf can be reduced.
すなわち、Ｍｇ濃度の高い領域を局在させることで、高濃度ドープによる結晶品質の低下が抑制される。これにより、従来に比べ高濃度のドーピングが可能となり、接触抵抗Ｒの大幅な低減が可能となる。 That is, by locating a region having a high Mg concentration, a decrease in crystal quality due to high concentration doping is suppressed. As a result, a higher concentration of doping can be achieved than in the prior art, and the contact resistance R can be greatly reduced.
なお、上記は、ｐ形不純物としてＭｇを用いた場合について説明したが、実施形態はこれに限らない。ｐ形不純物として、Ｍｇ、Ｚｎ及びＣなどの種々の元素を用いることができる。この場合においても、ｐ形不純物の高い領域を局在させることで、高濃度ドープによる結晶品質の低下が抑制される。
すなわち、第２領域Ｒ２に含まれるｐ形不純物の濃度は、第１領域Ｒ１に含まれるｐ形不純物の濃度よりも高い。そして、複数の突起部５４ｂに含まれるｐ形不純物の濃度は、平坦部５４ａに含まれるｐ形不純物の濃度よりも高い。
In the above, the case where Mg is used as the p-type impurity has been described, but the embodiment is not limited thereto. Various elements such as Mg, Zn, and C can be used as the p-type impurity. In this case as well, the deterioration of the crystal quality due to the high concentration doping is suppressed by localizing the high p-type impurity region.
That is, the concentration of the p-type impurity contained in the second region R2 is higher than the concentration of the p-type impurity contained in the first region R1. The concentration of the p-type impurity contained in the plurality of protrusions 54b is higher than the concentration of the p-type impurity contained in the flat portion 54a.
図９（ａ）〜図９（ｄ）は、実施形態に係る半導体発光素子の特性を例示する模式図である。
すなわち、これらの図は、ｐ側コンタクト層５４に種々の処理を施した後のｐ側コンタクト層５４の表面の凹凸形状を示している。これらの図は、ｐ側コンタクト層５４の表面を原子間力顕微鏡で評価した結果から求められている。図９（ａ）はｐ側コンタクト層５４を形成した直後の状態に対応している。図９（ｂ）は、エタノール（３分間）及び水（１０分間）の処理後の状態に対応している。図９（ｃ）は、ＮＨ４Ｆ（３分間）及び水（１０分間）の処理後の状態に対応している。図９（ｄ）は、ＨＣｌ（＋Ｈ２Ｏ）（２０分間）及び水（１０分間）の処理後の状態に対応している。
FIG. 9A to FIG. 9D are schematic views illustrating characteristics of the semiconductor light emitting element according to the embodiment.
That is, these drawings show the uneven shape of the surface of the p-side contact layer 54 after various treatments are applied to the p-side contact layer 54. These figures are obtained from the results of evaluating the surface of the p-side contact layer 54 with an atomic force microscope. FIG. 9A corresponds to a state immediately after the p-side contact layer 54 is formed. FIG. 9B corresponds to the state after treatment with ethanol (3 minutes) and water (10 minutes). FIG. 9C corresponds to the state after treatment with NH 4 F (3 minutes) and water (10 minutes). FIG. 9D corresponds to the state after treatment with HCl (+ H 2 O) (20 minutes) and water (10 minutes).
図９（ａ）に表したように、ｐ側コンタクト層５４を形成した直後においては、突起部５４ｂの高さ（高さｈ１）は、１．８ｎｍであり、径ｄ２は１９０ｎｍである。このときのＲＭＳは、０．５４ｎｍである。 As shown in FIG. 9A, immediately after the p-side contact layer 54 is formed, the height (height h1) of the protrusion 54b is 1.8 nm, and the diameter d2 is 190 nm. The RMS at this time is 0.54 nm.
図９（ｂ）に表したように、エタノール及び水の処理後においては、突起部５４ｂの高さｈ１は、２．８ｎｍであり、径ｄ２は３８０ｎｍである。このときのＲＭＳは、０．４５ｎｍである。 As shown in FIG. 9B, after the ethanol and water treatment, the height h1 of the protrusion 54b is 2.8 nm and the diameter d2 is 380 nm. The RMS at this time is 0.45 nm.
図９（ｃ）に表したように、ＮＨ４Ｆ及び水の処理後においては、突起部５４ｂの高さｈ１は、３ｎｍであり、径ｄ２は２５０ｎｍである。このときのＲＭＳは、０．４５ｎｍである。 As shown in FIG. 9C, after the treatment of NH 4 F and water, the height h1 of the protrusion 54b is 3 nm and the diameter d2 is 250 nm. The RMS at this time is 0.45 nm.
図９（ｄ）に表したように、ＨＣｌ（＋Ｈ２Ｏ）及び水の処理後においては、突起部５４ｂの高さｈ１は、２．５ｎｍであり、径ｄ２は２５０ｎｍである。このときのＲＭＳは、０．４１ｎｍである。 As shown in FIG. 9D, after the treatment with HCl (+ H 2 O) and water, the height h1 of the protrusion 54b is 2.5 nm and the diameter d2 is 250 nm. The RMS at this time is 0.41 nm.
このように、ｐ側コンタクト層５４に種々の薬液による処理を施しても、突起部５４ｂの構造は実質的に変化しない。 Thus, even if the p-side contact layer 54 is treated with various chemical solutions, the structure of the protrusion 54b does not substantially change.
なお、ｐ側コンタクト層５４の表面に極性反転層が形成されると、例えば上記のような薬液による処理により極性反転層がエッチングされる。このため、この場合には、上記のような薬液による処理によって、表面の凹凸のプロファイルは大きく変化する。 When the polarity reversal layer is formed on the surface of the p-side contact layer 54, the polarity reversal layer is etched by, for example, the treatment with the chemical solution as described above. For this reason, in this case, the profile of the surface unevenness is greatly changed by the treatment with the chemical solution as described above.
実施形態においては、極性反転層が形成されておらず、種々の薬液の処理を実施しても、ｐ側コンタクト層５４の表面の凹凸（突起部５４ｂ）のプロファイルは安定である。 In the embodiment, the polarity inversion layer is not formed, and the profile of the irregularities (projections 54b) on the surface of the p-side contact layer 54 is stable even when various chemical solutions are processed.
既に説明したように、突起部５４ｂの密度Ｃｐは、ｐ側コンタクト層５４の形成の際にｐ側コンタクト層５４に導入するＭｇ元素の濃度により変化する。さらに、突起部５４ｂの密度Ｃｐは、他の条件にも依存する。例えば、突起部５４ｂの密度Ｃｐは、ｐ側コンタクト層５４の形成の際の成長速度にも依存する。実験によると、成長速度が遅いと密度Ｃｐが増大する傾向がある。また、突起部５４ｂの密度Ｃｐは、ｐ側コンタクト層５４の形成の際の温度にも依存する。実験によると、成長温度が高いと密度Ｃｐが増大する傾向がある。また、突起部５４ｂの密度Ｃｐは、ｐ側コンタクト層５４の形成の際のキャリアガスにも依存する。実験によると、成長雰囲気中の窒素分圧が大きいと密度Ｃｐが増大する傾向がある。 As already described, the density Cp of the protrusions 54b varies depending on the concentration of Mg element introduced into the p-side contact layer 54 when the p-side contact layer 54 is formed. Furthermore, the density Cp of the protrusions 54b also depends on other conditions. For example, the density Cp of the protrusions 54b also depends on the growth rate when the p-side contact layer 54 is formed. According to experiments, when the growth rate is slow, the density Cp tends to increase. Further, the density Cp of the protrusions 54b also depends on the temperature at which the p-side contact layer 54 is formed. According to experiments, when the growth temperature is high, the density Cp tends to increase. Further, the density Cp of the protrusions 54 b also depends on the carrier gas when forming the p-side contact layer 54. According to experiments, when the nitrogen partial pressure in the growth atmosphere is large, the density Cp tends to increase.
実施形態において、ｐ側電極８０として、金属酸化物などの透明電極を用いた場合に、接触抵抗Ｒの低下、及び、駆動電圧Ｖｆの低減の効果は、大きくなる。すなわち、ｐ側電極８０として、ＮｉやＡｕなどの金属を用いた場合には、ｐ形半導体層５０との接触抵抗は比較的低い。しかしながら、ｐ側電極８０として、ＩＴＯなどの金属酸化物を用いた場合には、接触抵抗が高くなりやすい。このため、実施形態の構成を金属酸化物に基づくｐ側電極８０と組み合わせることで、接触抵抗の低下及び駆動電圧の低減の効果が特に高く発揮される。ｐ側電極８０として、金属酸化物に基づく透明電極を用いることで、発光層４０から放出された光を効率良く取り出すことができる。 In the embodiment, when a transparent electrode such as a metal oxide is used as the p-side electrode 80, the effect of reducing the contact resistance R and the driving voltage Vf is increased. That is, when a metal such as Ni or Au is used as the p-side electrode 80, the contact resistance with the p-type semiconductor layer 50 is relatively low. However, when a metal oxide such as ITO is used as the p-side electrode 80, the contact resistance tends to increase. For this reason, by combining the configuration of the embodiment with the p-side electrode 80 based on a metal oxide, the effects of lowering contact resistance and driving voltage are particularly high. By using a transparent electrode based on a metal oxide as the p-side electrode 80, the light emitted from the light emitting layer 40 can be extracted efficiently.
このように、半導体発光素子１１０においては、ｐ側電極８０は、発光層４０から放出される光に対して透光性を有することが望ましい。そして、ｐ側電極８０は金属酸化物を含むことが望ましい。 As described above, in the semiconductor light emitting device 110, the p-side electrode 80 desirably has translucency with respect to the light emitted from the light emitting layer 40. The p-side electrode 80 preferably includes a metal oxide.
ところで、半導体層に凹凸を設け、発光光の光路を変化させて、光取り出し効率を向上する構成がある。例えば、半導体層に、選択成長によって突起部を形成する方法がある。このときの突起部の高さは約１．５μｍである。また、半導体層として、ウエットエッチングにより形成された凹凸を有する極性反転層を用いる構成もある。この場合において、極性反転層の望ましい厚さは、０．１μｍ以上（さらに望ましくは０．３μｍ以上）である。 By the way, there is a configuration in which unevenness is provided in the semiconductor layer and the optical path of emitted light is changed to improve the light extraction efficiency. For example, there is a method of forming a protrusion on a semiconductor layer by selective growth. The height of the protrusion at this time is about 1.5 μm. In addition, there is a configuration in which a polarity inversion layer having unevenness formed by wet etching is used as the semiconductor layer. In this case, the desirable thickness of the polarity inversion layer is 0.1 μm or more (more desirably 0.3 μm or more).
このように、凹凸によって発光光の光路を変化させる場合には、発光光の波長程度の大きさの凹凸が用いられる。すなわち、発光光の波長よりも著しく小さい凹凸においては、発光光の光路を実質的に変化させない。例えば、発光光の波長の１／４以下の大きさの凹凸においては、光路を変化させる効果が小さい。 As described above, when the optical path of the emitted light is changed by the unevenness, the unevenness having a size about the wavelength of the emitted light is used. That is, in the unevenness significantly smaller than the wavelength of the emitted light, the optical path of the emitted light is not substantially changed. For example, in the unevenness having a size of ¼ or less of the wavelength of the emitted light, the effect of changing the optical path is small.
実施形態に係る半導体発光素子１１０においては、複数の突起部５４ｂのＺ軸方向に沿った高さ（高さｈ１）は、発光層４０から放出される光の主波長の１／４の長さよりも小さい。実施形態においては、突起部５４ｂによって、光路の変化の効果を得るのではなく、接触抵抗Ｒを低減する効果を得る。 In the semiconductor light emitting device 110 according to the embodiment, the height (height h1) along the Z-axis direction of the plurality of protrusions 54b is less than ¼ of the main wavelength of the light emitted from the light emitting layer 40. Is also small. In the embodiment, the effect of reducing the contact resistance R is obtained by the protrusion 54b, not the effect of changing the optical path.
一方、リソグラフィとエッチングを用いた選択成長により六角錐の周期的な構造を形成する方法もある。
これに対し、実施形態は、選択成長を用いずにｐ側コンタクト層５４の突起部５４ｂを形成する。このため、突起部５４ｂは、平坦部５４ａの上の任意の位置にランダムに形成される。そして、選択成長法を用いないため、製造が簡便である。
On the other hand, there is also a method of forming a hexagonal pyramid periodic structure by selective growth using lithography and etching.
On the other hand, in the embodiment, the protrusion 54b of the p-side contact layer 54 is formed without using selective growth. For this reason, the protrusion 54b is randomly formed at an arbitrary position on the flat portion 54a. Since the selective growth method is not used, the manufacturing is simple.
なお、実施形態に係る半導体発光素子１１０（及び１１０ａ）の構成の例及び製造条件の例について説明する。ただし、以下は一例であり、種々の変形が可能である。 An example of the configuration of the semiconductor light emitting device 110 (and 110a) according to the embodiment and an example of manufacturing conditions will be described. However, the following is an example, and various modifications are possible.
基板１０には、サファイア、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなどの各種の材料を用いることができる。ｎ形不純物として、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎなどの種々の元素を用いることができる。 Various materials such as sapphire, GaN, SiC, Si, and GaAs can be used for the substrate 10. Various elements such as Si, Ge, Te, and Sn can be used as the n-type impurity.
下地層２１の厚さは、例えば２μｍである。下地層２１にはｎ形不純物をドープしても良い。ｎ側コンタクト層２２の厚さは、例えば４μｍである。ｎ側コンタクト層２２におけるＳｉのドーピング量は、例えば、２×１０１８／ｃｍ３程度とされる。なお、下地層２１及びｎ側コンタクト層２２の成長温度は、いずれも１０００℃以上１２００℃以下とされる。また、ｎ側コンタクト層２２として、ＧａＮ層ではなく、厚さが４μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は、７００℃以上９００℃以下である。 The thickness of the foundation layer 21 is 2 μm, for example. The underlayer 21 may be doped with n-type impurities. The thickness of the n-side contact layer 22 is 4 μm, for example. The doping amount of Si in the n-side contact layer 22 is, for example, about 2 × 10 18 / cm 3 . The growth temperatures of the base layer 21 and the n-side contact layer 22 are both 1000 ° C. or higher and 1200 ° C. or lower. Further, as the n-side contact layer 22, In 0.01 Ga 0.99 N having a thickness of about 4 μm may be used instead of the GaN layer. The growth temperature in the case of using In 0.01 Ga 0.99 N is 700 ° C. or higher and 900 ° C. or lower.
多層積層体３０の第１層及び第２層の成長温度は、７００℃以上９００℃以下である。第１層及び第２層の少なくともいずれかには、Ｓｉなどのｎ形不純物をドープしても良い。 The growth temperature of the first layer and the second layer of the multilayer stack 30 is 700 ° C. or higher and 900 ° C. or lower. At least one of the first layer and the second layer may be doped with an n-type impurity such as Si.
井戸層の成長温度は、例えば６００℃以上９００℃以下である。障壁層の成長温度は、井戸層の成長温度以上である。障壁層の成長温度は、例えば、６００℃〜１１００℃である。このように、井戸層よりも高い温度で障壁層を形成することで発光層４０の結晶欠陥を低減することができる。 The growth temperature of the well layer is, for example, 600 ° C. or higher and 900 ° C. or lower. The growth temperature of the barrier layer is equal to or higher than the growth temperature of the well layer. The growth temperature of the barrier layer is, for example, 600 ° C. to 1100 ° C. Thus, the crystal defects of the light emitting layer 40 can be reduced by forming the barrier layer at a temperature higher than that of the well layer.
発光層４０には、Ｓｉなどのｎ形不純物や、Ｍｇなどのｐ形不純物をドープしても良い。これらの不純物は、井戸層及び障壁層の両方にドープしても良く、井戸層及び障壁層の少なくとも一部のみにドープしても良い。 The light emitting layer 40 may be doped with an n-type impurity such as Si or a p-type impurity such as Mg. These impurities may be doped in both the well layer and the barrier layer, or may be doped only in at least a part of the well layer and the barrier layer.
第１ｐ形層５１には、ｐ形不純物がドープされたＡｌ０．２Ｇａ０．８Ｎが用いられる。第１ｐ形層５１の厚さは、例えば１０ｎｍ程度である。第１ｐ形層５１におけるＭｇの濃度は、例えば１×１０１９／ｃｍ３程度とされる。第１ｐ形層５１の成長温度は、例えば９００℃以上１１００℃以下である。 For the first p-type layer 51, Al 0.2 Ga 0.8 N doped with p-type impurities is used. The thickness of the first p-type layer 51 is, for example, about 10 nm. The concentration of Mg in the first p-type layer 51 is, for example, about 1 × 10 19 / cm 3 . The growth temperature of the first p-type layer 51 is, for example, 900 ° C. or higher and 1100 ° C. or lower.
第２ｐ形層５２の厚さは、例えば１００ｎｍ程度である。第２ｐ形層５２におけるＭｇの濃度は、例えば１×１０１９／ｃｍ３程度とされる。第２ｐ形層５２の成長温度は、例えば９００℃以上〜１１００℃である。 The thickness of the second p-type layer 52 is, for example, about 100 nm. The concentration of Mg in the second p-type layer 52 is, for example, about 1 × 10 19 / cm 3 . The growth temperature of the second p-type layer 52 is, for example, 900 ° C. or higher and 1100 ° C.
第３ｐ形層５３の厚さは、例えば５ｎｍである。第３ｐ形層５３におけるＭｇの濃度は、例えば１×１０２０／ｃｍ３程度である。 The thickness of the third p-type layer 53 is, for example, 5 nm. The concentration of Mg in the third p-type layer 53 is, for example, about 1 × 10 20 / cm 3 .
ｐ側コンタクト層５４の厚さは、例えば５ｎｍである。ｐ側コンタクト層５４におけるＭｇの濃度は、第３ｐ形層５３におけるＭｇの濃度よりも高い。 The thickness of the p-side contact layer 54 is, for example, 5 nm. The Mg concentration in the p-side contact layer 54 is higher than the Mg concentration in the third p-type layer 53.
半導体発光素子１１０における半導体層の結晶成長においては、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）または分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などが用いられる。 For crystal growth of the semiconductor layer in the semiconductor light emitting device 110, for example, metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) is used.
上記において、半導体発光素子１１０（及び１１０ａ）は、発光ダイオード（ＬＥＤ：Light Emitting Diode）である。ＬＥＤの発光波長は、紫外、紫色、青色、青緑色、緑色または赤色とすることができる。さらに、実施形態は、紫外、紫色、青色、青緑色、緑色または赤色のレーザダイオード（ＬＤ：Laser Diode）などに応用できる。 In the above, the semiconductor light emitting element 110 (and 110a) is a light emitting diode (LED). The emission wavelength of the LED can be ultraviolet, purple, blue, blue-green, green or red. Furthermore, the embodiment can be applied to an ultraviolet, purple, blue, blue-green, green, or red laser diode (LD).
実施形態によれば、駆動電圧が低い半導体発光素子が提供される。 According to the embodiment, a semiconductor light emitting device having a low driving voltage is provided.
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。 In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. It ’s fine.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれるｎ形半導体層、ｐ形半導体層、発光層及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, regarding the specific configuration of each element such as an n-type semiconductor layer, a p-type semiconductor layer, a light-emitting layer, and an electrode included in the semiconductor light-emitting device, those skilled in the art can appropriately select from the well-known ranges to similarly apply the present invention. As long as the same effect can be obtained, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, all semiconductor light-emitting elements that can be implemented by those skilled in the art based on the semiconductor light-emitting elements described above as embodiments of the present invention are included in the scope of the present invention as long as they include the gist of the present invention. Belonging to.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１０…基板、 １０ａ…第１主面、 １０ｂ…第２主面、 １０ｓ…積層構造体、 １１…バッファ層、 ２０…ｎ形半導体層、 ２１…下地層、 ２２…ｎ側コンタクト層、 ３０…多層積層体、 ４０…発光層、 ５０…ｐ形半導体層、 ５１…第１ｐ形層、 ５２…第２ｐ形層、 ５３…第３ｐ形層、 ５４…ｐ側コンタクト層、 ５４ａ…平坦部、 ５４ｂ…突起部、 ７０…ｎ側電極、 ８０…ｐ側電極（電極）、 １１０、１１０ａ、１１９…半導体発光素子、 ＢＬ１〜ＢＬｎ、ＢＬｐ…障壁層、 Ｃｍ…濃度、 Ｃｍ１…濃度、 Ｃｐ…密度、 Ｒ…接触抵抗、 Ｒ１、Ｒ２…第１及び第２領域、 Ｖｆ…駆動電圧、 ＷＬ１〜ＷＬｎ…井戸層、 Ｘ１、Ｘ２、Ｘｐ…位置、 Ｙｐ…位置、 ｄ１、ｄ２…径、 ｈ１…高さ DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 10a ... 1st main surface, 10b ... 2nd main surface, 10s ... Laminated structure, 11 ... Buffer layer, 20 ... N-type semiconductor layer, 21 ... Underlayer, 22 ... N side contact layer, 30 ... Multilayer laminate 40: Light emitting layer 50: P-type semiconductor layer 51 ... First p-type layer 52 ... Second p-type layer 53 ... Third p-type layer 54 ... P-side contact layer 54a ... Flat part 54b ... Projection, 70... N-side electrode, 80. R ... contact resistance, R1, R2 ... first and second regions, Vf ... drive voltage, WL1-WLn ... well layer, X1, X2, Xp ... position, Yp ... position, d1, d2 ... diameter, h1 ... height
Claims (7)
電極と、
前記ｎ形半導体層と前記電極との間に設けられ、前記電極に接するｐ側コンタクト層を
含むｐ形半導体層と、
前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた発光層と、
を備え、
前記ｐ形半導体層は、前記ｐ側コンタクト層と前記発光層との間に設けられｐ形不純物濃度が前記ｐ側コンタクト層のｐ形不純物濃度よりも低いｐ形層をさらに含み、
前記ｐ側コンタクト層は、前記ｎ形半導体層から前記ｐ形半導体層に向かう第１方向に向かって突出した複数の突起部を含み、
前記ｐ側コンタクト層は、Ｍｇ濃度が低い第１領域と、Ｍｇ濃度が前記第１領域よりも高い第２領域と、を含むことを特徴とする半導体発光素子。 an n-type semiconductor layer;
Electrodes,
A p-type semiconductor layer including a p-side contact layer provided between the n-type semiconductor layer and the electrode and in contact with the electrode;
A light emitting layer provided between the n-type semiconductor layer and the p-type semiconductor layer;
With
The p-type semiconductor layer further includes a p-type layer provided between the p-side contact layer and the light emitting layer and having a p-type impurity concentration lower than the p-type impurity concentration of the p-side contact layer,
The p-side contact layer includes a plurality of protrusions protruding in a first direction from the n-type semiconductor layer toward the p-type semiconductor layer,
The p-side contact layer includes a first region having a low Mg concentration and a second region having a Mg concentration higher than the first region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013200582A JP5694476B2 (en) | 2013-09-26 | 2013-09-26 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013200582A JP5694476B2 (en) | 2013-09-26 | 2013-09-26 | Semiconductor light emitting device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011281325A Division JP5379843B2 (en) | 2011-12-22 | 2011-12-22 | Semiconductor light emitting device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015015010A Division JP5973006B2 (en) | 2015-01-29 | 2015-01-29 | Semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014013938A true JP2014013938A (en) | 2014-01-23 |
| JP5694476B2 JP5694476B2 (en) | 2015-04-01 |
Family
ID=50109403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013200582A Expired - Fee Related JP5694476B2 (en) | 2013-09-26 | 2013-09-26 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5694476B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022085826A1 (en) * | 2020-10-22 | 2022-04-28 | 엘지전자 주식회사 | Semiconductor light emitting element, display device, and method for manufacturing display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277374A (en) * | 2004-02-26 | 2005-10-06 | Toyoda Gosei Co Ltd | Light emitting element of group iii nitride compound semiconductor and its manufacturing method |
| JP2006339427A (en) * | 2005-06-02 | 2006-12-14 | Hitachi Cable Ltd | Method for producing epitaxial wafer for nitride semiconductor light-emitting diode, epitaxial wafer for the nitride semiconductor light-emitting diode, and the nitride semiconductor light-emitting diode |
| JP2009267263A (en) * | 2008-04-28 | 2009-11-12 | Kyocera Corp | Light-emitting device and method for manufacturing the same |
| JP2012114389A (en) * | 2010-11-29 | 2012-06-14 | Toshiba Corp | Semiconductor light-emitting element |
-
2013
- 2013-09-26 JP JP2013200582A patent/JP5694476B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277374A (en) * | 2004-02-26 | 2005-10-06 | Toyoda Gosei Co Ltd | Light emitting element of group iii nitride compound semiconductor and its manufacturing method |
| JP2006339427A (en) * | 2005-06-02 | 2006-12-14 | Hitachi Cable Ltd | Method for producing epitaxial wafer for nitride semiconductor light-emitting diode, epitaxial wafer for the nitride semiconductor light-emitting diode, and the nitride semiconductor light-emitting diode |
| JP2009267263A (en) * | 2008-04-28 | 2009-11-12 | Kyocera Corp | Light-emitting device and method for manufacturing the same |
| JP2012114389A (en) * | 2010-11-29 | 2012-06-14 | Toshiba Corp | Semiconductor light-emitting element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022085826A1 (en) * | 2020-10-22 | 2022-04-28 | 엘지전자 주식회사 | Semiconductor light emitting element, display device, and method for manufacturing display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5694476B2 (en) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5372045B2 (en) | Semiconductor light emitting device | |
| US9590141B2 (en) | Semiconductor light emitting device having a p-type semiconductor layer with a p-type impurity | |
| JP4881491B2 (en) | Semiconductor light emitting device | |
| JP5143214B2 (en) | Semiconductor light emitting device | |
| JP5060637B1 (en) | Semiconductor light emitting device and wafer | |
| US20150349199A1 (en) | Semiconductor light emitting device and wafer | |
| JP5379843B2 (en) | Semiconductor light emitting device | |
| JP2015060978A (en) | Semiconductor light emitting element and manufacturing method of the same | |
| JP5973006B2 (en) | Semiconductor light emitting device | |
| JP5694476B2 (en) | Semiconductor light emitting device | |
| JP5889981B2 (en) | Semiconductor light emitting device | |
| JP2012244163A (en) | Semiconductor light-emitting element and wafer | |
| JP5135465B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US8895956B2 (en) | Semiconductor light emitting device | |
| JP5615334B2 (en) | Semiconductor light emitting device | |
| JP6010088B2 (en) | Semiconductor light emitting device | |
| JP5651758B2 (en) | Semiconductor light emitting device | |
| JP2013141017A (en) | Method of manufacturing semiconductor light-emitting element | |
| JP2012244154A (en) | Semiconductor light-emitting element and wafer | |
| JP2012129573A (en) | Method of manufacturing semiconductor light-emitting element | |
| JP5458162B2 (en) | Semiconductor light emitting device | |
| JP5726836B2 (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
| LAPS | Cancellation because of no payment of annual fees |