JP2014007879A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2014007879A JP2014007879A JP2012142617A JP2012142617A JP2014007879A JP 2014007879 A JP2014007879 A JP 2014007879A JP 2012142617 A JP2012142617 A JP 2012142617A JP 2012142617 A JP2012142617 A JP 2012142617A JP 2014007879 A JP2014007879 A JP 2014007879A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- inverter circuit
- power
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 238
- 238000009499 grossing Methods 0.000 claims abstract description 143
- 239000003990 capacitor Substances 0.000 claims abstract description 142
- 230000002441 reversible effect Effects 0.000 claims description 22
- 230000001172 regenerating effect Effects 0.000 claims description 11
- 230000008929 regeneration Effects 0.000 claims description 8
- 238000011069 regeneration method Methods 0.000 claims description 8
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000014509 gene expression Effects 0.000 description 28
- 230000003247 decreasing effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 230000007423 decrease Effects 0.000 description 10
- 238000007599 discharging Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
Description
この発明は、入力力率を改善する回路を備えて交流電力を直流電力に変換する電力変換装置に関するものである。 The present invention relates to a power conversion device that includes a circuit that improves an input power factor and converts AC power into DC power.
例えば、特開２００９−９５１６０号公報に示された従来の電力変換装置は、入力交流をダイオードブリッジにより全波整流し、ダイオードブリッジの後段にリアクトルを介して単相インバータ回路が接続されている。また、単相インバータ回路の後段に整流ダイオードを介して平滑コンデンサが接続され、さらに単相インバータ回路と平滑コンデンサが短絡用スイッチを介して接続されている。 For example, in a conventional power conversion device disclosed in Japanese Patent Application Laid-Open No. 2009-95160, input AC is full-wave rectified by a diode bridge, and a single-phase inverter circuit is connected to a subsequent stage of the diode bridge via a reactor. Further, a smoothing capacitor is connected to the subsequent stage of the single-phase inverter circuit via a rectifier diode, and the single-phase inverter circuit and the smoothing capacitor are connected via a short-circuit switch.
単相インバータ回路は複数の半導体スイッチ素子と直流電圧源で構成され、交流入力電源（単に、交流電源とも記す）からの入力力率を改善するように、インバータ回路を制御する。また、短絡用スイッチは交流電源からの入力電圧の位相のゼロクロスを中心とする短絡位相範囲でのみオンし、平滑コンデンサをバイパスさせる。 The single-phase inverter circuit is composed of a plurality of semiconductor switch elements and a DC voltage source, and controls the inverter circuit so as to improve the input power factor from an AC input power supply (also simply referred to as AC power supply). The short-circuit switch is turned on only in the short-circuit phase range centering on the zero cross of the phase of the input voltage from the AC power supply, and bypasses the smoothing capacitor.
このような構成とすることで、短絡用スイッチは高周波スイッチングが不要となり、入力力率を改善し出力段の電圧を制御するインバータ回路は、スイッチングで扱う電圧を比較的小さい電圧にできる。
このため、大きなリアクトルを必要することなく、スイッチング損失及びノイズを低減でき、電力損失及びノイズの低減化と装置構成の小型化が可能となる。
By adopting such a configuration, the shorting switch does not require high-frequency switching, and the inverter circuit that improves the input power factor and controls the voltage of the output stage can make the voltage handled by switching relatively low.
For this reason, switching loss and noise can be reduced without requiring a large reactor, and power loss and noise can be reduced and the device configuration can be downsized.
このような従来の電力変換装置では、交流入力電源の所定電圧値から出力できる直流電圧範囲は、インバータ回路が有する直流電圧源の電圧の大きさに依存する。
広い入出力電圧範囲を扱うためには、インバータ回路が有する直流電圧源の電圧を大きくする必要がある。
また、短絡スイッチをオン（ＯＮ）／オフ（ＯＦＦ）する位相によってインバータ回路が有する直流電圧源の電圧を調整するため、調整用のマージンを確保しなければならず、直流電圧源の電圧を大きくする必要があった。
直流電圧源の電圧を大きくすると、インバータを構成する素子の高耐圧化をまねき、電力変換装置の小型化や低価格化、及び低損失化の妨げとなっていた。
また、インバータ回路が有する直流電圧源の電圧が所定の範囲から外れた場合、入力力率の改善を行ったままインバータ回路が有する直流電圧源の電圧を所定の範囲に復帰させることができず、運転を継続させることが困難であった。
In such a conventional power converter, the DC voltage range that can be output from the predetermined voltage value of the AC input power supply depends on the magnitude of the voltage of the DC voltage source that the inverter circuit has.
In order to handle a wide input / output voltage range, it is necessary to increase the voltage of the DC voltage source of the inverter circuit.
Further, since the voltage of the DC voltage source included in the inverter circuit is adjusted according to the phase at which the short-circuit switch is turned on (ON) / off (OFF), a margin for adjustment must be secured, and the voltage of the DC voltage source is increased. There was a need to do.
When the voltage of the DC voltage source is increased, the breakdown voltage of the elements constituting the inverter is increased, which hinders the reduction in size, price, and loss of the power converter.
In addition, when the voltage of the DC voltage source that the inverter circuit has is out of the predetermined range, the voltage of the DC voltage source that the inverter circuit has cannot be returned to the predetermined range while improving the input power factor, It was difficult to continue driving.
この発明は、上記のような課題を解決するためになされたものであり、インバータ回路とコンバータ回路の出力を制御する制御回路を備え、インバータ回路とコンバータ回路の出力制御を切り替えることで、インバータ回路の有する直流電圧源の電圧を抑えながら入出力電圧範囲を拡大することができ、インバータ回路が有する直流電圧源の電圧が所定の範囲から外れても運転を継続させながら復帰させることができる電力変換装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and includes a control circuit that controls the output of the inverter circuit and the converter circuit, and by switching output control of the inverter circuit and the converter circuit, the inverter circuit Power conversion that can expand the input / output voltage range while suppressing the voltage of the DC voltage source of the inverter, and can be restored while continuing operation even if the voltage of the DC voltage source of the inverter circuit falls outside the predetermined range The object is to obtain a device.
この発明に係る電力変換装置は、複数の半導体スイッチ素子と直流電圧源とを有する単相インバータの交流側を直列接続して構成され、該交流側を交流電源の第１の端子に直列接続して前記単相インバータの出力を前記交流電源の出力に重畳するインバータ回路と、直流母線間に複数の半導体スイッチを有し、一方の交流端子が前記インバータ回路の出力に接続され、他方の交流端子が前記交流電源の第２の端子に接続され、前記直流母線間に直流電圧を出力するコンバータ回路と、前記直流母線間に接続され、前記コンバータ回路の出力を平滑する平滑コンデンサと、前記インバータ回路と前記コンバータ回路の出力を制御する制御回路とを備え、前記制御回路は、前記平滑コンデンサの電圧を目標電圧に追従させると共に前記交流電源からの入力力率を改善するように前記インバータ回路の出力制御と前記コンバータ回路の出力制御とを切り替えるものである。 The power conversion device according to the present invention is configured by connecting in series an AC side of a single-phase inverter having a plurality of semiconductor switch elements and a DC voltage source, and connecting the AC side in series with a first terminal of an AC power supply. An inverter circuit that superimposes the output of the single-phase inverter on the output of the AC power supply, and a plurality of semiconductor switches between the DC buses, one AC terminal is connected to the output of the inverter circuit, and the other AC terminal Is connected to the second terminal of the AC power source and outputs a DC voltage between the DC buses; a smoothing capacitor connected between the DC buses and smoothing the output of the converter circuit; and the inverter circuit And a control circuit for controlling the output of the converter circuit, wherein the control circuit causes the voltage of the smoothing capacitor to follow the target voltage and the AC power supply. In which output control of the inverter circuit so as to improve the input power factor of the switching between the output control of the converter circuit.
この発明に係る電力変換装置によれば、制御回路は、平滑コンデンサの電圧を目標電圧に追従させると共に交流電源からの入力力率を改善するようにインバータ回路の出力制御とコンバータ回路の出力制御を切り替えることで、インバータ回路の有する直流電圧源の電圧を増加させることなく、入出力範囲を拡大することができ、低損失化及び低価格化、小型化を促進することができる。 According to the power converter of the present invention, the control circuit controls the output of the inverter circuit and the output of the converter circuit so that the voltage of the smoothing capacitor follows the target voltage and improves the input power factor from the AC power supply. By switching, it is possible to expand the input / output range without increasing the voltage of the DC voltage source of the inverter circuit, and it is possible to promote low loss, low price, and miniaturization.
実施の形態１．
以下、この発明の実施の形態１による電力変換装置について説明する。
図１は、この発明の実施の形態１による電力変換装置の概略構成を示す図である。
図１に示すように、交流電源１は、限流回路としてのリアクトル２に接続される。
リアクトル２の後段に単相インバータにて構成されたインバータ回路１００の交流側が直列接続される。
インバータ回路１００を構成する単相インバータは、半導体スイッチ素子３〜６及び充電コンデンサである直流電圧源７から構成される。
ここで、半導体スイッチ素子３〜６は、ダイオードが逆並列に接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）やソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などを用いる。
なお、リアクトル２はインバータ回路１００の後段に直列接続してもよい。
Embodiment 1 FIG.
Hereinafter, a power converter according to Embodiment 1 of the present invention will be described.
1 is a diagram showing a schematic configuration of a power conversion device according to Embodiment 1 of the present invention.
As shown in FIG. 1, the AC power source 1 is connected to a reactor 2 as a current limiting circuit.
The AC side of the inverter circuit 100 configured by a single-phase inverter is connected in series to the subsequent stage of the reactor 2.
The single-phase inverter that constitutes the inverter circuit 100 includes semiconductor switching elements 3 to 6 and a DC voltage source 7 that is a charging capacitor.
Here, as the semiconductor switch elements 3 to 6, an IGBT (Insulated Gate Bipolar Transistor) in which diodes are connected in antiparallel, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in which a diode is built in between a source and a drain, or the like is used.
Reactor 2 may be connected in series at the subsequent stage of inverter circuit 100.
また、インバータ回路１００の後段には、コンバータ回路２００が接続される。
インバータ回路１００の交流出力線には半導体スイッチ素子８と整流ダイオード１０とが接続され、整流ダイオード１０のカソード側が出力段の平滑コンデンサ１２の正極に接続される。
ここでは、半導体スイッチ素子８と整流ダイオード１０のアノードとの接続点がインバータ回路１００の後段の交流出力線に接続され、半導体スイッチ素子８の他端は平滑コンデンサ１２の負極に接続される。
また、コンバータ回路２００は、半導体スイッチ素子８、９と整流ダイオード１０、１１とでブリッジ回路を構成している。
なお、コンバータ回路２００は、インバータ回路１００と同様に、半導体スイッチ素子８、９はＩＧＢＴやＭＯＳＦＥＴなどを用い、整流ダイオード素子１０、１１も半導体スイッチ素子で構成してもよい。
A converter circuit 200 is connected to the subsequent stage of the inverter circuit 100.
The semiconductor switch element 8 and the rectifier diode 10 are connected to the AC output line of the inverter circuit 100, and the cathode side of the rectifier diode 10 is connected to the positive electrode of the smoothing capacitor 12 in the output stage.
Here, the connection point between the semiconductor switch element 8 and the anode of the rectifier diode 10 is connected to the AC output line at the subsequent stage of the inverter circuit 100, and the other end of the semiconductor switch element 8 is connected to the negative electrode of the smoothing capacitor 12.
In the converter circuit 200, the semiconductor switch elements 8 and 9 and the rectifier diodes 10 and 11 constitute a bridge circuit.
In the converter circuit 200, the semiconductor switch elements 8 and 9 may be IGBTs or MOSFETs, and the rectifier diode elements 10 and 11 may be semiconductor switch elements, similarly to the inverter circuit 100.
制御回路１３は、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂと、平滑コンデンサ１２の電圧Ｖｄｃと、交流電源１の電圧Ｖｉｎ、電流Ｉｉｎとを入力として、平滑コンデンサ１２の電圧Ｖｄｃが一定の目標電圧Ｖｄｃ＊となるように、インバータ回路１００及びコンバータ回路２００を構成する半導体スイッチ素子３、４、５、６、８、９へのゲート信号（即ち、半導体スイッチ素子制御信号）を生成して、インバータ回路１００及びコンバータ回路２００の出力を制御する。 The control circuit 13 receives the voltage Vsub of the DC voltage source 7 of the inverter circuit 100, the voltage Vdc of the smoothing capacitor 12, the voltage Vin and the current Iin of the AC power supply 1, and the voltage Vdc of the smoothing capacitor 12 is a constant target. A gate signal (that is, a semiconductor switch element control signal) to the semiconductor switch elements 3, 4, 5, 6, 8, and 9 constituting the inverter circuit 100 and the converter circuit 200 is generated so as to be the voltage Vdc * , The outputs of the inverter circuit 100 and the converter circuit 200 are controlled.
なお、図１及び後掲する図３〜５、７、１５、１７〜２０において、Ａは交流電源１とリアクトル２を接続する交流電源１の第１の端子、Ｂは交流電源１とコンバータ回路２００の出力を接続する第２の端子である。
また、Ｃは半導体スイッチ素子３、５及びリアクトル２の接続点、Ｄは半導体スイッチ素子４、６の接続点、Ｅは直流電圧源７の＋端子と半導体スイッチ素子４、５の接続点、Ｆは直流電圧源７の−端子と半導体スイッチ素子３、６の接続点である。
また、Ｇは半導体スイッチ素子８と整流ダイオード１０の接続点（一方の交流端子とも称す）であり、接続点Ｄにと接続されている。
接続点Ｈは半導体スイッチ素子９と整流ダイオード１１の接続点（他方の交流端子とも称す）であり、第２の端子Ｂに接続されている。
また、Ｉは整流ダイオード１０、１１の接続点、Ｊは半導体スイッチ素子８、９の接続点である。
また、Ｋ、Ｌは平滑コンデンサ１２の＋側及び−側の出力端子であり、出力端子Ｋ、Ｌに接続される配線（電力線）は直流母線と称する。
In FIG. 1 and FIGS. 3 to 5, 7, 15, and 17 to 20 described later, A is the first terminal of the AC power source 1 that connects the AC power source 1 and the reactor 2, and B is the AC power source 1 and the converter circuit. This is a second terminal for connecting 200 outputs.
C is a connection point between the semiconductor switch elements 3 and 5 and the reactor 2, D is a connection point between the semiconductor switch elements 4 and 6, E is a connection point between the positive terminal of the DC voltage source 7 and the semiconductor switch elements 4 and 5, and F Is a connection point between the negative terminal of the DC voltage source 7 and the semiconductor switch elements 3 and 6.
G is a connection point (also referred to as one AC terminal) of the semiconductor switch element 8 and the rectifier diode 10, and is connected to the connection point D.
A connection point H is a connection point between the semiconductor switch element 9 and the rectifier diode 11 (also referred to as the other AC terminal), and is connected to the second terminal B.
I is a connection point between the rectifier diodes 10 and 11, and J is a connection point between the semiconductor switch elements 8 and 9.
Further, K and L are output terminals on the + side and − side of the smoothing capacitor 12, and wirings (power lines) connected to the output terminals K and L are called DC buses.
このように構成された電力変換装置の基本的な動作について、図２に示す各部の波形に基づいて説明する。ここでは、交流電源１からの入力電圧が正極性（位相θが０≦θ≦π）のときを例にして説明する。
交流電源１からの入力電圧Ｖｉｎ、電流Ｉｉｎは、図２に示す波形となる。
Ｖｄｃは一定の目標電圧Ｖｄｃ＊に制御される平滑コンデンサ１２の直流電圧であり、電圧Ｖｉｎのピーク電圧が平滑コンデンサ１２の直流電圧Ｖｄｃより高いものとする。
The basic operation of the power conversion device configured as described above will be described based on the waveforms of the respective units shown in FIG. Here, the case where the input voltage from the AC power supply 1 is positive (phase θ is 0 ≦ θ ≦ π) will be described as an example.
The input voltage Vin and current Iin from the AC power supply 1 have the waveforms shown in FIG.
Vdc is a DC voltage of the smoothing capacitor 12 controlled to a constant target voltage Vdc *, and it is assumed that the peak voltage of the voltage Vin is higher than the DC voltage Vdc of the smoothing capacitor 12.
インバータ回路１００は、交流電源１からの入力力率が概ね１になるようにＰＷＭ制御により電流Ｉｉｎを制御して出力し、交流側の発生電圧を交流電源１の電圧Ｖｉｎに重畳する。
なお、入力力率を概ね１になるように制御することにより、入力力率が改善される。
インバータ回路１００内の電流は、図３に示すように、半導体スイッチ素子３、４がオフ、半導体スイッチ素子５、６がオンの時には、半導体スイッチ素子５を通って直流電圧源７を充電し、半導体スイッチ素子６を通って出力される。
The inverter circuit 100 controls and outputs the current Iin by PWM control so that the input power factor from the AC power supply 1 becomes approximately 1, and superimposes the voltage generated on the AC side on the voltage Vin of the AC power supply 1.
The input power factor is improved by controlling the input power factor to be approximately 1.
As shown in FIG. 3, when the semiconductor switch elements 3 and 4 are off and the semiconductor switch elements 5 and 6 are on, the current in the inverter circuit 100 charges the DC voltage source 7 through the semiconductor switch element 5, It is output through the semiconductor switch element 6.
また、半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフした時には、インバータ回路１００内の電流は半導体スイッチ素子３と半導体スイッチ素子６とを通って出力される。また、同様に、半導体スイッチ素子４、５をオン、半導体スイッチ素子３、６をオフした時には、インバータ回路１００内の電流は半導体スイッチ素子４と半導体スイッチ素子５を通って出力される。上記の場合は直流電圧源７の充放電は行われない。 When the semiconductor switch elements 3 and 6 are turned on and the semiconductor switch elements 4 and 5 are turned off, the current in the inverter circuit 100 is output through the semiconductor switch element 3 and the semiconductor switch element 6. Similarly, when the semiconductor switch elements 4 and 5 are turned on and the semiconductor switch elements 3 and 6 are turned off, the current in the inverter circuit 100 is output through the semiconductor switch element 4 and the semiconductor switch element 5. In the above case, the DC voltage source 7 is not charged or discharged.
また、半導体スイッチ素子３、４をオン、半導体スイッチ素子５、６をオフした時には、半導体スイッチ素子３を通って直流電圧源７を放電し、半導体スイッチ素子４を通って出力される。このような４種類の制御の組合せにて半導体スイッチ素子３〜６を制御してインバータ回路１００をＰＷＭ制御する。
なお、図３、図４などにおける太い実線及び点線の矢印は、電流経路を示している。
When the semiconductor switch elements 3 and 4 are turned on and the semiconductor switch elements 5 and 6 are turned off, the DC voltage source 7 is discharged through the semiconductor switch element 3 and output through the semiconductor switch element 4. The semiconductor switch elements 3 to 6 are controlled by such a combination of four types of control, and the inverter circuit 100 is PWM-controlled.
Note that the thick solid and dotted arrows in FIGS. 3 and 4 indicate current paths.
交流電源１からの入力電圧位相をθとし、電圧Ｖｉｎが平滑コンデンサ１２の目標電圧Ｖｄｃ＊と等しくなるときの位相をθ２（０＜θ２＜π／２）とし、位相θ＝０から０＜θ１＜θ２となる所定位相θ１まで、コンバータ回路２００の半導体スイッチ素子８、９をオン状態とする。
この場合、図３に示すように、交流電源１からの電流は、交流電源１→リアクトル２→インバータ回路１００→半導体スイッチ素子８→半導体スイッチ素子９→交流電源１の経路で流れる。半導体スイッチ素子８、９はオン状態なので、整流ダイオード１０、１１及び出力段の平滑コンデンサ１２には電流が流れない。
The input voltage phase from the AC power supply 1 is θ, the phase when the voltage Vin is equal to the target voltage Vdc * of the smoothing capacitor 12 is θ2 (0 <θ2 <π / 2), and the phase θ = 0 to 0 <θ1 The semiconductor switch elements 8 and 9 of the converter circuit 200 are turned on until a predetermined phase θ1 that satisfies <θ2.
In this case, as shown in FIG. 3, the current from the AC power source 1 flows through the path of the AC power source 1 → the reactor 2 → the inverter circuit 100 → the semiconductor switch element 8 → the semiconductor switch element 9 → the AC power source 1. Since the semiconductor switch elements 8 and 9 are on, no current flows through the rectifier diodes 10 and 11 and the smoothing capacitor 12 at the output stage.
インバータ回路１００は、ＰＷＭ制御により、例えば、半導体スイッチ素子５、６がオン、半導体スイッチ素子３、４がオフの場合と半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの場合とを組み合わせて、電圧Ｖｉｎの逆極性にほぼ等しい電圧を発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力し、この間、インバータ回路１００の直流電圧源７にはエネルギが充電される。 The inverter circuit 100 is controlled by PWM control, for example, when the semiconductor switch elements 5 and 6 are on, the semiconductor switch elements 3 and 4 are off, and when the semiconductor switch elements 3 and 6 are on and the semiconductor switch elements 4 and 5 are off. And the current Iin is controlled and output so that the input power factor becomes approximately 1 while generating a voltage substantially equal to the reverse polarity of the voltage Vin. During this time, the DC voltage source 7 of the inverter circuit 100 is supplied to the DC voltage source 7. Energy is charged.
次に、位相θ＝θ１の時、半導体スイッチ素子８、９をオフすると、図４に示すように、交流電源１からの電流は、交流電源１→リアクトル２→インバータ回路１００→整流ダイオード１０→平滑コンデンサ１２→半導体スイッチ素子９のダイオード→交流電源１の経路で流れる。 Next, when the semiconductor switching elements 8 and 9 are turned off when the phase θ = θ1, as shown in FIG. 4, the current from the AC power source 1 is changed from the AC power source 1 → the reactor 2 → the inverter circuit 100 → the rectifier diode 10 → It flows through the path of the smoothing capacitor 12 → the diode of the semiconductor switch element 9 → the AC power supply 1.
位相θが、θ１≦θ≦θ２である時、インバータ回路１００は、ＰＷＭ制御によって、例えば、半導体スイッチ素子３、４がオン、半導体スイッチ素子５、６がオフの場合と、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの場合とを組み合わせて出力する。
この時、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持できるように、Ｖｄｃ＊−Ｖｉｎにほぼ等しい電圧を発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力する。この間、インバータ回路１００が発生する電圧極性と電流Ｉｉｎの極性は等しくなるので、インバータ回路１００の直流電圧源７は放電される。
When the phase θ is θ1 ≦ θ ≦ θ2, the inverter circuit 100 is controlled by the PWM control, for example, when the semiconductor switch elements 3 and 4 are on and the semiconductor switch elements 5 and 6 are off, 6 is turned on and the semiconductor switch elements 4 and 5 are turned off.
At this time, the current Iin is controlled so that the input power factor becomes approximately 1 while generating a voltage substantially equal to Vdc * −Vin so that the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc *. Output. During this time, the polarity of the voltage generated by the inverter circuit 100 is equal to the polarity of the current Iin, so that the DC voltage source 7 of the inverter circuit 100 is discharged.
次に、位相θ＝θ２にて電圧Ｖｉｎが平滑コンデンサ１２の直流電圧Ｖｄｃ＊と等しくなると、半導体スイッチ素子８、９はオフ状態で継続するが、インバータ回路１００での動作が変わる。
即ち、位相θが、θ２≦θ≦π／２である時、図５に示すように、交流電源１→リアクトル２→インバータ回路１００→整流ダイオード１０→平滑コンデンサ１２→半導体スイッチ素子９のダイオード→交流電源１の経路で電流が流れる。
Next, when the voltage Vin becomes equal to the DC voltage Vdc * of the smoothing capacitor 12 at the phase θ = θ2, the semiconductor switch elements 8 and 9 continue in the off state, but the operation in the inverter circuit 100 changes.
That is, when the phase θ is θ2 ≦ θ ≦ π / 2, as shown in FIG. 5, AC power source 1 → reactor 2 → inverter circuit 100 → rectifier diode 10 → smoothing capacitor 12 → diode of semiconductor switch element 9 → A current flows through the path of the AC power source 1.
また、インバータ回路１００は、ＰＷＭ制御により、例えば、半導体スイッチ素子５、６がオン、半導体スイッチ素子３、４がオフの場合と、半導体スイッチ素子４、５がオン、半導体スイッチ素子３、６がオフの場合とを組み合わせて出力する。
この時、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持できるように、Ｖｉｎ−Ｖｄｃ＊にほぼ等しい電圧をＶｉｎの極性に対して逆極性に発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力する。この間、インバータ回路１００が発生する電圧極性と電流Ｉｉｎの極性は逆になるので、インバータ回路１００の直流電圧源７は充電される。
Further, the inverter circuit 100 is controlled by PWM control, for example, when the semiconductor switch elements 5 and 6 are on and the semiconductor switch elements 3 and 4 are off, and when the semiconductor switch elements 4 and 5 are on and the semiconductor switch elements 3 and 6 are on. Output in combination with the case of off.
At this time, the input power factor is approximately 1 while generating a voltage approximately equal to Vin−Vdc * in reverse polarity to the polarity of Vin so that the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc *. Thus, the current Iin is controlled and output. During this time, the polarity of the voltage generated by the inverter circuit 100 and the polarity of the current Iin are reversed, so that the DC voltage source 7 of the inverter circuit 100 is charged.
π／２≦θ≦πの位相期間では、上述した０≦θ≦π／２の位相期間とは対称の動作をし、π≦θ≦２πの位相期間では、０≦θ≦πの位相期間と同様である。即ち、交流電源１からの入力電圧の位相θのゼロクロス位相（θ＝０、π）を中央として±θ１の位相範囲（以下、短絡位相範囲２０と称す）において、半導体スイッチ８、９をオン状態として平滑コンデンサ１２をバイパスさせる。このとき、インバータ回路１００は、電圧Ｖｉｎの逆極性にほぼ等しい電圧を発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力し、直流電圧源７は充電される。 The phase period of π / 2 ≦ θ ≦ π operates symmetrically with the phase period of 0 ≦ θ ≦ π / 2 described above, and the phase period of 0 ≦ θ ≦ π in the phase period of π ≦ θ ≦ 2π. It is the same. That is, the semiconductor switches 8 and 9 are turned on in a phase range of ± θ1 (hereinafter referred to as a short-circuited phase range 20) with the zero cross phase (θ = 0, π) of the phase θ of the input voltage from the AC power supply 1 as the center. As a result, the smoothing capacitor 12 is bypassed. At this time, the inverter circuit 100 generates and outputs a voltage substantially equal to the reverse polarity of the voltage Vin, controls and outputs the current Iin so that the input power factor becomes approximately 1, and the DC voltage source 7 is charged.
そして、上記短絡位相範囲２０以外の位相では、インバータ回路１００は、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概ね１になるように電流Ｉｉｎを制御して出力する。
このとき、電圧Ｖｉｎが平滑コンデンサ１２の目標電圧Ｖｄｃ＊以下の時、直流電圧源７は放電され、電圧Ｖｉｎが目標電圧Ｖｄｃ＊以上の時は、直流電圧源７は充電される。
In the phase other than the short-circuit phase range 20, the inverter circuit 100 maintains the DC voltage Vdc of the smoothing capacitor 12 at the target voltage Vdc * and controls the current Iin so that the input power factor becomes approximately 1. Output.
At this time, when the voltage Vin is equal to or lower than the target voltage Vdc * of the smoothing capacitor 12, the DC voltage source 7 is discharged, and when the voltage Vin is equal to or higher than the target voltage Vdc * , the DC voltage source 7 is charged.
なお、コンバータ回路２００の半導体スイッチ素子８、９は短絡位相範囲２０において同時にオン状態としたが、交流電源１の極性が正の場合に半導体スイッチ素子８のみオン状態とし、交流電源１の極性が負の場合に半導体スイッチ素子９のみオン状態としてもよく、その場合、他方の半導体スイッチ素子８、９に接続されたダイオードを経て電流が流れる。 Although the semiconductor switch elements 8 and 9 of the converter circuit 200 are simultaneously turned on in the short-circuit phase range 20, when the polarity of the AC power supply 1 is positive, only the semiconductor switch element 8 is turned on and the polarity of the AC power supply 1 is In the negative case, only the semiconductor switch element 9 may be turned on. In that case, a current flows through a diode connected to the other semiconductor switch elements 8 and 9.
次に、平滑コンデンサ１２の直流電圧Ｖｄｃの目標電圧Ｖｄｃ＊への追従方法と、イン
バータ回路１００が上述した所望の制御を行うための条件について説明する。
０≦θ≦π／２の位相期間では、インバータ回路１００の直流電圧源７は、上述したように０≦θ≦θ１、θ２≦θ≦π／２の期間で充電され、θ１≦θ≦θ２の期間で放電される。
インバータ回路１００の直流電圧源７の充放電エネルギが等しいとすると、以下の式１が成り立つ。ただし、Ｖｐは電圧Ｖｉｎのピーク電圧、Ｉｐは電流Ｉｉｎのピーク電流である。
Next, a method for following the DC voltage Vdc of the smoothing capacitor 12 to the target voltage Vdc * and conditions for the inverter circuit 100 to perform the desired control described above will be described.
In the phase period of 0 ≦ θ ≦ π / 2, the DC voltage source 7 of the inverter circuit 100 is charged in the period of 0 ≦ θ ≦ θ1 and θ2 ≦ θ ≦ π / 2 as described above, and θ1 ≦ θ ≦ θ2. It is discharged in the period.
Assuming that the charge / discharge energy of the DC voltage source 7 of the inverter circuit 100 is equal, the following formula 1 is established. However, Vp is the peak voltage of the voltage Vin, and Ip is the peak current of the current Iin.
ここで、Ｖｉｎ＝Ｖｐ・ｓｉｎθ、Ｉｉｎ＝Ｉｐ・ｓｉｎθとすると、以下の式２となる。 Here, when Vin = Vp · sin θ and Iin = Ip · sin θ, the following Expression 2 is obtained.
このように、平滑コンデンサ１２の目標電圧Ｖｄｃ＊はθ１により決まり、このθ１を変化させて平滑コンデンサ１２の目標電圧Ｖｄｃ＊を制御できる。
そして、平滑コンデンサ１２の直流電圧Ｖｄｃは該目標電圧Ｖｄｃ＊に追従するように制御される。
Thus, the target voltage Vdc * of the smoothing capacitor 12 is determined by θ1, and the target voltage Vdc * of the smoothing capacitor 12 can be controlled by changing θ1.
The DC voltage Vdc of the smoothing capacitor 12 is controlled so as to follow the target voltage Vdc * .
また、インバータ回路１００の直流電圧源７の電圧をＶｓｕｂとすると、０≦θ≦θ１、θ１≦θ≦θ２、θ２≦θ≦π／２、の各位相範囲におけるインバータ回路１００の所望の発生電圧の大きさ以上に電圧Ｖｓｕｂを設定することで、インバータ回路１００は上述した所望の制御が信頼性よく行える。
即ち、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持でき、また入力力率が概ね１になるように電流Ｉｉｎを制御するインバータ回路１００の制御を、交流電源１の全位相において信頼性よく行うためには、Ｖｓｕｂは以下の式３〜式５を満足する必要がある。
Further, assuming that the voltage of the DC voltage source 7 of the inverter circuit 100 is Vsub, a desired generated voltage of the inverter circuit 100 in each phase range of 0 ≦ θ ≦ θ1, θ1 ≦ θ ≦ θ2, and θ2 ≦ θ ≦ π / 2. By setting the voltage Vsub to be equal to or larger than the above, the inverter circuit 100 can perform the above-described desired control with high reliability.
That is, the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc * , and the control of the inverter circuit 100 that controls the current Iin so that the input power factor becomes approximately 1 is reliable in all phases of the AC power supply 1. In order to perform well, Vsub needs to satisfy the following formulas 3 to 5.
なお、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂは、交流電源１の電圧Ｖｉｎのピーク電圧Ｖｐ以下に設定する。ＰＷＭ制御を行うインバータ回路１００では、直流電圧源７の電圧Ｖｓｕｂが大きくなるとスイッチング損失が増大する。さらに、インバータ回路１００を構成する半導体スイッチ素子３〜６の高耐圧化が必要になり、小型化・低
価格化の妨げとなる。
したがって、直流電圧源７の電圧Ｖｓｕｂは上記した式３〜式５の条件を満足する範囲で小さく設定するのが望ましい。
The voltage Vsub of the DC voltage source 7 of the inverter circuit 100 is set to be equal to or lower than the peak voltage Vp of the voltage Vin of the AC power supply 1. In the inverter circuit 100 that performs PWM control, the switching loss increases as the voltage Vsub of the DC voltage source 7 increases. Furthermore, it is necessary to increase the breakdown voltage of the semiconductor switch elements 3 to 6 constituting the inverter circuit 100, which hinders downsizing and cost reduction.
Therefore, it is desirable to set the voltage Vsub of the DC voltage source 7 to be small within a range that satisfies the conditions of the above expressions 3 to 5.
次にコンバータ回路２００を制御してインバータ回路１００の直流電圧源７の充放電量を調整する原理について、図６を用いて説明する。
ここでは、直流電圧源７の電圧が所望の電圧よりも低く、放電量を削減して所望の電圧に近づける場合の例を示す。
Next, the principle of adjusting the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 by controlling the converter circuit 200 will be described with reference to FIG.
Here, an example is shown in which the voltage of the DC voltage source 7 is lower than the desired voltage, and the amount of discharge is reduced to approach the desired voltage.
位相θ１＜θ３＜θ２となる所定位相θ３を設け、位相θが、θ１≦θ≦θ３のとき（以下、ＰＷＭ位相範囲３０と称す）に、例えば、インバータ回路１００の半導体スイッチ素子３、６をオン状態、半導体スイッチ素子４、５をオフ状態、コンバータ回路２００の半導体スイッチ素子９をオン状態とする。
図７に示すように、半導体スイッチ素子８がオフ状態の場合、交流電源１からの電流は、交流電源１→リアクトル２→半導体スイッチ素子３→半導体スイッチ素子６→整流ダイオード１０→平滑コンデンサ１２→半導体スイッチ素子９→交流電源１の経路で流れる。
半導体スイッチ素子８がオン状態の時は、交流電源１→リアクトル２→半導体スイッチ素子３→半導体スイッチ素子６→半導体スイッチ素子８→半導体スイッチ素子９→交流電源１の経路で電流が流れる。
For example, when the phase θ is θ1 ≦ θ ≦ θ3 (hereinafter referred to as a PWM phase range 30), the semiconductor switch elements 3 and 6 of the inverter circuit 100 are provided, for example, when the phase θ is θ1 <θ3 <θ2. The semiconductor switch elements 4 and 5 are turned off, and the semiconductor switch element 9 of the converter circuit 200 is turned on.
As shown in FIG. 7, when the semiconductor switch element 8 is in the OFF state, the current from the AC power supply 1 is changed from the AC power supply 1 → reactor 2 → semiconductor switch element 3 → semiconductor switch element 6 → rectifier diode 10 → smoothing capacitor 12 → It flows through the path of the semiconductor switch element 9 → the AC power source 1.
When the semiconductor switch element 8 is in the ON state, a current flows through the path of the AC power source 1 → the reactor 2 → the semiconductor switch element 3 → the semiconductor switch element 6 → the semiconductor switch element 8 → the semiconductor switch element 9 → the AC power supply 1.
コンバータ回路２００は、半導体スイッチ素子８をＰＷＭ制御し、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊を維持できるように、Ｖｄｃ＊にほぼ等しい電圧を発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御する。
この間、インバータ回路１００は、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態なので、直流電圧源７には電流が流れ込まず、直流電圧源７の充放電は行われない。
なお、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態の代わりに、半導体スイッチ素子４、５をオン、半導体スイッチ素子３、６をオフ状態としてもよい。
なお、ＰＷＭ位相範囲３０においては、目標電圧Ｖｄｃ＊への維持及び電流Ｉｉｎの制御はコンバータ回路２００が行い、インバータ回路１００は動作しないので、式３〜式５の条件は適用されない。
The converter circuit 200 performs PWM control of the semiconductor switch element 8 and generates a voltage substantially equal to Vdc * so that the DC voltage Vdc of the smoothing capacitor 12 can maintain the target voltage Vdc *. The current Iin is controlled so that
During this time, in the inverter circuit 100, since the semiconductor switch elements 3 and 6 are on and the semiconductor switch elements 4 and 5 are off, no current flows into the DC voltage source 7, and the DC voltage source 7 is not charged or discharged. .
Instead of the semiconductor switch elements 3 and 6 being on and the semiconductor switch elements 4 and 5 being off, the semiconductor switch elements 4 and 5 may be on and the semiconductor switch elements 3 and 6 may be off.
In the PWM phase range 30, since the converter circuit 200 performs the maintenance to the target voltage Vdc * and the control of the current Iin and the inverter circuit 100 does not operate, the conditions of Expressions 3 to 5 are not applied.
前掲した図２において、０≦θ≦θ１及びθ２≦θ≦π／２の期間は直流電圧源７を充電し、θ１≦θ≦θ２の期間は直流電圧源７を放電し、θ１は充放電量が等しくなる位相として設定している。
したがって、図６において、コンバータ回路２００による電流Ｉｉｎの制御を実施し、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態とすることにより、θ１≦θ≦θ３の期間で直流電圧源７の充放電を行わなくすることで、放電量を削減することができる。また、θ３を調整することで、放電量を調整することができる。つまり、放電量を大きくする場合はθ３をθ２に近づけ、放電量を小さくする場合はθ３をθ１に近づける。
In FIG. 2, the DC voltage source 7 is charged during the period of 0 ≦ θ ≦ θ1 and θ2 ≦ θ ≦ π / 2, the DC voltage source 7 is discharged during the period of θ1 ≦ θ ≦ θ2, and θ1 is charge / discharge. The phase is set so that the quantities are equal.
Therefore, in FIG. 6, the current Iin is controlled by the converter circuit 200 so that the semiconductor switch elements 3 and 6 are turned on and the semiconductor switch elements 4 and 5 are turned off, so that θ1 ≦ θ ≦ θ3. By not charging / discharging the DC voltage source 7, the amount of discharge can be reduced. Further, the amount of discharge can be adjusted by adjusting θ3. That is, θ3 is brought closer to θ2 when the discharge amount is increased, and θ3 is brought closer to θ1 when the discharge amount is decreased.
なお、図６のθ１〜θ３の期間では、半導体スイッチ３〜６を常に上記の状態（即ち、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態）とする（固定する）ことにより、電流経路は直流電圧源７を経由しないので、インバータ回路１００としては、出力電圧が０となる。
一方、θ１〜θ３以外の期間では、図３〜図５に示すように、半導体スイッチ３〜６はＰＷＭ制御される（「直流電圧源７を経由する／経由しない」を繰り返す）。したがって、インバータ回路１００は平均的には所望の電圧を出力する（直流電圧源７を充放電する）ことになる。
θ１〜θ３の期間においてインバータ回路１００の出力電圧を０にすることにより、電流経路が直流電圧源７を経由せず、直流電圧源７が放電しなくなり（放電量を削減）、所望の電圧に近づく。
In the period of θ1 to θ3 in FIG. 6, the semiconductor switches 3 to 6 are always set to the above state (that is, the semiconductor switch elements 3 and 6 are on and the semiconductor switch elements 4 and 5 are off) (fixed). ), The current path does not pass through the DC voltage source 7, so that the output voltage becomes 0 for the inverter circuit 100.
On the other hand, during periods other than θ1 to θ3, as shown in FIGS. 3 to 5, the semiconductor switches 3 to 6 are PWM-controlled (repeating “pass / do not pass through the DC voltage source 7”). Therefore, the inverter circuit 100 outputs a desired voltage on average (charges / discharges the DC voltage source 7).
By setting the output voltage of the inverter circuit 100 to 0 during the period of θ1 to θ3, the current path does not pass through the DC voltage source 7, the DC voltage source 7 is not discharged (the amount of discharge is reduced), and the desired voltage is obtained. Get closer.
ここでは、例としてインバータ回路１００の直流電圧源７の電圧が所望の電圧よりも低く、放電量を削減する場合を示したが、直流電圧源７の電圧が所望の電圧よりも高く、充電量を削減する場合は、θ３を０＜θ３＜θ１となるように設定する。
つまり、交流電源１からの入力電圧位相θがθ３≦θ≦θ１の範囲において、コンバータ回路２００による電流Ｉｉｎの制御を実施し、直流電圧源７の充放電を行わなくすることで、充電量を削減し、直流電圧源７の電圧を所望の電圧に近づける。
Here, as an example, the case where the voltage of the DC voltage source 7 of the inverter circuit 100 is lower than the desired voltage and the amount of discharge is reduced is shown, but the voltage of the DC voltage source 7 is higher than the desired voltage and the amount of charge is reduced. Is reduced, θ3 is set to satisfy 0 <θ3 <θ1.
In other words, when the input voltage phase θ from the AC power supply 1 is in the range of θ3 ≦ θ ≦ θ1, the current Iin is controlled by the converter circuit 200 and charging / discharging of the DC voltage source 7 is not performed. To reduce the voltage of the DC voltage source 7 to a desired voltage.
次に、ＰＷＭ位相範囲３０の制御方法と、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概１になるように電流Ｉｉｎを制御するコンバータ回路２００の制御の詳細について図８を用いて説明する。
まず、図８（ａ）に示すように、平滑コンデンサ１２の直流電圧Ｖｄｃと交流電源１からの入力電圧実効値Ｖａｃからθ１算出部２１により、式２を用いてθ１を算出する。
Next, the control method of the PWM phase range 30 and the control of the converter circuit 200 that controls the current Iin so that the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * and the input power factor is approximately 1. Details will be described with reference to FIG.
First, as shown in FIG. 8 (a), θ 1 is calculated from the DC voltage Vdc of the smoothing capacitor 12 and the input voltage effective value Vac from the AC power supply 1 by the θ 1 calculation unit 21 using Equation 2.
次に、図８（ｂ）に示すように、インバータ回路１００の直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊との差２２をフィードバック量として、ＰＩ制御し、θ３を求める。これにより、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも高いときは、θ３を減少させて充電量を減少させ、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも低いときは、θ３を増加させて放電量を減少させる。θ１及びθ３の算出は、例えば交流電源１からの入力電圧のゼロクロス位相にて実行する。
なお、θ１及びθ３の算出は、交流電源１からの入力電圧のピーク（位相θ＝±π／２）でも実行してもよい。θ１及びθ３の算出間隔が短くなるので、直流電圧源７の直流電圧Ｖｓｕｂの目標電圧Ｖｓｕｂ＊への追従性が良くなる。
Next, as shown in FIG. 8B, PI control is performed using the difference 22 between the DC voltage Vsub of the DC voltage source 7 of the inverter circuit 100 and the target voltage Vsub * as a feedback amount to obtain θ3. Thus, when the DC voltage Vsub of the DC voltage source 7 is higher than the target voltage Vsub * , θ3 is decreased to reduce the charge amount, and when the DC voltage Vsub of the DC voltage source 7 is lower than the target voltage Vsub *. Increases θ3 and decreases the amount of discharge. The calculation of θ1 and θ3 is executed, for example, in the zero cross phase of the input voltage from the AC power supply 1.
The calculation of θ1 and θ3 may also be executed at the peak of the input voltage from the AC power supply 1 (phase θ = ± π / 2). Since the calculation interval of θ1 and θ3 is shortened, the followability of the DC voltage Vsub of the DC voltage source 7 to the target voltage Vsub * is improved.
図８（ｃ）に示すように、コンバータ回路２００による電流制御は、出力段の平滑コンデンサ１２の直流電圧Ｖｄｃと目標電圧Ｖｄｃ＊との差２３をフィードバック量として、ＰＩ制御し、電流Ｉｉｎの振幅目標値２４を求める。
そして、この振幅目標値２４に基づいて、電圧Ｖｉｎに同期した正弦波の電流指令Ｉｉｎ＊を生成する。次に、電流指令Ｉｉｎ＊と検出された電流Ｉｉｎとの差２５をフィードバック量として、ＰＩ制御した出力をインバータ回路１００の発生電圧の目標値となる電圧指令２６とする。
As shown in FIG. 8C, the current control by the converter circuit 200 performs PI control using the difference 23 between the DC voltage Vdc of the smoothing capacitor 12 at the output stage and the target voltage Vdc * as a feedback amount, and the amplitude of the current Iin. A target value 24 is obtained.
Based on the amplitude target value 24, a sine wave current command Iin * synchronized with the voltage Vin is generated. Next, the difference 25 between the current command Iin * and the detected current Iin is used as a feedback amount, and the PI-controlled output is set as a voltage command 26 that becomes a target value of the voltage generated by the inverter circuit 100.
そして、電圧指令２６を用いて、ＰＷＭ制御波形２７を生成する。
さらにゲート信号生成部２８において、半導体スイッチ素子８、９を制御するゲート信号２９を生成する。
ゲート信号２９は、交流電源１からの入力電圧位相θが、θ≦θ１のときは半導体スイッチ素子８、９をオンする信号、θ１≦θ≦θ３のときはＰＷＭ制御波形２７、θ３≦θのときは半導体スイッチ素子８、９をオフする信号である。
Then, a PWM control waveform 27 is generated using the voltage command 26.
Further, the gate signal generator 28 generates a gate signal 29 for controlling the semiconductor switch elements 8 and 9.
The gate signal 29 is a signal for turning on the semiconductor switch elements 8 and 9 when the input voltage phase θ from the AC power supply 1 is θ ≦ θ1, and the PWM control waveform 27 and θ3 ≦ θ when θ1 ≦ θ ≦ θ3. Is a signal for turning off the semiconductor switch elements 8 and 9.
次に、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概ね１になるように電流Ｉｉｎを制御するインバータ回路１００の制御の詳細について、以下に説明する。
インバータ回路１００は、図９に示すような制御ブロック（制御構成）で制御される。
まず、出力段の平滑コンデンサ１２の直流電圧Ｖｄｃと目標電圧Ｖｄｃ＊との差４１をフィードバック量として、ＰＩ制御し、電流Ｉｉｎの振幅目標値４２を求める。そして、この振幅目標値４２に基づいて、電圧Ｖｉｎに同期した正弦波の電流指令Ｉｉｎ＊を生成
する。次に、電流指令Ｉｉｎ＊と検出された電流Ｉｉｎとの差４３をフィードバック量として、ＰＩ制御した出力をインバータ回路１００の発生電圧の目標値となる電圧指令４４とする。
Next, details of control of the inverter circuit 100 that controls the current Iin so that the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * and the input power factor is approximately 1 will be described below.
The inverter circuit 100 is controlled by a control block (control configuration) as shown in FIG.
First, PI control is performed by using the difference 41 between the DC voltage Vdc of the smoothing capacitor 12 of the output stage and the target voltage Vdc * as a feedback amount, and the amplitude target value 42 of the current Iin is obtained. Based on the amplitude target value 42, a sine wave current command Iin * synchronized with the voltage Vin is generated. Next, the difference 43 between the current command Iin * and the detected current Iin is used as a feedback amount, and the PI-controlled output is set as a voltage command 44 that becomes a target value of the voltage generated by the inverter circuit 100.
このとき、半導体スイッチ素子８、９のオン／オフ切り替え時に同期したフィードフォワード補正電圧ΔＶを加算して電圧指令４４を補正する。
そして、補正後の電圧指令４５（半導体スイッチ素子８、９のオン／オフ切り替え時以外は補正前電圧指令４４）を用いて、ＰＷＭ制御波形４６を生成する。さらにゲート信号生成部４７において、半導体スイッチ素子３〜６を制御するゲート信号４８を生成する。
ゲート信号４８は、交流電源１からの入力電圧位相θがθ１＜θ＜θ３のときは半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフし続け、それ以外の位相のときは生成したＰＷＭ制御波形４６を出力する。
At this time, the feedforward correction voltage ΔV synchronized when the semiconductor switch elements 8 and 9 are switched on / off is added to correct the voltage command 44.
Then, the PWM control waveform 46 is generated using the corrected voltage command 45 (the voltage command 44 before correction except when the semiconductor switch elements 8 and 9 are switched on / off). Further, the gate signal generation unit 47 generates a gate signal 48 for controlling the semiconductor switch elements 3 to 6.
When the input voltage phase θ from the AC power supply 1 is θ1 <θ <θ3, the gate signal 48 keeps turning on the semiconductor switch elements 3 and 6 and turning off the semiconductor switch elements 4 and 5. The generated PWM control waveform 46 is output.
この実施の形態では、平滑コンデンサ１２の直流電圧Ｖｄｃと交流電源１からの入力電圧実効値Ｖａｃからインバータ回路１００の直流電圧源７の充電量と放電量を等しくする位相θ１を求め、直流電圧源の電圧ＶｓｕｂからＰＷＭ位相範囲３０となるθ３を求める。
そして、交流電源１の入力電圧の位相θ１〜θ３においては、コンバータ回路２００をＰＷＭ制御し、それ以外の期間においてはインバータ回路１００をＰＷＭ制御することで、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に追従させ、交流電源１からの入力力率を改善するように制御しながら、インバータ回路１００の直流電圧源７の充放電量を調整することができる。
In this embodiment, a phase θ1 for equalizing the amount of charge and the amount of discharge of the DC voltage source 7 of the inverter circuit 100 is obtained from the DC voltage Vdc of the smoothing capacitor 12 and the input voltage effective value Vac from the AC power supply 1, and the DC voltage source Θ3 that is the PWM phase range 30 is obtained from the voltage Vsub.
The converter circuit 200 is subjected to PWM control during the phase θ1 to θ3 of the input voltage of the AC power supply 1, and the inverter circuit 100 is subjected to PWM control during the other periods, whereby the DC voltage Vdc of the smoothing capacitor 12 is set to the target voltage. The charging / discharging amount of the DC voltage source 7 of the inverter circuit 100 can be adjusted while controlling the input power factor from the AC power supply 1 so as to follow Vdc * .
また、インバータ回路１００の直流電圧源７の充放電量調整を、θ１ではなく、ＰＷＭ位相範囲３０であるθ３によって行うことで、直流電圧源７の充放電量の調整を実施するために式３〜式５の制約を受けることがない。つまり式２〜式５より、交流電源１からの入力電圧実効値Ｖａｃと平滑コンデンサ１２の直流電圧Ｖｄｃの取りうる範囲を決定する際に、直流電圧源７の充放電量の調整によるマージンを考慮する必要がないので、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂを増加させることなく、電力変換装置の動作範囲を拡大することができ、小型化、低価格化、低損失化が実現できる。 Further, the charge / discharge amount adjustment of the DC voltage source 7 of the inverter circuit 100 is performed not by θ1 but by θ3 which is the PWM phase range 30, so that the charge / discharge amount of the DC voltage source 7 is adjusted. ~ There is no restriction of Formula 5. In other words, the margin due to the adjustment of the charge / discharge amount of the DC voltage source 7 is taken into account when determining the effective range of the input voltage effective value Vac from the AC power source 1 and the DC voltage Vdc of the smoothing capacitor 12 from Equations 2 to 5. Therefore, the operating range of the power conversion device can be expanded without increasing the voltage Vsub of the DC voltage source 7 of the inverter circuit 100, and downsizing, cost reduction, and loss reduction can be realized.
上記実施の形態では、電圧Ｖｉｎのピーク電圧が平滑コンデンサ１１の直流電圧Ｖｄｃより高いものとしたが、低くしても良い。その場合、上述したθ２≦θ≦π／２の位相範囲での動作はなく、０≦θ≦θ１で直流電圧源７は充電、θ１≦θ≦θ３で直流電圧源７は充放電なし、θ３≦θ≦π／２で直流電圧源７は放電する動作をする。 In the above embodiment, the peak voltage of the voltage Vin is higher than the DC voltage Vdc of the smoothing capacitor 11, but may be lower. In that case, there is no operation in the above-described phase range of θ2 ≦ θ ≦ π / 2, the DC voltage source 7 is charged when 0 ≦ θ ≦ θ1, the DC voltage source 7 is not charged / discharged when θ1 ≦ θ ≦ θ3, and θ3 When ≦ θ ≦ π / 2, the DC voltage source 7 operates to discharge.
また、上記実施の形態では、コンバータ回路２００がＰＷＭ制御を行うＰＷＭ位相範囲３０において、インバータ回路１００は半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフして０を出力していたが、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂを増加させる場合に、インバータ回路１００は交流電源１の電圧と逆特性の電圧を出力してもよい。 In the above embodiment, in the PWM phase range 30 in which the converter circuit 200 performs PWM control, the inverter circuit 100 outputs the 0 by turning on the semiconductor switch elements 3 and 6 and turning off the semiconductor switch elements 4 and 5. However, when the voltage Vsub of the DC voltage source 7 of the inverter circuit 100 is increased, the inverter circuit 100 may output a voltage having a reverse characteristic to the voltage of the AC power supply 1.
つまり、コンバータ回路２００の半導体スイッチ素子８がオンの時は、インバータ回路１００の半導体スイッチ素子５、６のみオンとして交流電源１と逆特性の電圧を出力し、コンバータ回路２００の半導体スイッチ素子８がオフのときは、インバータ回路１００の半導体スイッチ素子３、６のみオンとして、０を出力する。
これにより、インバータ回路１００は交流電源１の電圧と逆特性の電圧を出力するので、直流電圧源７は充電される。
直流電圧源７の放電量が減少し、充電量が増加するので、直流電圧源７の電圧Ｖｓｕｂを増加させることができる。
That is, when the semiconductor switch element 8 of the converter circuit 200 is on, only the semiconductor switch elements 5 and 6 of the inverter circuit 100 are turned on and a voltage having a reverse characteristic to that of the AC power supply 1 is output. When it is off, only the semiconductor switch elements 3 and 6 of the inverter circuit 100 are on and 0 is output.
As a result, the inverter circuit 100 outputs a voltage having a reverse characteristic to the voltage of the AC power supply 1, and the DC voltage source 7 is charged.
Since the discharge amount of the DC voltage source 7 decreases and the charge amount increases, the voltage Vsub of the DC voltage source 7 can be increased.
インバータ回路１００は交流電源１の電圧と逆特性の電圧を出力することで、半導体スイッチ素子８、９のドレイン−ソース間に印加される電圧が小さくなり、スイッチング損失を低減することができる。また、リアクトル２の印加電圧は、交流電源１の電圧Ｖｉｎとインバータ回路１００が出力する電圧との差電圧となるので、リアクトル２の印加電圧を低減することができる。
したがって、リアクトル２の鉄損及びインダクタンス値を低減することができ、電力変換装置を低損失化、小型化、低価格化することができる。
The inverter circuit 100 outputs a voltage having a reverse characteristic to the voltage of the AC power supply 1, thereby reducing the voltage applied between the drain and source of the semiconductor switch elements 8 and 9 and reducing the switching loss. Moreover, since the voltage applied to the reactor 2 is a difference voltage between the voltage Vin of the AC power supply 1 and the voltage output from the inverter circuit 100, the voltage applied to the reactor 2 can be reduced.
Therefore, the iron loss and inductance value of the reactor 2 can be reduced, and the power converter can be reduced in loss, reduced in size, and reduced in price.
なお、上記した実施の形態では、インバータ回路１００が１つの単相インバータで構成されている例を示したが、複数の単相インバータの交流側を直列接続してインバータ回路１００を構成してもよい。 In the above-described embodiment, the example in which the inverter circuit 100 is configured by one single-phase inverter has been described. However, the inverter circuit 100 may be configured by connecting the AC sides of a plurality of single-phase inverters in series. Good.
以上説明したように、実施の形態１による電力変換装置は、複数の半導体スイッチ素子３〜６と直流電圧源７とを有する単相インバータの交流側（接続点Ｃ側）を直列接続して構成され、該交流側を交流電源１の第１の端子Ａに直列接続して単相インバータの出力を交流電源１の出力に重畳するインバータ回路１００と、直流母線間に複数の半導体スイッチ８、９を有し、一方の交流端子Ｇがインバータ回路１００の出力に接続され、他方の交流端子Ｈが直流電圧源７の第２の端子Ｂに接続され、直流母線間に直流電圧を出力するコンバータ回路２００と、直流母線間に接続され、コンバータ回路２００の出力を平滑する平滑コンデンサ１２と、インバータ回路１００とコンバータ回路２００の出力を制御する制御回路１３とを備え、
該制御回路１３は、平滑コンデンサ１２の電圧を目標電圧に追従させると共に交流電源１からの入力力率を改善するように、インバータ回路１００の出力制御とコンバータ回路２００の出力制御を切り替える。
As described above, the power conversion device according to the first embodiment is configured by connecting in series the AC side (connection point C side) of a single-phase inverter having a plurality of semiconductor switch elements 3 to 6 and a DC voltage source 7. The AC side is connected in series to the first terminal A of the AC power source 1 and the output of the single-phase inverter is superimposed on the output of the AC power source 1 and a plurality of semiconductor switches 8, 9 between the DC buses. Converter circuit in which one AC terminal G is connected to the output of the inverter circuit 100, the other AC terminal H is connected to the second terminal B of the DC voltage source 7, and a DC voltage is output between the DC buses. 200, a smoothing capacitor 12 connected between the DC buses and smoothing the output of the converter circuit 200, an inverter circuit 100, and a control circuit 13 for controlling the output of the converter circuit 200,
The control circuit 13 switches the output control of the inverter circuit 100 and the output control of the converter circuit 200 so that the voltage of the smoothing capacitor 12 follows the target voltage and the input power factor from the AC power supply 1 is improved.
また、インバータ回路１００は、複数の単相インバータで構成され、各単相インバータの出力の総和を交流電源１の出力に重畳する。
また、制御回路１３は、コンバータ回路２００をＰＷＭ制御し、インバータ回路１００が有する直流電圧源７の充放電量を調整する。
また、制御回路１３は、交流電源１の電圧値、直流母線間の電圧値及びインバータ回路１００が有する直流電圧源７の電圧値から、インバータ回路１００が有する直流電圧源７の充放電量が等しくなるように、コンバータ回路２００を短絡して平滑コンデンサ１２をバイパスさせる位相を制御する。
また、制御回路１３は、インバータ回路１００が有する直流電圧源の電圧値により、インバータ回路１００のＰＷＭ制御とコンバータ回路２００のＰＷＭ制御とを切り替える位相を制御する。
Inverter circuit 100 is configured by a plurality of single-phase inverters, and superimposes the sum of the outputs of the single-phase inverters on the output of AC power supply 1.
In addition, the control circuit 13 performs PWM control on the converter circuit 200 to adjust the charge / discharge amount of the DC voltage source 7 included in the inverter circuit 100.
Further, the control circuit 13 has the same amount of charge / discharge of the DC voltage source 7 included in the inverter circuit 100 from the voltage value of the AC power supply 1, the voltage value between the DC buses, and the voltage value of the DC voltage source 7 included in the inverter circuit 100. Thus, the phase for bypassing the smoothing capacitor 12 by controlling the short circuit of the converter circuit 200 is controlled.
Further, the control circuit 13 controls the phase for switching between the PWM control of the inverter circuit 100 and the PWM control of the converter circuit 200 according to the voltage value of the DC voltage source included in the inverter circuit 100.
また、制御回路１３は、インバータ回路１００が有する直流電圧源の電圧値が所定の電圧値よりも小さい場合に、コンバータ回路２００を短絡する位相以上の期間でコンバータ回路２００のＰＷＭ制御を行い、インバータ回路１００が有する直流電圧源７の放電量を減少させる。
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の電圧値が所定の電圧値よりも大きい場合に、コンバータ回路２００を短絡する位相以下の期間でコンバータ回路２００のＰＷＭ制御を行い、インバータ回路１００が有する直流電圧源７の充電量を減少させる。
Further, when the voltage value of the DC voltage source included in the inverter circuit 100 is smaller than a predetermined voltage value, the control circuit 13 performs PWM control of the converter circuit 200 in a period longer than the phase in which the converter circuit 200 is short-circuited. The amount of discharge of the DC voltage source 7 included in the circuit 100 is reduced.
Further, the control circuit 13 performs PWM control of the converter circuit 200 in a period equal to or less than a phase in which the converter circuit 200 is short-circuited when the voltage value of the DC voltage source 7 included in the inverter circuit 100 is larger than a predetermined voltage value. The amount of charge of the DC voltage source 7 included in the inverter circuit 100 is reduced.
また、制御回路１３は、交流電源１の出力電圧がゼロクロスするタイミングで、インバータ回路１００のＰＷＭ制御とコンバータ回路２００のＰＷＭ制御とを切り替える位相を決定する。
また、制御回路１３は、交流電源１の出力電圧がピークとなるタイミングで、インバータ回路１００のＰＷＭ制御とコンバータ回路２００のＰＷＭ制御とを切り替える位相を決定する。
また、制御回路１３は、コンバータ回路２００をＰＷＭ制御する期間において、コンバータ回路２００を短絡させて平滑コンデンサ１２をバイパスしているときは、インバータ回路１００の出力電圧を交流電源１の電圧と逆特性となるように出力し、コンバータ回路２００の直流出力を平滑コンデンサ１２に出力しているときは、インバータ回路１００の出力電圧を０とする。
Further, the control circuit 13 determines a phase for switching between the PWM control of the inverter circuit 100 and the PWM control of the converter circuit 200 at the timing when the output voltage of the AC power supply 1 crosses zero.
Further, the control circuit 13 determines a phase for switching between the PWM control of the inverter circuit 100 and the PWM control of the converter circuit 200 at a timing when the output voltage of the AC power supply 1 reaches a peak.
Further, the control circuit 13 reverses the output voltage of the inverter circuit 100 from the voltage of the AC power supply 1 when the converter circuit 200 is short-circuited and the smoothing capacitor 12 is bypassed during the PWM control of the converter circuit 200. When the DC output of the converter circuit 200 is output to the smoothing capacitor 12, the output voltage of the inverter circuit 100 is set to zero.
実施の形態２．
上記した実施の形態１では、式３〜式５を満たす範囲において、インバータ回路１００の直流電圧源７の充放電量が等しくなるように式２によりθ１を決定したが、実施の形態２では、図６における０≦θ≦θ１の短絡位相範囲において、コンバータ回路２００をＰＷＭ制御することにより、平滑コンデンサ１２の直流電圧Ｖｄｃ（直流母線間電圧）を下げ、電力変換装置の降圧範囲を広げる。
Embodiment 2. FIG.
In the first embodiment described above, θ1 is determined by the expression 2 so that the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 is equal in the range satisfying the expressions 3 to 5, but in the second embodiment, In the short-circuit phase range of 0 ≦ θ ≦ θ1 in FIG. 6, the converter circuit 200 is PWM-controlled to reduce the DC voltage Vdc (DC bus voltage) of the smoothing capacitor 12 and widen the step-down range of the power converter.
本実施の形態における電力変換装置の回路構成は、実施の形態１と同様である。
以下では、実施の形態１と同様に、交流電源１の入力電圧における０≦θ≦π／２の範囲のみを説明する。
図６において、インバータ回路１００の直流電圧源７の充放電量が等しくなるように、式２を満足している条件で、直流電圧源７の電圧を増加させることなく平滑コンデンサ１２の電圧Ｖｄｃを低下させようとすると、θ１は位相０の方へ移動する。
そして、図１０（ａ）に示すように、式４の条件により制限され、０＜θ１’＜θ１となる位相θ１’で決定する平滑コンデンサ１２の電圧Ｖｄｃが降圧限界となる。
The circuit configuration of the power conversion device in the present embodiment is the same as that in the first embodiment.
Hereinafter, as in the first embodiment, only the range of 0 ≦ θ ≦ π / 2 in the input voltage of the AC power supply 1 will be described.
In FIG. 6, the voltage Vdc of the smoothing capacitor 12 is increased without increasing the voltage of the DC voltage source 7 under the condition satisfying Expression 2 so that the charge / discharge amounts of the DC voltage source 7 of the inverter circuit 100 are equal. Attempting to lower θ1 moves toward phase 0.
Then, as shown in FIG. 10A, the voltage Vdc of the smoothing capacitor 12 that is limited by the condition of Expression 4 and is determined by the phase θ1 ′ that satisfies 0 <θ1 ′ <θ1 becomes the step-down limit.
ここで、０≦θ≦θ１’の期間をＰＷＭ位相範囲３０とし、例えば、インバータ回路１００の半導体スイッチ素子３、６をオン状態、半導体スイッチ素子４、５をオフ状態、コンバータ回路２００の半導体スイッチ素子９をオン状態として、半導体スイッチ素子８をＰＷＭ制御する。
これにより、０≦θ≦θ１’の期間においてインバータ回路１００の直流電圧源７には電流が流れ込まず、充放電は行われないので、充電量が減少することとなる。
Here, the period of 0 ≦ θ ≦ θ1 ′ is set to the PWM phase range 30, for example, the semiconductor switch elements 3 and 6 of the inverter circuit 100 are in the on state, the semiconductor switch elements 4 and 5 are in the off state, and the semiconductor switch of the converter circuit 200 The element 9 is turned on, and the semiconductor switch element 8 is PWM-controlled.
Thereby, in the period of 0 ≦ θ ≦ θ1 ′, no current flows into the DC voltage source 7 of the inverter circuit 100 and charging / discharging is not performed, so that the amount of charge is reduced.
そこで、図１０（ｂ）に示すように、平滑コンデンサ１２の電圧Ｖｄｃを低下させて、θ２≦θ≦π／２期間の充電量を増加させることができる。
式４の条件を保ちながら、０＜θ４＜θ１’となる新たなＰＷＭ位相範囲３０を決定するθ４を設定すると、θ４≦θ≦θ２の範囲の直流電圧源７の放電量とθ２≦θ≦π／２の範囲の直流電圧源７の充電量が等しくなるまで、平滑コンデンサ１２の電圧Ｖｄを低下させることができる。
このとき、直流電圧源７の充放電量が等しいとすると、以下の式６が成り立つ。
Therefore, as shown in FIG. 10B, the voltage Vdc of the smoothing capacitor 12 can be decreased to increase the charge amount during the period θ2 ≦ θ ≦ π / 2.
When θ4 is set to determine a new PWM phase range 30 where 0 <θ4 <θ1 ′ while maintaining the condition of Equation 4, the discharge amount of the DC voltage source 7 in the range of θ4 ≦ θ ≦ θ2 and θ2 ≦ θ ≦ The voltage Vd of the smoothing capacitor 12 can be lowered until the charge amount of the DC voltage source 7 in the range of π / 2 becomes equal.
At this time, if the charge / discharge amount of the DC voltage source 7 is equal, the following equation 6 is established.
次に、本実施の形態におけるＰＷＭ位相範囲３０において平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また、入力力率が概ね１になるように電流Ｉｉｎを制御するコンバータ回路２００の制御の詳細について図１１を用いて説明する。図８と共通なところは同一の符号を用いる。
まず、図１１（ａ）に示すように、平滑コンデンサ１２の直流電圧Ｖｄｃと交流電源１からの入力電圧実効値Ｖａｃからθ４算出部５１により、式６を用いてθ４基準値５２を算出する。
Next, in the PWM phase range 30 in the present embodiment, the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * , and the current Iin is controlled so that the input power factor is approximately 1. Details of the control will be described with reference to FIG. The same reference numerals are used in common with FIG.
First, as shown in FIG. 11A, the θ4 reference value 52 is calculated by using the θ4 calculation unit 51 from the DC voltage Vdc of the smoothing capacitor 12 and the input voltage effective value Vac from the AC power supply 1 using Equation 6.
次に、インバータ回路１００の直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊との差５３をフィードバック量としてＰＩ制御し、充放電量調整位相Δθ４を求める。
そして、θ４基準値５２と充放電量調整位相Δθ４を加算して、θ４とする。
これにより、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも高いときは、θ４を減少させて放電量を増加させ、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも低いときは、θ４を増加させて放電量を減少させる。θ４の算出は、例えば交流電源１からの入力電圧のゼロクロス位相にて実行する。
なお、θ４の算出は、交流電源１からの入力電圧のピーク（位相θ＝±π／２）でも実行してもよい。θ４の算出間隔が短くなるので、直流電圧源７の直流電圧Ｖｓｕｂの目標電圧Ｖｓｕｂ＊への追従性が良くなる。
Next, PI control is performed by using a difference 53 between the DC voltage Vsub of the DC voltage source 7 of the inverter circuit 100 and the target voltage Vsub * as a feedback amount to obtain a charge / discharge amount adjustment phase Δθ4.
The θ4 reference value 52 and the charge / discharge amount adjustment phase Δθ4 are added to obtain θ4.
Thus, when the DC voltage Vsub of the DC voltage source 7 is higher than the target voltage Vsub * , θ4 is decreased to increase the discharge amount, and when the DC voltage Vsub of the DC voltage source 7 is lower than the target voltage Vsub *. Increases θ4 and decreases the amount of discharge. The calculation of θ4 is executed, for example, at the zero-cross phase of the input voltage from the AC power supply 1.
The calculation of θ4 may also be executed at the peak of the input voltage from the AC power supply 1 (phase θ = ± π / 2). Since the calculation interval of θ4 is shortened, the followability of the DC voltage Vsub of the DC voltage source 7 to the target voltage Vsub * is improved.
コンバータ回路２００による電流制御は、ＰＷＭ制御波形２７までは図８と同様である。
図１１（ｂ）に示すように、ゲート信号生成部５４において、半導体スイッチ素子８、９を制御するゲート信号５５を生成する。
ゲート信号５５は、交流電源１からの入力電圧位相θが０≦θ≦θ４のときは、半導体スイッチ素子８に対してはＰＷＭ制御波形２７、半導体スイッチ素子９に対しては半導体スイッチ素子９をオフする信号であり、θ４≦θのときは、半導体スイッチ素子８、９共にオフする信号である。
Current control by the converter circuit 200 is the same as in FIG. 8 up to the PWM control waveform 27.
As shown in FIG. 11B, the gate signal generator 54 generates a gate signal 55 for controlling the semiconductor switch elements 8 and 9.
When the input voltage phase θ from the AC power supply 1 is 0 ≦ θ ≦ θ4, the gate signal 55 indicates the PWM control waveform 27 for the semiconductor switch element 8 and the semiconductor switch element 9 for the semiconductor switch element 9. It is a signal that turns off. When θ4 ≦ θ, both the semiconductor switch elements 8 and 9 are turned off.
次に、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概ね１になるように電流Ｉｉｎを制御するインバータ回路１００の制御の詳細について、図１２を用いて説明する。図９と共通なところは同一の符号を用いる。インバータ回路１００による電流制御は、ＰＷＭ制御波形４６までは図９と同様である。
ゲート信号生成部６０において、半導体スイッチ素子３、４を制御するゲート信号６１を生成する。ゲート信号６１は、交流電源１からの入力電圧位相θが０≦θ≦θ４のときは半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフし続け、それ以外の位相のときはＰＷＭ制御波形４６となる信号である。
Next, details of control of the inverter circuit 100 that controls the current Iin so that the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * and the input power factor is approximately 1 will be described with reference to FIG. To do. The same reference numerals are used in common with FIG. Current control by the inverter circuit 100 is the same as in FIG. 9 up to the PWM control waveform 46.
The gate signal generator 60 generates a gate signal 61 that controls the semiconductor switch elements 3 and 4. When the input voltage phase θ from the AC power supply 1 is 0 ≦ θ ≦ θ4, the gate signal 61 keeps turning on the semiconductor switch elements 3 and 6 and turning off the semiconductor switch elements 4 and 5. This signal is a PWM control waveform 46.
この実施の形態では、図１０（ｂ）に示すように、交流電源１からの入力電圧のゼロクロス位相を中心とする０≦θ≦θ４の範囲でコンバータ回路２００により電流Ｉｉｎを制御し、その間、インバータ回路１００は半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフして直流電圧源７の充放電を行わなくし、それ以外の位相範囲では、インバータ回路１００により電流Ｉｉｎを制御することで、平滑コンデンサ１２の直流電圧Ｖｄｃを低下させることができる。
したがって、インバータ回路１００の直流電圧源７の電圧を増加させることなく、電力変換装置の降圧限界を下げることが可能となる。
In this embodiment, as shown in FIG. 10B, the current Iin is controlled by the converter circuit 200 in the range of 0 ≦ θ ≦ θ4 centered on the zero-cross phase of the input voltage from the AC power supply 1, The inverter circuit 100 turns on the semiconductor switch elements 3 and 6 and turns off the semiconductor switch elements 4 and 5 so that the DC voltage source 7 is not charged / discharged. In the other phase ranges, the inverter circuit 100 controls the current Iin. As a result, the DC voltage Vdc of the smoothing capacitor 12 can be reduced.
Therefore, the step-down limit of the power converter can be lowered without increasing the voltage of the DC voltage source 7 of the inverter circuit 100.
以上説明したように、実施の形態２による電力変換装置の制御回路１３は、交流電源１のゼロクロス付近の位相（例えば、交流電源１からの入力電圧のゼロクロス位相を中心とする０≦θ≦θ４の範囲）でのみコンバータ回路２００をＰＷＭ制御し、直流母線間電圧を低下させる。 As described above, the control circuit 13 of the power conversion device according to the second embodiment has a phase near the zero cross of the AC power supply 1 (for example, 0 ≦ θ ≦ θ4 centered on the zero cross phase of the input voltage from the AC power supply 1). In this range, the converter circuit 200 is PWM-controlled to reduce the DC bus voltage.
実施の形態３．
この実施の形態では、コンバータ回路２００の直流電圧源７の電圧が規定の範囲を逸脱
した場合に、交流電源１からの入力電圧の適切な位相において、電流Ｉｉｎの制御をインバータ回路１００とコンバータ回路２００で切り替えることにより、電流Ｉｉｎの制御を継続しながら、直流電圧源７の電圧を規定の範囲に復帰させる。
Embodiment 3 FIG.
In this embodiment, when the voltage of the DC voltage source 7 of the converter circuit 200 deviates from a specified range, the inverter circuit 100 and the converter circuit control the current Iin at an appropriate phase of the input voltage from the AC power supply 1. By switching at 200, the voltage of the DC voltage source 7 is returned to a specified range while continuing the control of the current Iin.
本実施の形態における電力変換装置の回路構成は、実施の形態１と同様である。
図１３は実施の形態３による電力変換装置の動作を説明するため図であり、コンバータ回路２００の直流電圧源７の電圧が規定の範囲より小さくなり、式３を満足できなくなった場合の例である。
以下では、電流Ｉｉｎの制御を継続しながら、直流電圧源７の電圧を規定の範囲に復帰させる動作について説明する。なお、実施の形態１と同様に、交流電源１の入力電圧における０≦θ≦π／２の範囲のみを説明する。
The circuit configuration of the power conversion device in the present embodiment is the same as that in the first embodiment.
FIG. 13 is a diagram for explaining the operation of the power conversion apparatus according to the third embodiment. In this example, the voltage of the DC voltage source 7 of the converter circuit 200 becomes smaller than the specified range and Equation 3 cannot be satisfied. is there.
Hereinafter, an operation of returning the voltage of the DC voltage source 7 to a specified range while continuing the control of the current Iin will be described. Similar to the first embodiment, only the range of 0 ≦ θ ≦ π / 2 in the input voltage of the AC power supply 1 will be described.
まず、交流電源１の入力電圧実効値Ｖａｃ及びコンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂより、式２を満足できる最大のθ１を求める。そして、交流電源１からの入力電圧位相が０≦θ≦θ１のとき、コンバータ回路２００の半導体スイッチ素子８、９をオン状態とし、インバータ回路１００はＰＷＭ制御により電圧Ｖｉｎの逆極性にほぼ等しい電圧を発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力する。この間、インバータ回路１００の直流電圧源７は充電される。 First, from the input voltage effective value Vac of the AC power supply 1 and the voltage Vsub of the DC voltage source 7 of the converter circuit 200, the maximum θ1 that satisfies Expression 2 is obtained. When the input voltage phase from the AC power supply 1 is 0 ≦ θ ≦ θ1, the semiconductor switch elements 8 and 9 of the converter circuit 200 are turned on, and the inverter circuit 100 is a voltage substantially equal to the reverse polarity of the voltage Vin by PWM control. The current Iin is controlled and output so that the input power factor is approximately 1. During this time, the DC voltage source 7 of the inverter circuit 100 is charged.
次に、θ１＜θ３＜θ２となる所定の位相θ３を設定し、位相θがθ１≦θ≦θ３のときに、例えば、インバータ回路１００の半導体スイッチ素子４、５をオン状態、半導体スイッチ素子３、６をオフ状態とし、コンバータ回路２００の半導体スイッチ素子９をオン状態とする。そして、半導体スイッチ素子８をＰＷＭ制御し、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊を維持できるように、Ｖｄｃ＊にほぼ等しい電圧を発生させつつ、入力力率が概１になるように電流Ｉｉｎを制御する。この間、直流電圧源７の充放電は行われない。 Next, a predetermined phase θ3 that satisfies θ1 <θ3 <θ2 is set, and when the phase θ is θ1 ≦ θ ≦ θ3, for example, the semiconductor switch elements 4 and 5 of the inverter circuit 100 are turned on, and the semiconductor switch element 3 , 6 are turned off, and the semiconductor switch element 9 of the converter circuit 200 is turned on. Then, the semiconductor switch element 8 is PWM-controlled so that the input power factor becomes approximately 1 while generating a voltage substantially equal to Vdc * so that the DC voltage Vdc of the smoothing capacitor 12 can maintain the target voltage Vdc *. The current Iin is controlled. During this time, the DC voltage source 7 is not charged or discharged.
位相θが、θ３≦θ≦θ２である時、コンバータ回路２００の半導体スイッチ素子８、９をオフ状態とし、インバータ回路１００はＰＷＭ制御により、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持できるように、Ｖｄｃ＊−Ｖｉｎにほぼ等しい電圧を発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力する。この間、直流電圧源７は放電される。 When the phase θ is θ3 ≦ θ ≦ θ2, the semiconductor switch elements 8 and 9 of the converter circuit 200 are turned off, and the inverter circuit 100 maintains the DC voltage Vdc of the smoothing capacitor 12 at the target voltage Vdc * by PWM control. The current Iin is controlled and output so that the input power factor becomes approximately 1 while generating a voltage substantially equal to Vdc * −Vin so as to be able to do so. During this time, the DC voltage source 7 is discharged.
次に、位相がθ２≦θ≦π／２である時、インバータ回路１００はＰＷＭ制御により、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持できるように、Ｖｉｎ−Ｖｄｃ＊にほぼ等しい電圧をＶｉｎの極性に対して逆極性に発生させつつ、入力力率が概ね１になるように電流Ｉｉｎを制御して出力する。この間、直流電圧源７は充電される。 Next, when the phase is θ2 ≦ θ ≦ π / 2, the inverter circuit 100 is a voltage substantially equal to Vin−Vdc * so that the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc * by PWM control. Is generated in a reverse polarity with respect to the polarity of Vin, and the current Iin is controlled and outputted so that the input power factor becomes approximately 1. During this time, the DC voltage source 7 is charged.
以上の動作により、直流電圧源７の電圧Ｖｓｕｂが規定の範囲よりも小さい場合、そのＶｓｕｂによって電流Ｉｉｎの制御を継続できる最大のθ１を設定することで、０≦θ≦θ１の期間における直流電圧源７の充電量を確保する。そして、直流電圧源７の電圧Ｖｓｕｂの電圧低下量に応じて、θ３をθ２に近づけることにより、θ３≦θ≦θ２の期間における直流電圧源７の放電量を削減する。
これにより、交流電源１の入力電圧一周期トータルでの充電量が放電量を上回り、直流電圧源７の電圧Ｖｓｕｂが上昇する。
なお、上記動作において、直流電圧源７の充放電量が等しいとすると、以下の式７の関係式が成り立つ。
θ３は、式７にて求められるθ３よりも大きく設定することで、交流電源１の入力電圧一周期トータルでの直流電圧源７の充電量が増加する。
By the above operation, when the voltage Vsub of the DC voltage source 7 is smaller than the specified range, the maximum θ1 that can continue the control of the current Iin by the Vsub is set, so that the DC voltage in the period of 0 ≦ θ ≦ θ1 is set. The charge amount of the source 7 is ensured. The amount of discharge of the DC voltage source 7 during the period θ3 ≦ θ ≦ θ2 is reduced by bringing θ3 closer to θ2 in accordance with the voltage drop amount of the voltage Vsub of the DC voltage source 7.
As a result, the charge amount in one cycle of the input voltage of the AC power supply 1 exceeds the discharge amount, and the voltage Vsub of the DC voltage source 7 increases.
In the above operation, if the charge / discharge amount of the DC voltage source 7 is equal, the following relational expression 7 holds.
By setting θ3 to be larger than θ3 obtained by Equation 7, the amount of charge of the DC voltage source 7 in one cycle of the input voltage of the AC power supply 1 increases.
次に、電流Ｉｉｎの制御を継続しながら、直流電圧源７の電圧Ｖｓｕｂを規定の範囲に復帰させるインバータ回路１００及びコンバータ回路２００の制御の詳細について説明する。図１４は、θ１及びθ３を算出する制御ブロック図である。まず、交流電源１の入力電圧実効値Ｖａｃ及び直流電圧源７の電圧Ｖｓｕｂからθ１算出部７０より、式３を満足する最大のθ１を求める。 Next, details of control of the inverter circuit 100 and the converter circuit 200 that return the voltage Vsub of the DC voltage source 7 to a specified range while continuing control of the current Iin will be described. FIG. 14 is a control block diagram for calculating θ1 and θ3. First, from the input voltage effective value Vac of the AC power supply 1 and the voltage Vsub of the DC voltage source 7, the maximum θ1 that satisfies Expression 3 is obtained from the θ1 calculation unit 70.
次に、平滑コンデンサの直流電圧Ｖｄｃ及び交流電源１の入力電圧実効値Ｖａｃからθ３算出部７１より、式７を用いてθ３基準値７２を算出する。そして、インバータ回路１００の直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊との差７３をフィードバック量としてＰＩ制御し、θ３調整値Δθ３を求め、θ３基準値７２と加算し、θ３を算出する。
平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概１になるように電流Ｉｉｎを制御するインバータ回路１００及びコンバータ回路２００の制御は、図８、図９と同様である。
Next, the θ3 reference value 72 is calculated from the θ3 calculation unit 71 from the DC voltage Vdc of the smoothing capacitor and the input voltage effective value Vac of the AC power supply 1 using Equation 7. Then, PI control is performed by using the difference 73 between the DC voltage Vsub of the DC voltage source 7 of the inverter circuit 100 and the target voltage Vsub * as a feedback amount to obtain the θ3 adjustment value Δθ3, and is added to the θ3 reference value 72 to calculate θ3. .
Control of the inverter circuit 100 and the converter circuit 200 that controls the current Iin so that the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * and the input power factor becomes approximately 1 is the same as in FIGS. It is.
以上のように、インバータ回路１００の直流電圧源７の電圧が規定の範囲よりも低下した場合、式３を満足しない範囲において、コンバータ回路２００による電流Ｉｉｎの制御を行い、それ以外の範囲ではインバータ回路１００による電流Ｉｉｎの制御を行うことで、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、電流Ｉｉｎの制御を継続して行うことができる。
さらに、交流電源１の入力電圧実効値Ｖａｃと直流電圧源７の電圧Ｖｓｕｂから０≦θ≦θ１の直流電圧源７の充電量を最大限確保し、ＰＷＭ位相範囲３０を決定するθ３を増加させ、θ３≦θ≦θ２の直流電圧源７の放電量を削減することで、交流電源１の入力電圧一周期トータルでの充電量が増加し、直流電圧源７の電圧Ｖｓｕｂが上昇する。これにより、直流電圧源７の電圧Ｖｓｕｂが規定の範囲に復帰することができる。
As described above, when the voltage of the DC voltage source 7 of the inverter circuit 100 falls below the specified range, the current Iin is controlled by the converter circuit 200 in a range not satisfying the expression 3, and in the other ranges, the inverter I By controlling the current Iin by the circuit 100, the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc * , and the current Iin can be controlled continuously.
Furthermore, the maximum charge amount of the DC voltage source 7 of 0 ≦ θ ≦ θ1 is secured from the effective input voltage Vac of the AC power supply 1 and the voltage Vsub of the DC voltage source 7, and θ3 that determines the PWM phase range 30 is increased. By reducing the discharge amount of the DC voltage source 7 with θ3 ≦ θ ≦ θ2, the charge amount in one cycle of the input voltage of the AC power supply 1 is increased, and the voltage Vsub of the DC voltage source 7 is increased. As a result, the voltage Vsub of the DC voltage source 7 can be restored to the specified range.
この実施の形態では、コンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂが規定の範囲より小さくなり、式３を満足できなくなった場合の例を示したが、式４を満足できない場合は、交流電源１の入力電圧実効値Ｖａｃ及び直流電圧源７の電圧Ｖｓｕｂ及び平滑コンデンサ１２の直流電圧Ｖｄｃより、式３を満足できる最小のθ３を求める。そして、式７を満足するθ１基準値を求め、直流電圧源７の電圧Ｖｓｕｂの電圧低下量に応じて、θ１基準値からθ１を大きくし、位相範囲０≦θ≦θ１の充電量を増加させる。
このことにより、交流電源１の一周期トータルでの充電量が増加し、Ｖｓｕｂの電圧を上昇させることができる。
In this embodiment, an example is shown in which the voltage Vsub of the DC voltage source 7 of the converter circuit 200 becomes smaller than the specified range and the expression 3 cannot be satisfied. However, if the expression 4 cannot be satisfied, the AC power supply 1 is obtained from the effective value Vac of the input voltage 1, the voltage Vsub of the DC voltage source 7, and the DC voltage Vdc of the smoothing capacitor 12. Then, a θ1 reference value that satisfies Expression 7 is obtained, and θ1 is increased from the θ1 reference value in accordance with the voltage drop amount of the voltage Vsub of the DC voltage source 7, and the charge amount in the phase range 0 ≦ θ ≦ θ1 is increased. .
As a result, the amount of charge in one cycle total of the AC power supply 1 is increased, and the voltage of Vsub can be increased.
このとき、θ１基準値をθ１そのものとし、θ３を増加させて、位相範囲θ３≦θ≦θ２の放電量を減少させても同様の効果を得ることができる。 At this time, the same effect can be obtained by setting the θ1 reference value to θ1 itself, increasing θ3, and decreasing the discharge amount in the phase range θ3 ≦ θ ≦ θ2.
また、式２及び式３の両方満足できない場合には、交流電源１の入力電圧実効値Ｖａｃ及び直流電圧源７の電圧Ｖｓｕｂ及び平滑コンデンサ１２の直流電圧Ｖｄｃより、式２を満足できる最大のθ１基準値を求め、さらに、式３を満足できる最小のθ３基準値を求める。そして、直流電圧源７の電圧Ｖｓｕｂの電圧低下量に応じて、θ３基準値７２に調整位相△θ３を加算してθ３とし、位相範囲θ３≦θ≦θ２の放電量を減少させる。交流電
源１の一周期トータルでの充電量が増加し、直流電圧源７の電圧Ｖｓｕｂが上昇する。
Further, when both of the expressions 2 and 3 cannot be satisfied, the maximum θ1 that can satisfy the expression 2 from the effective value Vac of the AC power supply 1, the voltage Vsub of the DC voltage source 7 and the DC voltage Vdc of the smoothing capacitor 12. A reference value is obtained, and further, a minimum θ3 reference value that satisfies Expression 3 is obtained. Then, according to the voltage drop amount of the voltage Vsub of the DC voltage source 7, the adjustment phase Δθ3 is added to the θ3 reference value 72 to be θ3, and the discharge amount in the phase range θ3 ≦ θ ≦ θ2 is reduced. The amount of charge in one cycle of the AC power supply 1 increases, and the voltage Vsub of the DC voltage source 7 increases.
この実施の形態では、θ３を調整し、位相範囲θ３≦θ≦θ２の放電量を減少させる例を示したが、これと同時に、平滑コンデンサの目標電圧Ｖｄｃ＊を減少させてもよい。
Ｖｄｃ＊を減少させることで、θ２が減少し、位相範囲θ３≦θ≦θ２の放電量が減少すると共に、θ２≦θ≦π／２の充電量が増加する。
したがって、交流電源１の一周期トータルでの充電量が増加し、直流電圧源７の電圧Ｖｓｕｂが上昇する。
In this embodiment, an example is shown in which θ3 is adjusted to reduce the discharge amount in the phase range θ3 ≦ θ ≦ θ2, but at the same time, the target voltage Vdc * of the smoothing capacitor may be decreased.
By reducing Vdc * , θ2 decreases, the amount of discharge in the phase range θ3 ≦ θ ≦ θ2 decreases, and the amount of charge in θ2 ≦ θ ≦ π / 2 increases.
Accordingly, the amount of charge in one cycle total of the AC power supply 1 increases, and the voltage Vsub of the DC voltage source 7 increases.
この実施の形態では、コンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂが規定の範囲より小さくなった場合を示したが、コンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂが規定の範囲より大きくなった場合は、θ１を減少させ、０≦θ≦θ１の充電量を減少させる。もしくは、θ３を減少させθ３≦θ≦θ２の放電量を増加させてもよい。そのように制御することで、交流電源１の一周期トータルでの放電量が増加し、Ｖｓｕｂの電圧を減少させ、直流電圧源７の電圧を規定の範囲に復帰させることができる。 In this embodiment, the case where the voltage Vsub of the DC voltage source 7 of the converter circuit 200 is smaller than the specified range is shown, but the voltage Vsub of the DC voltage source 7 of the converter circuit 200 is larger than the specified range. In this case, θ1 is decreased and the charge amount of 0 ≦ θ ≦ θ1 is decreased. Alternatively, θ3 may be decreased and the discharge amount θ3 ≦ θ ≦ θ2 may be increased. By controlling in such a manner, the discharge amount in one cycle total of the AC power supply 1 can be increased, the voltage of Vsub can be decreased, and the voltage of the DC voltage source 7 can be returned to a specified range.
また、上記と同時に、平滑コンデンサの目標電圧Ｖｄｃ＊を増加させてもよい。Ｖｄｃ＊を増加させることで、θ２が増加し、θ３≦θ≦θ２の放電量が増加すると共に、θ２≦θ≦π／２の充電量を減少させることができる。 At the same time, the target voltage Vdc * of the smoothing capacitor may be increased. By increasing Vdc * , θ2 increases, the discharge amount of θ3 ≦ θ ≦ θ2 increases, and the charge amount of θ2 ≦ θ ≦ π / 2 can be decreased.
また、この実施の形態では、コンバータ回路２００がＰＷＭ制御を行うＰＷＭ位相範囲３０において、インバータ回路１００は半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフして０を出力していたが、直流電圧源７の直流電圧が所定の電圧範囲よりも小さい場合に、インバータ回路１００は交流電源１の電圧と逆特性の電圧を出力してもよい。 Further, in this embodiment, in the PWM phase range 30 in which the converter circuit 200 performs PWM control, the inverter circuit 100 turns on the semiconductor switch elements 3 and 6 and turns off the semiconductor switch elements 4 and 5 to output 0. However, when the DC voltage of the DC voltage source 7 is smaller than the predetermined voltage range, the inverter circuit 100 may output a voltage having a reverse characteristic to the voltage of the AC power supply 1.
つまり、ＰＷＭ位相範囲３０において、インバータ回路１００の半導体スイッチ素子５、６のみオンとして交流電源１と逆特性の電圧を出力する。
これにより、インバータ回路１００の直流電圧源７の充電量が増加するので、直流電圧源７の電圧Ｖｓｕｂが増加し、直流電圧源７の電圧を所定の電圧範囲に復帰させることができる。
That is, in the PWM phase range 30, only the semiconductor switch elements 5 and 6 of the inverter circuit 100 are turned on, and a voltage having a characteristic opposite to that of the AC power supply 1 is output.
Thereby, since the charge amount of the DC voltage source 7 of the inverter circuit 100 increases, the voltage Vsub of the DC voltage source 7 increases and the voltage of the DC voltage source 7 can be returned to a predetermined voltage range.
また、ＰＷＭ位相範囲３０において、コンバータ回路２００の半導体スイッチ素子８がオンの時は、インバータ回路１００の半導体スイッチ素子５、６のみオンとして交流電源１と逆特性の電圧を出力し、コンバータ回路２００の半導体スイッチ素子８がオフのときは、インバータ回路１００の半導体スイッチ素子３、６のみオンとして、０を出力してもよい。これにより、コンバータ回路２００の半導体スイッチ素子８がオンのときに、リアクトル２に加わる電圧が減少するので、入力電流Ｉｉｎの制御性が向上する。 In the PWM phase range 30, when the semiconductor switch element 8 of the converter circuit 200 is on, only the semiconductor switch elements 5 and 6 of the inverter circuit 100 are turned on to output a voltage having a reverse characteristic to that of the AC power supply 1. When the semiconductor switch element 8 is off, only the semiconductor switch elements 3 and 6 of the inverter circuit 100 may be turned on and 0 may be output. Thereby, when the semiconductor switch element 8 of the converter circuit 200 is on, the voltage applied to the reactor 2 is reduced, so that the controllability of the input current Iin is improved.
さらに、コンバータ回路２００がＰＷＭ制御を行うＰＷＭ位相範囲３０において、インバータ回路１００は、直流電圧源７の直流電圧が所定の電圧範囲よりも大きい場合に、インバータ回路１００は交流電源１の電圧と同特性の電圧を出力してもよい。つまり、ＰＷＭ位相範囲３０において、インバータ回路１００の半導体スイッチ素子３、４のみオンとして交流電源１と同特性の電圧を出力する。これにより、インバータ回路１００の直流電圧源７の放電量が増加するので、直流電圧源７の電圧Ｖｓｕｂが減少し、直流電圧源７の電圧を所定の電圧範囲に復帰させることができる。 Further, in the PWM phase range 30 in which the converter circuit 200 performs PWM control, the inverter circuit 100 is equal to the voltage of the AC power supply 1 when the DC voltage of the DC voltage source 7 is larger than a predetermined voltage range. A characteristic voltage may be output. That is, in the PWM phase range 30, only the semiconductor switch elements 3 and 4 of the inverter circuit 100 are turned on and a voltage having the same characteristics as the AC power supply 1 is output. Thereby, since the discharge amount of the DC voltage source 7 of the inverter circuit 100 increases, the voltage Vsub of the DC voltage source 7 decreases, and the voltage of the DC voltage source 7 can be returned to a predetermined voltage range.
また、ＰＷＭ位相範囲３０において、コンバータ回路２００の半導体スイッチ素子８がオンの時は、インバータ回路１００の半導体スイッチ素子３、６のみオンとして、０を出力し、コンバータ回路２００の半導体スイッチ素子８がオフのときは、インバータ回路１００の半導体スイッチ素子３、４のみオンとして交流電源１と同特性の電圧を出力してもよい。これにより、コンバータ回路２００の半導体スイッチ素子８がオフのときに、リアクトル２に加わる電圧が減少するので、入力電流Ｉｉｎの制御性が向上する。 In the PWM phase range 30, when the semiconductor switch element 8 of the converter circuit 200 is on, only the semiconductor switch elements 3 and 6 of the inverter circuit 100 are turned on and 0 is output, and the semiconductor switch element 8 of the converter circuit 200 is turned on. When it is off, only the semiconductor switch elements 3 and 4 of the inverter circuit 100 may be turned on and a voltage having the same characteristics as the AC power supply 1 may be output. Thereby, when the semiconductor switch element 8 of the converter circuit 200 is off, the voltage applied to the reactor 2 is reduced, so that the controllability of the input current Iin is improved.
以上説明したように、実施の形態３による電力変換装置の制御回路１３は、インバータ回路１００が有する直流電圧源７の電圧が所定の範囲外にあるとき、コンバータ回路２００のＰＷＭ制御とインバータ回路１００のＰＷＭ制御とを切り替える位相を制御することで、交流電源１からの入力力率を改善しながら、インバータ回路１００が有する直流電圧源７の電圧を所定の範囲内に復帰させる。
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の直流電圧が所定の電圧範囲よりも小さく、かつ、交流電源１の電圧よりも小さくなる場合に、インバータ回路１００のＰＷＭ制御からコンバータ回路２００のＰＷＭ制御に切り替え、インバータ回路１００が有する直流電圧源７の充電量が大きくなるように、コンバータ回路２００のＰＷＭ制御からインバータ回路１００のＰＷＭ制御に切り替える位相を制御する。
As described above, the control circuit 13 of the power conversion device according to the third embodiment performs the PWM control of the converter circuit 200 and the inverter circuit 100 when the voltage of the DC voltage source 7 included in the inverter circuit 100 is outside the predetermined range. By controlling the phase for switching to the PWM control, the voltage of the DC voltage source 7 included in the inverter circuit 100 is returned to a predetermined range while improving the input power factor from the AC power supply 1.
In addition, the control circuit 13 converts the PWM control of the inverter circuit 100 to the converter when the DC voltage of the DC voltage source 7 included in the inverter circuit 100 is smaller than a predetermined voltage range and smaller than the voltage of the AC power supply 1. Switching to PWM control of the circuit 200, the phase for switching from PWM control of the converter circuit 200 to PWM control of the inverter circuit 100 is controlled so that the charge amount of the DC voltage source 7 included in the inverter circuit 100 is increased.
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の直流電圧が所定の電圧範囲よりも小さく、かつ、前記直流母線間の直流電圧と前記交流電源１の出力電圧との差よりも小さくなる場合に、インバータ回路１００のＰＷＭ制御からコンバータ回路２００のＰＷＭ制御に切り替え、インバータ回路１００が有する直流電圧７の充電量が大きくなるように、インバータ回路１００のＰＷＭ制御からコンバータ回路２００のＰＷＭ制御に切り替える位相を制御する。
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の直流電圧が所定の電圧範囲よりも大きい場合、直流母線間の電圧を高くして、インバータ回路１００が有する直流電圧源７の放電量が大きくなるように制御する。
In addition, the control circuit 13 is configured such that the DC voltage of the DC voltage source 7 included in the inverter circuit 100 is smaller than a predetermined voltage range, and more than the difference between the DC voltage between the DC buses and the output voltage of the AC power supply 1. When it becomes smaller, the PWM control of the inverter circuit 100 is switched to the PWM control of the converter circuit 200, and the PWM control of the inverter circuit 100 is changed to the PWM of the converter circuit 200 so that the charge amount of the DC voltage 7 of the inverter circuit 100 is increased. Control the phase to switch to control.
Further, when the DC voltage of the DC voltage source 7 included in the inverter circuit 100 is larger than a predetermined voltage range, the control circuit 13 increases the voltage between the DC buses and discharges the DC voltage source 7 included in the inverter circuit 100. Control to increase the amount.
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の直流電圧が所定の電圧範囲よりも小さい場合、直流母線間の電圧を低くして、インバータ回路１００が有する直流電圧源７の充電量が大きくなるように制御する。
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の直流電圧が所定の電圧範囲よりも大きい場合、コンバータ回路２００をＰＷＭ制御する期間において、インバータ回路１００の出力電圧を前記交流電源１の電圧と同特性となるように出力し、インバータ回路１００が有する直流電圧源７の放電量が大きくなるように制御する。
また、制御回路１３は、コンバータ回路２００を短絡させて平滑コンデンサ１２をバイパスしているときは、インバータ回路１００の出力電圧を０とし、コンバータ回路２００の直流出力を平滑コンデンサ１２に出力しているときは、インバータ回路１００の出力電圧を交流電源１の電圧と同特性となるように出力する。
Further, when the DC voltage of the DC voltage source 7 included in the inverter circuit 100 is smaller than a predetermined voltage range, the control circuit 13 reduces the voltage between the DC buses and charges the DC voltage source 7 included in the inverter circuit 100. Control to increase the amount.
Further, when the DC voltage of the DC voltage source 7 included in the inverter circuit 100 is larger than a predetermined voltage range, the control circuit 13 outputs the output voltage of the inverter circuit 100 during the period in which the converter circuit 200 is PWM-controlled. Is controlled so that the discharge amount of the DC voltage source 7 included in the inverter circuit 100 is increased.
In addition, when the converter circuit 200 is short-circuited and the smoothing capacitor 12 is bypassed, the control circuit 13 sets the output voltage of the inverter circuit 100 to 0 and outputs the DC output of the converter circuit 200 to the smoothing capacitor 12. If so, the output voltage of the inverter circuit 100 is output so as to have the same characteristics as the voltage of the AC power supply 1.
また、制御回路１３は、インバータ回路１００が有する直流電圧源７の直流電圧が所定の電圧範囲よりも小さい場合、コンバータ回路２００をＰＷＭ制御する期間において、インバータ回路１００の出力電圧を前記交流電源１の電圧と逆特性となるように出力し、インバータ回路１００が有する直流電圧源７の充電量が大きくなるように制御する。
また、制御回路１３は、コンバータ回路２００を短絡させて前記平滑コンデンサ１２をバイパスしているときは、インバータ回路１００の出力電圧を交流電源１の電圧と逆特性となるように出力し、コンバータ回路２００の直流出力を平滑コンデンサ１２に出力しているときは、インバータ回路１００の出力電圧を０とする。
Further, when the DC voltage of the DC voltage source 7 included in the inverter circuit 100 is smaller than a predetermined voltage range, the control circuit 13 outputs the output voltage of the inverter circuit 100 during the period of PWM control of the converter circuit 200. Is controlled so that the charge amount of the DC voltage source 7 included in the inverter circuit 100 is increased.
Further, when the converter circuit 200 is short-circuited and the smoothing capacitor 12 is bypassed, the control circuit 13 outputs the output voltage of the inverter circuit 100 so as to have a reverse characteristic to the voltage of the AC power supply 1, and the converter circuit When 200 DC outputs are being output to the smoothing capacitor 12, the output voltage of the inverter circuit 100 is set to zero.
実施の形態４．
実施の形態１では、交流電源１から平滑コンデンサ１２へ電力を出力する力行の場合にコンバータ回路２００にて電流Ｉｉｎを制御することで、インバータ回路１００の直流電圧源７の充放電量を調整する例を示したが、この実施の形態では、平滑コンデンサ１２か
ら交流電源１へ電力を回生する場合にコンバータ回路２００にて電流Ｉｉｎを制御することで、インバータ回路１００の直流電圧源７の充放電を調整する例を示す。
Embodiment 4 FIG.
In the first embodiment, the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 is adjusted by controlling the current Iin in the converter circuit 200 in the case of powering that outputs power from the AC power supply 1 to the smoothing capacitor 12. Although an example is shown, in this embodiment, when power is regenerated from the smoothing capacitor 12 to the AC power supply 1, the current Iin is controlled by the converter circuit 200, thereby charging / discharging the DC voltage source 7 of the inverter circuit 100. An example of adjusting is shown.
図１５はこの発明の実施の形態４による電力変換装置の概略構成を示す概念図である。
図１５では、図１におけるコンバータ回路２００を構成するダイオード１０、１１を、半導体スイッチ素子８０、８１に置き換えている。
半導体スイッチ素子８０、８１は、他の半導体スイッチ素子３〜６、８、９と同様に、ＩＧＢＴやＭＯＳＦＥＴなどを用いる。その他の構成については、図１と同様である。
FIG. 15 is a conceptual diagram showing a schematic configuration of a power conversion device according to Embodiment 4 of the present invention.
In FIG. 15, the diodes 10 and 11 constituting the converter circuit 200 in FIG. 1 are replaced with semiconductor switch elements 80 and 81.
As the semiconductor switch elements 80 and 81, IGBTs, MOSFETs, and the like are used in the same manner as the other semiconductor switch elements 3 to 6, 8, and 9. Other configurations are the same as those in FIG.
このように構成された電力変換装置の動作について、図１６に示す各部の波形に基づいて説明する。
ここでは、実施の形態１と同様、交流電源１からの入力電圧が正極性（位相θが０≦θ≦π）のときを例に説明する。また、交流電源１からの入力電圧Ｖｉｎのピーク電圧が平滑コンデンサ１２の直流電圧Ｖｄｃより高いものとする。
The operation of the power conversion device configured as described above will be described based on the waveforms of the respective units shown in FIG.
Here, as in the first embodiment, the case where the input voltage from AC power supply 1 is positive (phase θ is 0 ≦ θ ≦ π) will be described as an example. Further, it is assumed that the peak voltage of the input voltage Vin from the AC power supply 1 is higher than the DC voltage Vdc of the smoothing capacitor 12.
インバータ回路１００は、交流電源１からの入力力率が概ね（−１）になるようにＰＷＭ制御により電流Ｉｉｎを制御して出力し、交流側の発生電圧を交流電源１の電圧Ｖｉｎに重畳する。
インバータ回路１００内の電流は、図１７〜図２０に示すように、半導体スイッチ素子５、６がオン、半導体スイッチ素子３、４がオフの時には、半導体スイッチ素子６を通って直流電圧源７を放電し、半導体スイッチ素子５を通って出力される。
The inverter circuit 100 controls and outputs the current Iin by PWM control so that the input power factor from the AC power supply 1 is approximately (−1), and superimposes the generated voltage on the AC side on the voltage Vin of the AC power supply 1. .
As shown in FIGS. 17 to 20, when the semiconductor switch elements 5 and 6 are on and the semiconductor switch elements 3 and 4 are off, the current in the inverter circuit 100 passes through the semiconductor switch element 6 and the DC voltage source 7. It is discharged and output through the semiconductor switch element 5.
また、半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフした時には、インバータ回路１００内の電流は半導体スイッチ素子６と半導体スイッチ素子３とを通って出力される。
また、同様に、半導体スイッチ素子４、５をオン、半導体スイッチ素子３、６をオフした時には、インバータ回路１００内の電流は半導体スイッチ素子４と半導体スイッチ素子５を通って出力される。上記の場合は直流電圧源７の充放電は行われない。
When the semiconductor switch elements 3 and 6 are turned on and the semiconductor switch elements 4 and 5 are turned off, the current in the inverter circuit 100 is output through the semiconductor switch element 6 and the semiconductor switch element 3.
Similarly, when the semiconductor switch elements 4 and 5 are turned on and the semiconductor switch elements 3 and 6 are turned off, the current in the inverter circuit 100 is output through the semiconductor switch element 4 and the semiconductor switch element 5. In the above case, the DC voltage source 7 is not charged or discharged.
また、半導体スイッチ素子３、４をオン、半導体スイッチ素子５、６をオフした時には、インバータ回路１００内の電流は半導体スイッチ素子４を通って直流電圧源７を充電し、半導体スイッチ素子３を通って出力される。
このような４種類の制御の組合せにて半導体スイッチ素子３〜６を制御してインバータ回路１００をＰＷＭ制御する。
When the semiconductor switch elements 3 and 4 are turned on and the semiconductor switch elements 5 and 6 are turned off, the current in the inverter circuit 100 charges the DC voltage source 7 through the semiconductor switch element 4 and passes through the semiconductor switch element 3. Is output.
The semiconductor switch elements 3 to 6 are controlled by such a combination of four types of control, and the inverter circuit 100 is PWM-controlled.
交流電源１からの入力電圧位相をθとし、電圧Ｖｉｎが平滑コンデンサ１２の目標電圧Ｖｄｃ＊と等しくなるときの位相をθ２（０＜θ２＜π／２）とし、位相θ＝０から０＜θ３＜θ２となる所定位相θ３まで、コンバータ回路２００の半導体スイッチ素子８、９をオン状態、半導体スイッチ素子８０、８１をオフ状態とする。
この場合、図１７に示すように、平滑コンデンサ１２はバイパスされ、インバータ回路１００の直流電圧源７から、電流が、インバータ回路１００→リアクトル２→交流電源１→半導体スイッチ素子９→半導体スイッチ素子８→インバータ回路１００の経路で流れ、交流電源１を回生する。
The input voltage phase from the AC power supply 1 is θ, the phase when the voltage Vin is equal to the target voltage Vdc * of the smoothing capacitor 12 is θ2 (0 <θ2 <π / 2), and the phase θ = 0 to 0 <θ3 The semiconductor switch elements 8 and 9 of the converter circuit 200 are turned on and the semiconductor switch elements 80 and 81 are turned off until a predetermined phase θ3 that satisfies <θ2.
In this case, as shown in FIG. 17, the smoothing capacitor 12 is bypassed, and the current is supplied from the DC voltage source 7 of the inverter circuit 100 to the inverter circuit 100 → reactor 2 → AC power supply 1 → semiconductor switch element 9 → semiconductor switch element 8. → Flows along the path of the inverter circuit 100 to regenerate the AC power supply 1.
インバータ回路１００は、ＰＷＭ制御により、例えば、半導体スイッチ素子５、６がオン、半導体スイッチ素子３、４がオフの場合と、半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフの場合とを組み合わせて電圧Ｖｉｎの逆極性にほぼ等しい電圧を発生させつつ、入力力率が概（−１）になるように電流Ｉｉｎを制御して出力し、この間、インバータ回路１００の直流電圧源７のエネルギは放電される。 The inverter circuit 100 is controlled by PWM control, for example, when the semiconductor switch elements 5 and 6 are on, the semiconductor switch elements 3 and 4 are off, the semiconductor switch elements 3 and 6 are on, and the semiconductor switch elements 4 and 5 are off. The current Iin is controlled and output so that the input power factor is approximately (-1) while generating a voltage substantially equal to the reverse polarity of the voltage Vin in combination with the case. During this time, the DC voltage source of the inverter circuit 100 The energy of 7 is discharged.
次に、０＜θ１＜θ２となる位相θ１を設け、θ１≦θ≦θ２である時、半導体スイッチ素子９、８０をオン状態、半導体スイッチ素子８、８１をオフ状態とすると、図１８に示すように、平滑コンデンサ１２からの電流は、平滑コンデンサ１２→半導体スイッチ素子８０→インバータ回路１００→リアクトル２→交流電源１→半導体スイッチ素子９→平滑コンデンサ１２の経路で流れる。 Next, when a phase θ1 that satisfies 0 <θ1 <θ2 is provided, and θ1 ≦ θ ≦ θ2, the semiconductor switch elements 9 and 80 are turned on and the semiconductor switch elements 8 and 81 are turned off, as shown in FIG. Thus, the current from the smoothing capacitor 12 flows through the path of the smoothing capacitor 12 → the semiconductor switch element 80 → the inverter circuit 100 → the reactor 2 → the AC power supply 1 → the semiconductor switch element 9 → the smoothing capacitor 12.
インバータ回路１００はＰＷＭ制御により、例えば、半導体スイッチ素子３、４がオン、半導体スイッチ素子５、６がオフの場合と、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの場合とを組み合わせて出力する。
この時、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持できるように、Ｖｄｃ＊−Ｖｉｎにほぼ等しい電圧を発生させつつ、入力力率が概ね（−１）になるように電流Ｉｉｎを制御して出力する。この間、インバータ回路１００が発生する電圧極性と電流Ｉｉｎの極性は対向するので、インバータ回路１００の直流電圧源７は充電される。
The inverter circuit 100 is controlled by PWM control, for example, when the semiconductor switch elements 3 and 4 are on and the semiconductor switch elements 5 and 6 are off, and when the semiconductor switch elements 3 and 6 are on and the semiconductor switch elements 4 and 5 are off. Are combined and output.
At this time, the current Iin is set so that the input power factor becomes approximately (−1) while generating a voltage substantially equal to Vdc * −Vin so that the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc *. Control and output. During this time, the polarity of the voltage generated by the inverter circuit 100 and the polarity of the current Iin are opposite to each other, so that the DC voltage source 7 of the inverter circuit 100 is charged.
次に、位相θ＝θ２にて電圧Ｖｉｎが平滑コンデンサ１２の直流電圧Ｖｄｃ＊と等しくなると、半導体スイッチ素子９、８０がオン状態、半導体スイッチ素子８、８１がオフ状態で継続するが、インバータ回路１００での動作が変わる。即ち、位相θが、θ２≦θ≦π／２である時、図１９に示すように、平滑コンデンサ１２から電流は、平滑コンデンサ１２→半導体スイッチ素子８０→インバータ回路１００→リアクトル２→交流電源１→半導体スイッチ素子９→平滑コンデンサ１２の経路で流れる。 Next, when the voltage Vin becomes equal to the DC voltage Vdc * of the smoothing capacitor 12 at the phase θ = θ2, the semiconductor switch elements 9 and 80 are kept in the on state and the semiconductor switch elements 8 and 81 are kept in the off state. The operation at 100 changes. That is, when the phase θ is θ2 ≦ θ ≦ π / 2, as shown in FIG. 19, the current from the smoothing capacitor 12 is supplied from the smoothing capacitor 12 → the semiconductor switch element 80 → the inverter circuit 100 → the reactor 2 → the AC power supply 1. It flows through the path of the semiconductor switch element 9 → the smoothing capacitor 12.
また、インバータ回路１００は、ＰＷＭ制御により、例えば、半導体スイッチ素子５、６がオン、半導体スイッチ素子３、４がオフの場合と、半導体スイッチ素子４、５がオン、半導体スイッチ素子３、６がオフの場合とを組み合わせて出力する。この時、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊に維持できるように、Ｖｉｎ−Ｖｄｃ＊にほぼ等しい電圧をＶｉｎの極性に対して逆極性に発生させつつ、入力力率が概ね（−１）になるように電流Ｉｉｎを制御して出力する。この間、インバータ回路１００が発生する電圧極性と電流Ｉｉｎの極性は同じになるので、インバータ回路１００の直流電圧源７は放電される。 Further, the inverter circuit 100 is controlled by PWM control, for example, when the semiconductor switch elements 5 and 6 are on and the semiconductor switch elements 3 and 4 are off, and when the semiconductor switch elements 4 and 5 are on and the semiconductor switch elements 3 and 6 are on. Output in combination with the case of off. At this time, in order to maintain the DC voltage Vdc of the smoothing capacitor 12 at the target voltage Vdc * , a voltage substantially equal to Vin−Vdc * is generated in the opposite polarity to the polarity of Vin, and the input power factor is approximately (− The current Iin is controlled and output so as to satisfy 1). During this time, the polarity of the voltage generated by the inverter circuit 100 and the polarity of the current Iin are the same, so the DC voltage source 7 of the inverter circuit 100 is discharged.
θ３≦θ≦θ１の範囲（ＰＷＭ位相範囲３０）では、例えば、インバータ回路１００の半導体スイッチ素子３、６をオン状態、半導体スイッチ素子４、５をオフ状態、コンバータ回路２００の半導体スイッチ素子９をオン状態、半導体スイッチ素子８１をオフ状態とする。
図２０に示すように、半導体スイッチ素子８０がオン状態、半導体スイッチ素子８がオフ状態の場合、平滑コンデンサ１２からのからの電流は、平滑コンデンサ１２→半導体スイッチ素子８０→半導体スイッチ素子６→半導体スイッチ素子３→リアクトル２→交流電源１→半導体スイッチ素子９→平滑コンデンサ１２の経路で流れる。
半導体スイッチ素子８がオン状態、半導体スイッチ素子８１がオフ状態の時は、半導体スイッチ素子６→半導体スイッチ素子３→リアクトル２→交流電源１→半導体スイッチ素子９→半導体スイッチ素子８→半導体スイッチ素子６の経路で電流が流れる。
In the range of θ3 ≦ θ ≦ θ1 (PWM phase range 30), for example, the semiconductor switch elements 3 and 6 of the inverter circuit 100 are turned on, the semiconductor switch elements 4 and 5 are turned off, and the semiconductor switch element 9 of the converter circuit 200 is turned off. The semiconductor switch element 81 is turned off in the on state.
As shown in FIG. 20, when the semiconductor switch element 80 is on and the semiconductor switch element 8 is off, the current from the smoothing capacitor 12 is as follows: smoothing capacitor 12 → semiconductor switching element 80 → semiconductor switching element 6 → semiconductor It flows in the path of switch element 3 → reactor 2 → AC power supply 1 → semiconductor switch element 9 → smoothing capacitor 12.
When the semiconductor switch element 8 is on and the semiconductor switch element 81 is off, the semiconductor switch element 6 → the semiconductor switch element 3 → the reactor 2 → the AC power source 1 → the semiconductor switch element 9 → the semiconductor switch element 8 → the semiconductor switch element 6 Current flows through the path.
コンバータ回路２００は、半導体スイッチ素子８、８０をＰＷＭ制御し、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊を維持できるように、Ｖｄｃ＊にほぼ等しい電圧を発生させつつ、入力力率が概ね（−１）になるように電流Ｉｉｎを制御する。この間、インバータ回路１００は、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態なので、直流電圧源７には電流が流れ込まず、直流電圧源７の充放電は行われない。
このような直流電圧源７の充放電を行わないＰＷＭ位相範囲３０を調整することで、交流電源１の一周期における充放電量を調整する。なお、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態の代わりに、半導体スイッチ素子４、５をオン、半導体スイッチ素子３、６をオフ状態としてもよい。
The converter circuit 200 performs PWM control on the semiconductor switch elements 8 and 80 and generates a voltage substantially equal to Vdc * so that the DC voltage Vdc of the smoothing capacitor 12 can maintain the target voltage Vdc * , and the input power factor is approximately The current Iin is controlled so as to be (−1). During this time, in the inverter circuit 100, since the semiconductor switch elements 3 and 6 are on and the semiconductor switch elements 4 and 5 are off, no current flows into the DC voltage source 7, and the DC voltage source 7 is not charged or discharged. .
The charge / discharge amount in one cycle of the AC power supply 1 is adjusted by adjusting the PWM phase range 30 in which the DC voltage source 7 is not charged / discharged. Instead of the semiconductor switch elements 3 and 6 being on and the semiconductor switch elements 4 and 5 being off, the semiconductor switch elements 4 and 5 may be on and the semiconductor switch elements 3 and 6 may be off.
π／２≦θ≦πの位相期間では、上述した０≦θ≦π／２の位相期間と対称の動作をする。π≦θ≦２πの位相期間では、π≦θ≦π＋θ３において、半導体スイッチ８、９をオン状態として平滑コンデンサ１２をバイパスさせる。このとき、インバータ回路１００は、電圧Ｖｉｎの逆極性にほぼ等しい電圧を発生させつつ、入力力率が該（−１）になるように電流Ｉｉｎを制御して出力し、直流電圧源７は放電される。 In the phase period of π / 2 ≦ θ ≦ π, the operation is symmetrical with the phase period of 0 ≦ θ ≦ π / 2 described above. In the phase period of π ≦ θ ≦ 2π, the semiconductor switches 8 and 9 are turned on and the smoothing capacitor 12 is bypassed in π ≦ θ ≦ π + θ3. At this time, the inverter circuit 100 controls and outputs the current Iin so that the input power factor becomes (−1) while generating a voltage substantially equal to the reverse polarity of the voltage Vin, and the DC voltage source 7 is discharged. Is done.
そして、π＋θ１≦θ≦π＋π／２において、半導体スイッチ素子８、８１をオン状態、半導体スイッチ素子８０、９をオフ状態とする。インバータ回路１００は、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が該（−１）になるように電流Ｉｉｎを制御して出力する。このとき、電圧Ｖｉｎが平滑コンデンサ１２の目標電圧Ｖｄｃ＊以下の時、直流電圧源７は充電され、電圧Ｖｉｎが目標電圧Ｖｄｃ＊以上の時は、直流電圧源７は放電される。 Then, in π + θ1 ≦ θ ≦ π + π / 2, the semiconductor switch elements 8 and 81 are turned on and the semiconductor switch elements 80 and 9 are turned off. The inverter circuit 100 maintains the DC voltage Vdc of the smoothing capacitor 12 at the target voltage Vdc * , and controls and outputs the current Iin so that the input power factor becomes (−1). At this time, when the voltage Vin is equal to or lower than the target voltage Vdc * of the smoothing capacitor 12, the DC voltage source 7 is charged, and when the voltage Vin is equal to or higher than the target voltage Vdc * , the DC voltage source 7 is discharged.
π＋θ３≦θ≦π＋θ１において、コンバータ回路２００は、半導体スイッチ素子８０をオフ状態、半導体スイッチ素子８をオン状態とし、半導体スイッチ素子８１、９をＰＷＭ制御し、平滑コンデンサ１２の直流電圧Ｖｄｃが目標電圧Ｖｄｃ＊を維持できるように、Ｖｄｃ＊にほぼ等しい電圧を発生させつつ、入力力率が概（−１）になるように電流Ｉｉｎを制御する。 In π + θ3 ≦ θ ≦ π + θ1, the converter circuit 200 turns off the semiconductor switch element 80, turns on the semiconductor switch element 8, performs PWM control of the semiconductor switch elements 81 and 9, and the DC voltage Vdc of the smoothing capacitor 12 is the target voltage. In order to maintain Vdc * , the current Iin is controlled so that the input power factor is approximately (−1) while generating a voltage substantially equal to Vdc * .
なお、コンバータ回路２００の半導体スイッチ素子８、９は短絡位相範囲２０において同時にオン状態としたが、交流電源１の極性が正の場合に半導体スイッチ素子８のみオン状態とし、交流電源１の極性が負の場合に半導体スイッチ素子９のみオン状態としてもよく、その場合、他方の半導体スイッチ素子８、９に接続されたダイオードを経て電流が流れる。
また、短絡位相範囲２０において、半導体スイッチ素子８、９の代わりに半導体スイッチ素子８０、８１をオン状態としても良い。また、交流電源１の極性が正の場合に半導体スイッチ素子８０のみオン状態とし、交流電源１の極性が負の場合に半導体スイッチ素子８１のみオン状態としてもよく、その場合、他方の半導体スイッチ素子８０、８１に接続されたダイオードを経て電流が流れる。
Although the semiconductor switch elements 8 and 9 of the converter circuit 200 are simultaneously turned on in the short-circuit phase range 20, when the polarity of the AC power supply 1 is positive, only the semiconductor switch element 8 is turned on and the polarity of the AC power supply 1 is In the negative case, only the semiconductor switch element 9 may be turned on. In that case, a current flows through a diode connected to the other semiconductor switch elements 8 and 9.
In the short-circuit phase range 20, the semiconductor switch elements 80 and 81 may be turned on instead of the semiconductor switch elements 8 and 9. Further, when the polarity of the AC power supply 1 is positive, only the semiconductor switch element 80 may be turned on, and when the polarity of the AC power supply 1 is negative, only the semiconductor switch element 81 may be turned on. Current flows through the diodes connected to 80 and 81.
次に、平滑コンデンサ１２の直流電圧Ｖｄｃの目標電圧Ｖｄｃ＊への追従方法とインバータ回路１００が上述した所望の制御を行うための条件について説明する。
まず、インバータ回路１００の直流電圧源７が所望の電圧であり、充放電調整の必要が無い場合、つまり、ＰＷＭ位相範囲３０が無い（θ３＝θ１）として説明する。
０≦θ≦π／２の位相期間では、インバータ回路１００の直流電圧源７は、０≦θ≦θ１、θ２≦θ≦π／２の期間で放電され、θ１≦θ≦θ２の期間で充電される。インバータ回路１００の直流電圧源７の充放電エネルギが等しいとすると、実施の形態１と同様に式１の数式が成り立つ。
したがって、式２により、平滑コンデンサ１２の目標電圧Ｖｄｃ＊はθ１により決まり、即ちθ１を変化させて制御できる。そして、平滑コンデンサ１２の直流電圧Ｖｄｃは目標電圧Ｖｄｃ＊に追従するように制御される。
Next, a method for following the DC voltage Vdc of the smoothing capacitor 12 to the target voltage Vdc * and conditions for the inverter circuit 100 to perform the desired control described above will be described.
First, the case where the DC voltage source 7 of the inverter circuit 100 is a desired voltage and charging / discharging adjustment is not necessary, that is, the PWM phase range 30 is not present (θ3 = θ1) will be described.
In the phase period of 0 ≦ θ ≦ π / 2, the DC voltage source 7 of the inverter circuit 100 is discharged in the period of 0 ≦ θ ≦ θ1, θ2 ≦ θ ≦ π / 2, and charged in the period of θ1 ≦ θ ≦ θ2. Is done. Assuming that the charging / discharging energy of the DC voltage source 7 of the inverter circuit 100 is equal, the expression of Expression 1 is established as in the first embodiment.
Therefore, according to Equation 2, the target voltage Vdc * of the smoothing capacitor 12 is determined by θ1, that is, it can be controlled by changing θ1. The DC voltage Vdc of the smoothing capacitor 12 is controlled so as to follow the target voltage Vdc * .
また、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂにおいても実施の形態１と同様に式３〜式５の式が成り立つ。 In addition, in the voltage Vsub of the DC voltage source 7 of the inverter circuit 100, the expressions 3 to 5 are established as in the first embodiment.
次に、コンバータ回路２００を制御してインバータ回路１００の直流電圧源７の充放電量を調整する原理を説明する。
図１６は、直流電圧源７の電圧が所望の電圧よりも低く、放電量を削減して所望の電圧に近づける場合の例である。前述したように、０≦θ≦θ１及びθ２≦θ≦π／２の期間は直流電圧源７を放電し、θ１≦θ≦θ２の期間は直流電圧源７を充電し、θ１は充放電量が等しくなる位相として設定している。
したがって、θ３≦θ≦θ１の期間を設け、その間にコンバータ回路２００による電流Ｉｉｎの制御を実施し、半導体スイッチ素子３、６がオン、半導体スイッチ素子４、５がオフの状態として直流電圧源７の充放電を行わなくすることで、放電量を削減することができる。また、θ３を調整することで、放電量を調整することができる。つまり、放電量を大きくする場合はθ３をθ１に近づけ、放電量を小さくする場合はθ３を０に近づける。
Next, the principle of controlling the converter circuit 200 to adjust the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 will be described.
FIG. 16 shows an example in which the voltage of the DC voltage source 7 is lower than the desired voltage and the amount of discharge is reduced to approach the desired voltage. As described above, the DC voltage source 7 is discharged during the period of 0 ≦ θ ≦ θ1 and θ2 ≦ θ ≦ π / 2, the DC voltage source 7 is charged during the period of θ1 ≦ θ ≦ θ2, and θ1 is the charge / discharge amount. Are set to be equal phases.
Therefore, a period of θ3 ≦ θ ≦ θ1 is provided, during which the current Iin is controlled by the converter circuit 200, and the semiconductor switch elements 3 and 6 are on and the semiconductor switch elements 4 and 5 are off. The amount of discharge can be reduced by eliminating the charge / discharge. Further, the amount of discharge can be adjusted by adjusting θ3. That is, θ3 is brought closer to θ1 when the discharge amount is increased, and θ3 is brought closer to 0 when the discharge amount is decreased.
直流電圧源７の電圧が所望の電圧よりも高く、充電量を削減する場合は、θ３をθ１＜θ３＜θ２となるように設定する。つまり、交流電源１からの入力電圧位相θがθ３≦θ≦θ１の範囲において、コンバータ回路２００による電流Ｉｉｎの制御を実施し、直流電圧源７の充放電を行わなくすることで、充電量を削減し、直流電圧源７の電圧を所望の電圧に近づける。 When the voltage of the DC voltage source 7 is higher than the desired voltage and the amount of charge is reduced, θ3 is set to satisfy θ1 <θ3 <θ2. In other words, when the input voltage phase θ from the AC power supply 1 is in the range of θ3 ≦ θ ≦ θ1, the current Iin is controlled by the converter circuit 200 and charging / discharging of the DC voltage source 7 is not performed. To reduce the voltage of the DC voltage source 7 to a desired voltage.
「ＰＷＭ位相範囲３０の制御方法」と、「平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概（−１）になるように電流Ｉｉｎを制御するインバータ回路１００及びコンバータ回路２００の制御方法」は、実施の形態１と同様であるため説明は省略する。ただし、インバータ回路１００の直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊からθ３を算出する際に、図８に示したように、直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊の差２２に対して、極性を反転（−１を乗算）してＰＩ制御を行う。
これにより、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも高いときはθ３を増加させて充電量を減少させ、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも低いときはθ３を減少させて放電量を減少させる。
"Control method of PWM phase range 30" and "Inverter circuit 100 that controls the current Iin so that the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * and the input power factor is approximately (-1)". And “the control method of the converter circuit 200” are the same as those in the first embodiment, and thus the description thereof is omitted. However, when θ3 is calculated from the DC voltage Vsub of the DC voltage source 7 of the inverter circuit 100 and the target voltage Vsub * , the difference between the DC voltage Vsub of the DC voltage source 7 and the target voltage Vsub * is calculated as shown in FIG. In contrast, PI control is performed with the polarity reversed (multiplied by -1).
Thereby, when the DC voltage Vsub of the DC voltage source 7 is higher than the target voltage Vsub *, θ3 is increased to decrease the charge amount, and when the DC voltage Vsub of the DC voltage source 7 is lower than the target voltage Vsub *. The amount of discharge is reduced by reducing θ3.
この実施の形態では、平滑コンデンサ１２の直流電圧Ｖｄｃと交流電源１からの入力電圧実効値Ｖａｃからインバータ回路１００の直流電圧源７の充電量と放電量を等しくする位相θ１を求め、直流電圧源の電圧ＶｓｕｂからＰＷＭ位相範囲３０となるθ３を求める。
そして、交流電源１の入力電圧の位相θ１〜θ３においてはコンバータ回路２００をＰＷＭ制御し、それ以外の期間においてはインバータ回路１００をＰＷＭ制御することで、平滑コンデンサ１２から交流電源１に電力を回生する場合でも、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に追従させ、交流電源１からの入力力率を改善するように制御しながら、インバータ回路１００の直流電圧源７の充放電量を調整することができる。
In this embodiment, a phase θ1 for equalizing the amount of charge and the amount of discharge of the DC voltage source 7 of the inverter circuit 100 is obtained from the DC voltage Vdc of the smoothing capacitor 12 and the input voltage effective value Vac from the AC power supply 1, and the DC voltage source Θ3 that is the PWM phase range 30 is obtained from the voltage Vsub.
Then, the converter circuit 200 is PWM-controlled during the phases θ1 to θ3 of the input voltage of the AC power supply 1, and the inverter circuit 100 is PWM-controlled during other periods, so that power is regenerated from the smoothing capacitor 12 to the AC power supply 1. Even in this case, the DC voltage Vdc of the smoothing capacitor 12 is made to follow the target voltage Vdc *, and the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 is controlled while controlling the input power factor from the AC power supply 1 to be improved. Can be adjusted.
また、力行時と同様に、インバータ回路１００の直流電圧源７の充放電量の調整を、θ１ではなく、ＰＷＭ位相範囲３０であるθ３によって行うことで、直流電圧源７の充放電量の調整を実施するために式３〜式５の制約を受けることがない。
つまり式２〜式５より、交流電源１からの入力電圧実効値Ｖａｃと平滑コンデンサ１２の直流電圧Ｖｄｃの取りうる範囲を決定する際に、直流電圧源７の充放電量の調整によるマージンを考慮する必要がないので、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂを増加させることなく、電力変換装置の動作範囲を拡大することができ、小型化、低価格化、低損失化が実現できる。
Similarly to the power running, the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 is adjusted not by θ1 but by θ3 which is the PWM phase range 30, thereby adjusting the charge / discharge amount of the DC voltage source 7. In order to carry out the above, there is no restriction of Equations 3 to 5.
In other words, the margin due to the adjustment of the charge / discharge amount of the DC voltage source 7 is taken into account when determining the effective range of the input voltage effective value Vac from the AC power source 1 and the DC voltage Vdc of the smoothing capacitor 12 from Equations 2 to 5. Therefore, the operating range of the power conversion device can be expanded without increasing the voltage Vsub of the DC voltage source 7 of the inverter circuit 100, and downsizing, cost reduction, and loss reduction can be realized.
また、上記実施の形態では、コンバータ回路２００がＰＷＭ制御を行うＰＷＭ位相範囲３０において、インバータ回路１００は半導体スイッチ素子３、６をオン、半導体スイッチ素子４、５をオフして０を出力していたが、インバータ回路１００の直流電圧源７の電圧Ｖｓｕｂを減少させる場合に、インバータ回路１００は交流電源１の電圧と逆特性の電圧を出力してもよい。 In the above embodiment, in the PWM phase range 30 in which the converter circuit 200 performs PWM control, the inverter circuit 100 outputs the 0 by turning on the semiconductor switch elements 3 and 6 and turning off the semiconductor switch elements 4 and 5. However, when the voltage Vsub of the DC voltage source 7 of the inverter circuit 100 is decreased, the inverter circuit 100 may output a voltage having a reverse characteristic to that of the AC power supply 1.
つまり、コンバータ回路２００の半導体スイッチ素子８がオンの時は、インバータ回路１００の半導体スイッチ素子５、６のみオンとして交流電源１と逆特性の電圧を出力し、コンバータ回路２００の半導体スイッチ素子８がオフのときは、インバータ回路１００の半導体スイッチ素子３、６のみオンとして、０を出力する。
これにより、インバータ回路１００は交流電源１の電圧と逆特性の電圧を出力するので、直流電圧源７は放電される。直流電圧源７の充電量が減少し、放電量が増加するので、直流電圧源７の電圧Ｖｓｕｂを減少させることができる。
That is, when the semiconductor switch element 8 of the converter circuit 200 is on, only the semiconductor switch elements 5 and 6 of the inverter circuit 100 are turned on and a voltage having a reverse characteristic to that of the AC power supply 1 is output. When it is off, only the semiconductor switch elements 3 and 6 of the inverter circuit 100 are on and 0 is output.
As a result, the inverter circuit 100 outputs a voltage having a reverse characteristic to the voltage of the AC power supply 1, and the DC voltage source 7 is discharged. Since the charge amount of the DC voltage source 7 decreases and the discharge amount increases, the voltage Vsub of the DC voltage source 7 can be decreased.
インバータ回路１００は、交流電源１の電圧と逆特性の電圧を出力することで、半導体スイッチ素子８、９、８０、８１のドレイン−ソース間に印加される電圧が小さくなり、スイッチング損失を低減することができる。
また、リアクトル２の印加電圧は、交流電源１の電圧Ｖｉｎとインバータ回路１００が出力する電圧との差電圧となるので、リアクトル２の印加電圧を低減することができる。
したがって、リアクトル２の鉄損及びインダクタンス値を低減することができ、電力変換装置を低損失化、小型化、低価格化することができる。
The inverter circuit 100 outputs a voltage having a reverse characteristic to the voltage of the AC power supply 1, thereby reducing the voltage applied between the drain and source of the semiconductor switch elements 8, 9, 80, 81, and reducing switching loss. be able to.
Moreover, since the voltage applied to the reactor 2 is a difference voltage between the voltage Vin of the AC power supply 1 and the voltage output from the inverter circuit 100, the voltage applied to the reactor 2 can be reduced.
Therefore, the iron loss and inductance value of the reactor 2 can be reduced, and the power converter can be reduced in loss, reduced in size, and reduced in price.
また、平滑コンデンサ１２から交流電源１への電力回生時においても、実施の形態２と同様に平滑コンデンサ１２の降圧限界を低下させることができる。
インバータ回路１００の直流電圧源７の充放電量が等しくなるように式２を満足している条件で、直流電圧源７の電圧を増加させることなく、平滑コンデンサ１２の電圧Ｖｄｃを低下させようとすると、θ１は位相０の方へ移動する。
そして、図２１（ａ）に示すように、式４の条件により制限され、０＜θ１’＜θ１となる位相θ１’で決定する平滑コンデンサ１２の電圧Ｖｄｃが降圧限界となる。
Further, even during power regeneration from the smoothing capacitor 12 to the AC power supply 1, the step-down limit of the smoothing capacitor 12 can be reduced as in the second embodiment.
An attempt is made to lower the voltage Vdc of the smoothing capacitor 12 without increasing the voltage of the DC voltage source 7 under the condition that the expression 2 is satisfied so that the charge / discharge amount of the DC voltage source 7 of the inverter circuit 100 becomes equal. Then, θ1 moves toward phase 0.
Then, as shown in FIG. 21A, the voltage Vdc of the smoothing capacitor 12 that is limited by the condition of Expression 4 and is determined by the phase θ1 ′ that satisfies 0 <θ1 ′ <θ1 becomes the step-down limit.
ここで、０≦θ≦θ１’の期間をＰＷＭ位相範囲とし、例えば、インバータ回路１００の半導体スイッチ素子３、６をオン状態、半導体スイッチ素子４、５をオフ状態、コンバータ回路２００の半導体スイッチ素子９をオン状態、半導体スイッチ素子８１をオフ状態として、半導体スイッチ素子８、８０をＰＷＭ制御する。
これにより、０≦θ≦θ１’の期間においてインバータ回路１００の直流電圧源７には電流が流れ込まず、充放電を行わないので、放電量が減少することとなる。
Here, the period of 0 ≦ θ ≦ θ1 ′ is set as the PWM phase range. For example, the semiconductor switch elements 3 and 6 of the inverter circuit 100 are turned on, the semiconductor switch elements 4 and 5 are turned off, and the semiconductor switch element of the converter circuit 200 9 is turned on, the semiconductor switch element 81 is turned off, and the semiconductor switch elements 8 and 80 are PWM-controlled.
Thus, no current flows into the DC voltage source 7 of the inverter circuit 100 during the period of 0 ≦ θ ≦ θ1 ′, and charging / discharging is not performed, so that the discharge amount is reduced.
そこで、図２１（ｂ）に示すように、平滑コンデンサ１２の電圧Ｖｄｃを低下させて、θ２≦θ≦π／２期間の放電量を増加させることができる。式４の条件を保ちながら、０＜θ４＜θ１’となる新たなＰＷＭ位相範囲を決定するθ４を設定すると、θ４≦θ≦θ２の範囲の直流電圧源７の充電量とθ２≦θ≦π／２の範囲の直流電圧源７の放電量が等しくなるまで、平滑コンデンサ１２の電圧Ｖｄを低下させることができる。 Therefore, as shown in FIG. 21B, the voltage Vdc of the smoothing capacitor 12 can be reduced to increase the discharge amount during the period θ2 ≦ θ ≦ π / 2. When θ4 is set to determine a new PWM phase range where 0 <θ4 <θ1 ′ while maintaining the condition of Equation 4, the charge amount of the DC voltage source 7 in the range of θ4 ≦ θ ≦ θ2 and θ2 ≦ θ ≦ π are set. The voltage Vd of the smoothing capacitor 12 can be lowered until the discharge amount of the DC voltage source 7 in the range of / 2 becomes equal.
このときのＰＷＭ位相範囲３０の制御方法と、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また、入力力率が概（−１）になるように電流Ｉｉｎを制御するインバータ回路１００及びコンバータ回路２００の制御は、実施の形態２の場合と同様である。
ただし、インバータ回路１００の直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊からθ４を算出する際に、図１１に示すように、直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊の差５２に対して、極性を反転（−１を乗算）してＰＩ制御を行う。
これにより、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも高いときはθ４を増加させて充電量を減少させ、直流電圧源７の直流電圧Ｖｓｕｂが目標電圧Ｖｓｕｂ＊よりも低いときはθ４を減少させて充電量を増加させる。
The control method of the PWM phase range 30 at this time, and the inverter circuit that maintains the DC voltage Vdc of the smoothing capacitor 12 at the target voltage Vdc * and controls the current Iin so that the input power factor becomes approximately (−1). The control of 100 and converter circuit 200 is the same as in the second embodiment.
However, when calculating θ4 from the DC voltage Vsub of the DC voltage source 7 of the inverter circuit 100 and the target voltage Vsub * , as shown in FIG. 11, the difference 52 between the DC voltage Vsub of the DC voltage source 7 and the target voltage Vsub * is 52. In contrast, the polarity is inverted (multiplication by -1) to perform PI control.
Thus, when the DC voltage Vsub of the DC voltage source 7 is higher than the target voltage Vsub *, θ4 is increased to decrease the charge amount, and when the DC voltage Vsub of the DC voltage source 7 is lower than the target voltage Vsub *. The amount of charge is increased by decreasing θ4.
したがって、平滑コンデンサ１２から交流電源１への電力回生時において、交流電源１からの入力電圧のゼロクロス位相を中心とする０≦θ≦θ４の範囲でコンバータ回路２００により電流Ｉｉｎを制御し、その間、インバータ回路１００は直流電圧源７の充放電を行わなくし、それ以外の位相範囲では、インバータ回路１００により電流Ｉｉｎを制御することで、平滑コンデンサ１２の直流電圧Ｖｄｃを低下させることができる。
つまり、インバータ回路１００の直流電圧源７の電圧を増加させることなく、電力変換装置の降圧限界を下げることが可能となる。
Therefore, at the time of power regeneration from the smoothing capacitor 12 to the AC power supply 1, the current Iin is controlled by the converter circuit 200 in the range of 0 ≦ θ ≦ θ4 centered on the zero cross phase of the input voltage from the AC power supply 1, The inverter circuit 100 does not charge / discharge the DC voltage source 7, and the DC voltage Vdc of the smoothing capacitor 12 can be reduced by controlling the current Iin by the inverter circuit 100 in other phase ranges.
That is, the step-down limit of the power converter can be lowered without increasing the voltage of the DC voltage source 7 of the inverter circuit 100.
また、平滑コンデンサ１２から交流電源１への電力回生時においても、実施の形態３と同様に、コンバータ回路２００の直流電圧源７の電圧が規定の範囲を逸脱した場合に、交流電源１からの入力電圧の適切な位相において、電流Ｉｉｎの制御をインバータ回路１００とコンバータ回路２００で切り替えることにより、電流Ｉｉｎの制御を継続しながら、直流電圧源７の電圧を規定の範囲に復帰させることができる。 Further, during power regeneration from the smoothing capacitor 12 to the AC power source 1, as in the third embodiment, when the voltage of the DC voltage source 7 of the converter circuit 200 deviates from a specified range, By switching the control of the current Iin between the inverter circuit 100 and the converter circuit 200 at an appropriate phase of the input voltage, the voltage of the DC voltage source 7 can be returned to a specified range while continuing the control of the current Iin. .
図２２は、コンバータ回路２００の直流電圧源７の電圧が規定の範囲より小さくなり、式４を満足できなくなった場合の例である。
まず、交流電源１の入力電圧実効値Ｖａｃ及びコンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂ及び平滑コンデンサ１２の直流電圧Ｖｄｃより、式４を満足できる最小のθ３を求める。そして、θ３≦θ≦θ２の充電量と、０≦θ≦θ１及びθ２≦θ≦π／２の放電量とが等しくなるように式７よりθ１を求める。そして、直流電圧源７の電圧Ｖｓｕｂの電圧低下量に応じて、θ１を０に近づけることにより、０≦θ≦θ１の期間における直流電圧源７の放電量を削減する。
これにより、交流電源１の入力電圧一周期トータルでの充電量が放電量を上回り、直流電圧源７の電圧Ｖｓｕｂを上昇し、規定の範囲に復帰させることができる。
FIG. 22 shows an example of the case where the voltage of the DC voltage source 7 of the converter circuit 200 becomes smaller than the specified range and Expression 4 cannot be satisfied.
First, from the input voltage effective value Vac of the AC power supply 1, the voltage Vsub of the DC voltage source 7 of the converter circuit 200, and the DC voltage Vdc of the smoothing capacitor 12, the minimum θ3 that satisfies Expression 4 is obtained. Then, θ1 is obtained from Equation 7 so that the charge amount of θ3 ≦ θ ≦ θ2 and the discharge amount of 0 ≦ θ ≦ θ1 and θ2 ≦ θ ≦ π / 2 are equal. Then, the amount of discharge of the DC voltage source 7 during the period of 0 ≦ θ ≦ θ1 is reduced by bringing θ1 close to 0 according to the voltage drop amount of the voltage Vsub of the DC voltage source 7.
As a result, the charge amount in one cycle of the input voltage of the AC power supply 1 exceeds the discharge amount, and the voltage Vsub of the DC voltage source 7 can be raised and returned to the specified range.
図２３は、θ１及びθ３を算出する制御ブロック図である。
まず、平滑コンデンサ１２の直流電圧Ｖｄｃ及び交流電源１の入力電圧実効値Ｖａｃ及び直流電圧源７の電圧Ｖｓｕｂからθ３算出部９０より、式４を満足する最小のθ３を求める。次に、平滑コンデンサ１２の直流電圧Ｖｄｃ及び交流電源１の入力電圧実効値Ｖａｃからθ１算出部９１より、式７を用いてθ１基準値９２を算出する。そして、インバータ回路１００の直流電圧源７の直流電圧Ｖｓｕｂと目標電圧Ｖｓｕｂ＊との差９３に−１を乗算した極性反転値９４を求める。そして、極性反転値９４をフィードバック量として、ＰＩ制御し、θ１調整値Δθ１を求め、θ１基準値９２と加算し、θ１を算出する。
平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、また入力力率が概ね１になるように電流Ｉｉｎを制御するインバータ回路１００及びコンバータ回路２００の制御は、図８、図９と同様である。
FIG. 23 is a control block diagram for calculating θ1 and θ3.
First, from the DC voltage Vdc of the smoothing capacitor 12, the input voltage effective value Vac of the AC power supply 1, and the voltage Vsub of the DC voltage source 7, the θ3 calculation unit 90 obtains the minimum θ3 that satisfies Expression 4. Next, the θ1 reference value 92 is calculated from the DC voltage Vdc of the smoothing capacitor 12 and the input voltage effective value Vac of the AC power supply 1 from the θ1 calculating unit 91 using Equation 7. Then, a polarity inversion value 94 obtained by multiplying the difference 93 between the DC voltage Vsub of the DC voltage source 7 of the inverter circuit 100 and the target voltage Vsub * by −1 is obtained. Then, using the polarity inversion value 94 as a feedback amount, PI control is performed to obtain the θ1 adjustment value Δθ1 and is added to the θ1 reference value 92 to calculate θ1.
Control of the inverter circuit 100 and the converter circuit 200 that controls the current Iin so that the DC voltage Vdc of the smoothing capacitor 12 is maintained at the target voltage Vdc * and the input power factor becomes approximately 1 is the same as in FIGS. It is.
したがって、平滑コンデンサ１２から交流電源１への電力回生時においても、インバータ回路１００の直流電圧源７の電圧が規定の範囲よりも低下した場合、式４を満足しない範囲でコンバータ回路２００による電流Ｉｉｎの制御を行い、それ以外の範囲ではインバータ回路１００による電流Ｉｉｎの制御を行うことで、平滑コンデンサ１２の直流電圧Ｖｄｃを目標電圧Ｖｄｃ＊に維持し、電流Ｉｉｎの制御を継続して行うことができる。
さらに、交流電源１の入力電圧実効値Ｖａｃと直流電圧源７の電圧Ｖｓｕｂと平滑コンデンサ１２の直流電圧Ｖｄｃからθ３≦θ≦θ２の直流電圧源７の充電量を最大限確保した上で、ＰＷＭ位相範囲３０を決定するθ１を減少させ、０≦θ≦θ１の直流電圧源７の放電量を削減する。
これにより、交流電源１の入力電圧一周期トータルでの充電量が増加し、直流電圧源７の電圧Ｖｓｕｂが上昇し、直流電圧源７の電圧Ｖｓｕｂが規定の範囲に復帰することができる。
Therefore, even when power is regenerated from the smoothing capacitor 12 to the AC power supply 1, if the voltage of the DC voltage source 7 of the inverter circuit 100 falls below a specified range, the current Iin generated by the converter circuit 200 within a range not satisfying Equation 4 By controlling the current Iin by the inverter circuit 100 in other ranges, the DC voltage Vdc of the smoothing capacitor 12 can be maintained at the target voltage Vdc * and the current Iin can be continuously controlled. it can.
Further, the maximum charge amount of the DC voltage source 7 of θ3 ≦ θ ≦ θ2 is secured from the input voltage effective value Vac of the AC power source 1, the voltage Vsub of the DC voltage source 7 and the DC voltage Vdc of the smoothing capacitor 12, and then the PWM. The θ1 that determines the phase range 30 is decreased, and the amount of discharge of the DC voltage source 7 satisfying 0 ≦ θ ≦ θ1 is reduced.
As a result, the amount of charge in one cycle of the input voltage of the AC power supply 1 is increased, the voltage Vsub of the DC voltage source 7 is increased, and the voltage Vsub of the DC voltage source 7 can be returned to the specified range.
また、コンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂが規定の範囲より小さくなり、式３を満足できない場合は、交流電源１の入力電圧実効値Ｖａｃ及び直流電圧源７の電圧Ｖｓｕｂより、式３を満足できる最大のθ１を求める。
そして、式７を満足するθ３基準値を求め、直流電圧源７の電圧Ｖｓｕｂの電圧低下量に応じて、θ３基準値からθ３を小さくし、位相範囲θ３≦θ≦θ２の充電量を増加させる。このことにより、交流電源１の一周期トータルでの充電量が増加し、直流電圧源７の電圧Ｖｓｕｂを上昇させることができる。
Further, when the voltage Vsub of the DC voltage source 7 of the converter circuit 200 becomes smaller than the specified range and Expression 3 cannot be satisfied, Expression 3 is obtained from the input voltage effective value Vac of the AC power supply 1 and the voltage Vsub of the DC voltage source 7. The maximum θ1 that satisfies the above is obtained.
Then, a θ3 reference value that satisfies Expression 7 is obtained, and θ3 is reduced from the θ3 reference value according to the voltage drop amount of the voltage Vsub of the DC voltage source 7, and the charge amount in the phase range θ3 ≦ θ ≦ θ2 is increased. . As a result, the amount of charge in one cycle of the AC power supply 1 increases, and the voltage Vsub of the DC voltage source 7 can be increased.
このとき、θ３基準値をθ３そのものとし、θ１を減少させて、位相範囲０≦θ≦θ１の放電量を減少させても同様の効果を得ることができる。 At this time, the same effect can be obtained even when the θ3 reference value is set to θ3 itself, θ1 is decreased, and the discharge amount in the phase range 0 ≦ θ ≦ θ1 is decreased.
これと同時に、平滑コンデンサ１２の目標電圧Ｖｄｃ＊を増加させてもよい。Ｖｄｃ＊を増加させることで、θ２が増加し、θ３≦θ≦θ２の充電量が増加すると共に、θ２≦θ≦π／２の放電量が減少する。したがって、交流電源１の一周期トータルでの充電量が増加し、直流電圧源７の電圧Ｖｓｕｂが上昇する。 At the same time, the target voltage Vdc * of the smoothing capacitor 12 may be increased. Increasing Vdc * increases θ2, increases the charge amount of θ3 ≦ θ ≦ θ2, and decreases the discharge amount of θ2 ≦ θ ≦ π / 2. Accordingly, the amount of charge in one cycle total of the AC power supply 1 increases, and the voltage Vsub of the DC voltage source 7 increases.
コンバータ回路２００の直流電圧源７の電圧Ｖｓｕｂが規定の範囲より大きくなった場合は、θ３を増加させ、θ３≦θ≦θ２の充電量を減少させる。もしくは、θ１を増加させ０≦θ≦θ１の放電量を増加させてもよい。そのように制御することで、交流電源１の一周期トータルでの放電量が増加し、直流電圧源７の電圧Ｖｓｕｂを減少させ、規定の範囲に復帰させることができる。 When the voltage Vsub of the DC voltage source 7 of the converter circuit 200 becomes larger than the specified range, θ3 is increased and the charge amount of θ3 ≦ θ ≦ θ2 is decreased. Alternatively, θ1 may be increased to increase the discharge amount of 0 ≦ θ ≦ θ1. By controlling in such a manner, the discharge amount in one cycle total of the AC power supply 1 can be increased, and the voltage Vsub of the DC voltage source 7 can be decreased and returned to the specified range.
また、上記と同時に、平滑コンデンサ１２の目標電圧Ｖｄｃ＊を減少させてもよい。Ｖｄｃ＊を減少させることで、θ２が減少し、θ３≦θ≦θ２の充電量が減少すると共に、θ２≦θ≦π／２の放電量を増加させることができる。 At the same time as described above, the target voltage Vdc * of the smoothing capacitor 12 may be decreased. By reducing Vdc * , θ2 can be reduced, the amount of charge of θ3 ≦ θ ≦ θ2 can be decreased, and the amount of discharge of θ2 ≦ θ ≦ π / 2 can be increased.
以上説明したように、実施の形態４による電力変換装置の制御回路１３は、平滑コンデンサ１２の電力を交流電源１に回生する回生機能を備え、コンバータ回路２００をＰＷＭ制御し、インバータ回路１００が有する直流電圧源７の充放電量を調整する。
また、制御回路１３は、平滑コンデンサ１２の電力を交流電源１に回生する回生機能を備え、コンバータ回路２００をＰＷＭ制御する期間において、コンバータ回路２００を短絡させて平滑コンデンサ１２をバイパスしているときは、インバータ回路２００の出力電圧を交流電源１の電圧と逆特性となるように出力し、コンバータ回路２００の直流出力を平滑コンデンサ１２に出力しているときは、インバータ回路１００の出力電圧を０とする。
As described above, the control circuit 13 of the power conversion device according to the fourth embodiment has a regenerative function for regenerating the power of the smoothing capacitor 12 to the AC power supply 1, performs PWM control of the converter circuit 200, and the inverter circuit 100 has The charge / discharge amount of the DC voltage source 7 is adjusted.
In addition, the control circuit 13 has a regeneration function for regenerating the power of the smoothing capacitor 12 to the AC power source 1 and bypasses the smoothing capacitor 12 by short-circuiting the converter circuit 200 during a period in which the converter circuit 200 is PWM-controlled. Outputs the output voltage of the inverter circuit 200 so as to have a reverse characteristic to the voltage of the AC power supply 1, and outputs the output voltage of the inverter circuit 100 to 0 when the DC output of the converter circuit 200 is output to the smoothing capacitor 12. And
また、制御回路１３は、平滑コンデンサ１２の電力を交流電源１に回生する回生機能を備え、交流電源１のゼロクロス付近の位相でのみコンバータ回路２００をＰＷＭ制御し、直流母線間電圧を低下させる。
また、制御回路１３は、平滑コンデンサ１２の電力を交流電源１に回生する回生機能を備え、インバータ回路１００が有する直流電圧源７の電圧が所定の範囲外にあるとき、コンバータ回路２００のＰＷＭ制御とインバータ回路１００のＰＷＭ制御とを切り替える位相を制御することで、交流電源１からの入力力率を改善しながら、インバータ回路１００が有する直流電圧源７の電圧を所定の範囲内に復帰させる。
Further, the control circuit 13 has a regenerative function for regenerating the power of the smoothing capacitor 12 to the AC power supply 1, and PWM-controls the converter circuit 200 only at a phase near the zero cross of the AC power supply 1 to reduce the DC bus voltage.
Further, the control circuit 13 has a regeneration function for regenerating the power of the smoothing capacitor 12 to the AC power supply 1, and the PWM control of the converter circuit 200 is performed when the voltage of the DC voltage source 7 included in the inverter circuit 100 is outside a predetermined range. By controlling the phase for switching between the inverter circuit 100 and the PWM control of the inverter circuit 100, the voltage of the DC voltage source 7 included in the inverter circuit 100 is returned to a predetermined range while improving the input power factor from the AC power source 1.
なお、本発明は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形省略することが可能である。 In the present invention, it is possible to combine the respective embodiments within the scope of the invention or to appropriately modify and omit the respective embodiments.
本発明は、インバータ回路の有する直流電圧源の電圧を増加させることなく入出力範囲を拡大することができ、低損失化、低価格化及び小型化が図れる電力変換装置の実現に有用である。 INDUSTRIAL APPLICABILITY The present invention can expand the input / output range without increasing the voltage of the DC voltage source included in the inverter circuit, and is useful for realizing a power conversion device that can achieve low loss, low cost, and downsizing.
１ 交流電源（交流入力電源） ２ リアクトル
３，４，５，６，８，９，８０，８１ 半導体スイッチ素子
７ 直流電圧源 １０，１１ 整流ダイオード
１２ 平滑コンデンサ １３ 制御回路
２０ 短絡位相範囲 ３０ ＰＷＭ位相範囲
１００ インバータ回路 ２００ コンバータ回路
Ｉｉｎ 入力電流 Ｖｉｎ 交流入力電圧
Ｖｓｕｂ 直流電圧源７の直流電圧 Ｖｄｃ 平滑コンデンサの直流電圧
DESCRIPTION OF SYMBOLS 1 AC power supply (AC input power supply) 2 Reactor 3, 4, 5, 6, 8, 9, 80, 81 Semiconductor switch element 7 DC voltage source 10, 11 Rectifier diode 12 Smoothing capacitor 13 Control circuit 20 Short-circuit phase range 30 PWM phase Range 100 Inverter circuit 200 Converter circuit Iin Input current Vin AC input voltage Vsub DC voltage of DC voltage source 7 Vdc DC voltage of smoothing capacitor
Claims (25)
前記制御回路は、前記平滑コンデンサの電圧を目標電圧に追従させると共に前記交流電源からの入力力率を改善するように、前記インバータ回路の出力制御と前記コンバータ回路の出力制御とを切り替えることを特徴とする電力変換装置。 The AC side of a single-phase inverter having a plurality of semiconductor switch elements and a DC voltage source is connected in series, and the AC side is connected in series to a first end of an AC power supply to output the output of the single-phase inverter. An inverter circuit superimposed on the output of the AC power source, and a plurality of semiconductor switches between the DC buses, one AC terminal is connected to the output of the inverter circuit, and the other AC terminal is the second terminal of the AC power source A converter circuit that outputs a DC voltage between the DC buses, a smoothing capacitor that is connected between the DC buses and smoothes the output of the converter circuit, and controls the outputs of the inverter circuit and the converter circuit A control circuit,
The control circuit switches between output control of the inverter circuit and output control of the converter circuit so as to cause the voltage of the smoothing capacitor to follow a target voltage and to improve an input power factor from the AC power supply. A power converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142617A JP5523508B2 (en) | 2012-06-26 | 2012-06-26 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142617A JP5523508B2 (en) | 2012-06-26 | 2012-06-26 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014007879A true JP2014007879A (en) | 2014-01-16 |
| JP5523508B2 JP5523508B2 (en) | 2014-06-18 |
Family
ID=50105164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012142617A Active JP5523508B2 (en) | 2012-06-26 | 2012-06-26 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5523508B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014231010A (en) * | 2014-08-25 | 2014-12-11 | 株式会社大一商会 | Game machine |
| JP2015216769A (en) * | 2014-05-09 | 2015-12-03 | 東芝テック株式会社 | Power conversion device |
| JP2016146678A (en) * | 2015-02-06 | 2016-08-12 | 株式会社東芝 | Power supply device and ac adapter |
| US9490637B2 (en) | 2014-05-26 | 2016-11-08 | Toshiba Tec Kabushiki Kaisha | Power converting apparatus |
| US9755505B2 (en) | 2014-08-07 | 2017-09-05 | Toshiba Tec Kabushiki Kaisha | Power converter |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6214331B2 (en) | 2013-10-22 | 2017-10-18 | 東芝テック株式会社 | Power converter |
| JP6242654B2 (en) | 2013-10-23 | 2017-12-06 | 東芝テック株式会社 | Power converter |
-
2012
- 2012-06-26 JP JP2012142617A patent/JP5523508B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216769A (en) * | 2014-05-09 | 2015-12-03 | 東芝テック株式会社 | Power conversion device |
| US9647534B2 (en) | 2014-05-09 | 2017-05-09 | Toshiba Tec Kabushiki Kaisha | Power conversion apparatus |
| US9490637B2 (en) | 2014-05-26 | 2016-11-08 | Toshiba Tec Kabushiki Kaisha | Power converting apparatus |
| US9755505B2 (en) | 2014-08-07 | 2017-09-05 | Toshiba Tec Kabushiki Kaisha | Power converter |
| JP2014231010A (en) * | 2014-08-25 | 2014-12-11 | 株式会社大一商会 | Game machine |
| JP2016146678A (en) * | 2015-02-06 | 2016-08-12 | 株式会社東芝 | Power supply device and ac adapter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5523508B2 (en) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882466B2 (en) | Power conversion device including an AC/DC converter and a DC/DC converter | |
| JP5523508B2 (en) | Power converter | |
| JP5575235B2 (en) | Power converter | |
| JP5788017B2 (en) | Power converter | |
| JP5772915B2 (en) | Direct power converter and control method for direct power converter | |
| US9401655B2 (en) | Power conversion apparatus with inverter circuit and series converter circuit having power factor control | |
| JP5279797B2 (en) | Power converter | |
| JP5254357B2 (en) | Power converter | |
| JP4958715B2 (en) | Power converter | |
| JP5400961B2 (en) | Power converter | |
| US9197126B2 (en) | Power converting apparatus | |
| JP5415387B2 (en) | Power converter | |
| JP5063731B2 (en) | Power supply | |
| JP5043585B2 (en) | Power converter | |
| JP5169017B2 (en) | Power converter | |
| JP5400956B2 (en) | Power converter | |
| JP5546605B2 (en) | Power converter | |
| JP2016046931A (en) | Electric power conversion system | |
| JP6440067B2 (en) | Power converter | |
| JP5400955B2 (en) | Power converter | |
| JP2009106056A (en) | Power conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140408 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5523508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |