JP2014007820A

JP2014007820A - 電力変換装置

Info

Publication number: JP2014007820A
Application number: JP2012140641A
Authority: JP
Inventors: Motoi Sato; 基佐藤
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2012-06-22
Filing date: 2012-06-22
Publication date: 2014-01-16

Abstract

【課題】Ｚソースインバータにおいて過電流を防止しつつ安定に動作するための回路を設ける。
【解決手段】Ｚソース回路のインダクタの電流を電流検出器で検出し、電流指令値と差分をとり、ＰＩ制御してＰＷＭ制御し、当該信号を、制御器から出力されるインバータ回路の主素子のゲート駆動信号とＯＲ回路で合成し、出力し、新たなインバータ回路のゲート信号として該インバータ回路の主素子に入力する。
【選択図】図１

Description

本発明は、直流電圧を入力としてダイオードと、二つのインダクタと二つのキャパシタがＸ型に接続されたインピーダンスソースからなるＺソース回路と、インバータ回路からなるＺソースインバータと言われる電力変換器に関わるものである。

図２を用いて従来技術を説明する。非特許文献１によれば、従来技術は図２のような構成となっている。すなわち、直流電源１があり、該直流電源１の陽極にダイオード２のアノードが接続され、該ダイオード２のカソードにインダクタ３１の一端が接続され、該インダクタ３１のもう一端にキャパシタ３３の一端が接続され、該キャパシタ３３のもう一端がインダクタ３２の一端と前記直流電源１の負極に接続され、前記ダイオードのカソードにキャパシタ３４の一端が接続され、該キャパシタ３４のもう一端に前記インダクタ３２のもう一端が接続され、前記インダクタ３１と前記キャパシタ３３が接続された点をＰ点とし、前記インダクタ３２と前記キャパシタ３４が接続された点をＮ点とし、前記Ｐ点と、前記Ｎ点が入力となって６つの三相フルブリッジ回路を組む半導体スイッチ群からなり、前記Ｐ点と前記Ｎ点間の直流電圧をＰＷＭ制御された任意の振幅かつ任意の周波数の三相交流電圧を出力するインバータ回路４と、該インバータ回路４の出力に接続された３相負荷と、前記半導体スイッチ群において、前記Ｐ点と前記Ｎ点を短絡するようなスイッチ状態である時間を決定する短絡時間指令値１４を入力として前記インバータ回路４の半導体スイッチ群をオンあるいはオフするためのゲート駆動信号を出力するゲートアンプ回路１５とからなるＺソースインバータと言われる半導体電力変換回路である。ここで、前記インバータ回路４は図４のような構成となっている。

上のような構成にすることで、前記Ｚソースインバータは、前記Ｐ点と前記Ｎ点間を短絡する時間である前記短絡時間に応じて前記前記Ｐ点と前記Ｎ点間の平均直流電圧が昇圧される機能を有する。これにより、該Ｚソースインバータは、直流から３相交流に変換する電力変換器である前記インバータ回路４に直流電圧昇圧機能が搭載されたものである。
詳しくは非特許文献１参照のこと。

また、特許文献１では、より安定動作をするＺソースインバータとして、図３に示すような、電圧偏差ΔＶに基づいてインダクタ３１とインダクタ３２に流される電流の指令値であるインダクタ電流指令値Ｉ_Lrefを算出する電流検出器３５と、インダクタ３１に流れる電流値またはインダクタ３２に流れるインダクタ電流値Ｉ_Lと、インダクタ電流指令値Ｉ_Lrefとの差である電流偏差ΔＩを算出する電流値減算器１２１と、電流偏差ΔＩに基づいてインバータ回路４の双方オンデューティ比Ｄ_Sを算出するデューティ算出手段であるゲートアンプ回路１５と、を含むことを特徴とするＺソースインバータが提案されている。

特開２０１１−１４２７３８公報

Fang Zhen Peng et.al.,"Z-source Inverter",IEEE Transactions onIndustry Applications, vol. 39, No. 2, March/April 2003,p 504-510

ここで、Ｚソースインバータの負荷を三相交流モータにした場合、たとえ前記短絡時間が一定でも、負荷５が重くなりインバータ回路４の出力電流が大きくなればなるだけ、その分、前記Ｐ点と前記Ｎ点間の直流電圧が大きくなるという問題があった。また、非特許文献１では、インバータのスイッチング周期において、いわゆるデッドタイム期間の代わりにＺソースインバータにおけるインバータ回路４の上下アームをオンする期間Ｔ_０を設けるという手法をとっていた。Ｚソースインバータでは、スイッチングの一周期をＴとすると、前記双方オンデューティ比Ｄ_SはＤ_S＝Ｔ_０／Ｔで表され、入力電圧をＶ_ｓとするとＶ_ｓが昇圧される電圧Ｖ_iは、Ｖ_i＝｛１／（１−２Ｄ_ｓ）｝となる事が特許文献１および非特許文献１に示されている。これはＤ_ｓ＝Ｔ_０／Ｔが０．５になると電圧Ｖ_iが理論的には無限大になる事を示唆しており、インバータ回路４の主素子やキャパシタ３３やキャパシタ３４が過電圧で破壊される恐れがある事に繋がる。つまり、Ｚソースインバータが安定して動作するには前記双方オンデューティ比Ｄ_Sが必ず０．５より小さい値である必要があった。一方で、特許文献１記載のＺソースインバータはキャパシタ３４あるいはキャパシタ３３の電圧を検出する必要があった。これは装置の大型化につながるので、できれば除去したいという問題があった。

直流電源１があり、該直流電源１の陽極にダイオード２のアノードが接続され、該ダイオード２のカソードにインダクタ３１の一端が接続され、該インダクタ３１のもう一端にキャパシタ３３の一端が接続され、該キャパシタ３３のもう一端がインダクタ３２の一端と前記直流電源１の負極に接続され、前記ダイオードのカソードにキャパシタ３４の一端が接続され、該キャパシタ３４のもう一端に前記インダクタ３２のもう一端が接続され、前記インダクタ３１と前記キャパシタ３３が接続された点をＰ点とし、前記インダクタ３２と前記キャパシタ３４が接続された点をＮ点とし、前記Ｐ点と、前記Ｎ点が入力となって６つの三相フルブリッジ回路を組む半導体スイッチ群からなり、前記Ｐ点と前記Ｎ点間の直流電圧をＰＷＭ制御された任意の振幅かつ任意の周波数の三相交流電圧を出力するインバータ回路４と、該インバータ回路４の出力に接続された３相負荷からなるＺソースインバータと言われる半導体電力変換回路において、インダクタ３１あるいはインダクタ３２に流れる電流を検出する電流検出器３５があって、インダクタ３１あるいはインダクタ３２に流れる電流の指令値を出力する電流指令値１３があって、前記電流指令値１３の出力から前記電流検出器３５の出力を減算する減算器１２があって、該減算器１２の出力をＰＩ制御するＰＩ制御器１１１があって、該ＰＩ制御器の出力を制限するリミッタ１０があって、キャリア信号を発生する三角波キャリア発生器９があって、前記リミッタ１０の出力と前記三角波キャリア発生器９の出力を比較してＰＷＭ変調されたインバータ回路４の上アーム主素子と下アーム主素子を短絡する時間を出力する比較器８と、インバータ回路４が出力する任意振幅で任意の周波数のＰＷＭ制御された三相交流電圧を出力するための主素子のゲート駆動信号を出力する制御器７と、前記比較器８と制御器７の出力をOR回路で合成し、インバータ回路４に入力するための合成器６とを具備することを特徴とするZソースインバータを用いる。

上記のＺソースインバータを用いる事で、以下のような利点がある。まず、Ｚソースインバータの負荷を三相交流モータにした場合、たとえ前記短絡時間が一定でも、負荷５が重くなりインバータ回路４の出力電流が大きくなればなるだけ、その分直流電圧Ｖ_iが大きくなるという問題があったが、本発明では、インダクタ３１あるいはインダクタ３２に流れる電流が一定に制御されるため、キャパシタ３３およびキャパシタ３４の電圧が一定に制御されることになり、回路が安定に動作する。これにより、インダクタ３１やインダクタ３２の過電流を防止したり、キャパシタ３３やキャパシタ３４の両端の電圧が過電圧になるのを防止したりすることができ、Ｚソースインバータが安定に動作する。また、特許文献１では、インバータ回路４の出力電圧がいわゆるインバータのデットタイムの時間相当の間のみインバータ回路４の上アーム素子と下アーム素子が短絡する時間Ｔ_０を設定していたが、本発明では、デッドタイムは０とし、代わりに短絡時間は比較器８の出力するＰＷＭ信号とインバータ回路４の出力三相交流電圧を駆動するためのゲート信号とをＯＲ合成するため、従来技術では短絡時間Ｔ_０が足りなくて昇圧する電圧が足りなかった場合があったが、本発明ではそのような事は起きない。最後に、特許文献１では電圧センサが必要だったが、本発明は電流センサのみを用いるので装置が小型化できる。

本発明の構成の説明図である。（実施例１）非特許文献１記載の従来技術を説明した図である。特許文献１記載の従来技術を説明した図である。インバータの主回路を説明するための図である。

以下、実施例にて発明の構成の詳細な説明をする。

本発明の回路構成が従来の非特許文献１や特許文献１記載の回路と同じ部分の説明は省略する。本発明は、Ｚソースインバータと言われる半導体電力変換回路において、インダクタ３１あるいはインダクタ３２に流れる電流を検出する電流検出器３５があって、インダクタ３１あるいはインダクタ３２に流れる電流の指令値を出力する電流指令値１３があって、前記電流指令値１３の出力から前記電流検出器３５の出力を減算する減算器１２があって、該減算器１２の出力をＰＩ制御するＰＩ制御器１１１があって、該ＰＩ制御器の出力を制限するリミッタ１０があって、キャリア信号を発生する三角波キャリア発生器９があって、前記リミッタ１０の出力と前記三角波キャリア発生器９の出力を比較してＰＷＭ変調されたインバータ回路４の上アーム主素子と下アーム主素子を短絡する時間を出力する比較器８と、インバータ回路４が出力する任意振幅で任意の周波数のＰＷＭ制御された三相交流電圧を出力するための主素子のゲート駆動信号を出力する制御器７と、前記比較器８と制御器７の出力をOR回路で合成するための合成器６とを具備することを特徴としている。制御器７は負荷がモータである場合はモータをベクトル制御する制御器であってもよい。あるいは負荷５をオープン制御するために、三角波発生器を持ち、該三角波と出力電圧指令値を比較してＰＷＭ制御された三相交流電圧を出力するためのゲート信号を出力するものであってもよい。ただし、制御器７はインバータ回路におけるデッドタイムあるいは非特許文献１に記載のシュートスルータイムに該当する時間Ｔ_０は０である。Ｚソースインバータの昇圧電圧を決定するのは電流指令値１３の出力であり、短絡時間Ｔ_０はインダクタ３１およびインダクタ３２に流れる電流が電流指令値１３になるように決定される。

本発明は、昇圧機能を備えたインバータであるＺソースインバータに適用可能である。

１直流電源
２ダイオード
３Ｚソース回路
３１インダクタ
３２インダクタ
３３キャパシタ
３４キャパシタ
３５電流検出器
４インバータ回路
４１インバータ回路主素子、例えばＩＧＢＴ
５負荷
６合成器
７制御器
８比較器
９三角波キャリア発生器
１０リミッタ
１１１ＰＩ制御器
１２減算器
１３電流指令値
１４短絡時間指令値
１５ゲートアンプ回路
１１２ＰＩ制御器
１１３ＰＩ制御器
１２１減算器
１２２減算器

Claims

直流電源（１）があり、該直流電源（１）の陽極にダイオード（２）のアノードが接続され、該ダイオード（２）のカソードにインダクタ（３１）の一端が接続され、該インダクタ（３１）のもう一端にキャパシタ（３３）の一端が接続され、該キャパシタ（３３）のもう一端がインダクタ（３２）の一端と前記直流電源（１）の負極に接続され、前記ダイオードのカソードにキャパシタ（３４）の一端が接続され、該キャパシタ（３４）のもう一端に前記インダクタ（３２）のもう一端が接続され、前記インダクタ（３１）と前記キャパシタ（３３）が接続された点をＰ点とし、前記インダクタ（３２）と前記キャパシタ（３４）が接続された点をＮ点とし、前記Ｐ点と、前記Ｎ点が入力となって６つの三相フルブリッジ回路を組む半導体スイッチ群からなり、前記Ｐ点と前記Ｎ点間の直流電圧をＰＷＭ制御された任意の振幅かつ任意の周波数の三相交流電圧を出力するインバータ回路（４）と、該インバータ回路（４）の出力に接続された３相負荷からなるＺソースインバータと言われる半導体電力変換回路において、インダクタ（３１）あるいはインダクタ（３２）に流れる電流を検出する電流検出器（３５）があって、インダクタ（３１）あるいはインダクタ（３２）に流れる電流の指令値を出力する電流指令値（１３）があって、前記電流指令値（１３）の出力から前記電流検出器（３５）の出力を減算する減算器（１２）があって、該減算器（１２）の出力をＰＩ制御するＰＩ制御器（１１１）があって、該ＰＩ制御器の出力を制限するリミッタ（１０）があって、キャリア信号を発生する三角波キャリア発生器（９）があって、前記リミッタ（１０）の出力と前記三角波キャリア発生器（９）の出力を比較してＰＷＭ変調されたインバータ回路（４）の上アーム主素子と下アーム主素子を短絡する時間を出力する比較器（８）と、インバータ回路（４）が出力する任意振幅で任意の周波数のＰＷＭ制御された三相交流電圧を出力するための主素子のゲート駆動信号を出力する制御器（７）と、前記比較器（８）と制御器（７）の出力をOR回路で合成し、インバータ回路（４）に入力するための合成器（６）とを具備することを特徴とするZソースインバータ。