JP2014003229A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2014003229A
JP2014003229A JP2012138921A JP2012138921A JP2014003229A JP 2014003229 A JP2014003229 A JP 2014003229A JP 2012138921 A JP2012138921 A JP 2012138921A JP 2012138921 A JP2012138921 A JP 2012138921A JP 2014003229 A JP2014003229 A JP 2014003229A
Authority
JP
Japan
Prior art keywords
region
contact layer
layer
semiconductor light
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012138921A
Other languages
English (en)
Other versions
JP5940908B2 (ja
Inventor
Takenori Morita
剛徳 森田
Kento Nagakura
建人 長倉
Harumasa Yoshida
治正 吉田
Junya Maeda
純也 前田
Hirobumi Miyajima
博文 宮島
Masahiro Miyamoto
昌浩 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2012138921A priority Critical patent/JP5940908B2/ja
Publication of JP2014003229A publication Critical patent/JP2014003229A/ja
Application granted granted Critical
Publication of JP5940908B2 publication Critical patent/JP5940908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】窓領域を簡易な構成で実現した半導体発光素子及び製造方法を提供する。
【解決手段】半導体発光素子1は、基板11と、電流が供給されることによって発光する領域を有する活性層21と、活性層21よりも基板11側に配置され、第1導電型を有する下部クラッド層24と、下部クラッド層24との間に活性層21が介在して配置され第2導電型を有する上部クラッド層25と、上部クラッド層25上に形成され、第2導電型の不純物がドーピングされたコンタクト層26,27と、コンタクト層26,27上に形成される絶縁層28と、を備え、活性層21には、空孔の拡散によって混晶化された窓領域A1,A2が出射端面近傍に形成されており、窓領域A1,A2に対応するコンタクト層26,27の第1領域の不純物濃度が、窓領域A1,A2に対応しないコンタクト層26,27の第2領域の不純物濃度よりも小さい。
【選択図】図2

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関するものである。
従来、光出射端面の劣化を防止するために、活性層内部に比してレーザ光吸収の少ない窓領域が活性層の端面近傍のみに設けられた半導体発光素子が知られている(例えば特許文献1,2参照。)。特許文献1,2記載のGaAs系半導体発光素子では、空孔拡散による混晶化技術であるIFVD(impurity free vacancy disordering)を用い、結晶膜を混晶化することによって窓領域を形成している。
具体的には、その一部に窓領域を形成するGaAs系結晶膜上に、窓領域に対応して形成されGaの拡散を促進する促進膜と、窓領域以外の領域(非窓領域)に対応して形成されGaの拡散を抑制する抑制膜とを堆積する。その後、所定の熱処理を行い、促進膜の下方に位置するGaAs系結晶膜の一部を混晶化する。すなわち促進膜の下方の領域に存在するGaが促進膜に吸収されることで空孔が発生し、この空孔が促進膜の下方に位置する活性層の領域に拡散することで、活性層に窓領域が形成される。特許文献1では、促進膜としてN組成比の小さい疎なSiN、抑制膜としてSi組成比の大きい密なSiNを用いている。また、特許文献2では、促進膜としてSiO、抑制膜としてSiNを用いている。
特開2007−242718号公報 特開平7−122816号公報
特許文献1,2に記載の半導体発光素子では、促進膜と抑制膜との2種類の絶縁膜を形成する必要があるため、素子の構造及び製造工程が複雑化するおそれがある。本技術分野では、活性層の窓領域を簡易な構成で実現した半導体発光素子及びその製造方法が望まれている。
本発明者等は、結晶膜中の不純物濃度が小さいほど空孔の拡散速度が大きくなることを見出し、活性層の窓領域の形成に応用する発明をするに至った。
本発明の一側面に係る半導体発光素子は、基板、活性層、第1クラッド層、第2クラッド層、コンタクト層及び絶縁層を備える。活性層は、基板上に形成され、電流が供給されることによって発光する領域を有する。第1クラッド層は、第1導電型を有し、活性層よりも基板側に配置される。第2クラッド層は、第2導電型を有し、第1クラッド層との間に活性層が介在して配置される。コンタクト層は、第2クラッド層上に形成され、第2導電型の不純物がドーピングされる。絶縁層は、コンタクト層上に形成される。活性層には、空孔の拡散によって混晶化された窓領域が出射端面近傍に形成されている。そして、窓領域に対応するコンタクト層の第1領域の不純物濃度が、窓領域に対応しないコンタクト層の第2領域の不純物濃度よりも小さい。
この半導体発光素子では、絶縁層とクラッド層との間に介在するコンタクト層の不純物濃度が領域ごとに異なる。すなわち、窓領域に対応した第1領域の不純物濃度が、窓領域に対応していない第2領域の不純物濃度よりも小さい。結晶膜中の不純物濃度が小さいほど空孔の拡散速度が大きくなることから、第1領域の方が第2領域に比べて空孔の拡散速度が大きくなる。すなわち、この半導体発光素子によれば、コンタクト層の不純物濃度を制御することで、第2領域に比べて第1領域において空孔を拡散させ、第1領域の下方に窓領域を形成することができる。このため、活性層の窓領域を一つ又は一種類の絶縁膜を用いて形成することが可能となる。よって、簡易な構成で活性層の窓領域を形成することができる。
一実施形態では、コンタクト層は、不純物濃度の異なる2つの層からなってもよい。不純物濃度の異なる2つの層を用いることで、第1領域及び第2領域を簡易に形成することができる。
一実施形態では、コンタクト層には、第1領域と第2領域との間に、第1領域から第2領域に向かうに従い第1領域の不純物濃度から第2領域の不純物濃度となるように、不純物濃度の濃度勾配が設けられた第3領域が形成されてもよい。このように構成することで、窓領域と窓領域でない領域との間においてバンドギャップの不連続性を緩和することができるため、境界部分の特性悪化を抑制することが可能となる。
一実施形態では、第1導電型はn型であり、第2導電型はp型であってもよい。また、不純物は、Znを含有してもよい。
本発明の他の側面に係る製造方法は、半導体発光素子の製造方法である。この半導体発光素子は、電流が供給されることによって発光する活性層の出射端面近傍に窓領域が形成される。該製造方法は、半導体層形成工程、コンタクト層形成工程、絶縁層形成工程及び熱処理工程を備える。半導体層形成工程では、基板上に、基板側から第1導電型を有する第1クラッド層、前記活性層及び第2導電型を有する第2クラッド層を含む複数の半導体層を順次形成する。コンタクト層形成工程では、第2クラッド層上に、第2導電型の不純物がドーピングされたコンタクト層を形成する。絶縁層形成工程では、コンタクト層上に、絶縁層を形成する。熱処理工程では、熱処理によって窓領域を形成する。ここで、コンタクト層形成工程では、窓領域に対応する第1領域、及び窓領域に対応しない第2領域を有するコンタクト層を形成するとともに、第1領域の不純物濃度が第2領域の不純物濃度よりも小さくなるようにコンタクト層を形成する。
この製造方法では、絶縁層とクラッド層との間に介在するコンタクト層の不純物濃度が領域ごとに異なるように形成する。すなわち、窓領域に対応した第1領域の不純物濃度が、窓領域に対応していない第2領域の不純物濃度よりも小さくされる。結晶膜中の不純物濃度が小さいほど空孔の拡散速度が大きくなることから、第1領域の方が第2領域に比べて空孔の拡散速度が大きくなる。すなわち、この製造方法によれば、コンタクト層の不純物濃度を制御することで、第2領域に比べて第1領域において空孔を拡散させ、第1領域の下方に窓領域を形成することができる。このため、活性層の窓領域を一つ又は一種類の絶縁膜を用いて形成することが可能となる。よって、簡易な構成で活性層の窓領域を形成することができる。
一実施形態では、コンタクト層形成工程は、第1コンタクト層形成工程、第2コンタクト層形成工程及びエッチング工程を有していてもよい。第1コンタクト層形成工程は、不純物がドーピングされた第1コンタクト層を形成する。第2コンタクト層形成工程は、第1コンタクト層上に、第1コンタクト層の不純物濃度よりも高い不純物濃度を有する第2コンタクト層を形成する。エッチング工程は、窓領域に対応する第2コンタクト層の領域をエッチングにより除去する。このように構成することで、エッチングによって除去された領域が第1領域となり、エッチングにより除去されなかった領域が第2領域となる。すなわちエッチングのみで第1領域及び第2領域を形成することができる。
一実施形態においては、エッチング工程では、第2コンタクト層の膜厚が、窓領域に対応する領域から窓領域に対応しない領域に向けて傾斜的に厚くなるようにエッチングされてもよい。このように構成することで、第1領域と第2領域との境界に濃度勾配を設けることができるため、窓領域と窓領域でない領域との間においてバンドギャップの不連続性を緩和することができる。
一実施形態では、コンタクト層形成工程は、第1コンタクト層形成工程、エッチング工程及び第2コンタクト層形成工程を有していてもよい。コンタクト層形成工程は、不純物がドーピングされた第1コンタクト層を形成する。エッチング工程では、第1コンタクト層の窓領域と対応しない領域をエッチングにより除去する。第2コンタクト層形成工程では、エッチングした領域に第1コンタクト層よりも高い不純物濃度を有する第2コンタクト層を形成する。このようにコンタクト層を形成することで、第1コンタクト層のみ形成された部分が第1領域、第2コンタクト層が形成された部分を第2領域とすることができる。
本発明によれば、活性層の窓領域を簡易な構成で実現することができる。
第1実施形態に係る半導体発光素子の構成を示す斜視図である。 図1に示した半導体発光素子のII−II線における側断面図である。 図1に示す半導体発光素子の製造工程を示すフローチャートである。 図1に示す半導体発光素子の製造工程を説明する概要図である。 図4に示した半導体発光素子のV−V線における側断面図である。 図1に示す半導体発光素子の製造工程を説明する概要図である。 図1に示す半導体発光素子の製造工程を説明する概要図である。 図7に示した半導体発光素子のVIII−VIII線における側断面図である。 バンドギャップエネルギー変化量の熱処理温度依存性を示す概要図である。 図1に示す半導体発光素子の製造工程を説明する概要図である。 図1に示す半導体発光素子の製造工程を説明する概要図である。 第2実施形態に係る半導体発光素子の製造工程を説明する概要図である。 第3実施形態に係る半導体発光素子の製造工程を説明する概要図である。 第4実施形態に係る半導体発光素子の製造工程を説明する概要図である。 第5実施形態に係る半導体発光素子の製造工程を説明する概要図である。 従来の半導体発光素子の製造工程を説明する概要図である。
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
(第1実施形態)
図1は、本発明の実施形態に係る半導体発光素子の構成を示す斜視図、図2は、図1に示した半導体発光素子のII−II線における側断面図である。図1及び図2に示す半導体発光素子1は、シングルエミッタのブロードエリア型半導体レーザである。
図1及び図2に示すように、半導体発光素子1は、基板11及び基板上に形成された積層体を有する。以下では、積層体の積層方向をZ方向、光出射方向をX方向、積層方向及び光出射方向に直交する方向をY方向として説明する。
基板11は、半導体基板であり、例えばn型(第1導電型)のGaAs基板が用いられる。また、基板11上に形成された積層体は、活性層21を含む多層膜によって形成されている。活性層21は、電流が供給されることによって所定の発光スペクトルで発光する発光層である。このような活性層21としては、例えば、AlInGaAsで形成された量子井戸活性層を用いることができる。AlInGaAsを用いた場合、活性層21は波長915nmの光を出力する。積層体は、この活性層21から発せられた光を水平方向(X方向)に共振させる水平共振器の全て又は一部を構成している。
活性層21の基板11側には、下部ガイド層22が活性層21に接触して形成されている。下部ガイド層22は、例えばn型のAlGaAsで形成される。また、活性層21の上面には、上部ガイド層23が活性層21に接触して形成されている。上部ガイド層23は、例えばp型のAlGaAsで形成される。下部ガイド層22及び上部ガイド層23は、活性層21に光を閉じ込めるために配置される。
下部ガイド層22の基板11側には、下部クラッド層(第1クラッド層)24が下部ガイド層22に接触して形成されている。下部クラッド層24は、例えばn型のAlGaAsで形成される。また、上部ガイド層23の上面には、上部クラッド層(第2クラッド層)25が上部ガイド層23に接触して形成されている。上部クラッド層25は、例えばp型(第2導電型)のAlGaAsで形成される。下部クラッド層24及び上部クラッド層25は、活性層21の活性領域の電子密度及びホール密度を高めるとともに、活性層21に光を閉じ込めるために配置される。このように、半導体発光素子1において、下部クラッド層24と上部クラッド層25との間に活性層21が介在し、活性層21で発生された光が水平方向で共振する水平共振器が形成される。
上部クラッド層25の上面には、第1コンタクト層26が形成されている。第1コンタクト層26は、例えばp型のGaAsにp型の不純物(ここではZn)をドーピングして形成される。
積層体において、光出射方向であるX方向の両端部には、窓領域A1、A2が形成されている。窓領域A1,A2は、少なくとも活性層21のX方向の両端部を含む。言い換えれば、少なくとも活性層21のX方向の両端部には、窓領域A1,A2が形成されている。窓領域A1,A2は、空孔が拡散された領域であり、活性層21と窓領域A1,A2とが重なる領域は空孔の拡散によって混晶化されている。すなわち、活性層21の窓領域A1,A2は、活性層21における窓領域A1,A2が形成されていない領域(非窓領域)に比べて光吸収の少ない領域である。窓領域A1,A2は、空孔拡散による混晶化技術であるIFVDを用いて形成される。図1及び図2では、窓領域A1,A2は、一例として下部クラッド層24、下部ガイド層22、活性層21、上部ガイド層23、上部クラッド層25及び第1コンタクト層26に跨がって形成されている。すなわち、下部クラッド層24、下部ガイド層22、活性層21、上部ガイド層23、上部クラッド層25及び第1コンタクト層26のX方向の両端部近傍において空孔が拡散されており、活性層21と窓領域A1,A2とが重なる領域が混晶化されている。これにより、活性層21の出射端面の溶融劣化が防止される。
さらに、第1コンタクト層26上には、第2コンタクト層27が第1コンタクト層26に接触して形成されている。すなわち、コンタクト層が多層膜(ここでは2層構造)で形成されている。第2コンタクト層27は、第1コンタクト層26の非窓領域上に形成されている。第2コンタクト層27は、例えばp型のGaAsにp型の不純物(ここではZn)をドーピングして形成される。
第1コンタクト層26の不純物濃度は、第2コンタクト層27の不純物濃度に比べて小さい。第1コンタクト層26の不純物濃度は、例えば1.0×1018cm−3であり、第2コンタクト層27の不純物濃度は、例えば1.8×1020cm−3である。
第2コンタクト層26の上面には、絶縁層28が形成されている。絶縁層28は、熱処理時においてGaを吸収する機能を有する。絶縁層28として、例えばSiNが用いられる。絶縁層28には、X方向に延びる溝部28aが形成されている。溝部28aの底は、第1コンタクト層26の上面まで達している。そして、絶縁層28の上面には、アノード電極部材30が配置されている。アノード電極部材30は、溝部28aを介して第1コンタクト層26と接触している。また、基板11の下方には、カソード電極部材31が配置されている。アノード電極部材30及びカソード電極部材31は例えばAu等の金属によって形成される。
以上、第1実施形態に係る半導体発光素子1では、絶縁層28と上部クラッド層25との間に介在するコンタクト層の不純物濃度が領域ごとに異なる。IFVDを用いた従来の構造であれば、例えば図16に示すように、同一の不純物濃度で形成されたコンタクト層50上に、種類の異なる絶縁層51、52を形成して、空孔の拡散速度を制御している。これに対して、第1実施形態に係る半導体発光素子1では、コンタクト層を第1コンタクト層26及び第2コンタクト層27の二層構造とし、二層構造の積層方向の重なりが領域ごとに変更されている。このような層構造によって、第1コンタクト層26のみが形成された領域(第1領域)は、その不純物濃度が、第1コンタクト層26及び第2コンタクト層27が形成された領域(第2領域)の不純物濃度よりも小さい。すなわち、窓領域A1,A2に対応した領域である第1領域の不純物濃度が、窓領域A1,A2に対応していない領域である第2領域の不純物濃度よりも小さい。結晶膜中の不純物濃度が小さいほど空孔の拡散速度が大きくなることから、第1領域の方が第2領域に比べて空孔の拡散速度が大きくなる。すなわち、この半導体発光素子1によれば、第1コンタクト層26及び第2コンタクト層27の不純物濃度を制御することで、第2領域に比べて第1領域において空孔を拡散させ、第1領域の下方に窓領域を形成することができる。このため、活性層21の窓領域A1,A2を一つ又は一種類の絶縁層28を用いて形成することが可能となる。よって、簡易な構成で活性層21の窓領域A1,A2を形成することができる。
次に、第1実施形態に係る半導体発光素子1の製造方法について図3〜図11を用いて説明する。図3は、第1実施形態に係る半導体発光素子1の製造工程を説明するフローチャートである。図4〜図11は、各製造工程における半導体発光素子1の斜視図又は断面図である。
まず、図3に示すように、積層体の作製処理を行う(S10:半導体層形成工程、コンタクト層形成工程)。S10の処理では、MOCVD等を用いて積層体を作製する。図4及び図5に示すように、基板11上に、下部クラッド層24、下部ガイド層22、活性層21、上部ガイド層23、上部クラッド層25、第1コンタクト層26及び第2コンタクト層27を順に積層し、積層体を作製する。例えば、基板11としてn型のGaAs基板を用い、下部クラッド層24はn型のAlGaAs、下部ガイド層22はn型のAlGaAs、活性層21はAlInGaAs、上部ガイド層23はp型のAlGaAs、上部クラッド層25はp型のAlGaAsを用いて作製する。また、第1コンタクト層26は、p型のGaAsであって、Znの不純物濃度が1.0×1018cm−3となるようにドーピングして形成する(第1コンタクト層形成工程)。第2コンタクト層27は、p型のGaAsであって、Znの不純物濃度が1.8×1020cm−3となるようにドーピングして形成する(第2コンタクト層形成工程)。
次に、積層体の上面に形成された第2コンタクト層27の部分エッチング処理を行う(S12:エッチング工程)。S12の処理では、ウェットエッチング等のエッチング手法により、窓領域A1,A2に対応する第2コンタクト層27の一部領域をエッチングする。図6に示すように、第2コンタクト層27のX方向の両端部の近傍(幅L1,L2)をエッチングにより除去する。幅L1は窓領域A1の幅に対応し、幅L2は窓領域A2の幅に対応する。このようにエッチング領域が窓領域A1,A2に対応する。S12に示すエッチングによって、第1コンタクト層26の上面26aが露出する。幅L1,幅L2は例えば25μmである。
次に、絶縁層28の成膜処理を行う(S14:絶縁層形成工程)。S14の処理では、プラズマCVD等を用いて絶縁層28を成膜する。図7に示すように、露出した第1コンタクト層26の上面26a、及び、第2コンタクト層27の上面に絶縁層28を成膜する。絶縁層28として例えば100nmの厚さのSiNを成膜する。SiNの組成は、第1コンタクト層26及び第2コンタクト層27の厚さやキャリア濃度によって決定される。ここでは一例として屈折率が1.9となるSiNの組成を用いる。
次に、熱処理を行う(S16:熱処理工程)。熱処理によって、絶縁層28であるSiNに、第1コンタクト層26及び第2コンタクト層27に含まれるGaが吸収され、第1コンタクト層26及び第2コンタクト層27に空孔が生成される。空孔は熱エネルギーによって積層体内部へ拡散する。このとき、第1コンタクト層26のZn不純物濃度は、第2コンタクト層27のZn不純物濃度よりも小さいことから、第1コンタクト層26の方が第2コンタクト層27に比べて空孔の拡散速度が大きくなる。すなわち、図8に示すように、第1コンタクト層26の上面26aと絶縁層28とが接触している領域(窓領域A1,A2に対応した領域)の下方へ空孔は拡散し、活性層21の両端部が混晶化される。一方、第2コンタクト層27の上面と絶縁層28とが接触している領域(窓領域A1,A2に対応していない領域)では空孔の拡散が抑制され、窓領域A1,A2以外の領域(非窓領域)は混晶化されない。このように、Znの不純物濃度を制御することで、窓領域A1,A2のみを選択的に混晶化することができる。
熱処理温度は、窓領域A1,A2及び非窓領域のバンドギャップエネルギーが熱処理前後で異なる温度に設定される。図9は、バンドギャップエネルギー変化量の熱処理温度依存性を示す測定結果である。横軸が熱処理温度、縦軸がバンドギャップエネルギーの変化量である。図9に示すグラフは、屈折率1.9のSiNを絶縁層28として採用した半導体発光素子の熱処理前後において実行したフォトルミネッセンス測定によって得られた。具体的には、熱処理前にフォトルミネッセンス測定を行い、熱処理時間60sで熱処理した後にフォトルミネッセンス測定を再度行い、熱処理前後で変化した変化量を熱処理温度ごとにプロットしたものが図9となる。このため、バンドギャップエネルギーの変化量が大きいほど混晶化の度合いが大きいといえる。図9に示すように、820℃以上であれば混晶化が発生していることがわかる。860℃から急峻にバンドギャップエネルギーの変化量が大きくなっていることから、設定温度は860℃以上であってもよい。S16では、一例として、熱処理温度を900℃に設定する。熱処理時間は一例として60sである。この場合、バンドギャップエネルギーの変化量は、窓領域において59meV、非窓領域において3.5meVであり、十分なバンドギャップエネルギー差が得られている。
次に、電流注入領域形成工程を行う(S18)。S18の処理では、図10に示すように、エッチングにより絶縁層28をストライプ状に除去する。例えば100μmの幅でストライプ状に除去する。これにより、第1コンタクト層26の上面26a、及び第2コンタクト層27の上面27aが露出し、電流注入領域が形成される。
次に、電極形成工程を行う(S20)。S20の処理では、図11に示すように、積層体の上面にアノード電極部材30を形成する。例えば真空蒸着によってアノード電極部材30を形成する。その後、基板11の裏面を研磨して薄くした後、カソード電極部材31を形成する。そして、へき開により共振器を形成し、出射端面と反射端面にコーティングを施し、半導体発光素子1のチップが完成する。
以上、第1実施形態に係る半導体発光素子1の製造方法では、絶縁層28と上部クラッド層25との間に介在するコンタクト層の不純物濃度を領域ごとに異なるように形成する。例えば、コンタクト層を第1コンタクト層26及び第2コンタクト層27の二層構造とし、二層構造の積層方向の重なりを領域ごとに変更する。例えば、窓領域A1,A2に対応する領域である第1領域には第1コンタクト層26のみを形成し、窓領域に対応していない領域である第2領域には第1コンタクト層26及び第2コンタクト層27を形成する。これにより、窓領域A1,A2に対応した領域である第1領域の不純物濃度を、窓領域A1,A2に対応していない領域である第2領域の不純物濃度よりも小さくすることができる。結晶膜中の不純物濃度が小さいほど空孔の拡散速度が大きくなることから、第1領域の方が第2領域に比べて空孔の拡散速度が大きくなる。すなわち、この半導体発光素子1によれば、第1コンタクト層26及び第2コンタクト層27の不純物濃度を制御することで、第2領域に比べて第1領域において空孔を拡散させ、第1領域の下方に窓領域A1,A2を形成することができる。このため、活性層21の窓領域A1,A2を一つ又は一種類の絶縁層28を用いて形成することが可能となる。よって、簡易な構成で活性層21の窓領域A1,A2を形成することができる。
さらに、上述した実施形態では、第1領域上に形成された絶縁層28が、第2領域に形成された絶縁層28に比べて、第2コンタクト層27の厚さ分、活性層21の近くに配置されている。このような構成によって、第1領域の下方の方が第2領域の下方に比べてより混晶化されやすい。すなわち上記構成によって混晶化の選択性を向上させることができる。
(第2実施形態)
第2実施形態に係る半導体発光素子1及び製造方法は、第1実施形態に係る半導体発光素子1及び製造方法とほぼ同様に構成され、コンタクト層の構成・製造工程のみが相違する。以下では、第1実施形態との相違点を中心に説明し、重複する説明は省略する。
図12は、第2実施形態に係る半導体発光素子1における、熱処理前の積層体の側断面図である。図12は、第1実施形態で説明した図8に対応する。図12に示すように、コンタクト層は積層方向に重なりを持たず、第1領域に第1コンタクト層26が形成され、第2領域に第2コンタクト層27が形成されている。例えば、上部クラッド層25上に第2コンタクト層27を形成した後に、両端部をエッチングし、その後第1コンタクト層26を選択成長させることにより、図12に示す第1コンタクト層26及び第2コンタクト層27を形成することができる。あるいは、上部クラッド層25上に第1コンタクト層26を形成した後に、中央部をエッチングし、その後第2コンタクト層27を選択成長させてもよい。その他の構造は第1実施形態と同様である。
以上、第2実施形態に係る半導体発光素子1及び製造方法によれば、第1実施形態に係る半導体発光素子1及び製造方法と同様の効果を奏するとともに、積層体の上面を平坦に形成することができるため、チップ表面を平坦にすることが可能となる。このため、例えばチップ上面をヒートシンクに実装する場合には、チップとヒートシンクとの間に隙間が形成されないため、温度制御を適切に行うことができる。
また、選択成長させる際のコンタクト層の材料は、n型のGaAsであってもよい。このように選択成長させる膜を高抵抗膜又はn型の導電型を有する膜とすることで、光出射端面付近に電流が流れにくくなるため、ジュール熱による温度上昇を抑えることができる。よって、端面劣化の抑制効果を向上させることが可能となる。
(第3実施形態)
第3実施形態に係る半導体発光素子1及び製造方法は、第1実施形態に係る半導体発光素子1及び製造方法とほぼ同様に構成され、コンタクト層の構成・製造工程のみが相違する。以下では、第1実施形態との相違点を中心に説明し、重複する説明は省略する。
図13は、第3実施形態に係る半導体発光素子1における、熱処理前の積層体の側断面図である。図13は、第1実施形態で説明した図8に対応する。図13に示すように、コンタクト層は、第1コンタクト層26で形成され、その中央部に、周囲のZn不純物濃度よりも高い領域である高Zn不純物濃度領域29が形成されている。高Zn不純物濃度領域29は、例えばZn拡散法を用いて形成される。その他の構造は第1実施形態と同様である。
以上、第3実施形態に係る半導体発光素子1及び製造方法によれば、第1実施形態及び第2実施形態に係る半導体発光素子1及び製造方法と同様の効果を奏する。
(第4実施形態)
第4実施形態に係る半導体発光素子1及び製造方法は、第1実施形態に係る半導体発光素子1及び製造方法とほぼ同様に構成され、コンタクト層の構成・製造工程のみが相違する。以下では、第1実施形態との相違点を中心に説明し、重複する説明は省略する。
図14は、第4実施形態に係る半導体発光素子1における、熱処理前の積層体の側断面図である。図14は、第1実施形態で説明した図8に対応する。図14に示すように、コンタクト層は、第1コンタクト層26及び第2コンタクト層27の二層構造によって構成されている。第2コンタクト層27は、その両端部27bに傾斜が設けられている。すなわち、窓領域A1,A2に対応する領域から窓領域A1,A2に対応しない領域に向けて傾斜的に膜厚が厚くなるように構成されている。第2コンタクト層27の両端部27bに傾斜を設けることで、第1コンタクト層26及び第2コンタクト層27には、第1領域と第2領域との間に、第1領域から第2領域に向かうに従い第1領域の不純物濃度から第2領域の不純物濃度となるように、不純物濃度の濃度勾配が設けられた第3領域が形成されることになる。この傾斜は例えばエッチングにより設けられる。その他の構造は第1実施形態と同様である。
以上、第4実施形態に係る半導体発光素子1及び製造方法によれば、第1実施形態に係る半導体発光素子1及び製造方法と同様の効果を奏するとともに、窓領域A1,A2と窓領域でない領域との間においてバンドギャップの不連続性を緩和することができるため、境界部分の特性悪化を抑制することが可能となる。
(第5実施形態)
第5実施形態に係る半導体発光素子1及び製造方法は、第1実施形態に係る半導体発光素子1及び製造方法とほぼ同様に構成され、コンタクト層の構成・製造工程のみが相違する。以下では、第1実施形態との相違点を中心に説明し、重複する説明は省略する。
図15は、第5実施形態に係る半導体発光素子1における、熱処理前の積層体の側断面図である。図15は、第1実施形態で説明した図8に対応する。図15に示すように、コンタクト層40は、領域によってZn濃度が異なるように形成されている。第1領域40aは、窓領域A1,A2に対応する領域であり、例えば第1実施形態の第1コンタクト層26と同様のZn不純物濃度とされる。第2領域40bは、窓領域A1,A2に対応しない領域であり、例えば第1実施形態の第2コンタクト層27と同様のZn不純物濃度とされる。第1領域40a及び第2領域40bとの境界は、第4実施形態と同様に、第1領域から第2領域に向かうに従い第1領域の不純物濃度から第2領域の不純物濃度となるように、不純物濃度の濃度勾配が設けられた第3領域が形成されてもよい。その他の構造は第1実施形態と同様である。
以上、第5実施形態に係る半導体発光素子1及び製造方法によれば、第1実施形態、第2実施形態及び第4実施形態に係る半導体発光素子1及び製造方法と同様の効果を奏する。
なお、上述した実施形態は、本発明に係る半導体発光素子の一例を示すものである。本発明に係る半導体発光素子は、実施形態に係る半導体発光素子に限られるものではなく、実施形態に係る半導体発光素子を変形し、又は他のものに適用したものであってもよい。
例えば、上述した実施形態では、活性層21の材料としてAlInGaAsを用いる場合を例に説明したが、他の材料であってもよい。また、ナローストライプ型のシングルモード半導体レーザであってもよい。また、半導体発光素子を構成する層間(基板11と層との間も含む)にバッファ層等を介在させてもよい。
また、上述した実施形態では、p型の不純物としてZnを用いる例を説明したが、Mg又はC等の一般的なp型不純物であってもよい。また、p型の不純物としてZnを他のp型不純物と複合化させて含有したものであってもよい。
また、上述した実施形態では、半導体発光素子のチップ単体を抜き出して概説したが、実際の製造工程のように、ウエハ状態で実施し、へき開で共振器を作製(棒状態)とし、その後、端面にコーティングした後、切断してチップ状態にしてもよい。
さらに、上述した実施形態では、n型の基板11を用いた半導体発光素子1について説明したが、p型の基板を用いて、実施形態のn型とp型を入れ替えて構成される半導体発光素子に適用した場合であっても、素子抵抗の低減を図ることができる。
1…半導体発光素子、11…基板、21…活性層、24…下部クラッド層(第1クラッド層)、25…上部クラッド層(第2クラッド層)、26…第1コンタクト層、27…第2コンタクト層、28…絶縁層、29…高Zn不純物濃度領域、40…コンタクト層。

Claims (11)

  1. 基板と、
    前記基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、
    前記活性層よりも前記基板側に配置され、第1導電型を有する第1クラッド層と、
    前記第1クラッド層との間に前記活性層が介在して配置され、第2導電型を有する第2クラッド層と、
    前記第2クラッド層上に形成され、第2導電型の不純物がドーピングされたコンタクト層と、
    前記コンタクト層上に形成される絶縁層と、
    を備え、
    前記活性層には、空孔の拡散によって混晶化された窓領域が出射端面近傍に形成されており、
    前記窓領域に対応する前記コンタクト層の第1領域の不純物濃度が、窓領域に対応しない前記コンタクト層の第2領域の不純物濃度よりも小さい半導体発光素子。
  2. 前記コンタクト層は、不純物濃度の異なる2つの層からなる請求項1に記載の半導体発光素子。
  3. 前記コンタクト層には、前記第1領域と前記第2領域との間に、前記第1領域から前記第2領域に向かうに従い前記第1領域の不純物濃度から前記第2領域の不純物濃度となるように、不純物濃度の濃度勾配が設けられた第3領域が形成される請求項1又は2に記載の半導体発光素子。
  4. 前記第1導電型はn型であり、
    前記第2導電型はp型である請求項1〜3の何れか一項に記載の半導体発光素子。
  5. 前記不純物は、Znを含有する請求項4に記載の半導体発光素子。
  6. 電流が供給されることによって発光する活性層の出射端面近傍に窓領域が形成された半導体発光素子の製造方法であって、
    基板上に、前記基板側から第1導電型を有する第1クラッド層、前記活性層及び第2導電型を有する第2クラッド層を含む複数の半導体層を順次形成する半導体層形成工程と、
    前記第2クラッド層上に、第2導電型の不純物がドーピングされたコンタクト層を形成するコンタクト層形成工程と、
    前記コンタクト層上に、絶縁層を形成する絶縁層形成工程と、
    前記窓領域を形成する熱処理工程と、
    を備え、
    前記コンタクト層形成工程では、
    前記窓領域に対応する第1領域、及び前記窓領域に対応しない第2領域を有するコンタクト層を形成するとともに、前記第1領域の不純物濃度が前記第2領域の不純物濃度よりも小さくなるように前記コンタクト層を形成する半導体発光素子の製造方法。
  7. 前記コンタクト層形成工程は、
    不純物がドーピングされた第1コンタクト層を形成する第1コンタクト層形成工程と、
    前記第1コンタクト層上に、前記第1コンタクト層の不純物濃度よりも高い不純物濃度を有する第2コンタクト層を形成する第2コンタクト層形成工程と、
    前記窓領域に対応する前記第2コンタクト層の領域をエッチングにより除去するエッチング工程と、
    を有する請求項6に記載の半導体発光素子の製造方法。
  8. 前記エッチング工程では、前記第2コンタクト層の膜厚が、前記窓領域に対応する領域から前記窓領域に対応しない領域に向けて傾斜的に厚くなるようにエッチングされる請求項7に記載の半導体発光素子の製造方法。
  9. 前記コンタクト層形成工程は、
    不純物がドーピングされた第1コンタクト層を形成する第1コンタクト層形成工程と、
    前記第1コンタクト層の前記窓領域と対応しない領域をエッチングにより除去するエッチング工程と、
    前記領域に前記第1コンタクト層よりも高い不純物濃度を有する第2コンタクト層を形成する第2コンタクト層形成工程と、
    を有する請求項6に記載の半導体発光素子の製造方法。
  10. 前記第1導電型はn型であり、
    前記第2導電型はp型である請求項6〜9の何れか一項に記載の半導体発光素子の製造方法。
  11. 前記不純物は、Znを含有する請求項10に記載の半導体発光素子の製造方法。
JP2012138921A 2012-06-20 2012-06-20 半導体発光素子の製造方法 Active JP5940908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012138921A JP5940908B2 (ja) 2012-06-20 2012-06-20 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138921A JP5940908B2 (ja) 2012-06-20 2012-06-20 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014003229A true JP2014003229A (ja) 2014-01-09
JP5940908B2 JP5940908B2 (ja) 2016-06-29

Family

ID=50036111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138921A Active JP5940908B2 (ja) 2012-06-20 2012-06-20 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5940908B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105015A1 (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 半導体レーザの製造方法
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
WO2021199297A1 (ja) * 2020-03-31 2021-10-07 日本電信電話株式会社 光導波路、光導波路の作製方法および光半導体素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251010A (ja) * 2000-03-06 2001-09-14 Nec Corp 半導体レーザおよびその製造方法
JP2004146527A (ja) * 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2005223287A (ja) * 2004-02-09 2005-08-18 Sharp Corp 半導体レーザ素子の製造方法
JP2006295040A (ja) * 2005-04-14 2006-10-26 Nec Electronics Corp 光半導体装置、その製造方法、及び光通信装置
JP2006319120A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009111058A (ja) * 2007-10-29 2009-05-21 Victor Co Of Japan Ltd 半導体レーザ素子の製造方法
WO2009066739A1 (ja) * 2007-11-21 2009-05-28 The Furukawa Electric Co., Ltd. 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251010A (ja) * 2000-03-06 2001-09-14 Nec Corp 半導体レーザおよびその製造方法
JP2004146527A (ja) * 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2005223287A (ja) * 2004-02-09 2005-08-18 Sharp Corp 半導体レーザ素子の製造方法
JP2006295040A (ja) * 2005-04-14 2006-10-26 Nec Electronics Corp 光半導体装置、その製造方法、及び光通信装置
JP2006319120A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009111058A (ja) * 2007-10-29 2009-05-21 Victor Co Of Japan Ltd 半導体レーザ素子の製造方法
WO2009066739A1 (ja) * 2007-11-21 2009-05-28 The Furukawa Electric Co., Ltd. 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
WO2018105015A1 (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 半導体レーザの製造方法
WO2021199297A1 (ja) * 2020-03-31 2021-10-07 日本電信電話株式会社 光導波路、光導波路の作製方法および光半導体素子
JPWO2021199297A1 (ja) * 2020-03-31 2021-10-07

Also Published As

Publication number Publication date
JP5940908B2 (ja) 2016-06-29

Similar Documents

Publication Publication Date Title
US7411988B2 (en) Semiconductor laser device
JP4903643B2 (ja) 半導体発光素子
US20120273753A1 (en) Semiconductor light emitting device
JP5731084B2 (ja) 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法
JP2010267871A (ja) 半導体レーザおよびその製造方法
US8611392B2 (en) Semiconductor laser
JP5151627B2 (ja) 半導体レーザの製造方法
US20110243171A1 (en) Nitride-based semiconductor laser device
JP5940908B2 (ja) 半導体発光素子の製造方法
JP5307300B2 (ja) 光デバイス、光デバイスの製造方法、およびレーザモジュール
WO2021206012A1 (ja) 半導体レーザ装置及び半導体レーザ装置の製造方法
JP4904413B2 (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
JP6655538B2 (ja) 半導体素子
JP2006108350A (ja) 半導体発光素子
JP2012038918A (ja) 半導体発光素子
JP5644695B2 (ja) 面発光レーザ素子
JP2009105184A (ja) 窒化物系半導体レーザ素子とその製造方法
JP6200158B2 (ja) 半導体発光素子およびその製造方法
JP3801410B2 (ja) 半導体レーザ素子及びその製造方法
JPH1056200A (ja) 発光ダイオードおよびその製造方法
JP5556922B2 (ja) 半導体レーザの製造方法
JP2007013100A (ja) 半導体レーザ
JP5104054B2 (ja) 半導体光素子及びその製造方法
JP2009135148A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160519

R150 Certificate of patent or registration of utility model

Ref document number: 5940908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250