JP2013536532A - 処理ノードの動的パフォーマンス制御 - Google Patents
処理ノードの動的パフォーマンス制御 Download PDFInfo
- Publication number
- JP2013536532A JP2013536532A JP2013526155A JP2013526155A JP2013536532A JP 2013536532 A JP2013536532 A JP 2013536532A JP 2013526155 A JP2013526155 A JP 2013526155A JP 2013526155 A JP2013526155 A JP 2013526155A JP 2013536532 A JP2013536532 A JP 2013536532A
- Authority
- JP
- Japan
- Prior art keywords
- operating
- processing node
- operating point
- activity
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 253
- 230000000694 effects Effects 0.000 claims abstract description 239
- 238000000034 method Methods 0.000 claims abstract description 51
- 230000008859 change Effects 0.000 claims description 22
- 230000004044 response Effects 0.000 claims description 21
- 238000013461 design Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 230000000875 corresponding effect Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 19
- 230000007704 transition Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000699670 Mus sp. Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【選択図】図8
Description
図1は、メモリに連結された集積回路(IC)の一実施形態のブロック図である。IC2およびメモリ6、さらにディスプレイ3およびディスプレイメモリ300は、この例において、コンピュータシステム10の少なくとも一部を形成する。示される実施形態において、IC2は、いくつかの処理ノード11を有するプロセッサである。処理ノード11は、この特定の例ではプロセッサコアであり、このため、コア#1、コア#2等とも指定される。本明細書に記載される方法論は、個別の専用のICダイ上に複数のプロセッサ(シングルコアまたはマルチコアプロセッサの場合がある)を実装するマルチプロセッサコンピュータシステムのような他の配置に適用されてもよい。その上、単一の処理ノード11だけを有する実施形態も可能であり、検討される。
図2は、処理ノード11の一実施形態のブロック図である。処理ノード11は、システムメモリ200に記憶される場合がある命令を実行するように構成されている。これらの命令の多くは、これもシステムメモリ200上に記憶されるデータ上で作動する。システムメモリ200は、コンピュータシステム全体に物理的に分散されてもよく、および/または1つ以上のプロセッサ100によってアクセスされてもよい。
図3は、アプリケーションの活動に関して、電力管理ユニットの一実施形態の動作を例示するブロック図である。示される例では、グラフは、「アイドル」と低閾値の間の領域、低閾値と高閾値との間の領域、および高閾値より上の領域、の3つの領域に分割される。
図4は、電力管理ユニットの一実施形態を例示するブロック図である。示される実施形態において、電力管理ユニット20は、以下に詳細を記載する、活動モニタ202、1秒あたりに実行される命令数(CIPS)ユニット204、1サイクルあたりの命令数(IPC)ユニット206を使用して、1つ以上の処理ノードの各々の活動レベルを監視するように構成されている。これらの多様なユニットは、判定ユニット208に情報を提供してもよい。この情報は、処理ノード11の各々の動作点を設定するために、判定ユニット208によって使用されてもよい。判定ユニット208は、処理ノード11の各々のための動作点を判定するために、これらのユニットのうちの選択された1つから、または各々から提供される情報を検討してもよい。判定ユニット208はまた、処理ノード11の各々の現在の動作点を示す情報を受信するように連結される。
図8および9は、上記の電力管理ユニット20の多様な実施形態が動作されてもよい方法を例示する。方法の実施形態は、本明細書では単一の処理ノードを参照して記載される。しかしながら、上記に準じて、電力管理ユニット20は、いくつかの異なる処理ノードと同時に本明細書に記載の方法の多様な実施形態を実施してもよいことに注意されたい。
次に図10を参照すると、システム10のデータベース405表現を含むコンピュータアクセス可能記憶媒体400のブロック図が示される。一般的に、コンピュータアクセス可能記憶媒体400として、使用中にコンピュータに命令および/またはデータを提供するように、コンピュータによってアクセス可能な任意の非一時的記憶媒体が挙げられてもよい。例えば、コンピュータアクセス可能記憶媒体400には、磁気または光学媒体、例えば、ディスク(固定された、もしくは取り外し可能な)、テープ、CD−ROM、またはDVD−ROM、CD−R、CD−RW、DVD−R、DVD−RW、あるいはブルーレイ等の記憶媒体が挙げられる。記憶媒体には、RAM(例えば、シンクロナスダイナミックRAM(SDRAM)、ダブルデータレート(DDR、DDR2、DDR3等)SDRAM、低パワーDDR(LPDDR2等)SDRAM、Rambus DRAM(RDRAM)、スタティックRAM(SRAM)等)、ROM、フラッシュメモリ、ユニバーサルシリアルバス(USB)インターフェース等の周辺インターフェースを介してアクセス可能である不揮発性メモリ(例えば、フラッシュメモリ)等の揮発性または不揮発性メモリ媒体がさらに挙げられる。記憶媒体には、微小電気機械システム(MEMS)、ならびにネットワークおよび/または無線リンク等の通信媒体を介してアクセス可能な記憶媒体が挙げられる。
Claims (30)
- 処理ノードと、
複数の第1の時間間隔の各々に対して、前記処理ノードの活動レベルを監視するように構成された電力管理ユニットとを備え、
前記電力管理ユニットは、
所与の第1の時間間隔内の前記活動レベルが高活動閾値を超える場合、少なくとも1つの連続する第1の時間間隔の間、複数の動作点のうちの所定の高動作点で前記処理ノードを動作させ、
前記所与の第1の時間間隔内の前記活動レベルが低活動閾値未満である場合、前記少なくとも1つの連続する第1の時間間隔に対して、前記複数の動作点のうちの所定の低動作点で前記処理ノードを動作させ、
前記活動レベルが前記低活動閾値と前記高活動閾値との間にある場合、オペレーティングシステムソフトウェアが、前記少なくとも1つの連続する第1の時間間隔に対して、前記複数の動作点のうちの1つ以上の所定の中間動作点のうちの1つで前記処理ノードを動作させることを可能にするように、さらに構成されている、
システム。 - 前記第1の時間間隔の各々の第1の継続時間は、前記処理ノードの前記活動レベルを監視するように前記オペレーティングシステムソフトウェアによって使用される複数の第2の時間間隔であって、前記監視された活動レベルが前記高活動閾値未満であり、かつ前記低活動閾値を超える場合に、前記処理ノードの前記動作点を変更するように前記オペレーティングシステムソフトウェアによってさらに使用される複数の第2の時間間隔の各々の第2の継続時間未満である、請求項1に記載のシステム。
- 前記複数の第1の間隔の各々は、100マイクロ秒以下の継続時間を有し、前記複数の第2の時間間隔の各々は、30ミリ秒以上の継続時間を有する、請求項2に記載のシステム。
- 前記所定の高動作点は、前記複数の動作点のうちの最高の動作点であり、前記所定の低動作点は、前記複数の動作点のうちの最低の非アイドル動作点であり、前記1つ以上の中間動作点は、前記所定の高動作点よりも低く、かつ前記所定の低動作点よりも高い、請求項1に記載のシステム。
- 前記電力管理ユニットは、2つ以上の処理ノードの各々に対して、前記それぞれの活動レベルを前記高活動閾値および前記低活動閾値と比較するようにさらに構成され、前記2つ以上の処理ノードは各々、相互に独立してそれぞれの動作点で動作するように構成されている、請求項1に記載のシステム。
- 前記電力管理ユニットは、前記少なくとも1つの処理ノードの前記動作点を変更する際に、クロック信号のクロック周波数を変更するように構成されている、請求項1に記載のシステム。
- 最高動作点で動作するときの前記クロック周波数は、前記複数の動作点のうちの他の動作点のうちのいずれかで動作するときのクロック周波数を超え、最低の非アイドル動作点で動作するときの前記クロック周波数は、前記複数の動作点のうちの他の動作点のうちのいずれか1つで動作するときのクロック周波数未満であり、前記最低の非アイドル動作点での前記クロック周波数はゼロを超える、請求項5に記載のシステム。
- 前記複数の動作点の各々は動作電圧をさらに含み、
前記電力管理ユニットは、前記処理ノードの前記動作点を変更するときに、前記処理ノードに提供される前記動作電圧を変更するように構成されている、請求項5に記載のシステム。 - 前記電力管理ユニットは、
前記複数の第1の時間間隔のうちの所与の間隔内に受信されるリタイアされた命令の各指示に応答して、カウンタを増加させ、
前記複数の第1の時間間隔のうちの前記所与の間隔に対する命令リタイア数が、予測された命令リタイア数以下であると判定することに応答して、カウンタを減少させ、
前記複数の第1の時間間隔のうちの前記所与の間隔の終了時に前記カウンタによって提供されるカウンタ値を、前記高活動閾値および低活動閾値と比較するように構成されている、請求項1に記載のシステム。 - 前記電力管理ユニットは、前記カウンタを増加させる時に第1の重み係数を適用し、前記カウンタを減少させる時に第2の重み係数を適用するようにさらに構成されている、請求項8に記載のシステム。
- 前記電力管理ユニットは、前記命令リタイア数が、前記所与の第1の時間間隔内の既定値を超える場合、前記所与の第1の時間間隔内に前記カウンタをさらに増加させることを防止するように構成されているローパスフィルタを含む、請求項8に記載のシステム。
- 前記電力管理ユニットは、
所与の第1の時間間隔にわたる前記少なくとも1つの処理ノードの活動の移動平均を判定し、
前記活動の移動平均を前記高活動閾値および前記低活動閾値と比較するように構成されている、請求項1に記載のシステム。 - 前記管理ユニットは、
実行された命令、
リタイアされた命令、
発行された命令、
パイプライン失速、
メモリアクセスリクエスト、
キャッシュの失敗、
分岐の予測ミス、のうちの1つ以上の監視に基づいて、前記活動の移動平均を判定するように構成されている、請求項11に記載のシステム。 - 前記電力管理ユニットは、前記少なくとも1つの処理ノードによって実行される1サイクルあたりの命令数を判定するように構成され、前記1サイクルあたりの命令数を前記高活動閾値および前記低活動閾値と比較するようにさらに構成されている、請求項1に記載のシステム。
- 前記高活動閾値は、第1の閾値および第1のヒステリシス値に基づくものであり、前記低活動閾値は、第2の閾値および第2のヒステリシス値に基づくものである、請求項1に記載のシステム。
- 複数の第1の時間間隔の各々に対して、処理ノードの活動レベルを判定することと、
前記活動レベルが高活動閾値を超える場合、電力管理ユニットが、少なくとも1つの連続する第1の時間間隔に複数の動作点のうちの所定の高動作点で前記処理ノードを動作させることと、
前記活動レベルが低活動閾値未満である場合、前記電力管理ユニットが、前記少なくとも1つの連続する第1の時間間隔に前記複数の動作点のうちの所定の低動作点で前記処理ノードを動作させることと、
前記活動レベルが前記低活動閾値と前記高活動閾値との間である場合、オペレーティングシステムソフトウェアが、前記複数の動作点のうちの1つ以上の中間動作点のうちの1つで前記処理ノードを動作させることと、を含む、
方法。 - 前記オペレーティングシステムソフトウェアが、複数の第2の時間間隔にわたって前記活動レベルを監視することをさらに含み、前記第1の時間間隔の各々の第1の継続時間は、前記第2の時間間隔の各々の第2の継続時間未満である、請求項16に記載の方法。
- 前記所定の高動作点は、前記複数の動作点のうちの最高の動作点であり、前記所定の低動作点は、前記複数の動作点のうちの最低の非アイドル動作点であり、前記1つ以上の中間動作点の各々は、前記所定の高動作点より低く、かつ前記所定の低動作点より高い、請求項16に記載の方法。
- 前記複数の第1の時間間隔の各々に対して、2つ以上の処理ノードのそれぞれの活動レベルを高活動閾値および低活動閾値と比較することと、
それぞれの活動レベルの前記比較に基づいて、前記2つ以上の処理ノードのうちの第1のノードの動作点を設定することと、
それぞれの活動レベルの前記比較に基づいて、前記2つ以上の処理ノードのうちの第2のノードの動作点を設定することと、をさらに含み、
前記2つ以上の処理ノードのうちの前記第2のノードの前記動作点は、前記2つ以上の処理ノードのうちの前記第1のノードの前記動作点を設定することとは独立して設定される、請求項16に記載の方法。 - 前記処理ノードの前記動作点を変更することは、前記処理ノードに提供されるクロック信号の周波数を変更することを含む、請求項16に記載の方法。
- 前記処理ノードの前記動作点を変更することは、前記処理ノードに提供される動作電圧を変更することを含む、請求項20に記載の方法。
- 所与の第1の時間間隔内に受信されるリタイアされた命令の各指示に応答してカウンタを増加させることと、
前記所与の第1の時間間隔内に発生する命令リタイア数が、予測される命令リタイア数以下であると判定することに応答して、カウンタを減少させることと、
前記所与の第1の時間間隔の終了時に前記カウンタによって提供されるカウンタ値を前記高活動閾値および低活動閾値と比較することと、をさらに含む、請求項16に記載の方法。 - 少なくとも1つの第1の時間間隔にわたる前記少なくとも1つの処理ノードの活動の移動平均を判定することと、
前記活動の移動平均を前記高活動閾値および前記低活動閾値と比較することと、をさらに含む、請求項16に記載の方法。 - 実行された命令、
リタイアされた命令、
発行された命令、
パイプライン失速、
メモリアクセスリクエスト、
キャッシュの失敗、
分岐の予測ミス、のうちの1つ以上に基づいて、前記移動平均を判定することをさらに含む、請求項23に記載の方法。 - 前記少なくとも1つの処理ノードによって実行された1サイクルあたりの命令数を判定することと、前記1サイクルあたりの命令数を前記高活動閾値および前記低活動閾値と比較することとをさらに含む、請求項16に記載の方法。
- コンピュータシステム上で実行可能なプログラムによって動作されるデータ構造を記憶するコンピュータ可読媒体であって、前記プログラムは、前記データ構造によって記述される回路を含む集積回路を加工するプロセスの一部を実施するように、前記データ構造上で作動し、前記データ構造内に記述される前記回路は電力管理ユニットを含み、
前記電力管理ユニットは、
複数の第1の時間間隔の各々に対して、処理ノードの活動レベルを監視するように構成され、
所与の第1の時間間隔内の前記活動レベルが高活動閾値を超える場合、少なくとも1つの連続する第1の時間間隔の間、複数の動作点のうちの所定の高動作点で前記処理ノードを動作させ、
前記所与の第1の時間間隔内の前記活動レベルが低活動閾値未満である場合、前記少なくとも1つの連続する第1の時間間隔に対して、前記複数の動作点のうちの所定の低動作点で前記処理ノードを動作させ、
前記活動レベルが前記低活動閾値と前記高活動閾値との間にある場合、オペレーティングシステムソフトウェアが、前記少なくとも1つの連続する第1の時間間隔に対して、前記複数の動作点のうちの1つ以上の所定の中間動作点のうちの1つで前記処理ノードを動作させることを可能にするように、さらに構成されている、
コンピュータ可読媒体。 - 前記第1の時間間隔の各々の第1の継続時間は、前記処理ノードの前記活動レベルを監視するようにオペレーティングシステムソフトウェアによって使用される複数の第2の時間間隔であって、前記監視された活動レベルが前記高活動閾値未満であり、かつ前記低活動閾値を超える場合、前記処理ノードの前記動作点を変更するように前記オペレーティングシステムソフトウェアによってさらに使用される複数の第2の時間間隔の各々の第2の継続時間未満であり、
電力管理ユニットは、
実行された命令、
リタイアされた命令、
発行された命令、
パイプライン失速、
メモリアクセスリクエスト、
キャッシュの失敗、
分岐の予測ミス、のうちの1つ以上に基づいて、前記活動レベルを判定するように構成されている、請求項26に記載のコンピュータ可読媒体。 - 前記データ構造内に記述される前記電力管理ユニットは、
前記少なくとも1つの処理ノードによって受信されるクロック信号の周波数と、前記少なくとも1つの処理ノードに提供される動作電圧と、のうちの1つ以上に対する変更を生じさせることによって、前記処理ノードの前記動作点の変更を生じさせるように構成されている、請求項26に記載のコンピュータ可読媒体。 - 前記データ構造は、
HDL(高レベル設計言語)データ、
RTL(レジスタトランスファレベル)データ、
グラフィックデータシステム(GDS)IIデータ、のデータタイプのうちの1つ以上を含む、請求項25に記載のコンピュータ可読媒体。 - 処理ノードと、
電力管理ユニットとを備え、
前記電力管理ユニットは、複数の第1の時間間隔の各々に対して、
活動レベルが所与の第1の時間間隔に高活動閾値を超える場合、少なくとも1つの連続する第1の時間間隔の間、複数の動作点のうちのより高い動作点で前記処理ノードを動作させ、
前記活動レベルが前記所与の第1の時間間隔に低活動閾値未満である場合、前記少なくとも1つの連続する第1の時間間隔の間、前記複数の動作点のうちのより低い動作点で前記少なくとも1つの処理ノードを動作させるように構成されており、
前記第1の時間間隔の各々の第1の継続時間は、前記処理ノードの前記活動レベルを監視するためにオペレーティングシステムソフトウェアによって使用される複数の第2の時間間隔であって、前記監視された活動レベルに基づいて前記処理ノードの前記動作点を変更するために前記オペレーティングシステムソフトウェアによってさらに使用される複数の第2の時間間隔の各々の第2の継続時間未満である、
システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/868,996 | 2010-08-26 | ||
US12/868,996 US8484498B2 (en) | 2010-08-26 | 2010-08-26 | Method and apparatus for demand-based control of processing node performance |
PCT/US2011/049171 WO2012027584A1 (en) | 2010-08-26 | 2011-08-25 | Dynamic performance control of processing nodes |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013536532A true JP2013536532A (ja) | 2013-09-19 |
JP2013536532A5 JP2013536532A5 (ja) | 2014-10-09 |
JP5688462B2 JP5688462B2 (ja) | 2015-03-25 |
Family
ID=44583471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013526155A Active JP5688462B2 (ja) | 2010-08-26 | 2011-08-25 | 処理ノードの動的パフォーマンス制御 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8484498B2 (ja) |
EP (1) | EP2609481B1 (ja) |
JP (1) | JP5688462B2 (ja) |
KR (1) | KR101518440B1 (ja) |
CN (1) | CN103119536B (ja) |
WO (1) | WO2012027584A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018503184A (ja) * | 2014-12-23 | 2018-02-01 | インテル コーポレイション | 動的時間的電力ステアリングのためのシステム及び方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9411390B2 (en) | 2008-02-11 | 2016-08-09 | Nvidia Corporation | Integrated circuit device having power domains and partitions based on use case power optimization |
US8484498B2 (en) * | 2010-08-26 | 2013-07-09 | Advanced Micro Devices | Method and apparatus for demand-based control of processing node performance |
US8572421B2 (en) * | 2011-04-05 | 2013-10-29 | Apple Inc. | Adjusting device performance based on processing profiles |
US8799698B2 (en) * | 2011-05-31 | 2014-08-05 | Ericsson Modems Sa | Control of digital voltage and frequency scaling operating points |
TW201314433A (zh) * | 2011-09-28 | 2013-04-01 | Inventec Corp | 伺服器系統及其電源管理方法 |
US9196013B2 (en) * | 2011-10-31 | 2015-11-24 | Apple Inc. | GPU workload prediction and management |
US8856566B1 (en) | 2011-12-15 | 2014-10-07 | Apple Inc. | Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened |
US9773344B2 (en) * | 2012-01-11 | 2017-09-26 | Nvidia Corporation | Graphics processor clock scaling based on idle time |
US8954764B2 (en) * | 2012-03-05 | 2015-02-10 | Csr Technology Inc. | Method and apparatus for dynamic power management |
US9390461B1 (en) | 2012-05-08 | 2016-07-12 | Apple Inc. | Graphics hardware mode controls |
TWI597599B (zh) * | 2012-06-05 | 2017-09-01 | 威盛電子股份有限公司 | 圖形處理單元與其管理方法 |
US9250665B2 (en) | 2012-06-07 | 2016-02-02 | Apple Inc. | GPU with dynamic performance adjustment |
US9471395B2 (en) | 2012-08-23 | 2016-10-18 | Nvidia Corporation | Processor cluster migration techniques |
US8947137B2 (en) | 2012-09-05 | 2015-02-03 | Nvidia Corporation | Core voltage reset systems and methods with wide noise margin |
US20140157026A1 (en) * | 2012-12-05 | 2014-06-05 | Advanced Micro Devices, Inc. | Methods and apparatus for dynamically adjusting a power level of an electronic device |
DE102012222428A1 (de) * | 2012-12-06 | 2014-06-12 | Robert Bosch Gmbh | Systemtaktanpassung |
US9939883B2 (en) | 2012-12-27 | 2018-04-10 | Nvidia Corporation | Supply-voltage control for device power management |
US9811874B2 (en) | 2012-12-31 | 2017-11-07 | Nvidia Corporation | Frame times by dynamically adjusting frame buffer resolution |
US9766678B2 (en) | 2013-02-04 | 2017-09-19 | Intel Corporation | Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates |
US9304573B2 (en) * | 2013-06-21 | 2016-04-05 | Apple Inc. | Dynamic voltage and frequency management based on active processors |
US9195291B2 (en) | 2013-06-21 | 2015-11-24 | Apple Inc. | Digital power estimator to control processor power consumption |
US9602083B2 (en) | 2013-07-03 | 2017-03-21 | Nvidia Corporation | Clock generation circuit that tracks critical path across process, voltage and temperature variation |
US9766649B2 (en) | 2013-07-22 | 2017-09-19 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US9594560B2 (en) * | 2013-09-27 | 2017-03-14 | Intel Corporation | Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain |
US10466763B2 (en) | 2013-12-02 | 2019-11-05 | Nvidia Corporation | Dynamic voltage-frequency scaling to limit power transients |
DE102013225882A1 (de) * | 2013-12-13 | 2015-06-18 | Robert Bosch Gmbh | Master-Slave-Kommunikationssystem mit Standbybetrieb |
US9696999B2 (en) | 2013-12-17 | 2017-07-04 | Intel Corporation | Local closed loop efficiency control using IP metrics |
US20150212569A1 (en) * | 2014-01-30 | 2015-07-30 | Nvidia Corporation | User space based performance state switching of a processor of a data processing device |
JP6221792B2 (ja) * | 2014-02-05 | 2017-11-01 | 富士通株式会社 | 情報処理装置、情報処理システム、および情報処理システムの制御方法 |
US9606605B2 (en) | 2014-03-07 | 2017-03-28 | Apple Inc. | Dynamic voltage margin recovery |
US9477289B2 (en) | 2014-03-25 | 2016-10-25 | Advanced Micro Devices, Inc. | Dynamic power allocation based on PHY power estimation |
US9829957B2 (en) * | 2014-03-26 | 2017-11-28 | Intel Corporation | Performance scalability prediction |
US10409350B2 (en) | 2014-04-04 | 2019-09-10 | Empire Technology Development Llc | Instruction optimization using voltage-based functional performance variation |
US9501299B2 (en) * | 2014-06-16 | 2016-11-22 | Intel Corporation | Minimizing performance loss on workloads that exhibit frequent core wake-up activity |
US20160116954A1 (en) * | 2014-10-28 | 2016-04-28 | Linkedln Corporation | Dynamic adjustment of cpu operating frequency |
US9696787B2 (en) * | 2014-12-10 | 2017-07-04 | Qualcomm Innovation Center, Inc. | Dynamic control of processors to reduce thermal and power costs |
US11399344B2 (en) * | 2015-01-26 | 2022-07-26 | Apple Inc. | System and method for SoC idle power state control based on I/O operation characterization |
US10739835B2 (en) * | 2015-07-23 | 2020-08-11 | Hewlett-Packard Development Company, L.P. | Power management for electronic devices |
US20170045925A1 (en) * | 2015-07-24 | 2017-02-16 | Power It Perfect, Inc. | Systems and methods of controlling a power supply signal delivered to an electronic device |
US10423209B2 (en) | 2017-02-13 | 2019-09-24 | Apple Inc. | Systems and methods for coherent power management |
CN107622232B (zh) * | 2017-09-08 | 2020-01-14 | Oppo广东移动通信有限公司 | 解锁控制方法及相关产品 |
US11054887B2 (en) * | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
CN109086130B (zh) * | 2018-06-06 | 2022-06-10 | 北京嘉楠捷思信息技术有限公司 | 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质 |
US11106261B2 (en) | 2018-11-02 | 2021-08-31 | Nvidia Corporation | Optimal operating point estimator for hardware operating under a shared power/thermal constraint |
US11157329B2 (en) * | 2019-07-26 | 2021-10-26 | Intel Corporation | Technology for managing per-core performance states |
US10948957B1 (en) | 2019-09-26 | 2021-03-16 | Apple Inc. | Adaptive on-chip digital power estimator |
US11513842B2 (en) * | 2019-10-03 | 2022-11-29 | International Business Machines Corporation | Performance biased resource scheduling based on runtime performance |
KR20220079196A (ko) * | 2020-12-04 | 2022-06-13 | 삼성전자주식회사 | Dvfs 동작을 수행하는 집적 회로 및 이의 동작 방법 |
US11960338B2 (en) * | 2021-02-23 | 2024-04-16 | Microsoft Technology Licensing, Llc | Activity smoothener circuit controlling rates of change of localized processing activity in an integrated circuit (IC), and related methods |
US20230214000A1 (en) * | 2022-01-06 | 2023-07-06 | Nvidia Corporation | Techniques for controlling computing performance for power-constrained multi-processor computing systems |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969017A (ja) * | 1995-02-15 | 1997-03-11 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムの電力管理方法及び装置 |
JP2002366252A (ja) * | 2001-06-11 | 2002-12-20 | Kenwood Corp | 動作周波数制御システム、携帯情報処理端末、動作周波数制御方法及びプログラム |
JP2008511912A (ja) * | 2004-09-03 | 2008-04-17 | インテル コーポレイション | マルチコアプロセッサにおけるアイドル状態移行の調整 |
US20090150695A1 (en) * | 2007-12-10 | 2009-06-11 | Justin Song | Predicting future power level states for processor cores |
JP2010081752A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 電源制御システム、および電源制御方法 |
JP2011515776A (ja) * | 2008-03-28 | 2011-05-19 | マイクロソフト コーポレーション | 電力認識スレッドスケジューリングおよびプロセッサーの動的使用 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7596709B2 (en) * | 2000-12-30 | 2009-09-29 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
US7254721B1 (en) | 2001-05-01 | 2007-08-07 | Advanced Micro Devices, Inc. | System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit |
US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
US20050050310A1 (en) * | 2003-07-15 | 2005-03-03 | Bailey Daniel W. | Method, system, and apparatus for improving multi-core processor performance |
US7979699B2 (en) | 2004-05-19 | 2011-07-12 | Intel Corporation | Processing capacity on demand |
KR101108397B1 (ko) * | 2005-06-10 | 2012-01-30 | 엘지전자 주식회사 | 멀티-코어 프로세서의 전원 제어 장치 및 방법 |
US7516342B2 (en) | 2005-12-30 | 2009-04-07 | Intel Corporation | Method, apparatus and system to dynamically choose an optimum power state |
US7861068B2 (en) | 2006-03-07 | 2010-12-28 | Intel Corporation | Method and apparatus for using dynamic workload characteristics to control CPU frequency and voltage scaling |
JP4887251B2 (ja) | 2007-09-13 | 2012-02-29 | 浜松ホトニクス株式会社 | 分光モジュール |
US7966506B2 (en) | 2007-12-12 | 2011-06-21 | Intel Corporation | Saving power in a computer system |
US8001394B2 (en) * | 2008-01-31 | 2011-08-16 | International Business Machines Corporation | Method and system of multi-core microprocessor power management and control via per-chiplet, programmable power modes |
US20090235108A1 (en) | 2008-03-11 | 2009-09-17 | Gold Spencer M | Automatic processor overclocking |
US20090271646A1 (en) * | 2008-04-24 | 2009-10-29 | Vanish Talwar | Power Management Using Clustering In A Multicore System |
US20100153763A1 (en) * | 2008-12-11 | 2010-06-17 | Kapil Sood | Method and apparatus to modulate multi-core usage for energy efficient platform operations |
US8458498B2 (en) * | 2008-12-23 | 2013-06-04 | Intel Corporation | Method and apparatus of power management of processor |
US8347119B2 (en) * | 2009-06-26 | 2013-01-01 | Intel Corporation | System and method for processor utilization adjustment to improve deep C-state use |
GB2473195B (en) * | 2009-09-02 | 2012-01-11 | 1E Ltd | Controlling the power state of a computer |
US8484498B2 (en) * | 2010-08-26 | 2013-07-09 | Advanced Micro Devices | Method and apparatus for demand-based control of processing node performance |
US8495395B2 (en) * | 2010-09-14 | 2013-07-23 | Advanced Micro Devices | Mechanism for controlling power consumption in a processing node |
-
2010
- 2010-08-26 US US12/868,996 patent/US8484498B2/en active Active
-
2011
- 2011-08-25 CN CN201180044835.1A patent/CN103119536B/zh active Active
- 2011-08-25 WO PCT/US2011/049171 patent/WO2012027584A1/en active Application Filing
- 2011-08-25 KR KR1020137007018A patent/KR101518440B1/ko active IP Right Grant
- 2011-08-25 JP JP2013526155A patent/JP5688462B2/ja active Active
- 2011-08-25 EP EP11752712.7A patent/EP2609481B1/en active Active
-
2013
- 2013-06-17 US US13/919,306 patent/US8959372B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969017A (ja) * | 1995-02-15 | 1997-03-11 | Internatl Business Mach Corp <Ibm> | コンピュータ・システムの電力管理方法及び装置 |
JP2002366252A (ja) * | 2001-06-11 | 2002-12-20 | Kenwood Corp | 動作周波数制御システム、携帯情報処理端末、動作周波数制御方法及びプログラム |
JP2008511912A (ja) * | 2004-09-03 | 2008-04-17 | インテル コーポレイション | マルチコアプロセッサにおけるアイドル状態移行の調整 |
US20090150695A1 (en) * | 2007-12-10 | 2009-06-11 | Justin Song | Predicting future power level states for processor cores |
JP2011515776A (ja) * | 2008-03-28 | 2011-05-19 | マイクロソフト コーポレーション | 電力認識スレッドスケジューリングおよびプロセッサーの動的使用 |
JP2010081752A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 電源制御システム、および電源制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018503184A (ja) * | 2014-12-23 | 2018-02-01 | インテル コーポレイション | 動的時間的電力ステアリングのためのシステム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130283078A1 (en) | 2013-10-24 |
JP5688462B2 (ja) | 2015-03-25 |
CN103119536A (zh) | 2013-05-22 |
CN103119536B (zh) | 2017-02-15 |
US20120054519A1 (en) | 2012-03-01 |
KR20130137613A (ko) | 2013-12-17 |
EP2609481A1 (en) | 2013-07-03 |
US8959372B2 (en) | 2015-02-17 |
EP2609481B1 (en) | 2018-09-19 |
US8484498B2 (en) | 2013-07-09 |
KR101518440B1 (ko) | 2015-05-11 |
WO2012027584A1 (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5688462B2 (ja) | 処理ノードの動的パフォーマンス制御 | |
JP5735638B2 (ja) | キャッシュ制御のための方法および装置 | |
US10551896B2 (en) | Method and apparatus for dynamic clock and voltage scaling in a computer processor based on program phase | |
US20120297232A1 (en) | Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value | |
US8190863B2 (en) | Apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction | |
US8438416B2 (en) | Function based dynamic power control | |
JP5460565B2 (ja) | 非効率なコアホッピングを回避し、ハードウェア(補助)による低電力状態選択を提供するメカニズム | |
US8954977B2 (en) | Software-based thread remapping for power savings | |
US20130151869A1 (en) | Method for soc performance and power optimization | |
TW201337771A (zh) | 用於包括執行緒合併之能源效率及能源節約的方法、裝置及系統 | |
US20130262780A1 (en) | Apparatus and Method for Fast Cache Shutdown | |
US9753531B2 (en) | Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state | |
US20140281612A1 (en) | Measurement of performance scalability in a microprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140825 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140825 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5688462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |