JP2013533613A - 電子切替デバイスの生産 - Google Patents

Abstract

１つ以上の電子切替デバイスを生産する技術が開示される。各切替デバイスは、２つの電極間の半導体チャネルと、切替電極から半導体チャネルを隔離する誘電性素子とを備える。方法は、回転する第１ローラから基板上に材料を移送することによって１つ以上の切替デバイスの半導体チャネルまたは誘電性素子を少なくとも部分的に形成するために材料の層を基板に蒸着させることを含む。

Description

本発明は、電子切替デバイスの有機電子機能層の蒸着に関する。一実施形態において、本発明は、有機電界効果トランジスタ製品の生産における、半導体チャネルおよび／またはゲート誘電層の形成に関する。

有機電子デバイスの多くが、有機電界効果トランジスタのアレイを備える。例えば、画素で構成される表示デバイスは、一般的には、各画素の状態を独立制御するために、有機薄膜電界効果トランジスタ（ＴＦＴ）のアクティブ・マトリックス・アレイを備える。各ＴＦＴは、一対のソース電極とドレイン電極との間に有機半導体チャネルと、有機ゲート誘電性素子を介して半導体チャネルの導電性を制御するためのゲート電極とを備える。

上記の種類の大面積表示デバイスの生産は、典型的には、ＴＦＴの全アレイの半導体チャネルを形成するための有機半導体材料の連続層を形成すること、および／またはＴＦＴの全アレイのゲート誘電性素子を形成するための有機誘電性材料の連続層を形成することを包含する。このような連続有機層の形成は、従来、スピンコーティング、スリットコーティング、スプレーコーティング、ディップコーティング、またはスクリーン印刷によって行われる。

電子切替デバイスのこれらの電子機能素子を形成するために必要な性質を有する、有機半導体材料および／または有機誘電性材料の連続層が、一貫して信頼可能に形成されることが出来る新たな技術を提供することが、本発明の目的である。

本発明は、１つ以上の電子切替デバイスを生産する方法を提供し、各切替デバイスは、２つの電極の間の半導体チャネルと、切替電極から半導体チャネルを隔離する誘電性素子とを備え、その方法は、回転する第１ローラから基板上に材料を移送することによって、１つ以上の切替デバイスの半導体チャネルまたは誘電性素子を少なくとも部分的に形成するための材料の層を基板に蒸着させることを含む。

一実施形態において、基板に蒸着された層は、厚みの不均一性が約７％未満である。

一実施形態において、方法はさらに、第１ローラの単一の回転でパターン層を形成するために基板の選択された領域に材料を選択的に蒸着させることを含む。

一実施形態において、パターン層の組み合わされた範囲にわたる、パターン層の厚みの不均一性は、約７％未満である。

一実施形態において、基板は、基板の各選択された領域で、複数の導電性パターン層を画定し、材料のパターン層は、導電性パターン層のそれぞれにわたって、材料の層をそれぞれ提供する。

一実施形態において、導電性パターン層のそれぞれは、トランジスタの各アレイに対するソース−ドレイン電極の対の各アレイ、またはトランジスタの各アレイに対する各ゲート線の各アレイを画定する。

一実施形態において、方法はさらに、第２ローラに材料を塗布し、第１ローラと第２ローラとを回転させる間に、第２のローラから第１ローラに材料を移送することと、第１ローラから基板上に移送された材料の後縁が、実質的に、基材上に蒸着された層の残りの部分の平均厚よりも厚くならないように、第２ローラの接線速度を制御することとを含む。

一実施形態において、方法はさらに、第１ローラよりも速い接線速度で第２ローラを回転させる間に、第２ローラから第１ローラに材料を移送することをさらに含む。

一実施形態において、第２ローラの接線速度は、第１ローラの接線速度よりも約２％〜約５％速い。

一実施形態において、第１ローラの表面は、材料を受け取り、保持するための複数の平行溝を画定し、方法は、さらに、平行溝に対して垂直な方向で第１のローラにわたって１つ以上の洗浄溶剤を送ることによって第１ローラを洗浄（クリーニング）することを含む。

本発明の実施形態は、添付の図面を参照して、単に例示として以下で詳細に記載される。

半導体材料の連続層がＴＦＴのアレイの半導体チャネルを形成し、誘電性材料の連続層がＴＦＴのアレイのゲート誘電性素子を形成する２種類のＴＦＴアーキテクチャを示す図である。 本発明の実施形態に従った方法で使用するための装置を示す図である。 図２で示された装置で使用されるマットをさらに詳細に示す図である。 本発明の実施形態に従った方法によって解決される課題を示す図である。 本発明の実施形態の局面を示す図である。 本発明の実施形態で使用される、本発明に従った基板を示す図である。 本発明の実施形態に従って、材料のパターン層を蒸着させるためのマットを示す図である。

図１（ａ）〜図１（ｄ）は、トップゲート構造とボトムゲート構造との２つのＴＦＴアーキテクチャの例を示す。両アーキテクチャにおいて、ＴＦＴは、半導体チャネル７によって接続された、ソース電極２およびドレイン電極３と、ゲート誘電性素子８を介して半導体チャネルから隔離されたゲート電極１とを備える。半導体チャネル７の導電性は、ゲート電極１に印加されるバイアスを調節することによって制御することが出来る。例えば、半導体チャネルは、本質的に、２つのレベル間でゲート電極に印加されるバイアスを切替えることによって、オン（導電）状態とオフ（非導電）状態との間で切替られることが出来る。アーキテクチャのそれぞれにおいて、示されたＴＦＴ（および同じアレイにおける他のＴＦＴ（図示せず））の半導体チャネル７と誘電性素子とは、半導体材料の連続層５と誘電性材料の連続層４とのそれぞれによって形成される。

本発明のこの実施形態において、半導体材料の層５と誘電性材料の層４とはそれぞれ、有機ポリマー材料で形成され、図２および図３に示された種類の装置を使用して蒸着される。

誘電性材料および／または半導体材料の連続層が上に形成される基板１２が、図２において矢印で示される方向の直線移動のために設置されるステージ１０上に設置される。図６を参照すると、基板１２は、剛性ガラス担体上で支持されるデバイス基板材料の連続シート６０を備える。デバイス基板材料６０は、複数のデバイス基板を同じ数の表示デバイス製品に提供する。複数のデバイス基板が、生産プロセスの後の段階で、デバイス基板材料の連続シートから切断される。

デバイス基板材料シート６０の、デバイス基板を後に形成する領域は、図６では参照番号６２で指定される。図６は、デバイス基板材料シートが、２つのデバイス基板を提供する単純な例を示すが、もっと多くの数も可能であり、もっと多くの数であることが、効率的な生産プロセスを達成する点で利益がある。デバイス基板材料６０の連続シートは既に、少なくとも下記のステップ、平坦化層（図示せず）の形成、およびＴＦＴの各アレイの下側導電層を画定するパターン金属層（図示せず）の、デバイス基板領域６２での形成が行われた。下側導電層は、（図１（ａ）に示された種類のトップゲートＴＦＴのアレイの場合）ソース−ドレイン電極の対と相互接続／信号線とを画定する層であり得るか、または（図１（ｂ）に示された種類のボトムゲートＴＦＴのアレイの場合）ゲート線のアレイを画定する層であり得る。

この実施形態において、ＴＦＴのアレイは、表示デバイスのバックプレーンを形成するために各デバイス基板領域６２上に形成され、表示媒体を含む事前に準備されたフロントプレーンのそれぞれが、完成した各バックプレーンに積層される。デバイス基板材料に関する上記の切断は、バックプレーンにフロントプレーンを積層した後で生じる。

円筒ローラ１４は、基板１２上に蒸着される液体２２を微細くぼみで受け取り、保持するように構成されたマット１６を円筒ローラの表面に提供される。図７を参照すると、微細くぼみは、上記のデバイス基板領域６２に対応するマットの領域で提供されるだけであるので、マットのこれらの選択された部分だけが、基板１２に蒸着される液体２２を保持し、一組の層が、デバイス基板領域６２間の、基板１２の範囲に液体２２を実質的に蒸着させることなくデバイス基板領域６２上で形成される。このように蒸着される層の組が、以下ではパターン層と呼ばれ、このパターン層は、マスクを使用することなく達成される。

液体２２は、溶剤内の半導体材料または誘電性材料の溶液を備える。微細くぼみ３２は、例えば、平行な微細溝３２のアレイ、または微細孔のアレイの形態を取り得る。微細くぼみが基板上への蒸着のために液体２２を入れられ、ステージが図２の矢印で示された方向に動かされると、マット１６が基板１２の表面にわたる圧力の下で転がされるように、円筒形ローラ１４が固定軸回りを回転させられる。この動作により、基板１２のデバイス基板領域６２上に液体の連続層を形成するために、微細くぼみに保持された液体２２を微細くぼみから基板１２の表面に排出させる。このプロセスの間の、円筒ローラ１４の接線速度は、基板１２が設置されるステージ１０の線速度と同じである。次に、半導体材料と誘電性材料とのうちの他方の第２層の蒸着の準備の際に、ステージ１０は、少しだけ下げられ、開始位置の反対方向に戻される。

この種の技術によって、トランジスタの半導体層とゲート誘電性層とを形成するために充分な印刷品質レベルを達成する際の問題のうちの１つが、マット上に形成される半導体材料またはゲート誘電性材料の乾燥粒子を回避することである。本発明者等は、（ｉ）約１００℃以上の沸点および２０℃で１７ｍｍＨｇよりも大きい蒸気圧を有する溶剤、または（ｉｉ）１９５℃よりも高い沸点（および任意の値の蒸気圧）を有する溶剤の使用が、そのような乾燥粒子のマット上での形成を効果的に回避することが出来ることが分かった。

これらの性質を有する適切な溶剤の例は、
シクロヘキシルベンゼン（ＣＡＳ番号８２７−５２−１）としても公知のフェニルシクロヘキサン、
１，３−ジイソプロペニルベンゼン（ＣＡＳ番号３７４８−１３−８）、
テトラリン（ＣＡＳ番号１１９−６４−２）、
ブチルフェニルエーテル（ＣＡＳ番号１１２６−７９−０）、
Ｎ−メチル−２−ピロリドン（ＣＡＳ番号８７２−５０−４）、
２−（２−ブトキシエトキシ）エチルアセテート（ＣＡＳ番号１２４−１７−４）、
エチレングリコールブチルエーテル（ＣＡＳ番号１１１−７６−２）、
ジエチレングリコールモノエチルエーテルアセテート（ＣＡＳ番号１１２−１５−２）、
２−（２−メトキシエトキシ）エチルアセテート（ＣＡＳ番号６２９−３８−９）、
ヘキサノール（ＣＡＳ番号１１１−２７−３）、
オクタノール、
ＦＣ−７０、
トリエチレングリコールジメチルエーテル（ＣＡＳ番号１１２−４９−２）、
２−エチル−１−ヘキサノール（ＣＡＳ番号１０４−７６−７）
を含む。

ＣＡＳ番号は、化学情報検索サービス機関の登録番号である。

基板１２上に形成されたパターン層の厚みの不均一性は、液体２２の溶剤による膨張にマット１６が抵抗する程度次第であることが分かった。膨張量が、２４時間溶剤にマットを浸漬した後に得られる重量％によって定義される場合、膨張量がわずか３０％である溶剤を使用することによって、７％未満、さらに詳細には５％未満の厚みの不均一性を達成することが可能であることが分かった。蒸着されたパターン層の厚みの不均一性は、蒸着されたパターン層の平均厚の百分率として表される、乾燥後の、蒸着されたパターン層の厚さの変化した大きさ（例えば、乾燥したパターン層の平均厚と、乾燥したパターン層の最小厚または最大厚との間の差）として定義される。

乾燥後の、蒸着された材料の、平均厚と最小厚または最大厚とは、それぞれのデバイス基板領域６２において均一に間隔を置いた地点において、デバイス基板領域６２のそれぞれに対して等しい数の厚みの測定値を備えている。

この良好なレベルの均一性は、本実施形態において、半導体または誘電性材料を蒸着させるために使用される溶剤、すなわち、上記の膨張テストに合格した溶剤と適合性がある材料で作られたマットを使用して達成される。

本実施形態における有機半導体または誘電性材料のための溶剤の例は、ジエチレングリコールモノエチルエーテルアセテート、１−メチル−２−ピロリジノン、アルコール系溶剤、芳香族炭化水素、およびフッ化物系溶媒（例えば、フルオロカーボン溶剤）を含む。

図２に示された装置に戻ると、液体２２は、第２円筒ローラ１８を使用してマット上に装填される。液体２２の層が、第２円筒ローラ１８の表面上に形成され、液体２２は、マット１６に対して第２円筒ローラ１８を押して円筒ローラ１６と円筒ローラ１８との両方を回転させることによってマット１６に第２円筒ローラから移送される。この移送プロセスの間の、２つの円筒ローラ１６および１８の相対接線速度の比較的に小さな差が、基板に蒸着される層の厚みの均一性にかなりの影響を有し得ることが分かった。特に、同じ接線速度で２つのローラ１６および１８を回転させることにより、基板１２上の、結果として生じるパターン層の後縁、すなわち、ローラ１４が基板１２の上を動くと基板１２に最後に蒸着されるパターン層の一部においてリップ効果またはエッジ効果と呼ぶことが出来るものを生成し得ることが分かった。このリップ効果またはエッジ効果が図４に示される。パターン層４２の後縁部分４４の厚みは、パターン層４２の残りの部分の平均厚よりも大きい。上記のように、パターン層の後縁部分は、マット１６が基板１２の上で転がされると基板１２に円筒ローラ１４から最後に移送される、パターン層４２の部分である。

本発明の実施形態において、基板１２上に円筒ローラ１４から蒸着された材料のパターン層の後縁部分の過剰な厚みは、第２円筒ローラ１８の接線速度が、マット１６に第２円筒ローラ１８から液体を移送するプロセスの間に、円筒ローラ１４の接線速度よりも約２％〜５％、さらに詳細には、約２．５％〜５％速くなるように２つの円筒ローラ１４および１８を回転させることによって実質的に排除することが出来ることが分かった。本実施形態において、第１円筒ローラ１４は、約２０ｍ／ｓの接戦速度で操作され、第２円等ローラ１８は、２０．５ｍ／ｓの接線速度で操作される。

再び図２を参照すると、第３円筒ローラ２０は、第２円筒ローラ１８上の液体２２のコーティングの均一性を改善するように機能する。

上記の高いレベルの厚みの均一性を達成するために、第２の円筒ローラ１８から第１の円筒ローラ１４へ、それからステージ１０上の基板に材料を移送することを含む１回以上の予行演習を行うことによってマット１６を最初に調整することが必要であり得、その基板は、（後に捨てられるか、またはリサイクルされる）上記のものと同じ種類の基板１２であっても、ＴＦＴアレイを生成するために必要な特徴を伴わないダミー基板であってもよい。予行演習は、望ましくない粒子をマット１６から除去するために役立ち得、その粒子は、除去しなければ、蒸着された層の厚みの均一性が低下する原因となり得る。

半導体チャネル７のための半導体材料の例は、ポリ３−ヘキシルチオフェン（Ｐ３ＨＴ）などのポリチオフェンと、ポリ２，５−チエニレンビニレンと、ポリｐ−フェニレンビニレン（ＰＰＶ）と、ポリ（９，９−ジオクチルフルオレン、ポリ（９，９−ジオクチルフルオレン−ｃｏ−ベンゾチアジアゾール、ポリ（９，９−ジアルキルフルオレン−ｃｏ−ビチオフェン、ポリ（９，９−ジオクチルフルオレン−ｃｏ−ビス−Ｎ，Ｎ’−（４−ブチルフェニル）ジフェニルアミン）、ポリ（９，９−ジオクチルフルオレン−ｃｏ−ビス−Ｎ，Ｎ’−（４−ブチルフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）などのポリフルオレン材料と、ポリジアセチレンと、ペンタセンと、ペンタセン誘導体とを含む。ゲート誘電性素子８のための誘電性材料の例は、ポリスチレン（ＰＳ）と、ポリビニルフェノールと、ポリメチルメタクリレート（ＰＭＭＡ）と、Ｄｕｐｏｎｔから入手可能なＴｅｆｌｏｎ（登録商標）ＡＦフルオロポリマーと、Ａｓａｈｉ Ｇｌａｓｓ Ｃｈｅｍｉｃａｌｓから入手可能なＣｙｔｏｐ（登録商標）フルオロポリマーと、ＳＵ−８エポキシ樹脂と、ポリイソブチレンと、ポリノルボルネンと、ＰＳ−ＰＭＭＡコポリマーとを含む。

上記のように、マイクロプロセッサ３２は、図５に示されるように平行な微細溝３２のアレイの形態を取ることが出来る。マットの洗浄には、異なる溶剤を使用する２つの拭き取りステップを含み、その異なる溶剤は、主となる洗浄のための比較的に沸点が高い第１の溶剤と、マットの乾燥を補助するための比較的に沸点が低い第２の溶剤とを含む。第１の溶剤は、第２の溶剤よりも高い沸点を有する。

生産プロセスがかなりの期間停止される時、および生産プロセスを再開する時に、マットの洗浄が行われる。かなりの休止期間の後に生産プロセスを再開する時には、所望の高いレベルの均一性が再び達成されることが出来る前に、蒸着される材料をマット１６にくり返し装填したり、蒸着される材料をマット１６からくり返し排出したりすることが必要になり得る。

洗浄は、微細溝３２に対して垂直方向でマット全体に洗浄溶剤を流すことによって最も良く達成されることが分かった。マットの洗浄は、微細溝３２に対して垂直な方向で、溶剤に浸漬されたクリーンルーム布を手で通すことによって行われる。例えば、少なくとも３つの洗浄パスが、第１高沸点溶剤を用いて行われ、低沸点溶剤を用いた少なくとも３つの洗浄パスが続く。

上記の技術は、他の蒸着技術と組み合わせて使用することが出来る。例えば、上記の技術は、デバイス内で、有機ポリマー半導体層、および／または有機誘電性層を蒸着させるために使用することが出来、有機誘電性層は、気相蒸着技術によって蒸着された誘電性二重層構造のゲート誘電性層または追加ゲート誘電性層を含む。

上記で明示的に述べられたあらゆる改変に加えて、記載の実施形態の様々な他の改変が、本発明の範囲内で行われてもよいことは、当業者には明らかであるだろう。

Claims (12)

1. １つ以上の電子切替デバイスを生産する方法であって、各切替デバイスは、２つの電極間の半導体チャネルと、切替電極から前記半導体チャネルを隔離する誘電性素子とを備え、
   前記方法は、回転する第１ローラから基板上に材料を移送することによって、前記１つ以上の切替デバイスの前記半導体チャネルまたは前記誘電性素子を少なくとも部分的に形成するために前記材料の層を前記基板に蒸着させることを含む、方法。
2. 前記基板に蒸着された前記層は、約７％未満の厚みの不均一性を示す、請求項１に記載の方法。
3. 前記第１ローラの一回の回転でパターン層を形成するために、前記基板の選択された領域に前記材料を選択的に蒸着させることを含む、請求項１または２に記載の方法。
4. 前記パターン層の組み合わされた範囲にわたる前記パターン層の厚みの不均一性は、約７％未満である、請求項３に記載の方法。
5. 前記基板は、前記基板の各選択された領域において複数のパターン導電層を画定し、前記材料のパターン層は、前記パターン導電層のそれぞれにわたって前記材料の各層を提供する、請求項３または４に記載の方法。
6. 前記パターン導電層のそれぞれが、トランジスタの各アレイのためのソース−ドレイン電極対の各アレイ、またはトランジスタの各アレイのためのゲート線の各アレイを画定する、請求項５に記載の方法。
7. 第２ローラに前記材料を塗布し、前記第１のローラと前記第２のローラとを回転させる間に、前記第２ローラから前記第１ローラに前記材料を移送することと、前記基板上に前記第１ローラから移送された前記材料の後縁が、前記基板上に蒸着された前記層の残りの部分の平均厚よりも実質的に大きくない厚みを有するように前記第２ローラの接線速度を制御することとをさらに包含する、請求項１〜６のうちのいずれか１項に記載の方法。
8. 前記第１ローラよりも速い接線速度で前記第２ローラを回転させる間に、前記第１ローラに前記第２ローラから前記材料を移送することを含む、請求項７に記載の方法。
9. 前記第２ローラの前記接線速度は、前記第１ローラの前記接線速度よりも約２％〜約５％大きい、請求項８に記載の方法。
10. 前記第１ローラの表面は、前記材料を受け取り、保持するための複数の平行溝を画定し、前記方法は、前記平行溝に対して垂直な方向で、前記第１ローラの上に１つ以上の洗浄溶剤を通すことによって前記第１ローラを洗浄（クリーニング）することをさらに含む、請求項１〜９のうちのいずれか１項に記載の方法。
11. 前記第１ローラは、前記材料を受け取るための表面マットを備え、前記マットは、３０％以上の前記材料による膨張を示すことはない、請求項１〜１０のうちのいずれか１項に記載の方法。
12. 前記第１ローラは、前記材料を受け取るための表面マットを備え、前記材料は、溶剤を備え、前記マットは、３０％以上の前記溶剤による膨張を示すことはない、請求項１〜１１のうちのいずれか１項に記載の方法。

Images