JP2013530415A - 一体型プロセッサおよびメモリユニットを有するアクティブマトリクス画素 - Google Patents

Abstract

本開示は、拡張されたアクティブマトリクス画素を使用して画素においてデータ画像を記憶し処理するための方法、システム、および装置を提供する。表示デバイスのいくつかの実装形態は、基板と、基板に連結され、画像を表示するように構成された表示素子のアレイと、基板に連結され、各プロセッサユニットが、それぞれ、表示素子の対応する部分用の画像データを処理するように構成されたプロセッサユニットのアレイと、プロセッサユニットのアレイに連結され、各メモリユニットが、それぞれ、表示素子の対応する部分用のデータを記憶するように構成されたメモリユニットのアレイとを含む。いくつかの実装形態は、画素において画像データを色処理するか、画素において画像データを階層化するか、または画素において画像データを時間変調することを可能にする。また、いくつかの実装形態では、表示素子は干渉型変調器(IMOD)であってもよい。いくつかの他の実装形態は、ディスプレイと、ディスプレイと通信するように構成されたプロセッサと、プロセッサと通信するように構成されたメモリデバイスとをさらに含む。

Description

本開示は表示デバイスに関する。より詳細には、本開示は、表示画素の近くに配置された処理およびメモリユニットにおいて画像データを処理することに関する。

本開示は、2010年4月22日に出願され、「ACTIVE MATRIX PIXELS WITH INTEGRAL PROCESSOR AND MEMORY UNITS」という名称を有し、本発明の譲受人に譲渡される米国仮出願第61/327014号の優先権を主張するものである。先行出願の開示は、本開示の一部とみなされ、参照により本明細書に組み込まれている。

電気機械システムには、電気的要素および機械的要素を有するデバイス、アクチュエータ、トランスジューサ、センサ、光学構成要素(たとえば、ミラー)、および電子機器が含まれる。電気機械システムは、マイクロスケールおよびナノスケールを含むがそれらに限らない様々なスケールで製造されてもよい。たとえば、マイクロエレクトロメカニカルシステム(MEMS)デバイスは、約1ミクロン〜数100ミクロン以上の範囲のサイズを有する構造を含んでもよい。ナノエレクトロメカニカルシステム(NEMS)デバイスは、たとえば数百ナノメートルよりも小さいサイズを含む、1ミクロンよりも小さいサイズを有する構造を含んでもよい。電気機械要素は、蒸着、エッチング、リソグラフィ、ならびに/あるいは基板および/もしくは蒸着された材料層の一部をエッチングによって除去するか、または層を追加して電気デバイスおよび電気機械デバイスを形成する他のマイクロマシーニングプロセスを使用して作製されてもよい。

ある種の電気機械システムデバイスは干渉型変調器(IMOD：interferometric modulator)と呼ばれる。本明細書では、干渉型変調器または光干渉変調器という用語は、光学的干渉の原理を使用して光を選択的に吸収しかつ/または反射するデバイスを指す。いくつかの実装形態では、干渉型変調器は、一方または両方が全体的または部分的に透過性および/または反射性を有してもよく、かつ適切な電気信号が加えられたときに相対運動することができる一対の導電プレートを含んでもよい。一実装形態では、一方のプレートは、基板上に蒸着された固定層を含んでもよく、他方のプレートは、空隙によって固定層から分離された反射膜を含んでもよい。一方のプレートの他方のプレートに対する位置によって、干渉型変調器に入射する光の光学干渉が変化することがある。干渉型変調器デバイスは、広範囲の用途を有し、製品、特に表示機能を有する製品に関して、既存の製品を改良し新しい製品を作製するのに使用されることが期待されている。

本開示のシステム、方法、およびデバイスの各々は、いくつかの新規の態様を有しており、これらの態様だけが、本明細書において開示される望ましい属性を単独で生じさせるものはない。

本開示において説明する主題についての新規の一態様は、少なくとも1つの基板と、少なくとも1つの基板に連結され、画像を表示するように構成された表示素子のアレイと、少なくとも1つの基板に連結され、各プロセッサユニットが、それぞれ、表示素子の対応する部分用の画像データを処理するように構成されたプロセッサユニットのアレイと、プロセッサユニットのアレイに連結され、各メモリユニットが、それぞれ、表示素子の対応する部分用のデータを記憶するように構成されたメモリユニットのアレイとを含む表示デバイスにおいて実現されてもよい。いくつかの実装形態では、表示素子は干渉型変調器であってもよい。他の実装形態では、各処理ユニットは、それぞれ、表示素子の対応する部分に供給された画像データを処理し、表示素子のその部分によって表示される色を処理するように構成されてもよい。さらなる実装形態では、各処理ユニットは、それぞれ、表示素子の対応する部分に供給された画像データを処理し、表示素子のアレイによって表示される画像を階層化するように構成されてもよい。いくつかの実装形態では、各処理ユニットは、それぞれ、表示素子の対応する部分に供給された画像データを処理し、表示素子のアレイによって表示される画像を時間変調するように構成されてもよい。いくつかの実装形態では、各処理ユニットは、それぞれ、表示素子の対応する部分に供給された画像データを処理し、表示素子のアレイによって表示される画像にダブルバッファリングを施すように構成される。他の実装形態は、ディスプレイと、ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、プロセッサと通信するように構成されたメモリデバイスとをさらに含んでもよい。

本開示において説明する主題についての別の新規の態様は、画素において画像データを受け取る手段と、画素に画像データを記憶する手段と、画素において画像データを処理する手段とを含む表示デバイスにおいて実現されてもよい。他の実装形態は、画素に配置された1つまたは複数の表示素子をさらに含んでもよい。いくつかの実装形態では、1つまたは複数の表示素子は干渉型変調器であってもよい。

本開示において説明する主題についての別の新規の態様は、画素のアレイを含む表示デバイス用の画像を処理する方法であって、画素において画像データを受け取ることと、画素に配置されたメモリユニットに画像データを記憶することと、画素に配置された処理ユニットによって画像データを処理することとを含む方法において実現されてもよい。いくつかの実装形態は、画素において色処理データを受け取ることと、色処理データに従って、記憶された画像データを処理することと、処理された画像データを画素に表示することとをさらに含んでもよい。他の実装形態は、画素においてレイヤ画像データを受け取ることと、画素に配置されたメモリユニットにレイヤ画像データを記憶することと、画素においてレイヤ選択データを受け取ることと、レイヤ選択データに従って、画像データまたはレイヤ画像データの少なくとも一方を画素に表示することとをさらに含んでもよい。さらなる実装形態は、画素において色深度を有する画像データを受け取ることと、画素の表示素子を時間変調して画素において色深度を再生することとをさらに含んでもよい。さらなる実装形態は、ディスプレイのすべての画素において画像データを受け取ることと、ディスプレイの実質的にすべての画素に画像データを同時に書き込むこととをさらに含んでもよい。

本開示において説明する主題についての別の新規の態様は、画素のアレイを含む表示デバイスにおいて画像データを表示する方法であって、画素に配置されたメモリデバイスに複数の画像のデータを記憶することと、複数の画像の1つから画像データを選択することと、選択された画像データを画素に表示することとを含む方法において実現されてもよい。いくつかの実装形態は、画素に配置されたメモリデバイスにアルファチャネルデータを記憶することを含んでもよい。いくつかの実装形態では、画像データの選択は、少なくとも部分的にアルファチャネルデータに基づく選択であってもよい。

本開示において説明する主題についての別の新規の態様は、画素のアレイを含む表示デバイスに画像データを表示する方法であって、各画素に配置されたメモリデバイスにアレイのすべての画素用の第1の画像データを記憶することと、アレイのすべての画素用の第1の画像データを、表示できるように、各画素に配置された表示素子に同時に送ることとを含む方法において実現されてもよい。いくつかの実装形態は、第1の画像データが表示されている間に、各画素に配置されたメモリデバイスにアレイ内のすべての画素用の第2の画像データを記憶することをさらに含んでもよい。他の実装形態は、アレイのすべての画素用の第2の画像データを、表示できるように、各画素に配置された表示素子に同時に送ることと、第2の画像データが表示されている間に、各画素に配置されたメモリデバイスにアレイ内のすべての画素用の第3の画像データを記憶することとをさらに含んでもよい。

本明細書において説明する主題の1つまたは複数の実装形態の詳細は、添付の図面および以下の説明に記載されている。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになろう。本明細書において説明するデバイスおよび方法の構成は、光学MEMSデバイスに関して記載されているが、当業者には、同様のデバイスおよび方法を他の適切な表示技術と一緒に使用してもよいことが容易に認識されよう。以下の図の相対的な寸法が、縮尺通りに描かれていない場合があることに留意されたい。

ある状態における干渉型変調器(IMOD)の画素を示す等角図の一例である。 図1Aとは異なる状態における干渉型変調器(IMOD)の画素を示す等角図の一例である。 光学MEMS表示デバイスの駆動回路アレイを示す概略回路図の一例である。 図2の駆動回路の構造および関連する表示素子の一実装形態を示す概略部分断面図の一例である。 干渉型変調器およびバックプレートを有する光学MEMS表示デバイスの概略拡大部分斜視図の一例である。 光学MEMSディスプレイ用の駆動回路アレイの概略回路図の一例である。 図6の光学MEMSディスプレイの処理ユニットおよび関連する表示素子の概略断面図の一例である。 光学MEMSディスプレイ用の画像データ処理ユニットのアレイの概略ブロック図の一例である。 光学MEMSディスプレイ用の画像データ処理ユニットのアレイの概略ブロック図の一例である。 光学MEMSディスプレイ用の画像データ処理ユニットのアレイの概略部分斜視図の一例である。 色データを処理するように構成された一体型プロセッサユニットを有する拡張されたアクティブマトリクス画素の概略ブロック図の一例である。 アルファコンポジットを実施するように構成された一体型のプロセッサユニットおよびメモリユニットを有する拡張されたアクティブマトリクス画素の概略ブロック図の一例である。 アルファコンポジットを実施するように構成された一体型のプロセッサユニットおよびメモリユニットを有する拡張されたアクティブマトリクス画素の概略ブロック図の一例である。 時間変調を実施するように構成された一体型のプロセッサユニットおよびメモリユニットを有する拡張されたアクティブマトリクス画素の概略ブロック図の一例である。 画像データをバッファリングするように構成されたディスプレイの一例を示す図である。 画像データをバッファリングするように構成されたディスプレイの一例を示す図である。 拡張されたアクティブマトリクス画素を有する画像データを記憶し処理する方法の一例を示す図である。 拡張されたアクティブマトリクス画素を有する画像データを時間変調する方法の一例を示す図である。 拡張されたアクティブマトリクス画素によって高度なバッファリング技術を実施する方法の一例を示す図である。 複数の干渉型変調器を含む表示デバイスを示すシステムブロック図の一例である。 複数の干渉型変調器を含む表示デバイスを示すシステムブロック図の一例である。 光学MEMSディスプレイを有する電子デバイスの概略を示す拡大斜視図の一例である。

様々な図面における同じ参照符号および名称は、同じ要素を示している。

以下の詳細な説明は、新規の各態様について説明するためのある実装形態を対象としている。しかし、本明細書における技術は複数の異なる方法で適用されてもよい。詳細な実装形態は、動いている(たとえば、映像)か、静止している(たとえば、静止画像)かにかかわらず、また文字であるか、絵であるか、写真であるかにかかわらず、画像を表示するように構成された任意のデバイスにおいて実現されてもよい。特に、各実装形態は、モバイル電話、マルチメディアインターネットによって使用できる携帯電話、モバイルテレビ受像機、ワイヤレスデバイス、スマートフォン、ブルートゥースデバイス、パーソナルデータアシスタント(PDA)、ワイヤレス電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、複写機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子読取りデバイス(たとえば、電子書籍端末)、コンピュータモニタ、自動車用ディスプレイ(たとえば、走行距離計ディスプレイ)、コックピット制御機器および/またはディスプレイ、カメラ視野ディスプレイ(たとえば、車両における後方視野カメラの表示)、電子写真、街頭ビジョンまたは電子看板、映写機、建築構造、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯/乾燥機、駐車メータ、パッケージ構造(たとえば、電気機械システム(EMS)、MEMS、および非MEMS)、美的構造(たとえば、宝石上への画像の表示)、ならびに様々な電気機械システムデバイスなどであるがそれらに限らない様々な電子デバイスにおいて実現されるかまたはそれらの電子デバイスに連結されてもよい。本明細書の教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動作検知デバイス、磁気計、家庭用電子機器用の慣性構成要素、家庭用電化製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセス、および電子試験機器などであるがそれらに限らない非表示用途に使用されてもよい。したがって、この教示は、各図にのみ示されている実装形態に限定されるものではなく、その代わりに当業者に容易に明らかになる広い適用性を有する。

情報表示モジュール内の電力散逸の最も顕著な原因の1つは、ディスプレイ上にコンテンツを書き込む際に電力が消費されることである。コンテンツ書込み時の電力散逸は主として、コンテンツをディスプレイの外部から表示素子のそれぞれの画素に送るのに必要な電力によるものである。パッシブマトリクスディスプレイでは、この場合、それぞれいくつかの画素に接続される高いキャパシタンスを保持する数本のデータ線が使用される。所与のデータ線上の任意の画素が書き込まれるたびに、複数の画素に接続されたデータ線全体のキャパシタンスを駆動する必要がある。この結果、大量の電力散逸が生じる。アクティブマトリクスディスプレイは、スイッチを使用して画素のキャパシタンスをデータ線から分離する。したがって、アクティブマトリクスディスプレイは、パッシブマトリクスディスプレイと比べてデータ線の正味キャパシタンスを著しく低減させる。アクティブマトリクス設計がデータ線キャパシタンスを低減させるにもかかわらず、アクティブマトリクスディスプレイにおいて画素にデータを書き込むと電力散逸が生じる。本明細書では、表示素子の近くにプロセッサおよびメモリ回路を内蔵した表示装置に関するデバイスおよび方法について説明する。各実装形態は、アクティブマトリクス表示画素を拡張して画素において処理および記憶を実行する方法と、この拡張された画素を利用するシステムおよびデバイスを含んでもよい。この処理およびメモリ回路は、時間変調、色処理、画像階層化、および画像データバッファリングを含む様々な機能に使用されてもよい。

本開示において説明する主題の特定の各実装形態は、以下の潜在的な利点の1つまたは複数を実現するように実施されてもよい。拡張されたアクティブマトリクス画素は、より多くの機能を有し、しかも拡張された機能を実現するのに必要な電力が少なくなるように実施されてもよい。たとえば、画素における画像データの処理は、ディスプレイの外部でデータを処理し、次いでデータをディスプレイに書き戻す必要なしに実現されてもよい。これによって、処理された画像データを処理後にディスプレイに書き戻す必要がないので、オフディスプレイプロセッサに対する負荷を軽減するとともに電力消費量全体を低減させることができる。画素にオフロードされてもよい処理の例には、色処理、画像同士を重ね合わせ透明化するのを可能にするアルファコンポジット、ディスプレイに追加の画像データを書き込まずに選択的にアクティブ化しかつ非アクティブ化することのできる画像データの階層化、多重バッファリングのような高度のバッファリング技術が含まれる。

前述の各実装形態を適用することのできる適切な電気機械システム(EMS)またはMEMSデバイスの例には反射表示デバイスがある。反射表示デバイスは、光学干渉の原則を使用して変調器自体に入射する光の選択的な吸収および/または反射を行う干渉型変調器(IMOD)を組み込んでもよい。IMODは、吸収体と、吸収体に対して移動可能なリフレクタと、吸収体とリフレクタとの間に形成された光学共振空洞とを含んでもよい。光学共振空洞のサイズを変更し、それによって干渉型変調器の反射に影響を与えることのできる2つ以上の異なる位置にリフレクタを移動させてもよい。IMODの反射スペクトルは、様々な色を生成するように可視波長全体において、ずらすことのできるかなり広いスペクトル帯域を形成することができる。スペクトル帯域の位置は、光学共振空洞の厚さを変更し、すなわちリフレクタの位置を変更することによって調整されてもよい。

図1Aおよび図1Bは、2つの異なる状態における干渉型変調器(IMOD)表示デバイスの画素を示す等角図の例を示している。IMOD表示デバイスは、1つまたは複数の干渉MEMS表示素子を含む。これらのデバイスでは、MEMS表示素子の画素は明状態または暗状態のいずれかであってもよい。明(「休止」、「開」、または「オン」)状態では、表示素子は入射した可視光の大部分をたとえばユーザに向けて反射する。逆に、暗(「作動」、「閉」、または「オフ」)状態では、表示素子は入射した可視光をほとんど反射しない。いくつかの実装形態では、オン状態およびオフ状態の光反射特性を逆転してもよい。MEMS画素は、主として、白黒だけでなくカラー表示も可能にする特定の波長において反射するように構成されてもよい。

IMOD表示デバイスは、IMODの行列アレイを含んでもよい。各IMODは、一対の反射層、すなわち、空隙(光学ギャップまたは光学空洞とも呼ばれる)を形成するように互いに調節可能な可変距離に位置する可動反射層と固定部分反射層とを含んでもよい。可動反射層を少なくとも2つの位置の間を移動させてもよい。第1の位置、すなわち休止位置では、可動反射層を固定部分反射層から比較的遠い距離に位置させてもよい。第2の位置、すなわち作動位置では、可動反射層を部分反射層のより近くに位置させてもよい。2つの層から反射した入射光は、可動反射層の位置に応じて強め合うかまたは弱め合うように干渉することができ、各画素の全体的な反射状態および非反射状態を生成する。いくつかの実装形態では、IMODは、非作動時に反射状態であり、可視スペクトル内の光を反射してもよく、作動時に暗状態であり、可視範囲外の光(たとえば、赤外光)を反射してもよい。しかし、いくつかの他の実装形態では、IMODは、非作動時に暗状態であり、作動時に反射状態であってもよい。いくつかの実装形態では、印加された電圧を導入することによって、画素を駆動して状態を変更してもよい。いくつかの他の実装形態では、電荷を印加することによって画素を駆動して状態を変更してもよい。

図1Aおよび図1Bに示されている画素は、IMOD12の2つの異なる状態を示している。図1AのIMOD12では、可動反射層14が、部分反射層を含む光学スタック16から所定の(たとえば、設計された)距離の休止位置に示されている。図1AではIMOD12の両端間に電圧が印加されていないので、可動反射層14は休止状態または非作動状態のままである。図1BのIMOD12では、可動反射層14は光学スタック16に隣接するかまたはほぼ隣接して作動位置に示されている。図1BのIMOD12の両端間に印加される電圧V_actuateは、可動反射層14を作動位置まで作動させるのに十分な電圧である。

図1Aおよび図1Bでは、画素12の反射特性は、画素12に入射した光と左側の画素12から反射した光15を示す矢印13によって概略的に示されている。詳しく図示されていないが、当業者には、画素12に入射した光13の大部分が透明な基板20を透過して光学スタック16の方へ送られることが理解されよう。光学スタック16に入射した光の部分は光学スタック16の部分反射層を透過し、一部は透明基板20を通して反射される。光学スタック16を透過した光13の部分は、可動反射層14の所で反射され、透明基板20の方へ戻る(かつ透過する)。光学スタック16の部分反射層から反射された光と可動反射層14から反射された光との(強め合うかまたは弱め合う)干渉が、画素12から反射される光15の波長を決定する。

光学スタック16は、単一の層または複数の層を含んでもよい。各層は、電極層、部分反射部分透過層、および透明誘電層のうちの1つまたは複数を含んでもよい。いくつかの実装形態では、光学スタック16は、導電性を有し、部分的に透過性を有するとともに部分的に反射性を有し、たとえば、上記の層の1つまたは複数を透明基板20上に蒸着することによって製造されてもよい。電極層は、様々な金属、たとえばインジウムスズ酸化物(ITO)のような様々な材料から形成されてもよい。部分反射層は、様々な金属、たとえばクロム(Cr)、半導体、および誘電体のように部分的に反射性を有する様々な材料から形成されてもよい。部分反射層は、材料の1つまたは複数の層で形成されてもよく、各層は単一の材料または材料の組合せで形成されてもよい。いくつかの実装形態では、光学スタック16は、光吸収体と導体の両方として働く単一半透過厚さの金属または半導体を含んでもよく、一方、より多くの導電層または導電部分(たとえば、光学スタック16の導電層もしくは導電部分またはIMODの他の構造の導電層もしくは導電部分)がIMOD画素同士の間で信号を送る(bus)働きをしてもよい。光学スタック16は、1つまたは複数の導電層または導電/吸収層を覆う1つまたは複数の絶縁層または誘電層を含んでもよい。

いくつかの実装形態では、光学スタック16または下部電極は各画素の所で接地される。いくつかの実装形態では、このことは、連続的な光学スタック16を基板20上に蒸着し、連続的な光学スタック16の少なくとも一部を蒸着された層の周囲に接地させることによって実現されてもよい。いくつかの実装形態では、アルミニウム(Al)のような導電性および反射性の高い材料を可動反射層14に使用してもよい。可動反射層14は、ポスト18の頂部に蒸着された金属層およびポスト18同士の間に蒸着された介在犠牲材として形成されてもよい。犠牲材をエッチングによって除去すると、可動反射層14と光学スタック16との間に定められたギャップ19または光学空洞を形成することができる。いくつかの実装形態では、ポスト18同士の間の間隔は約1um〜1000nmであってもよく、一方、ギャップ19は10000オングストローム(Å)未満であってもよい。

いくつかの実施形態では、IMODの各画素は、作動状態であるか、それとも休止状態であるかにかかわらず、基本的に、固定反射層および可動反射層によって形成されたキャパシタである。電圧が印加されないと、可動反射層14は、図1Aの画素12によって示されているように機械的に休止した状態のままであり、可動反射層14と光学スタック16との間にギャップ19が存在する。しかし、可動反射層14と光学スタック16の少なくとも一方に電位差、たとえば電圧が印加されると、対応する画素に形成されたキャパシタが充電され、静電力によって電極同士が引っ張り合う。印加された電圧がしきい値を超えると、可動反射層14は変形し、光学スタック16に接近するかまたは接触することができる。光学スタック16内の誘電層(図示せず)は、図1Bにおいて作動された画素12によって示されているように、層14と層16との間の短絡を防止し、層14と層16との間の離隔距離を調節することができる。この挙動は、印加される電位差の極性にかかわらず同じである。アレイ内の一連の画素はいくつかの実装形態では「行」または「列」と呼ばれることもあるが、当業者には、一方向を「行」と呼び、別の方向を「列」と呼ぶことが任意であることが容易に理解されよう。言い換えれば、向きによっては、行が列とみなされ、列が行とみなされることがある。また、表示素子は、互いに直交する行と列(「アレイ」)に均等に配置されても、非線形構成として配置され、たとえば互いに対してある位置ずれを有してもよい(「モザイク」)。「アレイ」および「モザイク」という用語は、どちらの構成を指してもよい。すなわち、ディスプレイは「アレイ」または「モザイク」を含むように記載されるが、いずれの例でも、各素子自体を互いに直交するように配置したり、均等に分配して配置したりする必要がなく、各素子は非対称形状および不均等に分配された素子を有する構成を含んでもよい。

一連のIMODまたはIMODのアレイのようないくつかの実装形態では、光学スタック16は、IMOD12の一方の側に共通の電圧を供給する共通の電極として働いてもよい。可動反射層14は、たとえばマトリクス形態に配置された別々のプレートのアレイとして形成されてもよい。別々のプレートには、IMOD12を駆動する電圧信号が供給されてもよい。

上述の原則に従って動作する干渉型変調器の構造の詳細は多様である場合がある。たとえば、各IMOD12の可動反射層14は、隅部においてのみ、たとえばテザー上で、支持体に取り付けられてもよい。図3に示されているように、平坦で比較的剛性の高い可動反射層14を、可撓性金属から形成されてもよい変形可能な層34から懸垂させてもよい。この構造は、変調器の電気機械的態様および光学態様に使用される構造設計および材料が選択され、互いに独立に機能するのを可能にする。したがって、可動反射層14に使用される構造設計および材料を光学特性に関して最適化してもよく、変形可能な層34に使用される構造設計および材料を所望の機械的特性に関して最適化してもよい。たとえば、可動反射層14部分はアルミニウムであってもよく、変形可能な層34の部分はニッケルであってもよい。変形可能な層34は、その周囲において基板20に直接的または間接的に接続されてもよい。これらの接続部は支柱18を形成してもよい。

図1Aおよび図1Bに示されているような実装形態では、IMODは、画像を透明基板20の前側、すなわち変調器が配置された側の反対側から見ることになる直視型デバイスとして機能する。これらの実装形態では、デバイスの後部(すなわち、たとえば図3に示されている変形可能な層34を含む可動反射層14の後方の、表示デバイスの部分)を表示デバイスの画質に悪影響を与えずに構成し動作させることができる。その理由は、反射層14がデバイスのそれらの部分を光学的に遮蔽するからである。たとえば、いくつかの実装形態では、変調器の光学特性を、電圧アドレッシングおよびそのようなアドレッシングによる移動のような変調器の電気機械特性から分離するのを可能にするバス構成(図示せず)を可動反射層14の後方に含めてもよい。

図2は、光学MEMS表示デバイス用の駆動回路アレイを示す概略回路図の一例を示している。駆動回路アレイ200は、アクティブマトリクスアドレッシング方式を実施してディスプレイアレイアセンブリの表示素子D₁₁〜D_mnに画像データを供給するのに使用されてもよい。

駆動回路アレイ200は、データドライバ210と、ゲートドライバ220と、第1のデータ線〜第mのデータ線DL1〜DLmと、第1のゲート線〜第nのゲート線GL1〜GLnと、スイッチまたはスイッチ回路のアレイS₁₁〜S_mnとを含む。データ線DL1〜DLmの各々は、データドライバ210から延びており、それぞれ、スイッチの対応する列S₁₁〜S_1n、S₂₁〜S_2n、...、S_m1〜S_mnに電気的に接続されている。ゲート線GL1〜GLnの各々は、ゲートドライバ220から延びており、それぞれ、スイッチの対応する列S₁₁〜S_m1、S₁₂〜S_m2、...、S_1n〜S_mnに電気的に接続されている。スイッチS₁₁〜S_mnは、データ線DL1〜DLmのうちの1本と表示素子D₁₁〜D_mnにおけるそれぞれの表示素子との間に電気的に結合され、ゲート線GL1〜GLnの1本を介してゲートドライバ220からスイッチング制御信号を受け取る。スイッチS₁₁〜S_mnは、単一のFETトランジスタとして示されているが、(両方向の電流用の)2つのトランジスタ伝送ゲートまたは場合によっては機械的MEMSスイッチのような様々な形態をとってもよい。

データドライバ210は、ディスプレイの外部から画像データを受け取り、その画像データを行ごとに電圧信号の形でデータ線DL1〜DLmを介してスイッチS₁₁〜S_mnに供給してもよい。ゲートドライバ220は、表示素子D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnの選択された行に関連するスイッチS₁₁〜S_m1、S₁₂〜S_m2、...、S_1n〜S_mnをオンにすることによって表示素子D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnの特定の行を選択してもよい。選択された行におけるスイッチS₁₁〜S_m1、S₁₂〜S_m2、...、S_1n〜S_mnがオンになると、データドライバ210からの画像データが表示素子D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnの選択された行に渡される。

動作時には、ゲートドライバ220は、ゲート線GL1〜GLnの1本を介して選択された行におけるスイッチS₁₁〜S_mnのゲートに電圧信号を供給し、それによってスイッチS₁₁〜S_mnをオンにしてもよい。データドライバ210がすべてのデータ線DL1〜DLmに画像データを供給した後、選択された行のスイッチS₁₁〜S_mnをオンにして表示素子D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnの選択された行に画像データを供給し、それによって画像の一部を表示してもよい。たとえば、行において作動させる画素に関連するデータ線DLをたとえば10ボルト(正であっても負であってもよい)に設定してもよく、行において解放される画素に関連するデータ線DLをたとえば0ボルトに設定してもよい。次いで、所与の行のゲート線GLをアサートし、その行のスイッチをオンにし、その行の各画素に選択されたデータ線電圧を印加する。これによって、10ボルトが印加された画素が充電されて作動し、0ボルトが印加された画素が放電され解放される。次いで、スイッチS₁₁〜S_mnをオフにしてもよい。表示素子D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnは、スイッチがオフにされたときに作動している画素上の電荷が保持されているので画像データを保持することができる。絶縁体およびオフ状態のスイッチからある程度の漏れが生じるが、一般に、この漏れは、別の1組のデータが行に書き込まれるまで画素上に画像データを保持するのに十分なほど少ない。これらのステップを、すべての行が選択され、それらの行に画像データが供給されるまで後続の各行に対して繰り返してもよい。図2の実装形態では、光学スタック16は各画素の所で接地されている。いくつかの実装形態では、このことは、連続的な光学スタック16を基板上に蒸着し、このシート全体を蒸着された層の周囲に接地させることによって実現されてもよい。

図3は、図2の駆動回路および関連する表示素子の構造の一実装形態を示す概略部分断面図の一例を示している。駆動回路アレイ200の一部201は、第2の列および第2の行の所のスイッチS₂₂と、関連する表示素子D₂₂とを含む。図示の実装形態では、スイッチS₂₂はトランジスタ80を含む。駆動回路アレイ200内の他のスイッチは、スイッチS₂₂と同じ構成を有してもよく、またはたとえば、構造、極性、もしくは材料を変更することによって異なるように構成されてもよい。

図3は、ディスプレイアレイアセンブリ110の一部とバックプレート120の一部も含む。ディスプレイアレイアセンブリ110のこの部分は、図2の表示素子D₂₂を含む。表示素子D₂₂は、前部基板20の一部と、前部基板20上に形成された光学スタック16の部分と、光学スタック16上に形成された支持体18と、支持体18によって支持された可動反射層14(または変形可能な層34に接続された可動電極)と、可動反射層14をバックプレート120の1つまたは複数の構成要素に電気的に接続する相互接触部126とを含む。

バックプレート120の上記の部分は、バックプレート120に埋め込まれた、図2の第2のデータ線DL2およびスイッチS₂₂を含む。バックプレート120のこの部分は、少なくとも部分的に埋め込まれた第1の相互接続部128および第2の相互接続部124も含む。第2のデータ線DL2は、バックプレート120内を実質的に水平方向に延びている。スイッチS₂₂は、ソース82と、ドレーン84と、ソース82とドレーン84との間のチャネル86と、チャネル86と重なり合うゲート88とを有するトランジスタ80を含む。トランジスタ80は、たとえば薄膜トランジスタ(TFT)または金属酸化膜半導体電界効果トランジスタ(MOSFET)であってよい。トランジスタ80のゲートは、バックプレート120内をデータ線DL2に垂直に延びるゲート線GL2によって形成されてもよい。第1の相互接続部128は、第2のデータ線DL2をトランジスタ80のソース82に電気的に結合する。

トランジスタ80は、バックプレート120内で1つまたは複数のビア160を通して表示素子D₂₂に結合されている。ビア160には、導電材料が充填され、ディスプレイアレイアセンブリ110の構成要素(たとえば、表示素子D₂₂)とバックプレート120の構成要素との電気的接続を実現している。図示の実装形態では、第2の相互接続部124は、ビア160を通して形成され、トランジスタ80のドレーン84をディスプレイアレイアセンブリ110に電気的に結合している。バックプレート120は、駆動回路アレイ200の前述の構成要素を電気的に絶縁する1つまたは複数の絶縁層129を含んでもよい。

図3の光学スタック16は、3つの層、すなわち、上述の頂部誘電層、同じく上述の中央部分反射層(クロムなど)、および透明導体(インジウムスズ酸化物(ITO))を含む下部層として示されている。この共通電極は、ITO層によって形成され、ディスプレイの周囲で接地するように結合されてもよい。いくつかの実装形態では、光学スタック16に含まれる層はこれよりも多くても少なくてもよい。たとえば、いくつかの実装形態では、光学スタック16は、1つまたは複数の導電層または組み合わされた導電/吸収層を覆う1つまたは複数の絶縁層または誘電層を含んでもよい。

図4は、干渉型変調器アレイとバックプレートとを有する光学MEMS表示デバイスの概略分解部分斜視図の一例を示している。表示デバイス30は、ディスプレイアレイアセンブリ110とバックプレート120とを含む。いくつかの実装形態では、ディスプレイアレイアセンブリ110とバックプレート120は、互いに取り付けられる前に別々に事前に形成されてもよい。いくつかの他の実装形態では、表示デバイス30は、蒸着によってディスプレイアレイアセンブリ110の上方にバックプレート120の構成要素を形成することのような任意の適切な方法で製造されてもよい。

ディスプレイアレイアセンブリ110は、前部基板20と、光学スタック16と、支持体18と、可動反射層14と、相互接続部126とを含んでもよい。バックプレート120は、少なくとも部分的に埋め込まれたバックプレート構成要素122と、1つまたは複数のバックプレート相互接続部124とを含んでもよい。

ディスプレイアレイアセンブリ110の光学スタック16は、前部基板20の少なくともアレイ領域を覆う実質的に連続的な層であってもよい。光学スタック16は、グランドに電気的に接続された実質的に透明な導電層を含んでもよい。反射層14は、互いに分離されてよく、たとえば方形状または矩形状を有してもよい。可動反射層14は、各可動反射層14が表示素子の一部を形成することができるようにマトリクス形に配置されてもよい。図4に示されている実装形態では、可動反射層14は、4つの隅部の所で支持体18によって支持されている。

ディスプレイアレイアセンブリ110の各相互接続部126は、それぞれの可動反射層14を1つまたは複数のバックプレート構成要素122(たとえば、トランジスタSおよび/または他の回路素子)に電気的に結合する働きをする。図示の実装形態では、ディスプレイアレイアセンブリ110の相互接続部126は、可動反射層14から延び、バックプレート相互接続部124に接触するように位置している。別の実装形態では、ディスプレイアレイアセンブリ110の相互接続部126、は少なくとも部分的に支持体18に埋め込まれ、一方、支持体18の頂面から露出されてもよい。そのような実装形態では、バックプレート相互接続部124をディスプレイアレイアセンブリ110の相互接続部126の露出した部分に接触するように位置させてもよい。別の実装形態では、バックプレート相互接続部124は、可動反射層14に接触し、それによって可動反射層14に電気的に接続されるようにバックプレート120から可動反射層14に向かって延びてもよい。

上述の干渉型変調器は、休止状態と作動状態とを有する双安定素子として説明した。しかし、上記および下記の説明は、ある範囲の状態を有するアナログ干渉型変調器と一緒に使用されてもよい。たとえば、アナログ干渉型変調器は、赤状態、緑状態、青状態、黒状態、および白状態を、他の色状態とともに有してよい。したがって、単一の干渉型変調器が、広範囲の光学スペクトルにわたってそれぞれの異なる光反射特性を有する様々な状態を有するように構成されてもよい。

図5Aは、光学MEMSディスプレイ用の駆動回路アレイの概略回路図の一例を示している。次にこの図5Aを参照して、いくつかの実装形態による表示デバイスの駆動回路アレイについて説明する。図示の駆動回路アレイ600は、アクティブマトリクスアドレッシング方式を実施してディスプレイアレイアセンブリの表示素子D₁₁〜D_mnに画像データを供給するのに使用されてもよい。表示素子D₁₁〜D_mnの各々は、可動電極14および光学スタック16を含む画素12を含んでもよい。

駆動回路アレイ600は、データドライバ210と、ゲートドライバ220と、第1のデータ線〜第mのデータ線DL1〜DLmと、第1のゲート線〜第nのゲート線GL1〜GLnと、処理ユニットのアレイPU₁₁〜PU_mnとを含む。データ線DL1〜DLmの各々は、データドライバ210から延び、それぞれ、処理ユニットの列PU₁₁〜PU_1n、PU₂₁〜PU_2n、...、PU_m1〜PU_mnに電気的に接続されている。ゲート線GL1〜GLnの各々は、ゲートドライバ220から延び、それぞれ、処理ユニットの列PU₁₁〜PU_m1、PU₁₂〜PU_m2、...、PU_1n〜PU_mnに電気的に接続されている。

データドライバ210は、ディスプレイの外部から画像データを受け取る働きをし、電圧信号の形の画像データをデータ線DL1〜DLmを介して処理ユニットPU₁₁〜PU_mnに供給して画像データを処理する。ゲートドライバ220は、表示素子D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnの選択された行に関連する処理ユニットPU₁₁〜PU_m1、PU₁₂〜PU_m2、...、PU_1n〜PU_mnにスイッチング制御信号を供給することによって表示素子の行D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnを選択する働きをする。

処理ユニットPU₁₁〜PU_mnの各々は、それぞれ、表示素子D₁₁〜D_mnの1つに電気的に結合され、一方、スイッチング制御信号をゲート線GL1〜GLnのうちの1本を介してゲートドライバ220から受け取るように構成されている。処理ユニットPU₁₁〜PU_mnは、処理ユニットPU₁₁〜PU_mnによって処理された画像データが表示素子D₁₁〜D_mnに供給されるようにゲートドライバ220からのスイッチング制御信号によって制御される1つまたは複数のスイッチを含んでもよい。別の実装形態では、駆動回路アレイ600は、スイッチング回路のアレイを含んでもよく、処理ユニットPU₁₁〜PU_mnの各々は、1つまたは複数であるがすべてではないスイッチに電気的に接続されてもよい。

いくつかの実装形態では、処理済みの画像データは、表示素子の行D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnに、処理ユニットの対応する行PU₁₁〜PU_m1、PU₁₂〜PU_m2、PU₁₃〜PU_m3、...、PU_1n〜PU_mnから供給されてもよい。いくつかの実装形態では、処理ユニットPU₁₁〜PU_mnの各々は、それぞれの画素12と一体化されてもよい。

動作時には、データドライバ210は、単一ビット画像データまたはマルチビット画像データをデータ線DL1〜DLmを介して処理ユニットの行PU₁₁〜PU_m1、PU₁₂〜PU_m2、...、PU_1n〜PU_mnに1行ずつ供給する。次いで、処理ユニットPU₁₁〜PU_mnは協働して、表示素子D₁₁〜D_mnによって表示される画像データを処理する。

図5Bは、図6の光学MEMSディスプレイの処理ユニットおよび関連する表示素子の概略断面図の一例を示している。図示の部分は、図5Aの駆動回路アレイ600の部分601を含む。図示の部分は、ディスプレイアレイアセンブリ110の一部とバックプレート120の一部とを含む。

ディスプレイアレイアセンブリ110のこの部分は図5Aの表示素子D₂₂を含む。表示素子D₂₂は、前部基板20と、前部基板20上に形成された光学スタック16の部分と、光学スタック16上に形成された支持体18と、支持体18によって支持された可動電極14と、可動電極14をバックプレート120の1つまたは複数の構成要素に電気的に接続する相互接続部126とを含む。バックプレート120の上記の部分は、第2のデータ線DL2と、第2のゲート線GLと、図5Aの処理ユニットPU₂₂と、相互接続部128aおよび128bとを含む。

図6は、光学MEMSディスプレイ用の画像データ処理ユニットのアレイの概略ブロック図の一例を示している。図6を参照して、いくつかの実装形態による表示デバイスのバックプレートにおける画像データ処理ユニットのアレイについて以下に説明する。図6は、第1の行上の処理ユニットPU₁₁、PU₂₁、PU₃₁と、第2の行上の処理ユニットPU₁₂、PU₂₂、PU₃₂と、第3の行上の処理ユニットPU₁₃、PU₂₃、PU₃₃とを含むアレイの部分のみを示している。アレイの他の部分は、図6に示されている構成と同様の構成を有してもよい。

図示の実装形態では、処理ユニットPU₁₁〜PU₃₃の各々は、近傍の処理ユニットと双方向データ通信するように構成されている。「近傍の処理ユニット」という用語は概して、対象となる処理ユニットの近くに位置しかつ対象となる処理ユニットと同じ行、列、または対角線上に位置する処理ユニットを指す。当業者には、近傍の処理ユニットが、対象となる処理ユニットに近接する任意の位置であるが、上記に定められた位置とは異なる位置に配置されてもよいことが容易に理解されよう。

図6では、左上隅に位置する処理ユニットPU₁₁は、処理ユニットPU₂₁、PU₂₂、およびPU₁₂とデータ通信する。別の例では、第1の行上の、第1の行上の他の2つの処理ユニット間に位置する処理ユニットPU₂₁は、処理ユニットPU₁₁、PU₃₁、PU₁₂、PU₂₂、およびPU₃₂とデータ通信する。別の例では、他の処理ユニットに囲まれている処理ユニットPU₂₂は、処理ユニットPU₁₁、PU₂₁、PU₃₁、PU₁₂、PU₃₂、PU₁₃、PU₂₃、およびPU₃₃とデータ通信する。

いくつかの実装形態では、処理ユニットPU₁₁〜PU₃₃の各々は、複数の処理ユニットによって共有することのできるバスではなく、別々の導電線またはワイヤによって近傍の各処理ユニットに電気的に接続されてもよい。いくつかの他の実装形態では、処理ユニットPU₁₁〜PU₃₃は、別々のラインと処理ユニット同士の間のデータ通常用のバスとの両方を備えてもよい。いくつかの他の実装形態では、第1の処理ユニットは、少なくとも第3の処理ユニットを通じて第2の処理ユニットにデータを伝達してもよい。

図7は、光学MEMSディスプレイ用の画像データ処理ユニットのアレイの概略ブロック図の一例を示している。図7と図5Aの画像データ処理ユニットのアレイを表示デバイスにおけるディザリングに使用してもよい。図7は、第1の行上の処理ユニットPU₁₁、PU₂₁、PU₃₁と、第2の行上の処理ユニットPU₁₂、PU₂₂、PU₃₂と、第3の行上の処理ユニットPU₁₃、PU₂₃、PU₃₃とを含むアレイの部分のみを示している。アレイの他の部分は、図7に示されている構成と類似の構成を有してもよい。

いくつかの実装形態では、アレイ内の処理ユニットPU₁₁〜PU₃₃の各々は、プロセッサPRとデータ通信するプロセッサPRおよびメモリMを含んでもよい。処理ユニットPU₁₁〜PU₃₃の各々内のメモリMは、(図5Aに示されているように)データ線DL1〜DLmから生画像データを受け取り、処理済みの画像データを関連する表示素子に出力する。たとえば、処理ユニットPU₂₂のメモリMは、データ線DL2から生画像データを受け取り、処理済みの(ディザリングされた)画像データを処理ユニットPU₂₂に関連する表示素子D₂₂に出力する。

処理ユニットPU₁₁〜PU₃₃の各々のプロセッサPRも近傍の処理ユニットのメモリMとデータ通信してもよい。たとえば、処理ユニットPU₂₂のプロセッサPRは、処理ユニットPU₁₁、PU₂₁、PU₃₁、PU₁₂、PU₃₂、PU₁₃、PU₂₃、およびPU₃₃のメモリとデータ通信する。図示の実装形態では、処理ユニットPU₁₁〜PU₃₃の各々のプロセッサPRは、近傍の処理ユニットのメモリMから処理済みの(たとえば、ディザリングされた)画像データを受け取ってもよい。

図8は、光学MEMSディスプレイ用の画像データ処理ユニットのアレイの概略部分斜視図の一例を示している。図8を参照して別の実装形態による表示デバイスの駆動回路アレイ800について以下に説明する。図示の駆動回路アレイ800は、アクティブマトリクスアドレッシング方式を実施してディスプレイアレイアセンブリの表示素子D₁₁〜D_mnに画像データを供給するのに使用されてもよい。

駆動回路アレイ800は、表示デバイスのバックプレート内に処理ユニットのアレイを含んでもよい。駆動回路アレイ800の図示の部分は、第1のデータ線〜第4のデータ線DL1〜DL4と、第1のゲート線〜第4のゲート線GL1〜GL4と、第1の処理ユニット〜第4の処理ユニットPUa、PUb、PUc、およびPUdとを含んでもよい。当業者には、駆動回路アレイの他の部分が図示の部分と実質的に同じ構成を有してもよいことが容易に理解されよう。

図示の実装形態では、処理ユニットの数は表示素子D11〜D44の数よりも少なくてもよい。たとえば、表示素子の数と処理ユニットの数との比はx:1であってもよく、この場合、xは1よりも大きい整数であり、たとえば、4、9、16などのような2〜100の任意の整数である。

データ線DL1〜DLmの各々は、データドライバ(図示せず)から延びている。互いに隣接する一対のデータ線がそれぞれの1つの処理ユニットに電気的に接続されている。図示の実装形態では、第1のデータ線および第2のデータ線DL1、DL2は、第1の処理ユニットPUaおよび第3の処理ユニットPUcに電気的に接続されている。第3のデータ線DL3および第4のデータ線DL4は、第2の処理ユニットPUbおよび第4の処理ユニットPUdに電気的に接続されている。データ線DL1〜DL4は、処理ユニットPUa、PUb、PUc、およびPUdに生画像データを供給する働きをする。

第1のゲート線〜第nのゲート線GL1〜GL4のうちの互いに隣接する2本のゲート線は、ゲートドライバ(図示せず)から延び、それぞれ、処理ユニットの対応する行PUa、PUb、PUc、およびPUdに電気的に接続されている。駆動回路アレイの図示の部分では、第1のゲート線GL1および第2のゲート線GL2は第1の処理ユニットPUaおよび第2の処理ユニットPUbに電気的に接続されている。第3のゲート線GL3および第4のゲート線GL4は第3の処理ユニットPUcおよび第4の処理ユニットPUdに電気的に接続されている。

処理ユニットPUa、PUb、PUc、およびPUdの各々は、一群の4つの表示素子D₁₁〜D₄₄に電気的に結合され、一方、ゲート線GL1〜GLnのうちの2本を介してゲートドライバ(図示せず)からスイッチング制御信号を受け取るように構成されてもよい。図示の実装形態では、一群の4つの表示素子D₁₁、D₂₁、D₁₂、およびD₂₂は第1の処理ユニットPUaに電気的に接続され、別の一群の4つの表示素子D₃₁、D₄₁、D₃₂、およびD₄₂は第2の処理ユニットPUbに電気的に接続されている。さらに別の一群の4つの表示素子D₁₃、D₂₃、D₁₄、およびD₂₄は第3の処理ユニットPUcに電気的に接続され、別の一群の4つの表示素子D₃₃、D₄₃、D₃₄、およびD₄₄は第4の処理ユニットPUdに電気的に接続されている。

動作時には、データドライバ(図示せず)は、ディスプレイの外部から画像データを受け取り、データ線DL1〜DL4を介して処理ユニットPUa、PUb、PUc、およびPUdを含む処理ユニットのアレイに画像データを供給する。処理ユニットPUa、PUb、PUc、およびPUdのアレイは、画像データをディザリングできるように処理し、処理済みのデータを処理ユニットのメモリに記憶する。ゲートドライバ(図示せず)は、表示素子の行D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnを選択する。次いで、処理済みの画像データは、表示素子の選択された行D₁₁〜D_m1、D₁₂〜D_m2、...、D_1n〜D_mnに処理ユニットの対応する行から供給される。

図8の処理ユニットPUa、PUb、PUc、およびPUdは、単一の表示素子ではなく、関連する4つの表示素子に対する画像データ処理を実行する。したがって、図8の処理ユニットPUa、PUb、PUc、およびPUdの各々のサイズおよび容量は、図5Aの処理ユニットPU₁₁〜PU_mnの各々のサイズおよび容量よりも大きくてもよい。図8の処理ユニットPUa、PUb、PUc、およびPUdの各々は、各駆動回路が同じディザリングアルゴリズムを使用するときに処理ユニットPU₁₁〜PU_mnの各々よりも多くのデータを処理するように実現されてもよい。しかし、図8の処理ユニットPUa、PUb、PUc、およびPUdの全体的な動作は、図5Aの処理ユニットPU₁₁〜PU_mnの全体的な動作と実質的に同じである。

図9は、色データを処理するように構成された一体型のプロセッサユニットを有する拡張されたアクティブマトリクス画素900の概略ブロック図の一例を示している。この図は、ローカルプロセッサおよびメモリを使用して画像データを表示できるように修正することを示している。レジスタ905、910、および915は、ローカル画素用のRGB方式における各原色の色画像データを受け取り、そのデータを処理できるように処理ユニット920に供給する。レジスタ905、910、および915は、プロセッサユニット920の外部に示されているが、外部ではなく内部に位置してもよい。プロセッサユニット920は、ディスプレイから離れた位置ではなく画素の所で画像データを処理するように構成されている。プロセッサユニット920はまた、データ線940を介して色処理データを受け取る。この例では、処理ユニット920によって制御される画素には、様々な出力波長帯域を有する複数の表示素子(それぞれ、925、930、および935)が含まれる。表示素子925、930、および935は、たとえば、入力線R'、G'、およびB'に印加されるアナログ電圧に応じて様々な色および輝度によって応答するアナログIMODであってもよい。プロセッサユニット920内で、処理データを使用して生画像RGBデータが修正され処理済みのR'G'B'データが形成される。次いで、処理済みのR'G'B'データは、表示できるように表示素子925、930、および935に送られる。この実装形態では、3x3マトリクスC_Mがデータ線940を介して受け取られ、記憶され、次いで、この3x3マトリクスC_Mを使用して、マルチビット画像データ(たとえば、1色当たり2ビット、6ビット、または8ビット)がたとえば、表示素子925、930、および935を所望の画素および輝度を再生するのに適切な状態にするアナログ出力レベルに変換される。したがって、この実装形態では、画素での画像データの処理は、ディスプレイの外部でデータを処理し、次いでディスプレイに書き戻す必要なしに実現される。これによって、オフディスプレイプロセッサに対する負荷が低減する。処理ユニットによって実行される処理が(たとえば、輝度および彩度を調整するために)変更された場合も、処理後に処理済みの画像データをディスプレイに書き戻す必要がないので、やはり全体的な電力消費量が低減する。

図9の処理ユニットおよびメモリの様々な他の使用法が考えられる。たとえば、プロセッサユニット920同士が、たとえば図6に示されているように相互接続される場合、ローカル画像フィルタリング機能および/または空間ディザリング機能をプロセッサユニット920によって実行してもよい。

図10Aおよび図10Bは、アルファコンポジットを実施するように構成された一体型のプロセッサユニットおよびメモリユニットを有する拡張されたアクティブマトリクス画素の概略ブロック図の例を示している。アルファコンポジットは、画像を互いに重ね合わせてオブジェクトを前景または背景に配置し、かつオブジェクトの透明度を定めることのできる画像定義操作方法である。

図10Aおよび図10Bでは、プロセッサユニット1040は、複数のメモリユニット(1020、1025、および1030)に電気的に接続され、拡張されたアクティブマトリクス画素を形成している。したがって、図10Aでは、画像1005および1010からの画像データが、プロセッサ1040に関連する画素用にメモリユニット1020および1025に記憶される。具体的には、メモリユニット1020は、背景画像1005の所与の画素用の画像データを記憶し、メモリユニット1025は、背景画像1005の上方に選択的に表示することのできるサブタイトル1010の所与の画素用の画像データを記憶する。メモリユニット1030は、メモリユニット1020および1025に記憶されている画像データを所与の画素にどのように表示すべきかを定める「アルファチャネル」と呼ばれることもあるレイヤデータを記憶する。メモリユニット1030は、メモリ1020内の画像データを表示すべきであることを示すデータを記憶するか、メモリ1025内の画像データを表示すべきであることを示すデータを記憶するか、またはメモリユニット1020内の画像データとメモリユニット1025内の画像データを画素に表示する前にどのように組み合わせるべきかを示すデータを記憶してもよい。

図10Aに示されているように、プロセッサユニット1040は、メモリユニット1030に記憶されているアルファチャネルデータに基づいて、いくつかの表示素子が階層化の影響を受けていると判定したときに、メモリユニット1025に記憶されているサブタイトル1010画像データを適切な表示素子に表示させることができる。これによって、サブタイトル1010画像データを含む表示画像1055が得られる。あるいは、図10Bに示されているように、アルファチャネルデータが、サブタイトル1010の画像のどの部分も表示すべきでないことを示すときには、プロセッサユニット1040は、そのそれぞれのメモリユニット1020に記憶されている画像データを各画素に表示する。したがって、表示画像1056は、サブタイトル1010画像データを含まない。したがって、この実装形態では、画像データの階層化が、データをディスプレイの外部で処理してディスプレイに書き戻す必要なしに、拡張されたアクティブマトリクス画素を使用して実現される。また、階層化された画像データが画素に記憶されているので、追加の画像データをディスプレイに書き込むことなしに階層化効果を選択的にアクティブ化し非アクティブ化することができる。これによって表示デバイスの電力が実質的に節約される。

たとえば図6に示されている通信パスを介した、1つまたは複数のメモリ素子1020、1025、または1030内のデータの、アレイ内の他の画素のメモリ素子への移動を組み合わせることも可能である。このことを使用して、たとえば、メモリ位置1020に記憶されている静止画像の上で、メモリ位置1025に記憶されているサブタイトルまたはその他のテキスト情報のスクローリングを実施してもよい。プロセッサがデータを表示素子1045に配置するたびに、メモリ位置1025におけるデータを、上の画素、下の画素、左の画素、または右の画素からシフトしたデータとしてもよい。これによって、ディスプレイの縁部の所の画素を除いてディスプレイに新しいデータを書き込むことなしに動画を表示することができる。この技術を使用して、たとえば、画像が風景を横切ってパンされるときに前景のオブジェクトおよび景色を背景のオブジェクトおよび景色よりも高速に移動させて視覚深度をよりうまく表現する表示技術を実現してもよい。この実装形態では、複数のメモリからのデータをディスプレイの他の画素の対応するメモリにそれぞれの異なるスクローリング速度で送ってもよい。

図11は、時間変調(temporal modulation)を実施するように構成された一体型のプロセッサユニットおよびメモリユニットを有する拡張されたアクティブマトリクス画素の概略ブロック図の一例を示している。時間変調は、様々な画像をそれぞれの異なる時間にわたって表示することによって表示デバイスの知覚される解像度を高くする方法である。人間の脳が画像を解釈する方法のために、結果として得られる画像は、ディスプレイが実際に生成することができるよりも高い解像度を有するように見えることがある。時間変調を実施するには、単一の画像の様々な時間態様を表すその画像の複数のバージョンを記憶してもよい。次いで、画像の各バージョンが、観察者に対するより解像度の高い画像全体の印象を形成する期間にわたって表示される。したがって、単一の画像の複数の時間バージョンを繰り返し表示してより解像度の高い単一の画像の印象を形成してもよい。したがって、図11に示されているように、複数のメモリユニット(1120、1125、および1130)はプロセッサユニット1135に電気的に接続されている。この実装形態では、メモリユニット(1120、1125、および1130)の各々は、「ビットプレーン」、すなわち表示される画像の特定の時間バージョンを記憶するように構成されている。プロセッサユニット1135は、アクティブ化されたときに、プロセッサユニット1135がある期間の間どのビットプレーンを表示すべきかを選択する複数のビットプレーン選択線、すなわち1140および1145に電気的に接続されている。この画素のビットプレーン画像データをメモリユニット1120、1125、および1130に記憶し、この画素におけるビットプレーンの選択および表示を処理することによって、時間変調を生成するために画像データの複数のビットプレーンを何度も繰り返してディスプレイに書き込む必要が軽減される。ディスプレイの外部からディスプレイに書き込まれるデータが減ると、表示デバイスの電力消費量が低減する。

図12Aおよび図12Bは、画像データをバッファリングするように構成されたディスプレイの例を示している。多重バッファリングは、画面をリフレッシュする間のちらつき、ティアリング、および表示デバイス上の望ましくない他のアーチファクトを軽減するのに使用される技術である。一体型のメモリユニットおよび処理ユニットを有するアクティブマトリクス画素を拡張することによって、多重バッファリングのようなより高度のバッファリング技術が可能である。これらの実装形態では、独立のフレームバッファおよび画素のローカルメモリユニットの機能を組み合わせてバッファリング性能を向上させることができる。図12Aは、外部フレームバッファを有する従来技術のディスプレイの代表的な実装形態を示している。図12Aでは、ディスプレイドライバが画像データを1行ずつフレームバッファ1205に書き込む。列ドライバ1215および行ドライバ1210は次いで、その画像データを1行ずつディスプレイ内の画素(たとえば、画素1225)に書き込む。ディスプレイの更新時に、フレームバッファが完全に充填されていないうちに画像を更新することが必要になったとき、またはフレームバッファに前のフレームデータが入っており、一方、新しいフレームがディスプレイ1220に書き込まれているときに「ティアリング」のようなアーチファクトが出現することがある。図12Bは、この画素のメモリユニットを使用したダブルバッファリングの一例を示している。この実装形態では、この画素のメモリユニットのアレイ(たとえば、メモリユニット1226)がフレームバッファを形成している。図12Bでは、フレームバッファ1206に画像データが順次(たとえば、1行ずつ)ロードされるが、画像データは、同時に表示できるように表示素子(たとえば、表示素子1227)に送られる。あるいは、フレームバッファ1206に画像データを1行ずつ順次書き込むことによって完全に充填し、次いでこの画像データのすべてを表示できるように各画素に同時に送ってもよい。これによって、1行ずつ画像表示を更新することによって生じる視覚的アーチファクトをなくすことができる。別の実装形態では、アクティブマトリクス画素メモリユニットによって形成されたフレームバッファ1206を2つの別々のフレームバッファとして形成して、ページフリップバッファリングと呼ばれる形態の多重バッファリングを実現してもよい。ページフリップバッファリングでは、一方のバッファは、他方のバッファが新しい画像フレーム用の新しい画像データによって更新されている間に能動的にディスプレイに書き込まれる。更新中のバッファへの書込みが完了すると、2つのバッファの役割が切り替えられる。このように、常に表示する準備の整った画像データが充填された画像バッファがあり、いずれかのフレームバッファに新しい画像データを書き込むことによって遅延が生じることはない。ページフリップバッファリングは、バッファ同士の間でデータをコピーするよりも高速であり、アクティブ画像の表示時にティアリングアーチファクトを著しく低減させる。

図13は、拡張されたアクティブマトリクス画素によって画像データを記憶し処理する方法の一例を示している。この方法は、ブロック1305から開始する。次に、ブロック1310において、アクティブマトリクス画素が画像データを受け取る。ブロック1315において、アクティブマトリクス画素は、この画素に配置されたメモリユニットに画像データを記憶する。ブロック1320において、アクティブマトリクス画素のプロセッサユニットが画像データを処理する。最後に、ブロック1325において、アクティブマトリクス画素が表示素子を使用して処理済みの画像データを表示する。

図14は、拡張されたアクティブマトリクス画素によって画像データを時間変調する方法の一例を示している。上記に図11を参照して説明したように、時間変調は、単一の画像のいくつかの時間バージョンを何度も繰り返し記憶し表示してより高い解像度の画像の幻影を生成することを含む。従来技術の方法では、画像のこれらの複数のバージョン、すなわちビットプレーンがディスプレイに何度も繰り返し書き込まれることになる。しかし、拡張されたアクティブマトリクス画素を使用することによって、新しい画像データをディスプレイに書き込むことなしに、複数のビットプレーンをこの画素にローカルに記憶し、表示のために選択してもよい。したがって、アクティブマトリクス画素を使用して画像データを時間変調する方法はブロック1405から開始する。次に、ブロック1410において、第1の画像の画像データがアクティブマトリクス画素のメモリユニットに記憶される。ブロック1415において、第2の画像の画像データがアクティブマトリクス画素のメモリユニットに記憶される。ブロック1420において、第1の画像または第2の画像の画像データが表示のために選択される。最後に、ブロック1425において、アクティブマトリクス画素によって、選択された画像データが表示される。

図15は、拡張されたアクティブマトリクス画素によって高度なバッファリング技術を実施する方法の一例を示している。上記に図12Aを参照して説明したように、従来のバッファリング技術では、画像データがディスプレイの外部に位置するフレームバッファに1ラインずつ書き込まれ、画像データは次いで、1ラインずつディスプレイに書き込まれる。しかし、画像データの書込みが1ラインずつ行われるので、ディスプレイが高速にリフレッシュされるときに画像アーチファクトが生じる可能性がある。メモリユニットを有するアクティブマトリクス画素を実現することによって、画素自体がフレームバッファになることができ、(各画素に)ローカルに記憶されている画像データのすべてを同時に各画素の表示素子に送ることによってディスプレイに1ラインずつ書き込むのではなく一度に書き込むことができる。したがって、拡張されたアクティブマトリクス画素の高度なバッファリングを実施する方法はブロック1505から開始する。ブロック1510において、アレイのすべての画素用の画像データが、各画素に配置されたメモリデバイスに記憶される。次に、ブロック1515において、アレイのすべての画素用の画像データのすべてが、各画素に配置された表示素子に同時に送られる。最後に、ブロック1520において、アレイ内の各画素が画像データを表示する。すべての画像データが同時にディスプレイに送られるので、ディスプレイをリフレッシュする際に画像アーチファクトが軽減される。

当業者には、各画素に関連する処理回路を上述の機能の1つのみを実行することに限定する必要がなく、単一の表示デバイス上に表示される同じフレームまたはそれぞれの異なるフレームに対して上述のコンテンツ操作技術の1つまたは複数を同時に実施するかまたは連続的に実施してもよいことが理解されよう。

図16Aおよび図16Bは、複数の干渉型変調器を含む表示デバイスを示すシステムブロック図の例を示している。この表示デバイス40はたとえば、携帯電話またはモバイル電話であってもよい。しかし、表示デバイス40の同じ構成要素またはそれらのわずかな変形例は、テレビジョン、電子書籍端末、およびポータブルメディアプレーヤのような様々な種類の表示デバイスも例示している。

表示デバイス40は、ハウジング41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロフォン46とを含む。ハウジング41は、射出成形および真空成形を含む様々な製造プロセスのいずれかによって形成されてもよい。また、ハウジング41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含むがそれらに限らない様々な材料のいずれかから作られてもよい。ハウジング41は、異なる色を有するかまたはそれぞれの異なるロゴ、絵、または記号を含む取外し可能な他の部分と交換されてもよい取外し可能な部分(図示せず)を含んでもよい。

ディスプレイ30は、本明細書において説明するように双安定ディスプレイまたはアナログディスプレイを含む様々なディスプレイのいずれかであってもよい。ディスプレイ30は、プラズマ、EL、OLED、STN LCD、もしくはTFT LCDのようなフラットパネルディスプレイ、またはCRTもしくは他のチューブデバイスのようなノンフラットパネルディスプレイを含むように構成されてもよい。また、ディスプレイ30は、本明細書において説明するように、干渉型変調器ディスプレイを含んでもよい。

表示デバイス40の構成要素が図16Bに概略的に示されている。表示デバイス40は、ハウジング41を含み、表示デバイス40内に少なくとも部分的に密閉された追加の構成要素を含んでもよい。たとえば、表示デバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47は、調整ハードウェア52に接続されたプロセッサ21に接続されている。調整ハードウェア52は、信号を調整する(たとえば、信号をフィルタリングする)ように構成されてもよい。調整ハードウェア52は、スピーカ45およびマイクロフォン46に接続されてもよい。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続されている。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合されており、アレイドライバ22はディスプレイアレイ30に結合されている。電源50は、特定の表示デバイス40設計の必要に応じてすべての構成要素に電力を供給することができる。

ネットワークインターフェース27は、表示デバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるようにアンテナ43とトランシーバ47とを含む。ネットワークインターフェース27は、たとえばプロセッサ21のデータ処理要件を軽減するいくつかの処理機能を有してもよい。アンテナ43は、信号を送受信することができる。いくつかの実装形態では、アンテナ43は、IEEE16.11(a)、IEEE16.11(b)、またはIEEE16.11(g)を含むIEEE16.11標準、あるいはIEEE802.11a、IEEE802.11b、IEEE802.11g、またはIEEE802.11nを含むIEEE802.11標準に従ってRF信号を送受信する。いくつかの他の実装形態では、アンテナ43は、BLUETOOTH標準に従ってRF信号を送受信する。携帯電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications (GSM(登録商標))、GSM(登録商標)/General Packet Radio Service (GPRS)、Enhanced Data GSM(登録商標) Environment (EDGE)、Terrestrial Trunked Radio (TETRA)、Wideband-CDMA (W-CDMA)、Evolution Data Optimized (EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、High Speed Packet Access (HSPA)、High Speed Downlink Packet Access (HSDPA)、High Speed Uplink Packet Access (HSUPA)、Evolved High Speed Packet Access (HSPA+)、Long Term Evolution (LTE)、AMPS、または3G技術もしくは4G技術を利用するシステムのような、ワイヤレスネットワーク内で通信するのに使用される他の公知の信号を受信するように設計されている。トランシーバ47は、アンテナ43から受信された信号をプロセッサ21によって受信しさらに操作することができるように前処理する。トランシーバ47は、プロセッサ21から受信された信号を表示デバイス40からアンテナ43を介して送信することができるように処理してもよい。

いくつかの実装形態では、トランシーバ47を受信機と置き換えてもよい。また、ネットワークインターフェース27を、プロセッサ21に送信すべき画像データを記憶または生成することのできる画像源と置き換えてもよい。プロセッサ21は、表示デバイス40の動作全体を制御してもよい。プロセッサ21は、圧縮された画像データなどのデータをネットワークインターフェース27または画像源から受信し、データを処理して生画像データまたは生の画像データに容易に処理されるフォーマットに変換する。プロセッサ21は、処理済みのデータを記憶できるようにドライバコントローラ29またはフレームバッファ28に送ってもよい。生データは通常、画像内の各位置での画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、彩度、およびグレースケールレベルを含んでもよい。

プロセッサ21は、表示デバイス40の動作を制御するマイクロコントローラ、CPU、または論理ユニットを含んでもよい。調整ハードウェア52は、信号をスピーカ45に送信し、マイクロフォン46から信号を受信するための増幅器およびフィルタを含んでもよい。調整ハードウェア52は、表示デバイス40内の離散構成要素であっても、プロセッサ21もしくは他の構成要素内に組み込まれてもよい。

ドライバコントローラ29は、プロセッサ21によって生成された生画像データをプロセッサ21から直接取り込んでも、フレームバッファ28から取り込んでもよく、かつ生画像データをアレイドライバ22に高速に送信できるように適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、生画像をラスタ状フォーマットを有するデータフローに再フォーマットしてもよく、したがって、ドライバコントローラ29は、ディスプレイアレイ30を横切ってスキャンするのに適した時間順を有する。次いで、ドライバコントローラ29は、フォーマット済みの情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、スタンドアロン集積回路(IC)としてのシステムプロセッサ21に関連付けられることが多いが、そのようなコントローラは多数の方法で実現されてもよい。たとえば、コントローラは、ハードウェアとしてプロセッサ21に埋め込まれても、ソフトウェアとしてプロセッサ21に埋め込まれても、ハードウェアにおいてアレイドライバ22と完全に一体化されてもよい。

アレイドライバ22は、ドライバコントローラ29からフォーマット済みの情報を受信してもよく、ディスプレイの画素のx-yマトリクスからの数百本、場合によっては数千本(またはそれよりも多く)のリード線に1秒当たりに何度も印加される互いに平行な1組の波形に、映像データを再フォーマットしてもよい。

いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書において説明するディスプレイの種類のうちのいずれにも適切である。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(たとえば、IMODコントローラ)であってもよい。また、アレイドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(たとえば、IMODディスプレイドライバ)であってもよい。さらに、ディスプレイアレイ30は、従来のディスプレイアレイまたは双安定ディスプレイアレイ(たとえば、IMODのアレイを含むディスプレイ)であってもよい。いくつかの実装形態では、ドライバコントローラ29は、アレイドライバ22と一体化されてもよい。そのような実装形態は、携帯電話、腕時計、およびその他のスモールエリアディスプレイのような高集積度システムにおいて共通である。

いくつかの実装形態では、入力デバイス48は、たとえばユーザが表示デバイス40の動作を制御するのを可能にするように構成されてもよい。入力デバイス48は、QWERTYキーボードもしくは電話キーパッドのようなキーパッド、ボタン、スイッチ、ロッカー、タッチ感応スクリーン、または圧力感応膜もしくは熱感応膜を含んでもよい。マイクロフォン46は、表示デバイス40用の入力デバイスとして構成されてもよい。いくつかの実施形態では、マイクロフォン46を通じた音声コマンドを使用して表示デバイス40の動作を制御してもよい。

電源50は、当技術分野において公知の様々なエネルギー貯蔵デバイスを含んでもよい。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池のような再充電可能電池であってもよい。電源50は、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池もしくは塗料型太陽電池を含む太陽電池であってもよい。電源50は、壁付きコンセントから電力を受けるように構成されてもよい。

いくつかの実装形態では、電子表示システム内のいくつかの場所に配置されてもよいドライバコントローラ29に制御プログラム性が存在する。いくつかの他の実装形態では、アレイドライバ22に制御プログラム性が存在する。上述の最適化は、任意の数のハードウェア構成要素および/またはソフトウェア構成要素ならびに様々な構成において実施されてもよい。

図17は、光学MEMSディスプレイを有する電子デバイスの概略分解斜視図の一例を示している。図示の電子デバイス40は、ディスプレイアレイ30用のくぼみ41aを有するハウジング41を含む。電子デバイス40は、ハウジング41のくぼみ41aの底部にプロセッサ21も含む。プロセッサ21は、ディスプレイアレイ30とデータ通信するためのコネクタ21aを含んでもよい。電子デバイス40は、少なくとも一部がハウジング41の内側に位置する他の構成要素を含んでもよい。他の構成要素には、上記に図16Bに関連して説明したような、ネットワーキングインターフェース、ドライバコントローラ、入力デバイス、電源、調整ハードウェア、フレームバッファ、スピーカ、およびマイクロフォンを含めてもよいが、それらに限らない。

ディスプレイアレイ30は、ディスプレイアレイアセンブリ110と、バックプレート120と、可撓性の電気ケーブル130とを含んでもよい。ディスプレイアレイアセンブリ110とバックプレート120は、たとえばシーラントを使用して互いに取り付けられてもよい。

ディスプレイアレイアセンブリ110は、表示領域101と周辺領域102とを含んでもよい。周辺領域102は、ディスプレイアレイアセンブリ110の上から見たときに表示領域101を囲む。ディスプレイアレイアセンブリ110は、表示領域101を通して画像を表示するように位置しかつ向きを定められた表示素子のアレイも含む。表示素子はマトリクス形に配置されてもよい。いくつかの実装形態では、各表示素子は干渉型変調器であってもよい。また、いくつかの実装形態では、「表示素子」という用語は「画素」と呼ばれることもある。

バックプレート120は、実質的にディスプレイアレイアセンブリ110の裏面全体を覆ってもよい。バックプレート120は、たとえばガラス、高分子材料、金属材料、セラミック材料、半導体材料、または前述の材料のうちの2つ以上の組合せと、他の同様の材料とから形成されてもよい。バックプレート120は、同じ材料またはいくつかの異なる材料の1つまたは複数の層を含んでもよい。バックプレート120には、様々な構成要素の少なくとも一部が埋め込まれてもまたは取り付けられてもよい。そのような構成要素の例には、ドライバコントローラ、アレイドライバ(たとえば、データドライバおよびスキャンドライバ)、ルーチング線(たとえば、データ線およびゲート線)、スイッチング回路、プロセッサ(たとえば、画像データ処理プロセッサ)、および相互接続部が含まれるがそれらに限らない。

可撓性の電気ケーブル130は、電子デバイス40のディスプレイアレイ30と他の構成要素(たとえば、プロセッサ21)との間にデータ通信チャネルを確立する働きをする。可撓性の電気ケーブル130は、ディスプレイアレイアセンブリ110の1つもしくは複数の構成要素またはバックプレート120から延びてもよい。可撓性の電気ケーブル130は、互いに平行に延びる複数の導電ワイヤと、プロセッサ21のコネクタ21aまたは電子デバイス40の任意の他の構成要素に接続してもよいコネクタ130aとを含んでもよい。

本明細書において開示された実装形態に関連して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実現されてもよい。ハードウェアとソフトウェアの互換性について、概して機能に関して説明し、上述の様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを示した。そのような機能がハードウェアにおいて実現されるかそれともソフトウェアにおいて実現されるかは、システム全体に課される用途および設計上の特定の制約によって決まる。

本明細書において開示された各態様に関連して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実現するのに使用されるハードウェアおよびデータ処理装置は、本明細書において説明した機能を実行するように設計された、汎用シングルチッププロセッサまたは汎用マルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラム可能な論理デバイス、離散ゲートもしくはトランジスタ論理、離散ハードウェア構成要素、またはそれらの任意の組合せによって実現または実行されてもよい。汎用プロセッサは、マイクロプロセッサ、または任意の従来のプロセッサ、コントローラ、マイクロコントローラ、もしくは状態マシンであってもよい。プロセッサは、複数のコンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連動する1つまたは複数のマイクロプロセッサ、またはそのような任意の他の構成として実現されてもよい。いくつかの実装形態では、特定のステップおよび方法は、所定の機能に特有の回路で実行されてもよい。

1つまたは複数の態様では、前述の機能は、本明細書において開示された構造およびそれらの構造均等物を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実現されてもよい。本明細書において説明した主題の実装形態は、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置によって実行できるようにまたはデータ処理装置の動作を制御するためにコンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実現されてもよい。

当業者には、本開示において説明した実装形態の様々な修正形態が容易に明らかになろう。本明細書において定められた一般原則は、本開示の趣旨または範囲から逸脱せずに他の実装形態に適用されてもよい。したがって、特許請求の範囲は、本明細書において示されている実装形態に限定されるものではなく、本開示、本明細書において開示された原則および新規の特徴に整合した最も広い範囲が与えられるべきである。「例示的な」という用語は、本明細書では「例、事例または例示として働く」を意味するのに排他的に使用される。本明細書において「例示的な」として記載されたあらゆる実装形態は、必ずしも他の実装形態に対して好ましいかまたは有利であるとはみなされない。また、当業者には、「上部」および「下部」という用語が、時には各図の説明を容易にするために使用されており、適切な向きに定められた頁上の図の向きに対応する相対的な位置を示しており、実現されるIMODの適切な向きを反映しない場合があることが容易に理解されよう。

本明細書において別々の実装形態の文脈で説明したある特徴は、単一の実装形態において組み合わされて実現されてもよい。逆に、単一の実装形態の文脈で説明した様々な特徴を複数の実装形態において別々に実現しても、任意の適切な部分組合せとして実現してもよい。さらに、各特徴は、上記ではある組合せにおいて働くように記載されており、場合によっては最初からそのように請求されているが、請求された組合せの1つまたは複数の特徴は、場合によってはその組合せから実現されてもよく、請求された組合せは、部分組合せまたは部分組合せの変形例を対象とするものであってもよい。

同様に、各動作は図面において特定の順序で示されているが、このことは、所望の結果を実現するうえでそのような動作を図示の特定の順序で実施するかもしくは逐次的に実施するかまたは例示されたすべての動作を実行することを必要とするものと理解されるべきではない。また、各図面は、例示的な1つまたは複数のプロセスを流れ図の形で概略的に示してもよい。しかし、図示されていない他の動作を概略的に示されている例示的なプロセスに組み込んでもよい。たとえば、1つまたは複数の追加の動作が、例示された動作のうちの任意の動作の前もしくは後、または任意の動作と同時に、または任意の動作同士の間に実行されてもよい。ある状況では、マルチタスキングおよび並列処理が有利である場合がある。さらに、上記で説明した各実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離が必要とされるものと理解されるべきではなく、前述のプログラム構成要素およびシステムが概して単一のソフトウェアプロダクトとして一体化されるかまたは複数のソフトウェアプロダクトとしてパッケージ化されてもよいことを理解されたい。また、他の実装形態も以下の特許請求の範囲の範囲内である。場合によっては、特許請求の範囲に記載された動作を異なる順序で実行してもよく、しかも望ましい結果を実現することができる。

1120、1125、1130 メモリユニット
1135 プロセッサユニット
1140、1145 ビットプレーン選択線

Claims (26)

1. 少なくとも1つの基板と、
   前記少なくとも1つの基板に連結され、画像を表示するように構成された表示素子のアレイと、
   前記少なくとも1つの基板に連結され、各プロセッサユニットが、それぞれ、前記表示素子の対応する部分用の画像データを処理するように構成されたプロセッサユニットのアレイと、
   前記プロセッサユニットのアレイに連結され、各メモリユニットが、それぞれ、前記表示素子の対応する部分用のデータを記憶するように構成されたメモリユニットのアレイとを備える表示デバイス。
2. 前記各表示素子は干渉型変調器を含む、請求項1に記載の表示デバイス。
3. 前記各処理ユニットは、それぞれ、前記表示素子の対応する部分に供給された画像データを処理し、前記表示素子の前記部分によって表示される色を処理するように構成される、請求項1に記載の表示デバイス。
4. 前記各処理ユニットは、それぞれ、前記表示素子の対応する部分に供給された画像データを処理し、前記表示素子のアレイによって表示される画像を階層化するように構成される、請求項1に記載の表示デバイス。
5. 前記各処理ユニットは、それぞれ、前記表示素子の対応する部分に供給された画像データを処理し、前記表示素子のアレイによって表示される画像を時間変調するように構成される、請求項1に記載の表示デバイス。
6. 前記各処理ユニットは、それぞれ、前記表示素子の対応する部分に供給された画像データを処理し、前記表示素子のアレイによって表示される画像にダブルバッファリングを施すように構成される、請求項1に記載の表示デバイス。
7. ディスプレイと、
   前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
   前記プロセッサと通信するように構成されたメモリデバイスとをさらに備える、請求項1に記載の表示デバイス。
8. 前記ディスプレイに少なくとも1つの信号を送るように構成されたドライバ回路をさらに備える、請求項7に記載の表示デバイス。
9. 前記ドライバ回路に前記画像データの少なくとも一部を送るように構成されたコントローラをさらに備える、請求項8に記載の表示デバイス。
10. 前記プロセッサに前記画像データを送るように構成された画像源モジュールをさらに備える、請求項7に記載の表示デバイス。
11. 前記画像源モジュールは、受信機、トランシーバ、および送信機の少なくとも1つを含む、請求項10に記載の表示デバイス。
12. 入力データを受け取り、前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに備える、請求項7に記載の表示デバイス。
13. 画素において画像データを受け取る手段と、
    前記画素に前記画像データを記憶する手段と、
    前記画素において前記画像データを処理する手段とを備える表示デバイス。
14. 前記画素に配置された1つまたは複数の表示素子をさらに備える、請求項13に記載の表示デバイス。
15. 前記1つまたは複数の表示素子は干渉型変調器である、請求項14に記載の表示デバイス。
16. 画素のアレイを含む表示デバイス用の画像を処理する方法であって、
    画素において画像データを受け取るステップと、
    前記画素に配置されたメモリユニットに前記画像データを記憶するステップと、
    前記画素に配置された処理ユニットによって前記画像データを処理するステップとを含む方法。
17. 前記画素において色処理データを受け取るステップと、
    前記色処理データに従って前記記憶された画像データを処理するステップと、
    前記処理された画像データを前記画素に表示するステップとをさらに含む、請求項16に記載の方法。
18. 前記画素においてレイヤ画像データを受け取るステップと、
    前記画素に配置されたメモリユニットにレイヤ画像データを記憶するステップと、
    前記画素においてレイヤ選択データを受け取るステップと、
    前記レイヤ選択データに従って前記画像データまたは前記レイヤ画像データの少なくとも一方を前記画素に表示するステップとをさらに含む、請求項16に記載の方法。
19. 前記画素において色深度を有する画像データを受け取るステップと、
    前記画素の表示素子を時間変調して前記画素において前記色深度を再生するステップとをさらに含む、請求項16に記載の方法。
20. ディスプレイのすべての前記画素において画像データを受け取るステップと、
    前記ディスプレイの実質的にすべての前記画素に前記画像データを同時に書き込むステップとをさらに含む、請求項16に記載の方法。
21. 画素のアレイを含む表示デバイスにおいて画像データを表示する方法であって、
    画素に配置されたメモリデバイスに複数の画像のデータを記憶するステップと、
    前記複数の画像の1つから画像データを選択するステップと、
    前記選択された画像データを前記画素に表示するステップとを含む方法。
22. 前記画素に配置されたメモリデバイスにアルファチャネルデータを記憶するステップをさらに含む、請求項21に記載の方法。
23. 画像データの前記選択は、少なくとも部分的に前記アルファチャネルデータに基づく選択である、請求項22に記載の方法。
24. 画素のアレイを含む表示デバイスに画像データを表示する方法であって、
    各画素に配置されたメモリデバイスに前記アレイのすべての前記画素用の第1の画像データを記憶するステップと、
    前記アレイのすべての前記画素用の前記第1の画像データを、表示できるように、各画素に配置された表示素子に同時に送るステップを含む方法。
25. 前記第1の画像データが表示されている間に、各画素に配置されたメモリデバイスに前記アレイ内のすべての前記画素用の第2の画像データを記憶するステップをさらに含む、請求項24に記載の方法。
26. 前記アレイのすべての前記画素用の前記第2の画像データを、表示できるように、各画素に配置された表示素子に同時に送るステップと、
    前記第2の画像データが表示されている間に、各画素に配置されたメモリデバイスに前記アレイ内のすべての前記画素用の第3の画像データを記憶するステップとをさらに含む、請求項25に記載の方法。

Images