JP2013518370A5 - - Google Patents

Claims (34)

1. 工作物を処理するためのプラズマチャンバ内でプラズマプロセスパラメータを測定する方法あって、
   前記プラズマチャンバ内のプラズマに基板表面を暴露することであって、前記基板は、前記プラズマチャンバ内のプラズマよって処理される工作物と実質的に同じ材料である材料から作られる、暴露すること、および、
   前記基板に埋め込まれる１つまたは複数のセンサに対して前記プラズマからもたらされる１つまたは複数の信号を測定することであって、前記基板表面と実質的に同じ材料から作られたコレクタ部分およびセンサ部分を備え、前記コレクタ部分は、前記基板の上部表面と同一平面上にある表面を含む、測定することを含み、
   前記センサエレクトロニクスは、前記基板に埋め込まれ、前記コレクタ部分に結合される方法。
2. 前記１つまたは複数の測定値は変位電流を含む請求項１に記載の方法。
3. 前記１つまたは複数の測定値はＤＣ電流または電圧を含む請求項２に記載の方法。
4. 前記１つまたは複数の測定値は、１つまたは複数のラングミュアプローブ測定値を含む請求項１に記載の方法。
5. 前記１つまたは複数のラングミュアプローブ測定値は、１つまたは複数のデュアルまたはトリプル差動ラングミュアプローブ測定値を含む請求項４に記載の方法。
6. 前記１つまたは複数のラングミュアプローブ測定値は、複数の時分割多重差動ラングミュアプローブ測定値を含む請求項５に記載の方法。
7. 前記１つまたは複数の信号を測定することは、所与のコレクタ部分に励起を印加し、１つまたは複数の異なるコレクタ部分で信号を測定することを含む請求項１に記載の方法。
8. 前記コレクタ部分は、前記プラズマに暴露される前記基板の全表面を備える請求項１に記載の方法。
9. 前記基板は、前記コレクタ部分を形成する抵抗層を含み、前記ＤＣ信号を測定することは、前記抵抗層上の２つの場所間の電圧差を測定することを含む請求項８に記載の方法。
10. 前記１つまたは複数の信号を測定することは、第１の場所で前記プラズマに暴露されない前記抵抗層の面に結合した接点に励起を印加し、１つまたは複数の他の場所で前記プラズマに暴露されない前記抵抗層の前記面に結合した１つまたは複数の他の接点で信号を測定することを含む請求項８に記載の方法。
11. 前記コレクタ部分の表面上に配設された材料は、前記コレクタ部分と前記プラズマとの間の相互作用を変更する請求項１に記載の方法。
12. 工作物を処理するためのプラズマチャンバ内のプラズマプロセスパラメータを測定する検知デバイスであって、
    前記プラズマチャンバ内でプラズマによって処理される工作物と実質的に同じ材料である材料から作られる基板と、
    前記基板に埋め込まれる１つまたは複数のセンサであって、各センサは、前記基板と実質的に同じ材料から作られたコレクタ部分を備え、前記コレクタ部分は、前記基板の上部表面と同一平面上にある表面を含む、１つまたは複数のセンサと、
    前記基板に埋め込まれ、前記コレクタ部分に結合されたセンサエレクトロニクスとを備える検知デバイス。
13. 前記コレクタ部分と前記基板との間の直流（ＤＣ）接続をさらに備える請求項１２に記載の検知デバイス。
14. キャビティは、前記基板内に形成され、前記コレクタ部分は、前記キャビティ内に配設され、前記基板から電気絶縁される請求項１２に記載の検知デバイス。
15. 前記基板は、第１の層および第２の層を含み、前記センサエレクトロニクスは、前記第１の層と前記第２の層との間に挟まれる請求項１２に記載の検知デバイス。
16. 前記第１および第２の層は、伝導性または半伝導性材料から作られ、前記センサエレクトロニクスは、前記第１および第２の層から電気絶縁される請求項１５に記載の検知デバイス。
17. 前記基板表面および前記コレクタ部分は、前記第１の層から形成され、前記コレクタ部分は、前記第１の層の残りの部分から電気絶縁される請求項１５に記載の検知デバイス。
18. 前記基板は、１００ｍｍと４５０ｍｍとの間の直径を有するシリコンウェハを備える１つまたは複数の層で作られ、前記検知デバイスは、０．３ｍｍ〜１０ｍｍの厚さを有する請求項１２に記載の検知デバイス。
19. 前記基板は、半導体ウェハ、リソグラフィマスク基板、またはフラットパネルディスプレイ基板と実質的に同じ材料から作られる請求項１２に記載の検知デバイス。
20. 前記基板の表面は、フォトレジスト上部層を含む請求項１９に記載の検知デバイス。
21. 前記コレクタ部分は、前記基板の上部表面である請求項１２に記載の検知デバイス。
22. 前記基板は、前記コレクタ部分を形成する抵抗層と導電性層との間に挟まれた電気絶縁層を含む請求項２１に記載の検知デバイス。
23. 前記抵抗層の下側に形成された１つまたは複数の導電性センサ接点をさらに備える請求項２２に記載の検知デバイス。
24. 前記エレクトロニクスは、前記１つまたは複数の導電性センサ接点に電気結合されたＤＣセンサエレクトロニクスを含む請求項２３に記載の検知デバイス。
25. 前記エレクトロニクスは、前記１つまたは複数の導電性センサ接点に電気結合されたＡＣセンサエレクトロニクスを含む請求項２３に記載の検知デバイス。
26. 前記エレクトロニクスは、前記伝導性層と別の伝導性層との間に挟まれ、前記１つまたは複数の導電性センサ接点に電気結合される請求項２３に記載の検知デバイス。
27. 前記基板の上部層は、平面であり、標準的な処理基板と実質的に同じであるプロファイルを有する請求項１２に記載の検知デバイス。
28. 前記１つまたは複数のセンサは、１つまたは複数の対のコレクタ部分を含み、前記コレクタ部分およびセンサエレクトロニクスは、デュアルまたはトリプル差動ラングミュアプローブとして動作するように構成される請求項１２に記載の検知デバイス。
29. 前記エレクトロニクスは、信号調整エレクトロニクスおよび信号処理エレクトロニクスを含む請求項１２に記載の検知デバイス。
30. 前記回路は、ポリイミド可撓性基板上に形成される請求項２９に記載の検知デバイス。
31. 前記回路は、前記基板または前記基板の層上に直接形成される請求項２９に記載の検知デバイス。
32. 各センサ用の前記エレクトロニクスは、ローカルデジタルプロセッサを含む請求項１２に記載の検知デバイス。
33. 各ローカルデジタルプロセッサに結合された集中化通信ユニットまたはプロセッサをさらに備える請求項３２に記載の検知デバイス。
34. 前記コレクタ部分の表面上の材料であって、前記コレクタ部分と前記プラズマとの間の相互作用を変更する、材料をさらに含む請求項１２に記載の検知デバイス。