JP2013509691A - ランプ用電子バラスト回路 - Google Patents

Abstract

電子バラスト回路は、力率補正回路、制御及び増幅器回路、バラストコントローラ回路、並びにバラストドライバ回路を含む。電子バラスト回路は、ランプ及びストライク電圧リミッタ回路に接続する共振回路を含み、ストライク電圧リミッタ回路は共振回路の動作を制限する。過電流センサ回路は制御及び増幅器回路を介してバラストコントローラ回路を間接的に制御するために含まれても良い。ストライク電圧リミッタ回路はバリスタを用いて共振回路の共振周波数を変化させてランプへの電圧を制限する。

Description

本発明は、高輝度放電ランプ及び蛍光灯等のランプ用のバラスト（安定器）回路に関する。特に、本発明はバラスト回路によって駆動されるランプ用の電力制限特性化、電流制限、及び電圧制限用の回路に関する。

本願は２００９年１１月２日に出願された米国仮特許出願Ｎｏ．６１／２５７，１９４の利益を主張する。当該仮出願の内容はその全体を参照することにより本明細書に組み込まれている。

１つの態様では、本発明はランプストライク電圧を制限する電子バラスト回路を目的とし、ランプを駆動するように構成された第１の共振周波数を有する共振回路と、前記共振回路に接続された電圧リミッタ回路とを含むバラストドライバ回路を備えている。

第１の共振周波数は、ランプ電圧が閾値電圧を越えると第２の共振周波数に変更しても良く、それによって前記ランプ電圧は前記閾値電圧にクランプされる。

共振回路は、更に、ランキャパシタ及びストライクキャパシタと直列に接続された第１のインダクタを備え、ランプがストライクキャパシタに接続され、電圧リミッタ回路はランキャパシタに接続されても良い。

電圧リミッタ回路は、ランキャパシタの高側と共通電圧との間に直列に接続された第１のバリスタ、ストライク電圧充電高側キャパシタ、及び第１のダイオードと、ランキャパシタの低側と前記共通電圧との間に直列に接続された第２のバリスタ、ストライク電圧充電低側キャパシタ、及び第２のダイオードと、を備え、第１のダイオードは第１の方向への導通のために配置され、第２のダイオードは第１の方向とは反対方向への導通のために配置されている。

電圧リミッタ回路は、ストライク電圧充電高側キャパシタと第１のダイオードとの間に配置された第１のポイントと、ストライク電圧充電低側キャパシタと第２のダイオードとの間に配置された第２のポイントとの間を亘る第３のバリスタを更に備えても良い。

１対のバスラインに接続された第１のキャパシタと第２のキャパシタによって形成された電圧分圧器から共通電圧を導き出しても良い。

バラストドライバ回路は電力消費及び熱の発生を軽減するために内部の電流状態を検出するように構成された抵抗を有していない。

他の態様では、本発明は、少なくとも１つの駆動信号を入力するように構成されたバラストコントローラ回路と、電圧に応じて電流検出信号を出力する力率補正回路と、
前記電流検出信号を受信し、力率補正回路に電力補正帰還信号を供給し、１以上の出力信号を供給してバラストコントローラ回路を制御するように構成された制御及び増幅器回路と、ランプに接続可能な共振回路と、共振回路の動作を制限するように構成された電圧リミッタ回路とを含み、バラストコントローラ回路から少なくとも１つの駆動信号を受信するように構成されたバラストドライバ回路と、制御及び増幅器回路に信号を出力し、それによって制御及び増幅器回路を介してバラストコントローラ回路を間接的に制御するように構成された過電流センサ回路と、を備える電子バラスト回路を目的としている。

更に他の態様では、本発明は、力率補正回路、制御及び増幅器回路、バラストコントローラ回路、及びバラストドライバ回路を含む電子バラスト回路を目的としている。バラストドライバ回路は、ランプに接続する共振回路と、共振回路の動作を制限する電圧リミッタ回路とを含んでいる。制御及び増幅器回路を介してバラストコントローラ回路を間接的に制御するために過電流センサ回路を含んで良い。

本発明の上記した特徴は図面と共に読み取られる本発明の次の詳細な説明からより明確に理解され得る。
図１は本発明の１つの実施形態に応じた電子バラストのブロック図である。 図２は図１のバラストで用いる力率補正回路の１つの実施形態のブロック図である。 図３は図１のバラストで用いるコントローラ及び増幅器の１つの実施形態のブロック図である。 図４は図１の実施形態で用いる調光インターフェース及びサポート回路の１つの実施形態のブロック図である。 図５は図１の実施形態で用いるバラストコントローラ及びバラストドライバ回路の１つの実施形態のブロック図である。 図６は図１の実施形態で用いるバラストドライバ及び電圧リミッタ回路の１つの実施形態のブロック図である。 図７は図１の電子バラスト用のＥＭＩフィルタリング及び整流器回路を示す回路図の１つの実施形態である。 図８は図１の電子バラスト用の力率補正回路を示す回路図の１つの実施形態である。 図９は図１の電子バラスト用の制御及び増幅器回路を示す回路図の１つの実施形態である。 図１０は図１の電子バラスト用の電圧調整回路を示す回路図の１つの実施形態である。 図１１は図１の電子バラスト用のバラストコントローラ及びバラストドライバ回路を示す回路図の１つの実施形態である。 図１２は図１の電子バラスト用の調光回路及び電流リミッタ回路を示す回路図の１つの実施形態である。

図１は本発明の１つの実施形態に応じた電子バラスト１００の１つの実施形態のブロック図である。バラスト１００は、ランプ６０２、例えば、１３５ボルトの定格電圧で定格３２０ワットを有するＭ１３２／Ｍ１５４等のＨＩＤ（高輝度放電）ランプを駆動するように構成されている。そのようなランプ６０２は駐車場又は倉庫等の大きなエリアの照明に適している。そのようなランプ５０２用のバラスト１００は２０８ＶＡＣ、２４０ＶＡＣ、又は２７７ＶＡＣの電源に接続されている。バラスト１００はピーク電圧３〜４ＫＶのストライク電圧を供給し、ほぼ１００ＫＨｚの周波数で動作する。この分野の当業者は、それらの値は本発明の精神及び範囲から外れることなくランプ製品仕様及び推奨によって変化することを認識し得る。

バラスト１００はＥＭＩフィルタ及び整流器ブリッジ（「電源」）回路１１０、力率コントローラ回路１２０、ＶＣＣ調整回路１３０、バラストドライバ回路１４０、制御及び増幅器回路１５０、過電流検出回路１６０、バラストコントローラ回路１７０、及び調光回路１８０を含んでいる。また、追加のコンポーネント及び機能が回路１００に存在する。

バラスト１００はランプ１２０等の負荷を介して流れる電流を制限する。バラスト１００は、１つの実施形態において、リアクタバラストの電圧対ワット数（電力）特性をシミュレーションする電子バラストである。バラスト１００はランプストライク電流and電圧を制限する特徴を有する。

ＥＭＩフィルタ及び整流器ブリッジ回路１１０は、バラスト１００の回路及びランプ６０２へ電力を供給する電源１１０として作用する。電源１１０は第１及び第２の電力インレット１１２ａ, １１２ｂを受け入れ、またグランド入力１１４を有する。電源１１０はフィルタリングされた整流後のサイン波を電力ライン１１８a, １１８bに出力する。ＥＭＩフィルタ及び整流器ブリッジ回路１１０は下流に電力ライン１１８a, １１８bを介し、また、電力ライン１１８a, １１８ｂ間に接続されたＰＦＣ入力キャパシタ１１６を介して力率コントローラ(ＰＦＣ) 回路１２０に接続する。

ＰＦＣ回路１２０は制御及び増幅器回路１５０から電力補正帰還信号１５２を受信する。ＰＦＣ回路１２０は電力補正帰還信号１５２に応答して＋主バス１３２ａの電圧を調整する。ＰＦＣ回路１２０はバラスト回路１００の他のコンポーネントによって使用される電流検出信号１５８を出力する。信号１５２，１５８の生成及び実施は更に以下で詳細に説明される。ＰＦＣ回路１２０は、できるだけ電源１１０に高い実負荷を与えるために、ＩＥＣ６１０００−３−２要求を満たすために、そして効率性を改善するために、力率をできるだけ１００％近くに維持することを目的としている。反応型バラストが低力率を有することは普通である。バラスト１００が反応型バラストの電圧対ワット数特性を適切にすることを可能にする電力制限特性能力がＰＦＣ回路１２０に備えられている。ＰＦＣ回路１２０の下流（ダウンストリーム）はバラストコントローラ回路１７０であり、それはバイアス信号をバラストドライバ回路１４０に供給する。

バラストドライバ回路１４０は適切な周波数で電力を共振回路６２０に供給する。共振回路６２０はランプ６０２を駆動する。ランプ電力リード線１４４ａ，１４４ｂを介してランプ６０２に適用されるストライク電圧を制限するランプストライク電圧リミッタ（ＶＬ）回路６１０はバラストドライバ回路１４０と連動し、それによってランプ寿命を長くすることを図っている。

ＶＣＣ調整回路１３０は＋主バス１３２ａから電力を受け入れ、様々な他のコンポーネントに接続されたＶＣＣバス１３４上に第１の電圧を出力する。また、ＶＣＣ調整回路１３０は、絶縁電力信号ＶＣＣ−ＩＳＯ１３８を出力する絶縁変圧器Ｔ１００を含んでいる。ＶＣＣバス１３４には主バス１３２ａ，１３２ｂによって電力が供給される。バスフィルタキャパシタ１２８ａ，１２８ｂは主バス間に接続されている。よって、主バス１３２ａ，１３２ｂの電圧はバスフィルタキャパシタ１２８ａ，１２８ｂの電圧に対応する。このように、ランプ６０２への電流は、バスフィルタキャパシタ１２８ａ，１２８ｂの電圧が閾値以下に低下するとき遮断される。加えて、単にランプの物理的性質によってランプ６０２を維持するために要求される最小駆動電圧がある。電圧調整回路１３０はランプの維持レベル以下で主バス１３２ａ，１３２ｂからのＶＣＣ電圧を生成することができる。電圧調整回路１３０を「最後の回路スタンディング(last-circuit-standing)」として考えることができる。ＶＣＣシャットダウンの遅延は、一時的な停電を「実行」しようと図りつつ、電力ライン遮断に適応することである。１つの実施形態において、電圧調整回路１３０はランプ６０２を６０Ｈｚの８サイクルを通して支えるが、ランプが消えていない場合であるならば、制御回路に印加されるＶＣＣ電圧を介して回復のための制御状態を保持しなければならない。電圧調整回路１３０はバラストの起動について異なる状況を有する。電圧調整回路１３０は、保護特性として、最小値、例えば、１９０ＶＡＣより低い電力ライン電圧レベルで開始することを防止するために開始バイアスピンを接続されている図１におけるＭＯＶを有している。

逆電流を検出し、必要に応じてストライクシーケンスをリセットして電流のより正確な制御を提供することによって性能を向上させるランプストライク過電流センサ回路１６０はバラストコントローラ回路１７０と関連付けられている。過電流センサ回路１６０は電圧ＶＣＣバス１３４に接続され、また、バラストドライバ回路１４０に供給される電圧ＶＣＣ−バラストドライバに接続されている。過電流センサ回路１６０は１以上の電圧が所定の値から外れていることを検出したならば、過電流信号１６２を制御及び増幅器回路１５０に出力する。

制御及び増幅器回路１５０は過電流センサ回路１６０から過電流信号１６２を受信し、調光時間遅延スイッチ１８６から調光バス補正信号１８８を受信し、力率コントローラ回路１２０からＰＦＣ電流検出信号１５８を受信する。それに応じて、制御及び増幅器回路１５０は電力補正帰還信号１５２を力率コントローラ回路１２０に出力し、調光遅延制御信号を調光時間遅延スイッチ１８６に戻し、バラストコントローラオン/オフ信号１５４ をバラストオン−オフスイッチ１６８に出力する。バラストオン−オフスイッチ１６８はバラストコントローラ回路１７０に供給された電圧ＶＣＣ−バラストコントローラ１７６を制御する。

調光回路１８０は調光電圧信号１８２ａ，１８２ｂを受信し、調光時間遅延スイッチ１８６として概して示された回路によって使用される情報を出力し、調光時間遅延スイッチ１８６は調光バス補正帰還信号１８８を制御及び増幅器回路１５０に対して生成し、調光周波数調整信号１７４をバラストコントローラ回路１７０に対して生成する。

バラストオン/オフスイッチ１６８は制御及び増幅器回路１５０からバラストコントローラオン/オフ信号１５４を受信する。バラストオン/オフスイッチ１６８は、以下に詳細に説明されるように、バラストコントローラオン/オフ信号１５４に応じて電圧ＶＣＣバス１３４をバラストコントローラ回路１７０に選択的に接続するように構成されている。 図２はＰＦＣ回路１２０の１つの実施形態２００を示している。オン半導体から利用可能なＮＣＰ１６５０等のＰＦＣ集積回路チップ(「ＰＦＣＩＣ」)２１０は、ＰＦＣ回路１２０の主要部を形成する。力率補正回路１２０のピーク電力対処要求はバイパス整流器Ｄ８によって縮小され、バスバルクキャパシタ１２８ａ，１２８ｂの起動充電を与える。起動の間にバイパスを与えるバスパス整流器４２０で、力率補正回路１２０はバラストドライバ回路１４０によって要求されたブースト電圧を供給する必要はない。力率補正回路１２０は例えば、完全に暗いときのほぼ５０％から最大の初期起動電流で対処することを要求されてないときのフルパワー（最大電力）までの負荷範囲に亘って効率良く動作することができる。

高電力ライン１１８ａは、回路１００のために＋主バス１３２ａを形成するために、インダクタＬ１及びブースト整流ダイオードＤ２を含むＰＦＣバイパス線１２２を介して接続する。低電力ライン１１８ｂはＰＦＣＩＣ電流検出Ｉｓピン２２６に直接接続する。一方、−主バス１３２ｂはＰＦＣＩＣのグランドピンＧＮＤに接続されている。

ＰＦＣ電流検出抵抗２０６はＰＦＣＩＣのＩａｖｇピンとグランドピンＧＮＤとの間に分路されている。ＰＦＣ電流検出抵抗２０６の両端間の電圧はＰＦＣ２１０によって使用され、その後者のＩａｖｇピンをその値に寄与する。ＰＦＣ電流検出抵抗２０６は、その回路で機能し、抵抗加熱からの最小効率損失を可能にし、経済的な実施であることが可能な最小抵抗であるように選択された値を有する。そのＩａｖｇピンで、ＰＦＣＩＣ２１０は、以下に更に説明されるように、他のコンポーネントについて供給されているＰＦＣ電流検出信号１５８を出力する。ＰＦＣｌａｖｇ抵抗２０８の一端がＰＦＣＩＣのＩａｖｇピンに接続され、他方がグランド（−主バス１３２ｂ）に接続されている。ＩａｖｇピンはＰＦＣＩＣ２１０の増幅器ゲインについて変化する電圧レベルを有する。

高側の第１のバス分圧抵抗１２４及び低側の第２のバス分圧抵抗１２６は分圧器を形成し、＋主バス１３２ａと−主バス１３２ｂとの間に接続されている。生成については後述される電力補正帰還信号１５２はその２つのバス分圧抵抗１２４，１２６の間のノードに入力され、そのノードはＰＦＣＩＣ２１０のフィードバック及びシャットダウン（ＦＢ＿ＳＤ）ピン１２５に接続されている。

図３は制御及び増幅器回路１５０の１つの実施形態を示している。図１及び図３から分かるように、制御及び増幅器回路１５０はＰＦＣ電流検出信号１５８、調光バス補正帰還信号１８８及び過電流帰還信号１６２を受信する。制御及び増幅器回路１５０はＰＦＣＩＣ２１０に入力される前述の電力補正帰還信号１５２、バラストコントローラオン/オフ信号１５４、及び調光遅延制御信号１５６を出力する。

制御及び増幅器回路１５０は、増幅器として実施され、ランプ６０２がストライクされ、維持ランニング状態にあるかを判別するように構成されたランコンパレータ３１０を含んでいる。ランコンパレータ３１０はＰＦＣ電流検出信号１５８からの第１の入力と、ランコンパレータ信号３１４からなる第２の入力とを受信する。ランコンパレータ信号３１４はランプ６０２のウォームアップ電力レベル以上でランレベル以下であるレベルで設定された閾値である。それらの２つの入力に応答して、ランコンパレータ３１０は状態信号３１９を出力する。

ラン状態信号３１９は調光遅延制御信号１５６を出力する調光遅延タイマ回路３５０に適用される。また、ラン状態信号３１９はストライク発振器３４０に適用される。ストライク発振器３４０は増幅器を使用して実施され、ストライク信号３４２を出力する。ラン状態信号３１９及びストライク信号３４２は、過電流帰還信号１６２と共に、バラスト許可論理回路３６０に全て適用される。それに応じて、バラスト許可論理回路３６０はバラストオン/オフ信号１５４を出力する。バラストオン/オフ信号１５４はバラストコントローラ回路１７０を最終的に制御するためにバラストオン/オフスイッチ１６８に適用される。

また、制御及び増幅器回路１５０は電力補正帰還信号１５２を最終的に出力する電力制限特性（ＰＬＣ）回路を含んでいる。ＰＬＣ回路はＰＬＣ第１の増幅器３２０、ＰＬＣ第１の増幅器積分器３２２、ＰＬＣ第２の増幅器３３０、及びＰＬＣ第２の増幅器リミッタ３３２を含んでいる。ＰＬＣ第１の増幅器３２０はＰＦＣ電流検出信号１５８を含む第１の入力、及び調光バス補正帰還信号１８８を含む第２の入力を受信する。

ＰＬＣ第１の増幅器の出力はＰＬＣ第１の増幅器積分器３２２によって積分される。積分器回路３２２はランプのウォームアップ期間からなる積分時定数を有する。ウォームアップの間、ランプ６０２は、様々な回路インピーダンス及びランプ６２の特性のため通常の動作の間よりバス電圧変動に左右されない。ＰＬＣ第１の増幅器積分器３２２の出力はＰＬＣ第２の増幅器３３０へ第１の入力として供給される一方、調光バス補正帰還信号１８８はそこへ第２入力として供給される。ＰＬＣ第２の増幅器３３０の出力はＰＬＣ第２の増幅器リミッタ３３２によって閾値処理される。ＰＬＣ第２の増幅器リミッタ３３２の出力は電力補正帰還信号１５２として与えられる。

図４は調光時間遅延スイッチ１８６と調光インターフェース及びサポート回路１８０の組み合わせの１つの実施形態４００を示している。組み合わせ４００は、調光変換器電圧調整器４２０、電圧対デューティサイクル変換器４１０、１対の光遮断器（光アイソレータ）４４０，４５０、及び第１の許可トランジスタ及び第２の許可トランジスタＱ１０５，Ｑ１０６各々を含む光遮断器許可インバータ回路４６０を含んでいる。また、調光インターフェース及びサポート回路１８０は以下に説明される制限回路４７０，４８０及び積分器回路４７２，４８２を含んでいる。集合的に、第１の許可トランジスタ及び第２の許可トランジスタＱ１０５，Ｑ１０６、制限回路４７０，４８０、及び積分器回路４７２，４８２は調光時間遅延スイッチ１８６として、図１に示されたように機能する。

調光変換器電圧調整４２０はＶＣＣ−ＩＳＯ電力信号１３８を受け入れ、それに応答して高及び低の調光変換器ＶＣＣ信号４２０ａ，４２０ｂを出力する。電圧対デューティサイクル変換器４１０は通常、０〜１０Ｖ（ボルト）の範囲である高及び低（グランド）の調光入力信号１８２ａ，１８２ｂ各々を受信する。調光分路抵抗１８４は高調光入力信号１８２ａと高変換器ＶＣＣ信号４２０との間に接続され、調光信号が存在しないとき高調光入力にプルアップする。

電圧対デューティサイクル変換器４１０はＬＭ２９０４のように、１つのパッケージ内に備えられた１対のノートンタイプの差動増幅器（オペアンプ）を用いて実施される。第１の差動増幅器は「フリーラン」モードで動作され、０〜１０Ｖ（ボルト）の鋸歯状波を作り出す。第２の差動増幅器はコンパレータとして構成されている。第１の差動増幅器の出力は第２の差動増幅器に第１の入力として供給される。よって、第２の差動増幅器は第１のコンパレータによって出力された鋸歯状波出力の瞬時値と高入力調光信号１８２ａとを比較し、それに応じて調光変換器出力信号４１４ａ，４１４ｂを出力する。

２つの光遮断器４４０，４５０は４Ｎ３５のように１つのパッケージとして実施されても良い。２つの光遮断器４４０，４５０の内部ダイオードは、第２の光遮断器４５０のアノードと第１の光遮断器４４０のカソードとの接続で直列に接続されている。これは２つの光遮断器４４０，４５０が同じ信号よって駆動されることを確実にするために行われる。よって、図４に示されるように、調光変換器出力信号４１４ａは第１の光遮断器４４０のアノードに供給され、 一方、調光変換器出力信号４１４ｂは第２の光遮断器４５０のカソードに供給される。

許可トランジスタＱ１０５及びＱ１０６は調光遅延制御信号１５６によって同時に活性化されるように両方構成されている。調光遅延制御信号１５６によって同時に活性化されるときトランジスタＱ１０５，Ｑ１０６は、各ベースイネーブルリード線４５４，４４４を介して、光遮断器４４０，４５０各々の出力を有効にする。

第１の光遮断器４４０の出力４４２は調光周波数調整レベルリミッタ４７０に供給され、調光周波数調整レベルリミッタ４７０の出力は調光周波数調整積分器４７２に供給される。調光周波数調整積分器４７２は第１の光遮断器４４０の出力４４２を積分して調光周波数調整信号１７４を生成する。

第２の光遮断器４５０の出力４５２は調光バス補正レベルリミッタ４８０に供給され、調光バス補正レベルリミッタ４８０の出力は調光バス補正積分器４８２に供給される。調光バス補正積分器４８２は第２の光遮断器４５０の出力４５２を積分して調光バス補正信号１８８を生成する。

外部回路隔離障壁４９０は調光インターフェース及びサポート回路１８の実施形態４００のいくつかのコンポーネントのうちの電気的遮蔽を強化するために備えられる。

図５は、過電流センサ回路１６０、バラストドライバ回路１４０、バラストコントローラ回路１７０、及びバラストオン/オフスイッチ回路１６８の複合回路の１つの実施形態５００を示している。

バラストコントローラ回路１７０はバラストコントローラ集積回路５２０ (バラストコントローラＩＣ５２０)を備え、それはその分野の当業者には公知のＦＡＮ７５４４として実施されても良い。

バラストコントローラＩＣ５２０への１つの入力は、調光インターフェース回路によって作り出された調光周波数調整信号１７４である。調光周波数調整信号１７４はバラストコントローラＩＣ５２０のＴＲピンに接続されている。５１１として概して示されたパラメータピンはバラストＩＣ５２０のセットアップのために接続されている。それらのパラメータピンはバラストコントローラセットアップスイープＴＣキャパシタ ５１２、バラストコントローラセットアップスイープＴＣ抵抗５１４（ｐｉｎ ＲＰＨ）、バラストコントローラセットアップラン周波数キャパシタ５１６、及びバラストコントローラセットアップラン周波数抵抗５１８（ｐｉｎ ＲＴ）に接続されても良い。

バラストコントローラＩＣ５２０への第２の入力は供給電圧ＶＣＣであり、それは電圧ＶＣＣ−バラストコントローラ１７６を供給するためにバラストコントローラＩＣ５２０のＶＣＣピンに選択的に供給される。電圧ＶＣＣ−バラストコントローラ１７６はバラストオン/オフスイッチ１６８によって制御される。バラストオン/オフスイッチ１６８はバラストコントローラスイッチングトランジスタＱ１０３として実施される。トランジスタＱ１０３のエミッタリード線５４６は電圧ＶＣＣ−バラストドライバ１６４に接続されている。電圧ＶＣＣ−バラストコントローラ１７６はＱ１０３のコレクタ線にコレクタ抵抗Ｒ１０９を介して接続されている。そのベース側では、トランジスタＱ１０３は高側バラストコントローラＶＣＣスイッチ分圧抵抗５４５を介して電圧ＶＣＣ−バラストドライバ１６４に接続されている。バラストコントローラオン/オフ信号１５４は低側バラストコントローラＶＣＣスイッチ分圧抵抗５４８を介してＱ１０３のベースに入力される。よって、コントローラ及び増幅器回路１５０によって出力されたオン/オフバラスト制御信号１５４はＶＣＣのバラストコントローラへの接続を切ることによりバラストコントローラＩＣ５２０の動作を制御することができる。

過電流センサ回路１６０は、ＶＣＣベース線５３９を介してＶＣＣバス１３４に接続されたベースを有する過電流検出トランジスタＱ１１０を含んでいる。過電流検出トランジスタＱ１１０のエミッタは検出電流制限抵抗５３６を介して電圧ＶＣＣ−バラストドライバ１６４に接続される一方、検出補償キャパシタ５３８はそのエミッタとＶＣＣベース線５３９との間に接続されている。検出抵抗５３４と直列に接続された検出ダイオード５３２はＶＣＣバス１３４と電圧ＶＣＣ−バラストドライバ１６４との間に配置されている。トランジスタＱ１１０のコレクタは、検出積分器キャパシタＣ１２９と直列に接続された検出積分器抵抗５３５を含む積分回路を介してグランドに接続されている。ＶＣＣバス１３４，１６４で電圧の影響から導き出されるキャパシタ信号５３７は、検出積分器抵抗５３５及び検出積分器キャパシタＣ１２９によって積分される。検出積分器キャパシタＣ１２９の端子間の電圧レベルは過電流信号１６２として出力され、過電流信号１６２は制御及び増幅器回路１５０に供給される。制御及び増幅器回路１５０の実施形態３００は図３について上述されている。

過電流センサ回路１６０は、バスフィルタキャパシタ１２８ａ，１２８ｂの電圧が閾値以下に低下したときストライクシーケンスをリセットする。バスフィルタキャパシタ１２８ａ，１２８ｂはランプ６０２用のドライバ回路１４０に電力を供給するバスに接続されている。ランプストライクの間に，バスフィルタキャパシタ１２８ａ，１２８ｂはランプ６０２を起動するために要求される追加電力を提供する。ランプ６０２が起動に失敗したならば、閾値以下へのバス電圧の対応する低下で、バスフィルタキャパシタ１２８ａ，１２８ｂは使い果たされる。バスフィルタキャパシタ/バスの電圧の閾値は、ランプストライクが不成功であったことを示す電圧レベルである。過電流センサ回路１６０の他の特徴は、通常電圧レベルの損失という結果となる電源及び／又はバスフィルタキャパシタ故障の場合における回路保護である。
バラストコントローラＩＣ５２０の複数の出力駆動信号１７２はバラストドライバ回路１４０に属するバラストドライバＩＣ５８０に送られる。図６について以下に説明されるように、バラストドライバ回路１４０はそれらの駆動信号１７２を受け入れ、ランプ電力リード線１４４ａ，１４４ｂを介してランプ６０２を駆動する。

図６はランプ６０２を駆動するバラストドライバ及び電圧リミッタ回路１４０を示している。バラストドライバ集積回路５８０は電圧ＶＣＣ−バラストドライバ１６４から電力の供給を受け、また、−主バス１３２ｂに接続されている。加えて、上述したように、バラストドライバ集積回路はバラストコントローラ回路から、特にバラストコントローラチップ５２０からドライバ信号１７２を受け入れる。バラストドライバ集積回路５８０はパワートランジスタＱ１００及びＱ１０１のゲートに接続された出力を有する。トランジスタＱ１００は＋主バス１３２ａで電力に接続され、一方、トランジスタＱ１０１は−主バス１３２ｂで電力に接続されている。パワートランジスタＱ１００及びＱ１０１の出力は共に結合されて共振回路ドライバ信号６５０を形成する。一方、共振回路リターン信号（Ｃｂｕｓ）６６０はバスフィルタキャパシタ１２８ａ，１２８ｂ（図１参照）間のノードで形成される。

図６から分かるように、バラストドライバ及び電圧リミッタ回路１４０は共振回路６２０及びストライク電圧リミッタ回路６１０を含んでいる。ランプストライクの間に、ランプ６０２に高電圧が生じる。ランプ寿命を確保するためにランプストライク電圧を制限することが望ましい。

共振回路６２０はバラストドライバ５８０とランプ６０２との間に配置されたＬＣ回路として構成されている。共振回路６２０はバラストドライバ５８０の周波数と等しい共振周波数を有する。バラストドライバ５８０の周波数を共振回路６０２の周波数に一致させることによって、最大電力がランプ６０２に伝達される。共振回路６２０は、ＬＣ回路インダクタ６２２、ＬＣ回路ランキャパシタ６２４、及びＬＣ回路ストライクキャパシタ ６２６を備えている。ＬＣ回路ストライクキャパシタ６２６はランプ６０２と電気的に並列にある。

ストライク電圧リミッタ回路６１０は、ＬＣ回路ランキャパシタ６２４の端子間に接続された、ウォームアップ/ラン電圧スタンドオフ高側バリスタ６１２ａ（「第１のバリスタ ("第１のバリスタ６１２ａ」）、ストライク電圧充電高側キャパシタ６１４ａ（「第１のキャパシタ６１４ａ」）、ストライク電圧リミッタバリスタ６１８（「ブリッジングバリスタ６１８」）、ストライク電圧充電低側キャパシタ６１４ｂ（「第２のキャパシタ６１４ｂ」）、及びウォームアップ/ラン電圧スタンドオフ低側バリスタ６１２ｂ（「第２のバリスタ６１２ｂ」）を有している。

その分野の当業者には公知のように、バリスタは閾値電圧以下の高い抵抗を有している。バリスタの両端間の電圧が閾値を越えると、バリスタは導通になる。高電圧に適応するために、多数のバリスタが直列に接続されても良い。本発明のいくつかの実施形態では、酸化金属バリスタ（ＭＯＶ）を用いても良い。

また、各キャパシタ６１４ａ，６１４ｂに対するブリッジングバリスタ９０６の接続は、対応するダイオード６１６ａ，６１６ｂのための接続を提供する。ダイオード６１６ａ，６１６ｂは、キャパシタ６１４ａ，６１４ｂがｄｃ電位に充電されることを可能にする。バリスタ６１２ａ，６１２ｂは、ストライク電圧リミッタ６２０が通常のランプランニング駆動レベルを妨げることを防ぐために十分な電圧閾値を提供する。キャパシタs ６１４ａ，６１４ｂ間の蓄積電位がブリッジングバリスタ６１８の制限電圧に到達すると、ブリッジングバリスタ６１８は導通し、それによって、ランプストライク電圧を、第１のバリスタ及び第２のバリスタ６１２ａ，６１２ｂ、及びブリッジングバリスタ６１８の定格蓄積電圧に等しい電圧に制限するように動作する。電圧波形のピークはブリッジングバリスタ６１８を乗り越えてＬＣ回路ランキャパシタ６２４間に電流の流れを供給する。この電流は駆動電流を増加することなく共振電圧変化における連続的な増加を防止する。よって、それは電流についてのドライバ要求及びアプリケーションの大きさを間接的に制限し、高速スイッチ及び高効率のために一般により小さいｎＣを有する最も経済的なドライバスイッチ装置の使用を可能にする。

ランプストライクが起きると、ホールドアップキャパシタ１２８ａ，１２８ｂ枯渇（デプレッション）の結果の遅延により、過電流信号が生成される前にランプストライク電圧が到達される。他方、Ｌ/Ｃ共振周波数を通した駆動の周波数掃引（スイープ）によって引き起こされているストライクにより、ピークストライク電圧での有限ドウェル時間はＬ/Ｃ'Ｑ'及び掃引のレートによって引き起こされている。主バス上のホールドアップキャパシタはフル掃引によって要求されていることより著しく少ない充電であり、よって、過電流はストライクの結果を作り出す。また、これはランプ６０２の誤った開始（フォルススタート）として知られていることを防止する。例えば、極度の非制御状態での高輝度放電（ＨＩＤ）ランプは初期開始アークを継続する可能性を有している。制御のホールドアップ枯渇方法はアークの継続を防止する。

ランプ６０２のストライク後、 共振ＬＣ回路ストライクキャパシタ６２６はランプ６０２の比較的低実効インピーダンスによって分路される。その結果、１例として１つの実施形態を用いて、共振回路６１０の１８０ＫＨｚ共振周波数は７５ＫＨｚに変化され、 駆動周波数がその特性の上部スロープ上にあるため大部分は誘導性となる。ランプ６０２のアークがプラズマに変化すると、最大要求ランプ電流は一般的なラン値で４Ａから２.６Ａに減少される。駆動インピーダンスを考えると、一般的なランプ６０２は２、３分内に変換する。よって、電力及び／又は明るさの調整は、やっと知覚可能なほどゆっくりしたレートで行われる。更に、安定性問題を避けるために、調整のレートはＰＦＣ電力ゲイン応答特性より小さい。例えば、ＰＦＣダイナミック電力ゲイン特性は５Ｈｚレートに設定され、一般的なストライク及びランプランをサポートする。

電圧リミッタ６１０がランプ６０２の始動時にバラスト回路１４０によって印加されたストライク電圧を制限することは上述のことから理解され得る。電圧リミッタ６１０は、電圧レベルに基づいて共振回路パラメータを変える回路コンポーネント、例えば、キャパシタにおける切替のためにバリスタを使用する。所定の電圧が到達された時にバリスタは導通して共振回路に接続された回路を達成する。電圧リミッタ６１０は共振回路６２０の共振周波数を変化させ、それはランプ６０２への電圧を最大値にクランプさせる。

図６から分かるように、共振回路６１０及び電圧リミッタ回路６１００を含むバラストドライバ回路１４０は、従来のバラスト回路とは違って、回路１４０における電流状態を検出するために構成された抵抗を有していない。そのような抵抗の不在はバラスト回路１００における電力消費及び熱の生成の軽減の手助けとなる。

本発明は１以上の特定の実施形態について詳細に説明されたが、その説明は全体として例示を目的とし、示された実施形態に本発明を限定するとして解釈されるべきでない。当然のことながら、本明細書に特に示されていないとは言え、本発明の範囲内である様々な変更がその技術分野の当業者には可能である。

１００ バラスト回路
１１０ ＥＭＩ及びフィルタブリッジ回路
１１２ａ インレット，Ｎ１
１１２ｂ インレット，Ｎ２
１１４ インレット，安全グランド
１１６ ＰＦＣ入力キャパシタ
１１８ａ 整流サイン波(+)
１１８ｂ 整流サイン波(-)
１２０ 力率コントローラ
１２２ バイパス線
１２４ バス分圧器，高側
１２５ ＰＦＣＩＣ上のフィードバック/シャットダウンピン
１２６ バス分圧器，低側
１２８ａ バスフィルタキャパシタ 高
１２８ｂ バスフィルタキャパシタ 低
１３０ 電圧調整回路
１３２ａ ＋主バス
１３２ｂ −主バス
１３４ ＶＣＣバス
１３８ ＶＣＣ−ＩＳＯ
１４０ バラストドライバ回路
１４４ａ ランプ電力リード線１
１４４ｂ ランプ電力リード線２
１５０ 制御及び増幅器回路
１５２ 電力補正帰還信号
１５４ バラストコントローラオン/オフ信号
１５６ 調光遅延制御信号
１５８ ＰＦＣ電流検出信号(ＰＦＣＩＣのＩａｖｇピンから)
１６０ 過電流センサ回路
１６２ 過電流帰還信号
１６４ 電圧ＶＣＣ−バラストドライバ
１６８ バラストオン/オフスイッチ
１７０ バラストコントローラ回路
１７２ 駆動信号
１７４ 調光周波数調整信号
１７６ 電圧ＶＣＣ−バラストコントローラ
１８０ 調光回路
１８２ａ 調光入力(+)
１８２b 調光入力(-)
１８４ 調光分路抵抗
１８６ 調光時間遅延スイッチ
１８８ 調光バス補正帰還信号
２００ 力率コントローラ回路
２０６ ＰＦＣ電流検出抵抗
２０８ ＰＦＣＩａｖｇ抵抗
２１０ ＮＣＰ１６５０(オン半導体)
３００ コントローラ及び増幅器回路
３１０ ランコンパレータ
３１４ ランコンパレータ基準
３１９ ラン状態信号
３２０ ＰＬＣ増幅器（アンプ）１
３２２ ＰＬＣ増幅器１ 積分器
３３０ ＰＬＣ増幅器２
３３２ ＰＬＣ増幅器２ リミッタ
３４０ ストライク発振器
３４２ ストライク信号
３５０ 調光遅延タイマ
３６０ バラスト許可ロジック（論理回路）
４００ 調光インターフェース及びサポート回路
４１０ 電圧対デューティサイクル変換器
４１４ａ，ｂ 調光変換器出力
４２０ 調光変換器ＶＣＣ調整器
４２０ａ 調光変換器Ｖｃｃ＋
４２０ｂ 調光変換器Ｖｃｃ−
４３０ Ｔ１００変圧器
４４０ 光遮断器Ｕ１０４
４４２ 光遮断器Ｕ１０４出力
４４４ 光遮断器Ｕ１０４許可
４５０ 光遮断器Ｕ１０５
４５２ 光遮断器Ｕ１０５出力
４５４ 光遮断器Ｕ１０５許可
４６０ 光遮断器許可インバータ
Ｑ１０５ 第１のトランジスタ許可インバータ
Ｑ１０６ 第２のトランジスタ許可インバータ
４７０ 調光周波数調整レベルリミッタ
４７２ 調光周波数調整積分器
４８０ 調光バス補正レベルリミッタ
４８２ 調光バス補正積分器
４９０ 隔離障壁
５００ バラストコントローラ及びドライバ回路
５１１ バラストコントローラパラメータピン
５１２ バラストコントローラセットアップスイープＴＣキャパシタ
５１４ バラストコントローラセットアップスイープＴＣ抵抗
５１６ バラストコントローラセットアップラン周波数キャパシタ
５１８ バラストコントローラセットアップラン周波数抵抗Ａ
５２０ バラスト制御ＩＣ
Ｑ１１０ ＯＣ検出トランジスタ
５３２ ＯＣ検出ダイオード Ｄ１１６
Ｃ１２９ ＯＣ検出積分器キャパシタ
５３４ ＯＣ検出抵抗 Ｒ１３９
５３５ ＯＣ検出積分器抵抗
５３６ ＯＣ検出電流制限抵抗
５３７ ＯＣ検出信号
５３８ ＯＣ検出補償キャパシタ
５３９ 検出トランジスタへのＶＣＣライン
Ｑ１０３ バラストコントローラＶＣＣスイッチトランジスタ
５４５ 高側バラストコントローラＶＣＣスイッチ分圧抵抗
５４６ バラストコントローラトランジスタスイッチのエミッタリード線
Ｒ１０９ バラストコントローラトランジスタスイッチのコレクタ抵抗
５４８ 低側バラストコントローラＶＣＣスイッチ分圧抵抗
５８０ バラストドライバＩＣ ＩＲ２１１３
６００ バラストドライバ回路
６０２ ランプ
６１０ ストライク電圧リミッタ
６１２ａ ウォームアップ/ラン電圧スタンドオフ高側
６１２ｂ ウォームアップ/ラン電圧スタンドオフ低側
６１４ａ ストライク電圧充電キャパシタ高側
６１４ｂ ストライク電圧充電キャパシタ低側
６１６ａ ストライク整流器ダイオード高側
６１６ｂ ストライク整流器ダイオード低側
６１８ ストライク電圧リミッタ ＭＯＶ
６２０ 共振ＬＣ回路
６２２ 共振ＬＣ回路インダクタ
６２４ 共振ＬＣ回路ランキャパシタ
６２６ 共振ＬＣ回路ストライクキャパシタ
６５０ 共振回路ドライバ信号
６６０ 共振回路リターン信号(Ｃバス)

Claims (28)

1. ランプストライク電圧を制限する電子バラスト回路であって、
   第１の共振周波数を有し、ランプ（６０２）を駆動するように構成された共振回路（６２０）と、
   前記共振回路（６２０）に接続された電圧リミッタ回路（６１０）と、を含むバラストドライバ回路（１４０）を備えることを特徴とする電子バラスト回路。
2. ランプストライク電圧を制限する電子バラスト回路であって、
   ランプ電圧が閾値電圧を越えると前記第１の共振周波数は第２の共振周波数に変化し、それによって前記ランプ電圧は前記閾値電圧にクランプされることを特徴とする電子バラスト回路。
3. 前記共振回路（６２０）は、ランキャパシタ（６２４）及びストライクキャパシタ（６２６）と直列に接続された第１のインダクタ（６２２）を備え、前記ランプ（６０２）は前記ストライクキャパシタ（６２６）間に接続され、
   前記電圧リミッタ回路（６１０）は前記ランキャパシタ（６２４）間に接続されていることを特徴とする請求項１記載の電子バラスト回路。
4. 前記電圧リミッタ回路（６１０）は、前記ランキャパシタ（６２４）の高側と共通電圧（ＣＢＵＳ）との間に直列に接続された第１のバリスタ（６１２ａ）、ストライク電圧充電高側キャパシタ（６１４ａ）及び第１のダイオード（６１６ａ）と、
   前記ランキャパシタ（６２４）の低側と前記共通電圧（ＣＢＵＳ）との間に直列に接続された第２のバリスタ（６１２ｂ）、ストライク電圧充電低側キャパシタ（６１４ｂ）及び第２のダイオード（６１６ｂ）と、を備え、
   前記第１のダイオード（６１６ａ）は第１の方向に導くために配置され、前記第２のダイオード（６１６ｂ）は前記第１の方向とは反対方向に導くために配置されていることを特徴とする請求項３記載の電子バラスト回路。
5. 前記電圧リミッタ回路（６１０）は、前記ストライク電圧充電高側キャパシタ（６１４ａ）と前記第１のダイオード（６１６ａ）との間に配置された第１のポイントと、前記ストライク電圧充電低側キャパシタ（６１４ｂ）と前記第２のダイオード（６１６ｂ）との間に配置された第２のポイントとの間を亘る第３のバリスタ（６１８）を更に備えることを特徴とする請求項４記載の電子バラスト回路。
6. 前記共通電圧（ＣＢＵＳ）は、１対のバスライン（１３２ａ，１３２ｂ）間に接続された第１のキャパシタと第２のキャパシタ（１２８ａ，１２８ｂ）によって形成された電圧分圧器から導き出されることを特徴とする請求項４記載の電子バラスト回路。
7. 前記バラストドライバ回路（１４０）は、電力消費及び熱の発生を軽減するために内部の電流状態を検出するように構成された抵抗を有していないことを特徴とする請求項４記載の電子バラスト回路。
8. 少なくとも１つの駆動信号を出力するように構成されたバラストコントローラ回路と、
   電圧に応じて電流検出信号を出力する力率補正回路と、
   前記電流検出信号を受け入れ、前記力率補正回路に電力補正帰還信号を供給し、１以上の出力信号を供給して前記バラストコントローラ回路を制御するように構成された制御及び増幅器回路と、
   ランプに接続可能な共振回路と、前記共振回路の動作を制限するように構成された電圧リミッタ回路とを含み、前記バラストコントローラ回路から前記少なくとも１つの駆動信号を受け入れるように構成されたバラストドライバ回路と、
   前記制御及び増幅器回路に信号を出力し、それによって前記制御及び増幅器回路を介して前記バラストコントローラ回路を間接的に制御するように構成された過電流センサ回路と、を備えることを特徴とする電子バラスト回路。
9. ランプストライク電圧を制限する電子バラスト回路であって、
   電源回路（１１０）と、
   前記電源回路（１１０）に接続された力率コントローラ回路（１２０）と、を備え、
   前記力率コントローラ回路（１２０）はＰＦＣ集積チップ（２１０）と電圧分圧器とを含むことを特徴とする電子バラスト回路。
10. 前記電圧分圧器は第１のバス分圧器抵抗（１２４）と前記第２のバス分圧器抵抗（１２６）とを含むことを特徴とする請求項９記載のランプストライク電圧を制限する電子バラスト回路。
11. 前記第１のバス分圧器抵抗（１２４）と前記第２のバス分圧器抵抗（１２６）との間に配置されたノードを更に備えることを特徴とする請求項１０記載のランプストライク電圧を制限する電子バラスト回路。
12. 前記第１のバス分圧器抵抗（１２４）は第１の主バス（＋主バス１３２ａ）と前記ノードとの間に配置されていることを特徴とする請求項１１記載のランプストライク電圧を制限する電子バラスト回路。
13. 前記第２のバス分圧器抵抗（１２６）は第２の主バス（−主バス１３２ｂ）と前記ノードとの間に配置されていることを特徴とする請求項１１記載のランプストライク電圧を制限する電子バラスト回路。
14. ランプストライク電圧を制限する電子バラスト回路であって、
    ランコンパレータ（３１０）と、
    前記ランコンパレータ（３１０）に接続されたストライク発振器（３４０）と、
    前記ランコンパレータ（３１０）及び前記ストライク発振器（３４０）に接続されたバラスト許可論理回路（３６０）と、を備えることを特徴とする電子バラスト回路。
15. 前記ランコンパレータ（３１０）に接続された調光遅延タイマ回路（３５０）を更に含むことを特徴とする請求項１４記載のランプストライク電圧を制限する電子バラスト回路。
16. 電力制限特性（ＰＬＣ）回路（３１７）を更に含み、前記ＰＬＣ回路（３１７）は、ＰＬＣ第１の増幅器３２０と、ＰＬＣ第１の増幅器積分器３２２と、ＰＬＣ第２の増幅器３３０と、ＰＬＣ第２の増幅器リミッタ３３２とを含むことを特徴とする請求項１４記載のランプストライク電圧を制限する電子バラスト回路。
17. ランプストライク電圧を制限する電子バラスト回路であって、
    調光変換器電圧調整器（４２０）と、
    前記調光変換器電圧調整器（４２０）に接続された電圧対デューティサイクル変換器（４１０）と、
    前記電圧対デューティサイクル変換器（４１０）に接続された第１の光遮断器（４４０）と、
    前記電圧対デューティサイクル変換器（４１０）に接続された第２の光遮断器（４５０）と、を備えることを特徴とする電子バラスト回路。
18. 前記調光変換器電圧調整器（４２０）と前記電圧対デューティサイクル変換器（４１０）との間に配置された調光分路抵抗（１８４）を更に含むことを特徴とする請求項１７記載のランプストライク電圧を制限する電子バラスト回路。
19. 前記第１の光遮断器（４４０）と前記第２の光遮断器（４５０）とは直列に接続されていることを特徴とする請求項１７記載のランプストライク電圧を制限する電子バラスト回路。
20. 前記第１の光遮断器（４４０）のカソードは前記第２の光遮断器（４５０）のアノードに接続されていることを特徴とする請求項１９記載のランプストライク電圧を制限する電子バラスト回路。
21. 第１の許可トランジスタ（Ｑ１０５）及び第２の許可トランジスタ（Ｑ１０６）を含む光遮断許可インバータ回路（４６０）を更に備え、
    前記第１の許可トランジスタ（Ｑ１０５）は前記第１の光遮断器（４４０）に接続され、前記第２の許可トランジスタ（Ｑ１０６）は前記第２の光遮断器（４５０）に接続されていることを特徴とする請求項１７記載のランプストライク電圧を制限する電子バラスト回路。
22. 前記第１の光遮断器（４４０）と調光周波数調整積分器（４７２）との間に配置された調光周波数調整レベルリミッタ（４７０）と、
    前記第２の光遮断器（４５０）と調光バス補正積分器（４８２）との間に配置された調光バス補正レベルリミッタ（４８０）と、を更に備えることを特徴とする請求項２１記載のランプストライク電圧を制限する電子バラスト回路。
23. ランプストライク電圧を制限する電子バラスト回路であって、
    過電流センサ回路（１６０）と、
    前記過電流センサ回路（１６０）に接続されたバラストコントローラ集積回路（ＩＣ）（５２０）と、
    前記バラストコントローラＩＣ（５２０）に接続されたバラストドライバ回路（１４０）と、を備えることを特徴とする電子バラスト回路。
24. 前記過電流センサ回路（１６０）は積分回路に接続された過電流検出トランジスタ（Ｑ１１０）を含むことを特徴とする請求項２３記載のランプストライク電圧を制限する電子バラスト回路。
25. 前記積分回路は検出積分器キャパシタ（Ｃ１２９）と直列に接続された検出積分器抵抗（５３５）を含むことを特徴とする請求項２４記載のランプストライク電圧を制限する電子バラスト回路。
26. 検出抵抗（５３４）と直列に接続された検出ダイオード（５３２）を更に備えることを特徴とする請求項２３記載のランプストライク電圧を制限する電子バラスト回路。
27. 前記バラストコントローラＩＣ（５２０）は、バラストコントローラセットアップスイープＴＣキャパシタ（５１２）と、バラストコントローラセットアップスイープＴＣ抵抗（５１４）と、バラストコントローラセットアップラン周波数キャパシタ（５１６）と、バラストコントローラセットアップラン周波数抵抗（５１８）と、に接続された複数のパラメータピン（５１１）を更に含むことを特徴とする請求項２３記載のランプストライク電圧を制限する電子バラスト回路。
28. 前記バラストコントローラＩＣ（５２０）は、エミッタリード線（５４６）を備えるバラストコントローラ切替トランジスタ（Ｑ１０３）を更に含み、
    前記バラストコントローラ切替トランジスタ（Ｑ１０３）は、コレクタ抵抗（Ｒ１０９）と、バラストコントローラＶＣＣスイッチドライバ抵抗（５４５）と、バラストコントローラＶＣＣスイッチドライバ抵抗（５４８）とに接続されていることを特徴とする請求項２３記載のランプストライク電圧を制限する電子バラスト回路。

Images