JP2013508941A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013508941A5 JP2013508941A5 JP2012533445A JP2012533445A JP2013508941A5 JP 2013508941 A5 JP2013508941 A5 JP 2013508941A5 JP 2012533445 A JP2012533445 A JP 2012533445A JP 2012533445 A JP2012533445 A JP 2012533445A JP 2013508941 A5 JP2013508941 A5 JP 2013508941A5
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- vias
- stacked integrated
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000011664 signaling Effects 0.000 claims 7
- 238000004806 packaging method and process Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Claims (12)
- リングトポロジに接続された複数の集積回路ダイを備える積層された集積回路装置において、
それぞれのダイは、
前記ダイに対する信号に外部アクセスを供給するための、前記ダイを通って延在する複数のビアであって、前記複数のダイは、それぞれのダイの前記ビアが、隣接するダイの前記ビアに接続されて、隣接するダイの間で直列接続を形成するように、積み重なって配置されている、ビアと、
前記関連するビアと結合されるルータであって、前記関連するビアに、前記ダイの固有回路が、前記関連するビアのうちの選択されたものによって接続されて、隣接するダイとシグナリングするシグナリング接続構成をとらせるように、および
前記関連するビアに、前記ダイの前記固有回路が接続されずに、前記隣接するダイとシグナリングするシグナリング切断構成をとらせるように構成されているルータとを含む、
積層された集積回路装置。 - それぞれのダイは、前記関連するビアの前記とらせるシグナリング構成を示す制御信号をそれに対して供給するための前記ルータと結合されているコントローラをさらに含む、請求項1に記載の積層された集積回路装置。
- 前記コントローラは、前記とらせるシグナリング構成を示す情報を受け取り、前記情報に応答して前記制御信号を供給するように構成されている、請求項2に記載の積層された集積回路装置。
- 前記コントローラは、前記複数のビアの第1の群と結合されて、前記情報を前記第1の群のビアを通る前記隣接ダイのビアの第2の群から受け取る、請求項3に記載の積層された集積回路装置。
- 前記ルータは、前記情報を前記第1の群のビアから前記コントローラにルーティングするように構成されている、請求項4に記載の積層された集積回路装置。
- 前記コントローラは、前記情報を、前記とらせるシグナリング構成を選択する外部コントローラから受け取るようになされている、請求項3に記載の積層された集積回路装置。
- 前記コントローラは、前記制御信号を保存するためのレジスタを含む、請求項2に記載の積層された集積回路装置。
- 前記複数のビアの第1の群は、前記コントローラと結合されて、前記隣接する集積回路ダイを通って延在し、前記隣接するダイに対する信号に外部アクセスを供給する第2の複数のビアによってとることが可能な複数の信号搬送構成のうちの選択された1つを示す情報を、前記コントローラから前記隣接する集積回路ダイの第2のコントローラに転送する、請求項2に記載の積層された集積回路装置。
- 前記ルータと結合されている固有回路を含み、前記シグナリング構成のそれぞれのものにおいては、前記ルータは、それぞれの信号を前記固有回路のそれぞれの部分から前記ビアのうちの同じものにルーティングする、請求項1に記載の積層された集積回路装置。
- 前記ダイのうちの1つと結合されているパッケージ用基板を含む、請求項1に記載の積層された集積回路装置。
- 請求項1に記載の積層された集積回路装置と、
前記積層された集積回路装置の外部に設けられ、前記積層された集積回路装置と結合されて、前記積層された集積回路装置と通信する電子回路と
を備える、システム。 - 前記積層された集積回路装置は、データ処理機能およびデータ保存機能のうちの1つを実装し、前記電子回路は、データ処理機能およびデータ保存機能のうちの前記1つと協働することが可能である、請求項11に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25286509P | 2009-10-19 | 2009-10-19 | |
US61/252,865 | 2009-10-19 | ||
US12/773,340 | 2010-05-04 | ||
US12/773,340 US8604593B2 (en) | 2009-10-19 | 2010-05-04 | Reconfiguring through silicon vias in stacked multi-die packages |
PCT/CA2010/001650 WO2011047470A1 (en) | 2009-10-19 | 2010-10-19 | Reconfiguring through silicon vias in stacked multi-die packages |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013508941A JP2013508941A (ja) | 2013-03-07 |
JP2013508941A5 true JP2013508941A5 (ja) | 2013-11-28 |
Family
ID=43878833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012533445A Pending JP2013508941A (ja) | 2009-10-19 | 2010-10-19 | 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8604593B2 (ja) |
EP (1) | EP2491589A4 (ja) |
JP (1) | JP2013508941A (ja) |
KR (1) | KR20120085650A (ja) |
CN (1) | CN102227806A (ja) |
TW (1) | TWI476889B (ja) |
WO (1) | WO2011047470A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9229887B2 (en) * | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
US7978721B2 (en) | 2008-07-02 | 2011-07-12 | Micron Technology Inc. | Multi-serial interface stacked-die memory architecture |
US8086913B2 (en) | 2008-09-11 | 2011-12-27 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
US9123552B2 (en) * | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
US8362602B2 (en) * | 2010-08-09 | 2013-01-29 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
US8916910B2 (en) * | 2010-12-13 | 2014-12-23 | Research Foundation Of State University Of New York | Reconfigurable RF/digital hybrid 3D interconnect |
KR101817156B1 (ko) * | 2010-12-28 | 2018-01-10 | 삼성전자 주식회사 | 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법 |
KR101208962B1 (ko) * | 2011-02-22 | 2012-12-06 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US8624626B2 (en) | 2011-11-14 | 2014-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3D IC structure and method |
US20130159587A1 (en) * | 2011-12-15 | 2013-06-20 | Aaron Nygren | Interconnect Redundancy for Multi-Interconnect Device |
US8933715B2 (en) | 2012-04-08 | 2015-01-13 | Elm Technology Corporation | Configurable vertical integration |
US9448947B2 (en) * | 2012-06-01 | 2016-09-20 | Qualcomm Incorporated | Inter-chip memory interface structure |
US9478502B2 (en) * | 2012-07-26 | 2016-10-25 | Micron Technology, Inc. | Device identification assignment and total device number detection |
US9026872B2 (en) * | 2012-08-16 | 2015-05-05 | Xilinx, Inc. | Flexible sized die for use in multi-die integrated circuit |
KR102058101B1 (ko) * | 2012-12-20 | 2019-12-20 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
US9612988B2 (en) * | 2013-07-23 | 2017-04-04 | International Business Machines Corporation | Donor cores to improve integrated circuit yield |
US20150155039A1 (en) * | 2013-12-02 | 2015-06-04 | Silicon Storage Technology, Inc. | Three-Dimensional Flash NOR Memory System With Configurable Pins |
US9245825B2 (en) | 2014-01-23 | 2016-01-26 | Sandisk Technologies Inc. | I/O pin capacitance reduction using TSVS |
US9501603B2 (en) | 2014-09-05 | 2016-11-22 | International Business Machines Corporation | Integrated circuit design changes using through-silicon vias |
US10002653B2 (en) | 2014-10-28 | 2018-06-19 | Nxp Usa, Inc. | Die stack address bus having a programmable width |
KR102290020B1 (ko) * | 2015-06-05 | 2021-08-19 | 삼성전자주식회사 | 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치 |
US9871020B1 (en) * | 2016-07-14 | 2018-01-16 | Globalfoundries Inc. | Through silicon via sharing in a 3D integrated circuit |
US10249590B2 (en) | 2017-06-06 | 2019-04-02 | Globalfoundries Inc. | Stacked dies using one or more interposers |
US10838831B2 (en) * | 2018-05-14 | 2020-11-17 | Micron Technology, Inc. | Die-scope proximity disturb and defect remapping scheme for non-volatile memory |
US11055167B2 (en) * | 2018-05-14 | 2021-07-06 | Micron Technology, Inc. | Channel-scope proximity disturb and defect remapping scheme for non-volatile memory |
US11048597B2 (en) * | 2018-05-14 | 2021-06-29 | Micron Technology, Inc. | Memory die remapping |
CN112102862B (zh) * | 2020-09-22 | 2023-03-07 | 武汉新芯集成电路制造有限公司 | 芯片结构、数据读取处理方法及芯片结构制造方法 |
US11226767B1 (en) * | 2020-09-30 | 2022-01-18 | Micron Technology, Inc. | Apparatus with access control mechanism and methods for operating the same |
US11468945B2 (en) * | 2020-10-15 | 2022-10-11 | Arm Limited | 3D storage architecture with tier-specific controls |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW511414B (en) | 2001-04-19 | 2002-11-21 | Via Tech Inc | Data processing system and method, and control chip, and printed circuit board thereof |
US20030040166A1 (en) | 2001-05-25 | 2003-02-27 | Mark Moshayedi | Apparatus and method for stacking integrated circuits |
DE102004045527B4 (de) * | 2003-10-08 | 2009-12-03 | Siemens Ag | Konfigurierbare Logikschaltungsanordnung |
JP4708176B2 (ja) * | 2005-12-08 | 2011-06-22 | エルピーダメモリ株式会社 | 半導体装置 |
US7352602B2 (en) * | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
US20070220207A1 (en) * | 2006-03-14 | 2007-09-20 | Bryan Black | Transferring data from stacked memory |
TWI332239B (en) * | 2006-12-14 | 2010-10-21 | United Microelectronics Corp | Semiconductor wafer and method for forming the same |
KR100871381B1 (ko) * | 2007-06-20 | 2008-12-02 | 주식회사 하이닉스반도체 | 관통 실리콘 비아 칩 스택 패키지 |
US7863733B2 (en) * | 2007-07-11 | 2011-01-04 | Arm Limited | Integrated circuit with multiple layers of circuits |
US8136071B2 (en) | 2007-09-12 | 2012-03-13 | Neal Solomon | Three dimensional integrated circuits and methods of fabrication |
US20090072373A1 (en) * | 2007-09-14 | 2009-03-19 | Reynaldo Corpuz Javier | Packaged integrated circuits and methods to form a stacked integrated circuit package |
US7816934B2 (en) * | 2007-10-16 | 2010-10-19 | Micron Technology, Inc. | Reconfigurable connections for stacked semiconductor devices |
KR101176187B1 (ko) | 2007-11-21 | 2012-08-22 | 삼성전자주식회사 | 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법 |
US7791175B2 (en) * | 2007-12-20 | 2010-09-07 | Mosaid Technologies Incorporated | Method for stacking serially-connected integrated circuits and multi-chip device made from same |
US8384417B2 (en) * | 2008-09-10 | 2013-02-26 | Qualcomm Incorporated | Systems and methods utilizing redundancy in semiconductor chip interconnects |
US7796446B2 (en) * | 2008-09-19 | 2010-09-14 | Qimonda Ag | Memory dies for flexible use and method for configuring memory dies |
US8134852B2 (en) * | 2008-10-14 | 2012-03-13 | Mosaid Technologies Incorporated | Bridge device architecture for connecting discrete memory devices to a system |
US8472199B2 (en) * | 2008-11-13 | 2013-06-25 | Mosaid Technologies Incorporated | System including a plurality of encapsulated semiconductor chips |
US8977809B2 (en) * | 2008-11-26 | 2015-03-10 | Micron Technology, Inc. | Sharing resources in multi-dice stacks |
-
2010
- 2010-05-04 US US12/773,340 patent/US8604593B2/en active Active
- 2010-08-26 TW TW099128670A patent/TWI476889B/zh not_active IP Right Cessation
- 2010-10-19 EP EP10824345.2A patent/EP2491589A4/en not_active Withdrawn
- 2010-10-19 CN CN201080003433.2A patent/CN102227806A/zh active Pending
- 2010-10-19 WO PCT/CA2010/001650 patent/WO2011047470A1/en active Application Filing
- 2010-10-19 KR KR1020117011810A patent/KR20120085650A/ko not_active Application Discontinuation
- 2010-10-19 JP JP2012533445A patent/JP2013508941A/ja active Pending
-
2013
- 2013-12-10 US US14/101,507 patent/US9117685B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013508941A5 (ja) | ||
JP2017152024A5 (ja) | ||
CN104115226B (zh) | 堆叠存储器体系结构中的单独微通道电压域 | |
EA200971021A1 (ru) | Система мониторинга | |
JP2009521740A5 (ja) | ||
TW200943525A (en) | Data storage and stackable configurations | |
JP2012181916A5 (ja) | ||
EP2534659A4 (en) | STORAGE CHIP, STACKED MEMORY, STORAGE DEVICES AND METHOD | |
JP5635759B2 (ja) | 積層半導体集積回路装置 | |
JP2012094240A5 (ja) | 抵抗性メモリ装置 | |
JP2010109970A5 (ja) | ||
ATE545134T1 (de) | Speichersystem mit sektionalen datenzeilen | |
JP2012044708A5 (ja) | ||
WO2014011579A3 (en) | Hybrid computing module | |
JP2011055515A5 (ja) | 通信システムおよび主装置および従装置 | |
JP2012505448A5 (ja) | ||
JP6138032B2 (ja) | 集積回路及びそれを備える積層回路 | |
JP2010102712A5 (ja) | ||
JP2015505643A5 (ja) | ||
JP2013187998A5 (ja) | ||
WO2012082480A3 (en) | Multi-die dram banks arrangement and wiring | |
JP2013105512A5 (ja) | ||
GB201300264D0 (en) | Magnetic random access memory device and method for producing a magnetic random access memory device | |
IN2014MN02115A (ja) | ||
WO2009067685A3 (en) | Ethernet controller |