JP2013508941A - 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成 - Google Patents

積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成 Download PDF

Info

Publication number
JP2013508941A
JP2013508941A JP2012533445A JP2012533445A JP2013508941A JP 2013508941 A JP2013508941 A JP 2013508941A JP 2012533445 A JP2012533445 A JP 2012533445A JP 2012533445 A JP2012533445 A JP 2012533445A JP 2013508941 A JP2013508941 A JP 2013508941A
Authority
JP
Japan
Prior art keywords
die
vias
integrated circuit
configuration
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012533445A
Other languages
English (en)
Other versions
JP2013508941A5 (ja
Inventor
ローランド・シュッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc, Mosaid Technologies Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2013508941A publication Critical patent/JP2013508941A/ja
Publication of JP2013508941A5 publication Critical patent/JP2013508941A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

積層されたマルチダイ集積回路パッケージ内のシリコン貫通ビア(TSV)は、その標準的なミッションモードで、パッケージのフィールド動作中に、所望に応じて、別の接続構成をとるように制御される。TSV接続は、例えば、そのダイの工場デフォルト接続とは異なるやり方で、影響されたダイを接続するように再構成可能である。ダイの固有回路の入力および/または出力へのTSV接続は、変更可能である。ダイが、積層内のダイを相互接続するインターフェースから完全に切断されても、またはこのようなインターフェースから元々切断されていたダイが、インターフェースに接続されてもよい。

Description

本出願は、2009年10月19日に出願された米国特許仮出願第61/252,865号、および2010年5月4日に出願された米国特許出願第12/773,340号への優先権を主張するものであり、これらはともに参照によって本明細書に組み込まれている。
本研究は、半導体集積回路デバイスに関するものであり、より詳細には、シリコン貫通ビア(TSV)によって相互接続された積層化構成での多重集積回路ダイのパッケージ化構成に関するものである。
従来の技術は、TSVによって相互接続された隣接するダイによる積層されたマルチダイパッケージを提供している。いくつかのスペアTSVが、冗長目的でそれぞれのダイ上に設置可能であり、それによって、製造中に識別可能ないずれの不良TSVをも交換可能にする。初期の製造工程が完了した後は、ダイ上のスペアTSVは、使用されない。
そのため、積層されたマルチダイパッケージにおけるスペアTSVの使用を提供することが望ましい。
米国特許仮出願第61/252,865号明細書 米国特許出願第12/773,340号明細書
そのため、本発明の目的は、積層されたマルチダイパッケージにおけるスペアTSVの使用のための装置、方法、およびシステムを提供することである。
本発明の広範な態様によれば、集積回路ダイ装置であって、装置に対する信号に外部アクセスを供給するための、装置を通って延在する複数のビアと、前記ビアと結合され、前記ビアに、複数の信号搬送構成のうちの選択された1つをとらせるように構成されているルータとを備え、前記選択された信号搬送構成においては、前記ビアのうちの少なくとも1つは、前記少なくとも1つのビアが、別の前記信号搬送構成では搬送しない関連する少なくとも1つの信号を搬送する、装置が提供される。
好ましくは、少なくとも別の前記ビアは、前記別の前記信号搬送構成で、関連する少なくとも1つの信号を搬送する。
有利には、この装置は、前記選択された信号搬送構成を示す制御信号をそれに対して供給するための前記ルータと結合されているコントローラを含む。
加えて、前記コントローラは、前記選択された信号搬送構成を示す情報を受け取り、前記情報に応答して前記制御信号を供給するように構成されている。
好都合には、前記コントローラは、前記ビアの1つの群と結合されて、前記情報を前記群のビアを通る装置の外部のソースから受け取る。
好ましくは、前記ルータは、前記情報を前記群のビアから前記コントローラにルーティングするように構成されている。
好都合には、外部ソースは、さらなる集積回路ダイ装置に対する信号に外部アクセスを供給するための、それを通って延在するさらなる複数のビアを有するさらなる装置である。
加えて、前記群のビアは、さらなる複数のビアのさらなる群に接続して、前記情報を受け取るようになされている。
有利には、前記コントローラは、前記情報を、前記選択された信号搬送構成を選択する外部コントローラから受け取るようになされている。
利益のあるようには、前記コントローラは、前記制御信号を保存するためのレジスタを含む。
加えて、前記ビアの1つの群は、前記コントローラと結合されて、さらなる装置を通って延在し、さらなる装置に対する信号に外部アクセスを供給するさらなる複数のビアによってとることが可能な複数の信号搬送構成のうちの選択された1つを示す情報を、前記コントローラからさらなる集積回路ダイ装置のさらなるコントローラに転送する。
好ましくは、装置は、前記ルータと結合されている固有回路を含み、前記信号搬送構成のそれぞれのものにおいては、前記ルータは、それぞれの信号を前記固有回路のそれぞれの部分から前記ビアのうちの同じものにルーティングする。
本発明の別の広範な態様によれば、ダイを通って延在し、ダイに対する信号に外部アクセスを供給する複数のビアに、第1の信号搬送構成をとらせるステップと、複数のビアに、第2の信号搬送構成をとらせるステップとを含み、第1の信号搬送構成においては、ビアのうちの少なくとも1つは、少なくとも1つのビアが、第2の信号搬送構成では搬送しない関連する少なくとも1つの信号を搬送する、集積回路ダイ動作の方法を提供する。
好ましくは、第1および第2の信号搬送構成はそれぞれ、信号をダイ上の固有回路のそれぞれの部分からビアのうちの同じものにルーティングする。
本発明のさらなる別の広範な態様によれば、複数の集積回路ダイ装置を備える積層された集積回路装置が提供され、それぞれの前記集積回路ダイ装置は、集積回路ダイ装置に対する信号に外部アクセスを供給するための、それを通って延在する複数のビアを含み、前記複数の集積回路ダイ装置は、それぞれの前記集積回路ダイ装置のビアが、隣接する集積回路ダイ装置のビアにそれぞれ接続されるように積み重なって配置され、それぞれの前記集積回路ダイ装置は、関連するビアと結合され、関連するビアに、関連する集積回路ダイ装置の固有回路が、関連するビアのうちの選択されたものによって接続されて、隣接する前記集積回路ダイ装置とシグナリングするシグナリング接続構成をとらせるように構成されているルータを含み、それぞれの前記ルータはさらに、関連するビアに、関連する集積回路ダイ装置の固有回路が接続されずに、隣接する集積回路ダイ装置とシグナリングするシグナリング切断構成をとらせるように構成されている。
好ましくは、装置は、1つの前記集積回路ダイ装置と結合されているパッケージ用基板を含む。
本発明のさらなる別の広範な態様によれば、複数の集積回路ダイ装置を含む積層された集積回路装置が提供され、それぞれの前記集積回路ダイ装置は、集積回路ダイ装置に対する信号に外部アクセスを供給するための、それを通って延在する複数のビアを含み、前記複数の集積回路ダイ装置は、それぞれの前記集積回路ダイ装置のビアが、隣接する集積回路ダイ装置のビアにそれぞれ接続されるように積み重なって配置され、それぞれの前記集積回路ダイ装置は、関連するビアと結合され、関連するビアに、複数の信号搬送構成のうちの選択された1つをとらせるように構成されているルータを含み、前記選択された信号搬送構成においては、関連するビアのうちの少なくとも1つは、前記少なくとも1つのビアが、別の前記信号搬送構成で搬送されない関連する少なくとも1つの信号を搬送する。
好ましくは、装置は、1つの前記集積回路ダイ装置と結合されているパッケージ用基板を含む。
本発明の別の広範な態様によれば、複数の積層された集積回路ダイ装置を動作させる方法を提供し、それぞれの集積回路ダイ装置は、集積回路ダイ装置に対する信号に外部アクセスを供給するための、それを通って延在する複数のビアを含み、それぞれの前記集積回路ダイ装置のビアは、隣接する集積回路ダイ装置のビアにそれぞれ接続され、方法は、1つの集積回路ダイ装置のビアに、1つの集積回路ダイ装置の固有回路が、ビアのうちの選択されたものによって接続されて、隣接する前記集積回路ダイ装置とシグナリングするシグナリング接続構成をとらせるステップと、1つの集積回路ダイ装置のビアに、1つの集積回路ダイ装置の固有回路が接続されずに、隣接する集積回路ダイ装置とシグナリングするシグナリング切断構成をとらせるステップとを含む。
有利には、前記第1に論じたステップは、残りの前記集積回路ダイ装置のうちの少なくともいくつかを相互接続し、そこから前記1つの集積回路ダイ装置は、前記第1に論じたステップの前に切断されていたインターフェース内に1つの前記集積回路ダイ装置の接続をもたらす。
好都合には、前記第2に論じたステップは、前記インターフェースから、前記少なくともいくつかの残りの集積回路ダイ装置のうちの1つの切断をもたらす。
好ましくは前記最後に論じたステップは、残りの前記集積回路ダイ装置のうちの少なくともいくつかを相互接続するインターフェースから、1つの前記集積回路ダイ装置の切断をもたらす。
本発明の別の広範な態様によれば、複数の集積回路ダイ装置を含む積層された集積回路装置を備えるシステムが提供され、それぞれの前記集積回路ダイ装置は、集積回路ダイ装置に対する信号に外部アクセスを供給するための、それを通って延在する複数のビアを含み、前記複数の集積回路ダイ装置は、それぞれの前記集積回路ダイ装置のビアが、隣接する集積回路ダイ装置のビアにそれぞれ接続されるように積み重なって配置され、それぞれの前記集積回路ダイ装置は、関連するビアと結合され、関連するビアに、複数の信号搬送構成のうちの選択された1つをとらせるように構成されているルータを含み、前記選択された信号搬送構成においては、関連するビアのうちの少なくとも1つは、前記少なくとも1つのビアが、別の前記信号搬送構成で搬送されない関連する少なくとも1つの信号を搬送し、電子回路は、前記積層された集積回路装置の外部に設けられ、それと結合されて、それと通じる。
好ましくは、前記積層された集積回路装置は、データ処理機能およびデータ保存機能のうちの1つを実装し、前記電子回路は、データ処理機能およびデータ保存機能のうちの前記1つと協働することが可能である。
本発明のさらなる別の態様によれば、複数の集積回路ダイ装置を含む積層された集積回路装置を備えるシステムが提供され、それぞれの前記集積回路ダイ装置は、集積回路ダイ装置に対する信号に外部アクセスを供給するための、それを通って延在する複数のビアを含み、前記複数の集積回路ダイ装置は、それぞれの前記集積回路ダイ装置のビアが、隣接する集積回路ダイ装置のビアにそれぞれ接続されるように積み重なって配置され、それぞれの前記集積回路ダイ装置は、関連するビアと結合され、関連するビアに、関連する集積回路ダイ装置の固有回路が、関連するビアのうちの選択されたものによって接続されて、隣接する前記集積回路ダイ装置とシグナリングするシグナリング接続構成をとらせるように構成されているルータを含み、それぞれの前記ルータはさらに、関連するビアに、関連する集積回路ダイ装置の固有回路が接続されずに、隣接する集積回路ダイ装置とシグナリングするシグナリング切断構成をとらせるように構成され、電子回路が、前記積層された集積回路装置の外部に設けられ、それと結合されて、それと通じる。
有利には、前記積層された集積回路装置は、データ処理機能およびデータ保存機能のうちの1つを実装し、前記電子回路は、データ処理機能およびデータ保存機能のうちの前記1つと協働することが可能である。
この開示の目的のため、ルータが、スイッチ、マルチプレクサ、または複数の入力のうちのいずれか1つを出力ポートに選択的に接続するための当技術分野において知られている任意の他の手段を含むことに留意すべきである。
本研究の例示的な実施形態による積層されたマルチダイパッケージ装置を図式的に示す図である。 本研究の例示的な実施形態による図1のTSVルータをより詳細に図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置のダイ内のTSVルータコントローラ間の伝達リンクを図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置によって支持されるTSV再配分の例を図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置のTSVルータコントローラにおける読出しレジスタとそれぞれ関連するシグナリング動作のタイミング図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置のTSVルータコントローラにおける書込みレジスタとそれぞれ関連するシグナリング動作のタイミング図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置内で、スレーブダイをより詳細に図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置におけるダイレベル接続の再構成の例を図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置におけるダイレベル接続の再構成の例を図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置におけるダイレベル接続の再構成の例を図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置におけるダイレベル接続の再構成の例を図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置におけるダイレベル接続の再構成の例を図式的に示す図である。 本研究の例示的な実施形態による積層されたマルチダイパッケージ装置を含むシステムを図式的に示す図である。
本研究の例示的な実施形態は、積層されたマルチダイパッケージ内のTSVに、プログラム可能レジスタによって制御可能なルータを使用して、所望に応じて、別の接続構成をとらせることを提供する。様々な実施形態においては、ダイ同士の間の接続、またはダイと基板との間の接続が再構成される。レジスタ内に保存されている値を変更することによって、ユーザは、その標準的なミッションモードでパッケージのフィールド動作中、例えば、工場デフォルト接続とは異なるやり方で、影響されたダイを接続する。例として、ダイの固有回路のI/O(入力および/または出力)へのTSV接続は変更可能であり、ダイが、積層から完全に切断されても、または工場デフォルト構成で積層から元々切断されていたダイが、接続されてもよい。
図1は、本研究の例示的な実施形態による積層された集積回路ダイを含むマルチチップパッケージを図式的に示している。マスタダイ11が、パッケージの外部端子(例えば、パッケージリード)に接続されている。1つまたは複数のスレーブダイが、マスタダイ11の上に積層可能である。(物理的積層を図1に示す図には明示していないが、当業者には認識されるであろう。)図1は、スレーブダイ12を明示しており、それは、マスタダイ11に物理的に対向して積み重なって位置決めされることになる。介在する積層されたスレーブダイ12を12Aにおいてまとめて示している。破線100は、マスタダイ11のTSVと、マスタダイ11に隣接するスレーブダイのそれぞれ軸方向に位置合わせされたTSVとの間の接続を示す。破線101は、スレーブダイ12のTSVと、スレーブダイ12に隣接するスレーブダイのそれぞれ軸方向に位置合わせされたTSVとの間の接続を示す。12Aにおける介在する積層されたスレーブダイの隣接するもの同士の間のTSV接続は、明示していない。集積回路ダイの積層をパッケージ化することが当技術分野においては知られており、隣接するダイの各対のそれぞれ軸方向に位置合わせされたTSVは、互いに電気的に接続されている。
典型的には、いくつかのTSVは、各ダイ上に形成され、ダイを通って延在して、ダイのそれぞれ対向する側の隣接するダイのTSVに接続する。TSVのサブセットが、積み重なったダイ同士の間の信号および/または電力を接続するための設計によって選択される。本研究の例示的な実施形態は、チップ設計における使用のために配分されることも、不良TSVを交換するために使用されることもなかった残りの(スペア)TSVの利点を生かす。これらのスペアTSVは、将来、別の接続構成を確立するために利用可能にされる。
図1におけるマスタダイ11は、パッケージ基板13(いくつかの実施形態においてはプリント回路基板)を介してパッケージ化されたマルチダイ積層部の外部端子に接続されている。マスタダイ11は、TSV18と、TSVルータ14と、TSVルータコントローラ15と、マスタダイ11の標準機能を実装する固有回路とを含む。スレーブダイ12は、TSV19と、TSVルータ14と、TSVルータコントローラ17と、それ自体の固有回路とを含む。
図2は、本研究の例示的な実施形態によるTSVルータ14をより詳細に図式的に示している。ルータ14は、ダイのそれらのTSVに接続されているデフォルトポートを含み、それらのTSVは、積層されたマルチダイパッケージの意図された動作に必要な信号および電力を搬送するように、チップ設計によって割当て済みである。これらのTSVを、本明細書においてはデフォルトTSVとも呼ぶ。設計はまた、デフォルトTSVを配分して、ダイの対向する側の隣接するダイによって使用するため、ダイを通じて信号および/または電力を転送することが可能である。ルータ14は、ダイの固有回路とインターフェースするための固有回路ポートをさらに含む。元々製造されるダイの初期デフォルト構成においては、ルータ14は、デフォルトポートと固有回路ポートとの間の適切な接続を実装して、所望に応じてデフォルトTSVを固有回路に接続する。
この開示の目的のため、ルータが、スイッチ、マルチプレクサ、または複数の入力のうちのいずれか1つを出力ポートに選択的に接続するための当技術分野において知られている任意の他の手段を含むことに留意すべきである。
これまでは、残りのスペアTSVは、それらが製造プロセス中に識別された不良TSVを交換する冗長目的に利用可能な場合、初期の製造プロセス中を除いては使用されることはなかった。本研究によれば、ルータ14は、スペアTSVに接続されている再配分ポートを含む。したがって、これらのスペアTSVは、その標準ミッションモードでパッケージのフィールド動作中に、積層されたマルチダイパッケージ内で、接続を再構成し、かつ/または新規接続を構成する際に使用するために利用可能である。
図2はまた、様々な実施形態においては、ルータコントローラ(図1における15および17も参照のこと)が、ルータ14を介して(破線を参照のこと)、または専用接続部21によって、関連するダイのデフォルトTSVに接続可能であることを示している。コントローラ内のプログラマブルレジスタは、すでに別の形で接続されている信号を再接続または切断するため、または前に存在していなかった新規接続を形成するために、スペアTSVを配分するように、TSVを介してアクセス可能であり、22における制御接続部を介してルータ14を制御するために使用可能である。
図3は、マスタダイ11、および複数のスレーブダイ12(スレーブダイ1〜nとも示す)を示し、そのルータコントローラは、相互接続されたダイのTSVを含む専用リンクを介して相互接続されている。いくつかの実施形態においては、専用リンクは、マスタコントローラ15からそれぞれのスレーブコントローラ17に対して、それぞれ個別の接続の形態であってよい。これを、図3における破線の接続で示している。いくつかの実施形態においては、単一の並列リンクは、マスタコントローラを共有バス31に関してすべてのスレーブコントローラに接続する。個別コントローラ相互接続による破線の実施形態においては、マスタコントローラ15は、それぞれのスレーブコントローラ17につき1つのいくつかの個別ポートを有する。したがって、これらの実施形態は、その数のスレーブダイのみに適応する。一方では、共有バスの実施形態は、スレーブダイを識別するために存在するアドレスと同じスレーブダイに適応する。したがって、支持可能なスレーブダイの数は、共有のバス31によって支持されるデバイスアドレスフィールドの幅によってのみ決まる。
いくつかの実施形態は、既存の接続を遮断し、かつ/または新規接続を形成することに対応する具体的な値により、関連するルータコントローラの1つまたは複数のレジスタをプログラミングすることによってダイのTSVを再配分する。概して、ユーザは、その接続値を積層内のダイ(例えば、マスタ)のルータコントローラのレジスタにプログラミングし、それは、ひいては、積層内の他のダイ内の対応するレジスタに影響をもたらす。このようにして、積層内のすべてのダイの中でTSV接続構成は調整可能である。
再度図3を参照すると、いくつかの実施形態においては、ユーザは指定されたコマンドを利用して、外部コントローラ102からユーザコマンドを受け取るために103において外部パッケージリードに接続されている(図1も参照のこと)マスタダイ11上の適切なルータコントローラレジスタを再度プログラミングする。いくつかの実施形態においては、103における接続は、マスタダイ11のTSV、パッケージ基板、および外部パッケージ端子を介して行われる。マスタダイに関しては、固有回路は、ルータコントローラ15へのポート38を有し、その中のレジスタへの読出し/書込みアクセスに使用される。いくつかの実施形態においては、TSVコントローラ15は、TSVルータコントローラリンク(例えば、共有バス31)を使用して、その新規に書き込まれたレジスタ値(または、所望のTSV構成に必要な対応する値)を、TSV接続の所望の再構成で含まれる任意のスレーブダイ(または複数のダイ)のルータコントローラレジスタに複写する。マスタダイ11のルータコントローラ15は、コマンド内に含まれる情報から、そのレジスタと、影響されたスレーブダイコントローラ17のものとに書き込むべき適切な値を確定して、積層部の所望のTSV構成を実現する。
図4は、本研究の例示的な実施形態による既存の接続の再構成を示す。図4の上部は、製造時点で稼働中に全利用可能なTSVのサブセット(図4では、黒い稼働中TSV線で示す)を有する一層のダイを示している。ミッションモードで使用中の何らかのときに、ダイ積層部のスペアTSV接続は、図4の下部における(別の黒い稼働中TSV線で示す)元々の稼働中TSV以外のTSVを使用するように再構成可能である。概して、コマンドが、ルータコントローラのうちの1つまたは複数のレジスタをプログラミングするように発行され、次いでそれは、関連するTSVルータに、関連する接続を再度割当てさせる。これは、図5に示すなどの独自のコマンドを有するいくつかの実施形態において行われる。コマンドは、必須デバイスアドレス(DA)およびコマンド情報(CMD)を有する。いくつかの実施形態においては、レジスタは、図5aに関連して後述するように読出し可能であるか、または図5bに関連して後述するように書込み可能である。レジスタの書込み(プログラミング)動作に関しては、いくつかの実施形態は、レジスタアドレスと、それの対応する書込みデータとを対で供給する。ターゲットレジスタアドレスならびにデータを供給することによって、コントローラは、他の書込み可能なレジスタタイプに必要なレジスタ群におけるすべてのフィールドに対して、正確なデータを発行する必要がない。したがって、コントローラは、すべての既存のレジスタ値のマップを維持するか、または後続の再プログラミングのためのレジスタ値をまず読み出すかなどのオーバヘッドを回避する。
図5aは、本研究の例示的な実施形態によるTSV配分レジスタを読み出すために使用されるコマンドを示す。いくつかの実施形態においては、コマンドパケットは、従来のプロトコルに続く。具体的には、CSI(コマンドストローブ入力)が高いと、デバイスアドレスの後に、コマンドバイトが続き、レジスタアドレスバイトは、バス(例えば、図3の共有バス31)上へと駆動され、それによって、コマンドパケット内に与えられたアドレスにおいてレジスタから始まるTSV配分レジスタを読み出すようにターゲットデバイスを用意する。
所与の時間(典型的なデバイスデータシートにおいては、しばしばtCDSとも呼ぶ)が経過した後、コントローラは、コマンドパケットにおいて特定されたアドレスで始まる現在のレジスタデータによりバスを駆動するためにターゲットデバイスをシグナリングするDSI(データストローブ入力)をアサートする。ターゲットデバイスは、そのアドレスポインタを内部的に増分し、DSIが高い限り、またはレジスタアドレススペースの端部が到達されるまでの間、連続するレジスタアドレスからデータを送り出す。これは、コマンドへのダイの応答を構成し、DSIアサート後のバス活動によって示される。
図5bは、本研究の例示的な実施形態によるマルチチップパッケージにおけるTSVの配分を変更するために使用されるコマンドパケットを示す。いくつかの実施形態においては、コマンドパケットは概して、図5aで示す従来のプロトコルの後に続き、デバイスアドレスを含み、コマンドバイトがその後に続き、アドレス/データのバイトの対がその後に続く。レジスタアドレスおよび対応するデータは、対で供給され、それぞれは、様々な実施形態においては、1バイトまたは複数バイトの長さであることが可能である。これらの詳細は、デバイス設計パラメータによって決まり、デバイスデータシートにおいて特定されることになる。例えば、より多いTSVを有するデバイスには、より少ないTSVを使用するデバイスよりも長いバイトカウントのアドレスフィールドおよびデータフィールドが必要な場合がある。それぞれのアドレスフィールドは、TSVへの信号の配分についての情報を含む配分レジスタの集合体における独自のレジストを示す。コマンドパケットデータフィールドにおいて供給されるデータは、特定の配分レジスタにおけるデータに上書きし、それによって、新規TSV/信号配分を実施する。
これまで未接続の固有ダイ回路を接続するための例示的な実施形態を図6に図式的に示している。TSVは、デフォルト製造構成で接続されなかった(Cct1-Cctnと概して示す)積層パッケージサブ回路内に接続するためにか、またはデフォルト製造構成で接続された積層パッケージ選択のサブ回路から切断するために使用可能である。
図7は、本研究の例示的な実施形態によるダイを追加し/ダイを積層から取り除く、またはダイを追加し/ダイをリングアーキテクチャから取り除くことを図式的に示している。一例としては、積層されたメモリパッケージが、メモリインターフェースまたはリングアーキテクチャから取り除かれたそのダイのうちの1つを有しても、または将来、インターフェース/リングに追加可能な「スペア」ダイを含んでもよい。図7におけるダイ0は、マスタダイ11であってよく、残りのダイ(Die1〜Die3)は、スレーブダイ12である。図7は、上部(図7b)、または中間部(図7c)のダイが、図7aのインターフェース/リング構成から取り除かれている状況を示している。いくつかの実施形態においては、ユーザは、適切なコマンドを発行するように外部コントローラ102(図1および図3も参照のこと)を動作させ、そのコマンドは、影響されたダイのTSVルータに、ダイの現在のTSV構成を、現在の構成で固有回路に接続されているダイのTSVのうちのダイ選択のものの固有回路から切断することによって変更させる。いくつかの実施形態においては、外部コントローラ102は、OS(オペレーティングシステム)に、またはパッケージにおける所定の状態を検出するコントローラのマイクロコードに自動的に応答してコマンドを発行する。
図8aは、本研究の例示的な実施形態によるデバイス積層部を示し、それは、ユーザか、または自動ソフトウェア/ハードウェア制御かのいずれかによって選択的に接続可能な「スペア」ダイ(ダイ3)を含む。例示的なアプリケーションが、1つまたは複数のスペアフラッシュダイを含むマルチチップパッケージフラッシュメモリデバイスにある。より大きなメモリ容量が求められる場合、スペアダイは、図8bに示すインターフェース/リング内に追加可能である。別の例としては、図8における1つのダイが故障した場合、それは、取り除くことが可能であり、スペアダイと交換可能であり、それによって、最終的には図7cに示す構成に到達し、マルチチップパッケージの有用寿命を延長する。様々な実施形態においては、ダイ交換プロセスは、特定のダイ上のエラーが及ぼすいくつかの閾値によってか、ダイ上の固有回路内の所定の数のサブ回路の故障によってか、または具体的なサブ回路の故障によって、トリガ可能である。その状態が検出されると、適切なコマンド(複数のコマンド)が、スペアダイのTSVルータコントローラに、および故障したダイに、適切な救済的な手順、例えば:(1)インターフェース/リング内にスペアダイを接続する、(2)故障ダイからスペアダイにデータを転送する、および(3)フィールドダイをインターフェース/リングから切断する、の実行に関与させる。
図9は、本研究の例示的な実施形態によるシステムを図式的に示している。マルチダイ積層パッケージ91、例えば、図1〜図8bに関連して上述済みなどのパッケージは、外部電子回路92と通じるために結合されている。いくつかの実施形態においては、パッケージ91は、データ保存機能、例えば、フラッシュメモリ機能を実装する。いくつかの実施形態においては、パッケージ91は、任意の所望のアプリケーションの具体的な機能、例えば、デジタルデータ処理を実装する。様々な実施形態においては、電子回路92は、パッケージ91、例えば、パッケージ91によって実装されるデータ保存機能と協働することが可能なメモリコントローラによって実装される機能を使用し、かつ/または制御する回路のいずれの集合体であってよく、図1〜図8に関連して上述したコントローラ102の機能を実装することが可能である。
例示的な実施形態を詳細に前述してきたが、これは、本発明の範囲を限定するものでなく、様々な実施形態において実施可能である。
11 マスタダイ
12 スレーブダイ
12A スレーブダイ
13 パッケージ基板
14 TSVルータ
15 TSVルータコントローラ
17 TSVルータコントローラ
18 TSV
19 TSV
21 専用接続部
22 制御接続部
31 共有バス
38 ポート
91 マルチダイ積層パッケージ
92 外部電子回路
100 破線
101 破線
102 外部コントローラ
103 接続

Claims (26)

  1. 集積回路ダイであって、
    前記ダイに対する信号に外部アクセスを供給するための、前記ダイを通って延在する第1の複数のビアと、
    前記第1の複数のビアに、複数の信号搬送構成のうちの選択された1つをとらせるように構成されている、前記ビアと結合されているルータとを
    備え、
    前記選択された信号搬送構成においては、少なくとも1つのビアは、前記少なくとも1つのビアが、別の前記信号搬送構成では搬送しない少なくとも1つの信号を搬送する、
    ダイ。
  2. 少なくとも別の前記ビアは、前記別の前記信号搬送構成で、前記少なくとも1つの信号を搬送する、請求項1に記載のダイ。
  3. 前記選択された信号搬送構成を示す制御信号をそれに対して供給するための前記ルータと結合されているコントローラを含む、請求項1に記載のダイ。
  4. 前記コントローラは、前記選択された信号搬送構成を示す情報を受け取り、前記情報に応答して前記制御信号を供給するように構成されている、請求項3に記載のダイ。
  5. 前記コントローラは、前記第1の複数のビアの第1の群と結合されて、前記情報を前記第1の群のビアを通る前記ダイの外部のソースから受け取る、請求項4に記載のダイ。
  6. 前記ルータは、前記情報を前記第1の群のビアから前記コントローラにルーティングするように構成されている、請求項5に記載のダイ。
  7. 前記外部ソースは、第2の集積回路ダイに対する信号に外部アクセスを供給するための、それを通って延在する第2の複数のビアを有する前記第2のダイを含む、請求項5に記載のダイ。
  8. 前記第1の群のビアは、前記第2の複数のビアの第2の群に接続して、前記情報を受け取るようになされている、請求項7に記載のダイ。
  9. 前記コントローラは、前記情報を、前記選択された信号搬送構成を選択する外部コントローラから受け取るようになされている、請求項4に記載のダイ。
  10. 前記コントローラは、前記制御信号を保存するためのレジスタを含む、請求項3に記載のダイ。
  11. 前記第1の複数のビアの第1の群は、前記コントローラと結合されて、前記第2のダイを通って延在し、前記第2のダイに対する信号に外部アクセスを供給する第2の複数のビアによってとることが可能な複数の信号搬送構成のうちの選択された1つを示す情報を、前記コントローラから第2の集積回路ダイの第2のコントローラに転送する、請求項3に記載のダイ。
  12. 前記ルータと結合されている固有回路を含み、前記信号搬送構成のそれぞれのものにおいては、前記ルータは、それぞれの信号を前記固有回路のそれぞれの部分から前記ビアのうちの同じものにルーティングする、請求項1に記載のダイ。
  13. ダイを通って延在し、前記ダイに対する信号に外部アクセスを供給する複数のビアに、ルータを使用して第1の信号搬送構成をとらせるステップと、
    前記複数のビアに、前記ルータを使用して第2の信号搬送構成をとらせるステップと
    を含み、
    前記第1の信号搬送構成においては、前記ビアのうちの少なくとも1つは、前記少なくとも1つのビアが、前記第2の信号搬送構成では搬送しない関連する少なくとも1つの信号を搬送する、
    集積回路ダイ動作の方法。
  14. 前記第1および第2の信号搬送構成はそれぞれ、信号を前記ダイ上の固有回路のそれぞれの部分から前記ビアのうちの同じものにルーティングする、請求項13に記載の方法。
  15. 複数の集積回路ダイを備える積層された集積回路装置において、
    それぞれのダイは、
    前記ダイに対する信号に外部アクセスを供給するための、前記ダイを通って延在する複数のビアであって、前記複数のダイは、それぞれのダイの前記ビアが、隣接するダイの前記ビアに接続されるように、積み重なって配置されている、ビアと、
    前記関連するビアと結合され、前記関連するビアに、前記ダイの固有回路が、前記関連するビアのうちの選択されたものによって接続されて、隣接するダイとシグナリングするシグナリング接続構成をとらせるように、および
    前記関連するビアに、前記ダイの前記固有回路が接続されずに、前記隣接するダイとシグナリングするシグナリング切断構成をとらせるように構成されているルータとを含む、
    積層された集積回路装置。
  16. 前記ダイのうちの1つと結合されているパッケージ用基板を含む、請求項15に記載の装置。
  17. 請求項1に記載の複数の集積回路ダイを備え、
    前記複数のダイは、それぞれのダイの前記ビアが、隣接するダイの前記ビアに接続されるように積み重なって配置されている、
    積層された集積回路装置。
  18. 前記ダイのうちの1つと結合されているパッケージ用基板を含む、請求項17に記載の装置。
  19. 複数の積層された集積回路ダイを動作させる方法であって、それぞれのダイは、前記ダイに対する信号に外部アクセスを供給するための、それを通って延在する複数のビアを含み、それぞれのダイの前記ビアは、隣接するダイの前記ビアに接続され、
    少なくとも1つのダイの前記ビアに、前記少なくとも1つのダイの固有回路が、前記ビアのうちの選択されたものによって接続されて、隣接するダイとシグナリングするシグナリング接続構成をとらせるステップと、
    前記少なくとも1つのダイの前記ビアに、前記少なくとも1つのダイの前記固有回路が接続されずに、前記隣接するダイとシグナリングするシグナリング切断構成をとらせるステップと
    を含む、方法。
  20. 前記シグナリング接続構成は、前記残りのダイのうちの少なくともいくつかを相互接続し、そこから前記1つのダイは、前の構成で切断されていたインターフェース内に前記1つのダイの接続を含む、請求項19に記載の方法。
  21. 前記シグナリング切断構成は、前記インターフェースから、前記残りのダイのうちの少なくとも1つの切断を含む、請求項20に記載の方法。
  22. 前記シグナリング切断構成は、前記残りのダイのうちの少なくともいくつかを相互接続するインターフェースから、前記1つのダイの切断を含む、請求項19に記載の方法。
  23. 請求項17に記載の積層された集積回路装置と、
    前記積層された集積回路装置の外部に設けられ、それと結合されて、それと通じる電子回路と
    を備える、システム。
  24. 前記積層された集積回路装置は、データ処理機能およびデータ保存機能のうちの1つを実装し、前記電子回路は、データ処理機能およびデータ保存機能のうちの前記1つと協働することが可能である、請求項23に記載のシステム。
  25. 請求項15に記載の積層された集積回路装置と、
    前記積層された集積回路装置の外部に設けられ、それと結合されて、それと通じる電子回路と
    を備える、システム。
  26. 前記積層された集積回路装置は、データ処理機能およびデータ保存機能のうちの1つを実装し、前記電子回路は、データ処理機能およびデータ保存機能のうちの前記1つと協働することが可能である、請求項25に記載のシステム。
JP2012533445A 2009-10-19 2010-10-19 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成 Pending JP2013508941A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US25286509P 2009-10-19 2009-10-19
US61/252,865 2009-10-19
US12/773,340 2010-05-04
US12/773,340 US8604593B2 (en) 2009-10-19 2010-05-04 Reconfiguring through silicon vias in stacked multi-die packages
PCT/CA2010/001650 WO2011047470A1 (en) 2009-10-19 2010-10-19 Reconfiguring through silicon vias in stacked multi-die packages

Publications (2)

Publication Number Publication Date
JP2013508941A true JP2013508941A (ja) 2013-03-07
JP2013508941A5 JP2013508941A5 (ja) 2013-11-28

Family

ID=43878833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533445A Pending JP2013508941A (ja) 2009-10-19 2010-10-19 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成

Country Status (7)

Country Link
US (2) US8604593B2 (ja)
EP (1) EP2491589A4 (ja)
JP (1) JP2013508941A (ja)
KR (1) KR20120085650A (ja)
CN (1) CN102227806A (ja)
TW (1) TWI476889B (ja)
WO (1) WO2011047470A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142576A (ja) * 2010-12-28 2012-07-26 Samsung Electronics Co Ltd 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US9123552B2 (en) * 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8916910B2 (en) * 2010-12-13 2014-12-23 Research Foundation Of State University Of New York Reconfigurable RF/digital hybrid 3D interconnect
KR101208962B1 (ko) * 2011-02-22 2012-12-06 에스케이하이닉스 주식회사 반도체 장치
US8624626B2 (en) 2011-11-14 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC structure and method
US20130159587A1 (en) * 2011-12-15 2013-06-20 Aaron Nygren Interconnect Redundancy for Multi-Interconnect Device
US8933715B2 (en) 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
US9448947B2 (en) * 2012-06-01 2016-09-20 Qualcomm Incorporated Inter-chip memory interface structure
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR102058101B1 (ko) * 2012-12-20 2019-12-20 에스케이하이닉스 주식회사 반도체 집적회로
US9612988B2 (en) * 2013-07-23 2017-04-04 International Business Machines Corporation Donor cores to improve integrated circuit yield
US20150155039A1 (en) * 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
US9245825B2 (en) 2014-01-23 2016-01-26 Sandisk Technologies Inc. I/O pin capacitance reduction using TSVS
US9501603B2 (en) 2014-09-05 2016-11-22 International Business Machines Corporation Integrated circuit design changes using through-silicon vias
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
KR102290020B1 (ko) * 2015-06-05 2021-08-19 삼성전자주식회사 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치
US9871020B1 (en) * 2016-07-14 2018-01-16 Globalfoundries Inc. Through silicon via sharing in a 3D integrated circuit
US10249590B2 (en) 2017-06-06 2019-04-02 Globalfoundries Inc. Stacked dies using one or more interposers
US11048597B2 (en) * 2018-05-14 2021-06-29 Micron Technology, Inc. Memory die remapping
US11055167B2 (en) * 2018-05-14 2021-07-06 Micron Technology, Inc. Channel-scope proximity disturb and defect remapping scheme for non-volatile memory
US10838831B2 (en) * 2018-05-14 2020-11-17 Micron Technology, Inc. Die-scope proximity disturb and defect remapping scheme for non-volatile memory
CN112102862B (zh) * 2020-09-22 2023-03-07 武汉新芯集成电路制造有限公司 芯片结构、数据读取处理方法及芯片结构制造方法
US11226767B1 (en) * 2020-09-30 2022-01-18 Micron Technology, Inc. Apparatus with access control mechanism and methods for operating the same
US11468945B2 (en) * 2020-10-15 2022-10-11 Arm Limited 3D storage architecture with tier-specific controls

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015322A1 (en) * 2007-07-11 2009-01-15 Arm Limited Integrated circuit with multiple layers of circuits
WO2009079772A1 (en) * 2007-12-20 2009-07-02 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511414B (en) 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
US20030040166A1 (en) 2001-05-25 2003-02-27 Mark Moshayedi Apparatus and method for stacking integrated circuits
DE102004045527B4 (de) * 2003-10-08 2009-12-03 Siemens Ag Konfigurierbare Logikschaltungsanordnung
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US20070220207A1 (en) * 2006-03-14 2007-09-20 Bryan Black Transferring data from stacked memory
TWI332239B (en) * 2006-12-14 2010-10-21 United Microelectronics Corp Semiconductor wafer and method for forming the same
KR100871381B1 (ko) * 2007-06-20 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 칩 스택 패키지
US8136071B2 (en) 2007-09-12 2012-03-13 Neal Solomon Three dimensional integrated circuits and methods of fabrication
US20090072373A1 (en) * 2007-09-14 2009-03-19 Reynaldo Corpuz Javier Packaged integrated circuits and methods to form a stacked integrated circuit package
US7816934B2 (en) * 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
KR101176187B1 (ko) 2007-11-21 2012-08-22 삼성전자주식회사 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법
US8384417B2 (en) * 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US7796446B2 (en) * 2008-09-19 2010-09-14 Qimonda Ag Memory dies for flexible use and method for configuring memory dies
US8134852B2 (en) * 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
US8977809B2 (en) * 2008-11-26 2015-03-10 Micron Technology, Inc. Sharing resources in multi-dice stacks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015322A1 (en) * 2007-07-11 2009-01-15 Arm Limited Integrated circuit with multiple layers of circuits
WO2009079772A1 (en) * 2007-12-20 2009-07-02 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142576A (ja) * 2010-12-28 2012-07-26 Samsung Electronics Co Ltd 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法

Also Published As

Publication number Publication date
TW201126682A (en) 2011-08-01
KR20120085650A (ko) 2012-08-01
EP2491589A1 (en) 2012-08-29
WO2011047470A1 (en) 2011-04-28
US9117685B2 (en) 2015-08-25
EP2491589A4 (en) 2015-07-22
US20110090004A1 (en) 2011-04-21
US8604593B2 (en) 2013-12-10
CN102227806A (zh) 2011-10-26
US20140097891A1 (en) 2014-04-10
TWI476889B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
JP2013508941A (ja) 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成
US9780073B2 (en) Using interrupted through-silicon-vias in integrated circuits adapted for stacking
CN105679748B (zh) 用于在多芯片封装体中测试辅助部件的方法和装置
US11194757B2 (en) Scalable 2.5D interface circuitry
EP3611625B1 (en) Inter-die communication of programmable logic devices
US8630287B2 (en) Multiple core network device with core redundancy
TW201209842A (en) 3D semiconductor device
US10346325B2 (en) Ring bus architecture for use in a memory module
US9373384B2 (en) Integrated circuit device having programmable input capacitance
CN107704285A (zh) 现场可编程门阵列多版本配置芯片、***和方法
US9466555B2 (en) Semiconductor chip and stack type semiconductor apparatus using the same
US11169945B1 (en) Bridge supporting multiple interfaces access to subsystem
US20150039813A1 (en) NAND Interface Capacity Extender Device For Extending Solid State Drives Capacity, Performance, And Reliability
US7920433B2 (en) Method and apparatus for storage device with a logic unit and method for manufacturing same
US20150160890A1 (en) Memory multi-chip package (mcp) with integral bus splitter
US10565143B2 (en) Circuitry to alleviate printed circuit board routing congestion
CN117690462A (zh) 紧密耦合的随机存取存储器接口中介裸片

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131009

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131009

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20131204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140926

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150428

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150701