JP2013504834A - メモリキンク検査 - Google Patents
メモリキンク検査 Download PDFInfo
- Publication number
- JP2013504834A JP2013504834A JP2012528789A JP2012528789A JP2013504834A JP 2013504834 A JP2013504834 A JP 2013504834A JP 2012528789 A JP2012528789 A JP 2012528789A JP 2012528789 A JP2012528789 A JP 2012528789A JP 2013504834 A JP2013504834 A JP 2013504834A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- voltage
- memory cell
- programming
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title abstract description 4
- 238000012937 correction Methods 0.000 claims abstract description 54
- 230000008878 coupling Effects 0.000 claims abstract description 36
- 238000010168 coupling process Methods 0.000 claims abstract description 36
- 238000005859 coupling reaction Methods 0.000 claims abstract description 36
- 230000000694 effects Effects 0.000 claims abstract description 24
- 238000001514 detection method Methods 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 53
- 238000012360 testing method Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004242 micellar liquid chromatography Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Abstract
【選択図】図6
Description
結論
Claims (55)
- 記憶装置を動作する方法であって、
第1メモリセルが、第1データ線及び選択されたアクセス線に結合されており、前記第1メモリセルのプログラミング状態に応じて、前記第1データ線に複数の電圧のうちの1つを選択的に印加することと、
第2データ線が、第2メモリセルに結合され、前記第2メモリセルが、前記第1メモリセルに隣接し、前記第2メモリセルが、前記選択されたアクセス線に結合されており、少なくとも部分的に、前記第1データ線に印加された電圧及び少なくとも前記第1データ線と前記第2データ線との間の容量性結合により、前記第2データ線への影響を判定することと、
前記測定された影響に応じて、後続のプログラミングパルスが前記第2メモリセルに加えられる間に、前記第2データ線にキンク補正を加えることと
を含む、方法。 - 前記方法が、前記第2データ線を浮遊させ、同時に、前記複数の電圧のうちの1つを印加することを含む、請求項1に記載の方法。
- 前記方法が、
第3データ線が、第3メモリセルに結合され、前記第3メモリセルが、前記第2メモリセルに隣接し、前記第3メモリセルが、前記選択されたアクセス線に結合されており、前記第3メモリセルのプログラム状態に従って、前記第3データ線に前記複数の電圧のうちの1つを選択的に印加することと、
少なくとも部分的に、前記第1データ線に印加される電圧及び前記第3データ線に印加される電圧により、前記第2データ線への影響を判定することと
を含む、請求項1に記載の方法。 - 前記第2データ線への前記影響を判定することが、前記第2データ線上の電圧を検出することを含み、前記第2データ線上の前記電圧が、少なくとも部分的に、前記第1データ線に印加される電圧により判定される、請求項1に記載の方法。
- 前記第2データ線への前記影響を判定することが、前記複数の電圧のうちの前記1つが前記第1データ線に印加されている間に、前記影響を判定することを含む、請求項1に記載の方法。
- 前記プログラミング状態が、プログラミング完了とプログラミング未完了とを含むプログラミング状態の群から選択される、請求項1に記載の方法。
- 前記複数の電圧のうちの1つを選択的に印加することが、
前記第1メモリセルの前記プログラミング状態がプログラミング未完了であるときに、第1キンク検査電圧を印加することと、
前記第1メモリセルの前記プログラミング状態がプログラミング完了であるときに、第2キンク検査電圧を印加することと
を含む、請求項1〜6のいずれか1項に記載の方法。 - 前記第2データ線にキンク補正を加えることが、前記第2データ線にキンク補正電圧を印加することを含む、請求項1〜6のいずれか1項に記載の方法。
- 前記キンク補正電圧を印加することが、前記第2データ線上で検出された電圧に対応する大きさを有する電圧を印加することを含む、請求項8に記載の方法。
- 前記キンク補正電圧を印加することが、前記第2データ線上で検出された前記電圧に比例する大きさを有する電圧を印加することを含む、請求項9に記載の方法。
- 第2データ線の各々1つに印加される電圧が、前記第2データ線とアクセス線とに結合されるメモリセルのプログラミング状態に依存し、前記アクセス線に結合される複数のメモリセルが、第1データ線及び前記第2データ線の各々1つに交互に組み込まれており、前記第1データ線を浮遊させ、複数の前記電圧のうちの1つを前記第2データ線に選択的に印加することと、
前記第1データ線を検出することと
を含む、プログラミングパルスを印加する前に第1キンク検査を実行することと、
第1データ線の各々1つに印加される電圧が、前記第1データ線と前記アクセス線とに結合される前記複数のメモリセルのうちの1つのメモリセルのプログラミング状態に依存しており、前記第2データ線を浮遊させ、複数の前記電圧のうちの1つを前記第1データ線に選択的に印加することと、
前記第2データ線を検出することと
を含む、前記プログラミングパルスを印加する前に第2キンク検査を実行することと
を含む、記憶装置を動作する方法。 - 前記第2データ線を検出することが、キンク用の前記第2データ線を検出することを含む、請求項11に記載の方法。
- 前記データ線に前記複数の電圧のうちの1つを選択的に印加することが、
前記各々のメモリセルの前記プログラミング状態がプログラミング完了であるときに、第1電圧を印加すること、
前記各々のメモリセルの前記プログラミング状態がプログラミング未完了であるときに、第2電圧を印加すること
を含む、請求項11に記載の方法。 - 前記第1データ線を検出することが、少なくとも部分的に、隣接する第2データ線との容量性結合により、前記第1データ線上の電圧を検出し、前記隣接する第2データ線の各々に前記複数の電圧のうちの1つが印加されることを含む、請求項11に記載の方法。
- 前記第2データ線を検出することが、少なくとも部分的に、隣接する第1データ線との容量性結合により、前記第2データ線上の電圧を検出し、前記隣接する第1データ線の各々に前記複数の電圧のうちの1つが印加されることを含む、請求項11に記載の方法。
- 前記方法が、前記アクセス線に前記プログラミングパルスを印加し、同時に、前記データ線のうちの少なくとも1つにキンク補正を加えることを含み、前記データ線のうちの少なくとも1つに加えられる前記キンク補正が、少なくとも部分的に、前記データ線のうちの少なくとも1つを検出することに基づいている、請求項11〜15のいずれか1項に記載の方法。
- 前記方法が、
前記アクセス線と、
前記第1データ線と、
前記第2データ線と
に結合された前記メモリセルに、前記プログラミングパルスを同時に印加することを含む、請求項16に記載の方法。 - キンク補正を加えることが、前記データ線のうちの少なくとも1つに、前記データ線のうちの少なくとも1つの上で検出された電圧に対応する電圧を印加することを含む、請求項16に記載の方法。
- 前記方法が、あらゆるプログラミングパルスの前に、前記第1キンク検査及び前記第2キンク検査を実行することを含む、請求項11〜15のいずれか1項に記載の方法。
- 共通のアクセス線に結合され、且つ、後続のプログラミングパルスの間にプログラム禁止にされるであろう第1データ線が組み込まれた第1メモリセルに隣接する、メモリセルの数を判定することと、
前記判定が、
前記第1メモリセルに隣接し、且つ、前記第2データ線に組み込まれた、第2メモリセルが、プログラミングを完了したときに、第2データ線に第1電圧を印加することと、
前記第2メモリセルが、プログラミングを完了していないときに、前記第2データ線に第2電圧を印加することと、
少なくとも部分的に、少なくとも前記第1データ線と前記第2データ線との間の容量性結合により、前記第1データ線への影響を判定することと
を含み、
前記共通のアクセス線に結合され、且つ、前記後続のプログラミングパルスの間にプログラム禁止になるであろう前記第1メモリセルに隣接する、メモリセルの数に従って、前記第1データ線にキンク補正を加えることと
を含む、記憶装置を動作する方法。 - 前記第1データ線への前記影響を判定することが、
前記共通のアクセス線に結合され、且つ、前記後続のプログラミングパルスの間にプログラム禁止なるであろう前記第1メモリセルに隣接する、メモリセルの数がゼロであるときに、第1電圧を検出することと、
前記メモリセル数が1であるときに、第2電圧を検出することと、
前記メモリセル数が2であるときに、第3電圧を検出することと
を含む、請求項20に記載の方法。 - キンク補正を加えることが、前記後続のプログラミングパルスの間に前記キンク補正を加えることを含む、請求項20に記載の方法。
- 前記キンク補正を加えることが、前記後続のプログラミングパルスの間に、前記特定のデータ線に印加される電圧を増加させることを含む、請求項20に記載の方法。
- キンク補正を加えることが、選択型低速プログラミング統合(SSPC)技術の一部として印加される電圧の増加を超えて、前記第1データ線に印加される電圧を増加させることを含む、請求項23に記載の方法。
- キンク補正を加えることが、
前記共通のアクセス線に結合され、且つ、前記後続のプログラミングパルスの間にプログラム禁止になるであろう前記第1メモリセルに隣接する、メモリセルの数が1であるときに、前記第1データ線に第1キンク補正を加えることと、
前記メモリセル数が2であるときに、前記第1データ線に第2キンク補正を加えることと
を含む、請求項20〜24のうちの1つに記載の方法。 - 前記第2キンク補正の大きさが、前記第1キンク補正の大きさの2倍の大きさである、請求項25に記載の方法。
- 前記第2キンク補正の大きさが、前記第1キンク補正の大きさに等しい、請求項25に記載の方法。
- 前記共通のアクセス線に結合され、且つ、前記後続のプログラミングパルスの間にプログラム禁止になるであろう前記第1メモリセルに隣接する、メモリセルの数に従って、キンク補正を加えることが、前記共通のアクセス線に結合され、且つ、前記後続のプログラミングパルスの間にプログラム禁止になるであろう前記第1メモリセルに隣接する、メモリセルの数が、ゼロであるときに、キンク補正を加えないことを含む、請求項20〜24のいずれか1項に記載の方法。
- 前記共通のアクセス線に結合され、且つ、後続のプログラミングパルスの間にプログラム禁止になるであろう第1メモリセルに隣接する、メモリセルの前記数を測定することが、プログラミング動作のプログラミングパルスとプログラミングパルスとの間の前記メモリセル数を判定することを含む、請求項20〜24のいずれか1項に記載の方法。
- 前記共通のアクセス線に結合され、且つ、後続のプログラミングパルスの間にプログラム禁止になるであろう第1メモリセルに隣接する、メモリセルの数を判定することが、各々のプログラミングパルスの前に前記メモリセル数を判定することを含む、請求項20〜24のいずれか1項に記載の方法。
- 記憶装置を動作する方法であって、
第1データ線を浮遊させることと、
第2データ線及び選択されたアクセス線に結合されるメモリセルがプログラミングを完了した場合に、第2データ線に第1電圧を印加することと、
前記第2データ線及び前記選択されたアクセス線に結合される前記メモリセルがプログラミングを完了していない場合に、前記第2データ線に第2電圧を印加することと、
少なくとも部分的に、少なくとも前記第1データ線と前記第2データ線との間の容量性結合により、前記第1データ線への影響を検出することと、
前記第2データ線を浮遊させることと、
前記第1データ線及び前記選択されたアクセス線に結合されるメモリセルが、プログラミングを完了した場合に、前記第1データ線に前記第1電圧を印加することと、
前記第1データ線及び前記選択されたアクセス線に結合される前記メモリセルが、プログラミングを完了していない場合に、前記第1データ線に前記第2電圧を印加することと、
少なくとも部分的に、少なくとも前記第2データ線と前記第1データ線との間の容量性結合により、前記第2データ線への影響を検出することと、
前記第1データ線上で検出される前記影響に従って、前記第1データ線にキンク補正を加えることと、
前記第2データ線上で検出される前記影響に従って、前記第2データ線にキンク補正を加えることと
を含む、方法。 - 第1メモリセル及び第1制御要素に組み込まれた第1データ線と、
前記第1メモリセルに隣接する第2メモリセルおよび第2制御要素に組み込まれた第2データ線と
を含み、
前記第1制御要素が、
前記第1メモリセルがプログラミングを完了している場合に、前記第1データ線に第1電圧を印加し、
前記第1メモリセルがプログラミングを完了していない場合に、前記第1データ線に第2電圧を印加する
ように構成され、
前記第2制御要素が、少なくとも部分的に容量性結合により、前記第2データ線への、前記第1データ線に前記電圧を印加することの影響を判定するように構成される、
記憶装置。 - 前記装置が、前記第2メモリセルに隣接する第3メモリセルと第3制御要素とに組み込まれた第3データ線を含み、
前記第3制御要素が、
前記第3メモリセルがプログラミングを完了している場合に、前記第3データ線に前記第1電圧を印加し、
前記第3メモリセルがプログラミングを完了していない場合に、前記第3データ線に前記第2電圧を印加する
ように構成され、
前記第2制御要素が、少なくとも部分的に容量性結合により、前記第2データ線上の、前記第3データ線に前記電圧を印加することの影響を判定するように構成される、
請求項32に記載の方法。 - 前記第2制御要素が、前記第1データ線に前記電圧を印加する間に、前記第2データ線を浮遊させるように構成される、請求項32に記載の装置。
- 前記影響を判定するように構成されている前記第2制御要素が、少なくとも部分的に、少なくとも前記第1データ線と前記第2データ線との間の前記容量性結合により、前記第2データ線上の電圧を検出するように構成されている前記第2要素を含む、請求項32に記載の装置。
- 前記第2制御要素が、前記判定された影響に従って、前記第2メモリセルのプログラミング動作の間に、前記第2データ線にキンク補正電圧を印加するように構成される、請求項32〜35のいずれか1項に記載の装置。
- 前記キンク補正電圧として、少なくとも部分的に、少なくとも前記第1データ線と前記第2データ線との間の容量性結合により、前記第2メモリセルの制御ゲート上のプログラミングパルスの間に前記第2メモリセルの制御ゲートに印加される電圧の増加に実質的に等しい電圧が含まれる、請求項36に記載の方法。
- 前記第2制御要素が、ある数の復号された記憶素子を含み、
前記第2制御要素が、前記ある数の複合された記憶素子のうちの1つを選択し、プログラミングパルスの間に対応する電圧を前記第2データ線に印加するように構成される、
請求項32〜35のいずれか1項に記載の装置。 - 前記対応する電圧が、
ゼロボルト、
1/2キンク補正電圧、
キンク補正電圧、
選択型低速プログラミング統合(SSPC)電圧、
SSPC電圧+1/2キンク補正電圧、
SSPC電圧+キンク補正電圧、及び
禁止電圧
を含む対応する電圧の群から選択される、請求項38に記載の装置。 - 前記第2制御要素が、ある数の符号化された記憶素子を含み、
前記第2制御要素が、前記ある数の符号化された記憶素子の組み合わせを選択し、プログラムパルスの間に対応する電圧を前記第2データ線に印加するように構成される
請求項32〜35のいずれか1項に記載の装置。 - 前記第2制御要素が、前記第1制御要素から前記記憶装置の反対側に位置する、請求項32〜35のいずれか1項に記載の装置。
- 前記第1制御要素が結合される前記第1データ線の末端に対して、前記第2制御要素が、前記第2データ線の反対端に結合される、請求項32〜35のいずれか1項に記載の装置。
- 前記第2制御要素が、5つの復号された記憶素子を含み、
前記第2制御要素が、前記5つの複合された記憶素子のうちの1つを選択し、プログラミングパルスの間に対応する電圧を前記第2データ線に印加するように設定される、
請求項32〜35のいずれか1項に記載の装置。 - 前記対応する電圧が、
ゼロボルト、
キンク補正電圧、
選択型低速プログラム統合(SSPC)電圧、
SSPC電圧+キンク補正電圧、及び
禁止電圧
を含む対応する電圧の群から選択される、請求項43に記載の方法。 - 前記第1データ線が第1ビット線であり、前記第2データ線が第2ビット線である、請求項32〜35のいずれか1項に記載の装置。
- 前記第1制御要素及び前記第2制御要素が、制御回路を含む、及び/又は、前記制御回路に結合される、請求項32〜35のいずれか1項に記載の装置。
- 前記制御回路が、第1切換装置により各々のデータ線に選択的に結合される検出回路を含み、前記検出回路が、
第2切換装置により事前充電回路に選択的に結合される一時データキャッシュ(tdc)ノードと、
第3切換装置によりラッチに選択的に結合される前記tdcノードと、
コンデンサに結合される前記tdcノードと
を含む、請求項46に記載の装置。 - 前記コンデンサが、
第4切換装置により接地に選択的に結合され、
第5切換装置により昇圧回路に選択的に結合され、
第6切換装置により接地に対して別のコンデンサと直列に結合される、
請求項47に記載の装置。 - アクセス線に結合されるメモリセルと、
各々が前記メモリセルの各々1つに組み込まれた、データ線と、
各々が前記データ線の各々1つに組み込まれた、制御要素と
を含み、
第1の数の前記制御要素が、
第1の数の制御要素に結合される前記第1の数の前記データ線を浮遊させ、
少なくとも部分的に、第2の数のデータ線に印加される電圧、及び、前記第2の数のデータ線との容量性結合により、前記第1の数のデータ線上の電圧を検出し、
前記第1の数のデータ線に複数の電圧のうちの1つを選択的に印加する
ように構成され、
第2の数の前記制御要素が、
前記第2の数の制御要素に結合される前記第2の数の前記データ線に、前記複数の電圧のうちの1つを選択的に印加し、
前記第2の数のデータ線を浮遊させ、
少なくとも部分的に、前記第1データ線に印加される電圧、及び、前記第1データ線との容量性結合により、前記第2の数のデータ線上の電圧を検出する
ように構成される、
記憶装置。 - プログラミングパルスが、前記選択されたアクセス線に印加される間に、前記第1の数の制御要素が、前記第1の数のデータ線上で検出される前記電圧に従って、前記第1の数のデータ線にキンク補正を選択的に加えるように構成され、
プログラミングパルスが、前記選択されたアクセス線に印加される間に、前記第2の数の制御要素が、前記第2の数のデータ線上で検出される前記電圧に従って、前記第2の数のデータ線にキンク補正を選択的に加えるように構成される、
請求項49に記載の装置。 - 前記第1の数の制御要素が前記第1の数のデータ線に結合される前記メモリセルの側に対して前記メモリセルの反対側で、前記第2の数の制御要素が、前記第2の数のデータ線に結合される、請求項49に記載の装置。
- 前記第1の数の制御要素が前記第1の数のデータ線に結合される前記側と同じ前記メモリセルの側で、前記第2の数の制御要素が、前記第2の数のデータ線に結合される、請求項49に記載の装置。
- 前記第1の数の制御要素が、前記第2の数の制御要素と有形の物理的接続を共有していない、請求項49の装置。
- 前記制御要素の各々が、各々の制御要素と組み込まれた各々の前記データ線と組み込まれた各々の前記メモリセルに関連するプログラミング状態を保存するように構成されたキャッシュ要素を含み、前記プログラム状態が、プログラミング完了とプログラミング未完了を含むプログラミング状態の群から選択される、請求項49〜53のいずれか1項に記載の装置。
- 各々の制御要素が、各々の制御要素に組み込まれた各々の前記データ線に組み込まれた各々の前記メモリセル上のプログラミングパルスの後に実行されるプログラム確認動作に応じて、各キャッシュ要素内に保存された前記プログラミング状態を更新するように構成される、請求項54に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/559,275 | 2009-09-14 | ||
US12/559,275 US8482975B2 (en) | 2009-09-14 | 2009-09-14 | Memory kink checking |
PCT/US2010/002378 WO2011031302A2 (en) | 2009-09-14 | 2010-08-31 | Memory kink checking |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013504834A true JP2013504834A (ja) | 2013-02-07 |
JP5413698B2 JP5413698B2 (ja) | 2014-02-12 |
Family
ID=43730420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012528789A Active JP5413698B2 (ja) | 2009-09-14 | 2010-08-31 | メモリキンク検査 |
Country Status (7)
Country | Link |
---|---|
US (3) | US8482975B2 (ja) |
EP (1) | EP2478523B1 (ja) |
JP (1) | JP5413698B2 (ja) |
KR (1) | KR101351646B1 (ja) |
CN (1) | CN102483954B (ja) |
TW (1) | TWI457938B (ja) |
WO (1) | WO2011031302A2 (ja) |
Families Citing this family (148)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8243529B2 (en) | 2009-11-04 | 2012-08-14 | Micron Technology, Inc. | Memory device page buffer configuration and methods |
US8218381B2 (en) * | 2009-11-24 | 2012-07-10 | Sandisk Technologies Inc. | Programming memory with sensing-based bit line compensation to reduce channel-to-floating gate coupling |
US8243521B2 (en) | 2009-12-04 | 2012-08-14 | Micron Technology, Inc. | Method for kink compensation in a memory |
US8295098B2 (en) | 2010-06-16 | 2012-10-23 | Micron Technology, Inc. | Local sensing in a memory device |
US8891297B2 (en) | 2011-11-01 | 2014-11-18 | Micron Technology, Inc. | Memory cell sensing |
US9001577B2 (en) | 2012-06-01 | 2015-04-07 | Micron Technology, Inc. | Memory cell sensing |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
KR102110844B1 (ko) * | 2014-06-02 | 2020-05-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
CN107408404B (zh) | 2015-02-06 | 2021-02-12 | 美光科技公司 | 用于存储器装置的设备及方法以作为程序指令的存储 |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
CN107408405B (zh) | 2015-02-06 | 2021-03-05 | 美光科技公司 | 用于并行写入到多个存储器装置位置的设备及方法 |
US10522212B2 (en) | 2015-03-10 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
WO2016144726A1 (en) | 2015-03-12 | 2016-09-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US9589659B1 (en) | 2016-05-25 | 2017-03-07 | Micron Technology, Inc. | Pre-compensation of memory threshold voltage |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
US10777286B2 (en) * | 2018-12-28 | 2020-09-15 | Micron Technology, Inc. | Apparatus and methods for determining data states of memory cells |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
US11521663B2 (en) * | 2020-07-27 | 2022-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and method of operating same |
US20220208286A1 (en) * | 2020-12-24 | 2022-06-30 | Intel Corporation | Dynamic detection and dynamic adjustment of sub-threshold swing in a memory cell sensing circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697445A (ja) * | 1992-09-17 | 1994-04-08 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法 |
JPH1186570A (ja) * | 1997-09-04 | 1999-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JPH11120779A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH11195718A (ja) * | 1997-10-31 | 1999-07-21 | Sony Corp | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 |
JPH11224908A (ja) * | 1997-09-02 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2009070461A (ja) * | 2007-09-12 | 2009-04-02 | Toshiba Corp | 半導体記憶装置 |
JP2009528651A (ja) * | 2006-03-03 | 2009-08-06 | サンディスク コーポレイション | フローティングゲート結合に対する補償を伴う不揮発性記憶装置に対する読み出し動作 |
JP2009533794A (ja) * | 2006-04-12 | 2009-09-17 | サンディスク コーポレイション | 読み出し中におけるプログラム外乱による影響の軽減 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7231537B2 (en) | 2003-07-03 | 2007-06-12 | Micron Technology, Inc. | Fast data access mode in a memory device |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US7057934B2 (en) | 2004-06-29 | 2006-06-06 | Intel Corporation | Flash memory with coarse/fine gate step programming |
US7196946B2 (en) | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
KR100603721B1 (ko) | 2005-06-11 | 2006-07-24 | 삼성전자주식회사 | 에스오아이의 바디 바이어싱 구조 |
ITRM20050310A1 (it) | 2005-06-15 | 2006-12-16 | Micron Technology Inc | Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash. |
US7450422B2 (en) * | 2006-05-11 | 2008-11-11 | Micron Technology, Inc. | NAND architecture memory devices and operation |
US7663925B2 (en) | 2006-05-15 | 2010-02-16 | Micron Technology Inc. | Method and apparatus for programming flash memory |
US7443729B2 (en) * | 2006-07-20 | 2008-10-28 | Sandisk Corporation | System that compensates for coupling based on sensing a neighbor using coupling |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
KR100790823B1 (ko) * | 2006-12-14 | 2008-01-03 | 삼성전자주식회사 | 리드 디스터브를 개선한 불휘발성 반도체 메모리 장치 |
KR100845135B1 (ko) | 2006-12-22 | 2008-07-09 | 삼성전자주식회사 | 불휘발성 메모리 장치에서의 프로그램 방법 및 이를 위한불휘발성 메모리 장치 |
US7738295B2 (en) | 2007-01-31 | 2010-06-15 | Micron Technology, Inc. | Programming a non-volatile memory device |
ITRM20070167A1 (it) | 2007-03-27 | 2008-09-29 | Micron Technology Inc | Non-volatile multilevel memory cell programming |
US7554846B2 (en) | 2007-06-28 | 2009-06-30 | Micron Technology, Inc. | Select gate transistors and methods of operating the same |
JP4564521B2 (ja) | 2007-09-06 | 2010-10-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7675772B2 (en) | 2007-10-26 | 2010-03-09 | Micron Technology, Inc. | Multilevel memory cell operation |
US7853841B2 (en) | 2007-10-29 | 2010-12-14 | Micron Technology, Inc. | Memory cell programming |
US7768838B2 (en) | 2007-10-30 | 2010-08-03 | Micron Technology, Inc. | Operating memory cells |
US7843735B2 (en) | 2007-10-31 | 2010-11-30 | Micron Technology, Inc. | Sensing memory cells |
US7668012B2 (en) | 2007-10-31 | 2010-02-23 | Micron Technology, Inc. | Memory cell programming |
US7876611B2 (en) * | 2008-08-08 | 2011-01-25 | Sandisk Corporation | Compensating for coupling during read operations in non-volatile storage |
US8243521B2 (en) * | 2009-12-04 | 2012-08-14 | Micron Technology, Inc. | Method for kink compensation in a memory |
-
2009
- 2009-09-14 US US12/559,275 patent/US8482975B2/en active Active
-
2010
- 2010-08-31 KR KR1020127007290A patent/KR101351646B1/ko active IP Right Grant
- 2010-08-31 EP EP10815733.0A patent/EP2478523B1/en active Active
- 2010-08-31 WO PCT/US2010/002378 patent/WO2011031302A2/en active Application Filing
- 2010-08-31 CN CN201080040564.8A patent/CN102483954B/zh active Active
- 2010-08-31 JP JP2012528789A patent/JP5413698B2/ja active Active
- 2010-09-09 TW TW099130536A patent/TWI457938B/zh active
-
2013
- 2013-07-09 US US13/938,078 patent/US8804419B2/en active Active
-
2014
- 2014-03-27 US US14/227,295 patent/US9251908B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697445A (ja) * | 1992-09-17 | 1994-04-08 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法 |
JPH11224908A (ja) * | 1997-09-02 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JPH1186570A (ja) * | 1997-09-04 | 1999-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JPH11120779A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH11195718A (ja) * | 1997-10-31 | 1999-07-21 | Sony Corp | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 |
JP2009528651A (ja) * | 2006-03-03 | 2009-08-06 | サンディスク コーポレイション | フローティングゲート結合に対する補償を伴う不揮発性記憶装置に対する読み出し動作 |
JP2009533794A (ja) * | 2006-04-12 | 2009-09-17 | サンディスク コーポレイション | 読み出し中におけるプログラム外乱による影響の軽減 |
JP2009070461A (ja) * | 2007-09-12 | 2009-04-02 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US8482975B2 (en) | 2013-07-09 |
WO2011031302A2 (en) | 2011-03-17 |
KR101351646B1 (ko) | 2014-01-14 |
US9251908B2 (en) | 2016-02-02 |
TWI457938B (zh) | 2014-10-21 |
US20130294156A1 (en) | 2013-11-07 |
EP2478523A4 (en) | 2013-06-26 |
EP2478523A2 (en) | 2012-07-25 |
WO2011031302A3 (en) | 2011-07-28 |
JP5413698B2 (ja) | 2014-02-12 |
TW201129979A (en) | 2011-09-01 |
CN102483954B (zh) | 2014-10-22 |
US20140286092A1 (en) | 2014-09-25 |
KR20120062806A (ko) | 2012-06-14 |
US20110063919A1 (en) | 2011-03-17 |
EP2478523B1 (en) | 2015-11-11 |
CN102483954A (zh) | 2012-05-30 |
US8804419B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413698B2 (ja) | メモリキンク検査 | |
KR101177227B1 (ko) | 동적 패스 전압 | |
US8614923B2 (en) | Memory cell sensing using negative voltage | |
US9627077B2 (en) | Semiconductor memory device storing management data redundantly in different pages | |
US7675772B2 (en) | Multilevel memory cell operation | |
US8289776B2 (en) | Expanded programming window for non-volatile multilevel memory cells | |
EP2227812A2 (en) | Sensing memory cells | |
KR101643518B1 (ko) | 메모리에서의 지지 회로 공유 | |
US8358545B2 (en) | Semiconductor memory | |
KR101121473B1 (ko) | 반도체 장치에서의 노이즈 감소 | |
US8630120B2 (en) | Compact sense amplifier for non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5413698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |